JP2006146215A - プラズマ表示装置及びその駆動方法 - Google Patents

Abstract

【課題】本発明は、プラズマ表示装置及びその駆動方法に関する。
【解決手段】本発明によれば、維持放電パルス電圧が印加されるＸ電極とＹ電極との間に中間電極が形成され、維持放電期間で、Ｙ電極駆動部（又はＸ電極駆動部）が維持放電パルス電圧を印加する際、Ｖｓ/２電圧を供給する電源を使用してＶｓ/２電圧に上昇させた後、Ｍ電極駆動部の所定の接点で出力される電圧を利用して、Ｖｓ/２電圧からＶｓ電圧に上昇させる。つまり、Ｍ電極駆動部を利用して維持放電パルスを印加することにより、維持放電パルスを印加する駆動部に使用される電源の電圧を下げることができる。
【選択図】図１１

Description

本発明は、プラズマ表示装置及びその駆動方法に関するものである。

最近、液晶表示装置（ＬＣＤ）、電界放出表示装置（ＦＥＤ）、プラズマ表示装置などの平面表示装置が活発に開発されている。これら平面表示装置の中でプラズマ表示装置は、他の平面表示装置に比べて輝度及び発光効率が高く、視野角が広いという長所がある。したがって、プラズマ表示装置は、４０インチ以上の大型表示装置において従来のＣＲＴ（cathode ray tube）を代替する表示装置として脚光を浴びている。

プラズマ表示装置は、気体放電により生成されたプラズマを利用して文字又は映像を表示する平面表示装置であって、その大きさによって数十から数百万個以上のピクセルがマトリックス（matrix）形態に配列されている。このようなプラズマ表示装置は、印加される駆動電圧波形の形態と放電セルの構造によって直流型（ＤＣ型）と交流型（ＡＣ型）とに区分される。

直流型プラズマ表示装置は、電極が放電空間にそのまま露出されていて、電圧が印加される間に電流が放電空間にそのまま流れるようになり、このために電流制限のための抵抗を形成しなければならない短所がある。反面、交流型プラズマ表示装置では、電極を誘電体層が覆っていて、自然にキャパシターンス成分が形成されて電流が制限され、放電時にイオンの衝撃から電極が保護されるので、直流型に比べて寿命が長いという長所がある。

図１は、従来の交流型プラズマディスプレイパネルの一部斜視図であり、図２は、図１に示されたプラズマディスプレイパネルの断面図である。

図１及び図２を参照すれば、第１ガラス基板１１上に、誘電体層１４及び保護膜１５で覆われたＸ電極３及びＹ電極４が対を成して並行に設置される。この時、Ｘ電極及びＹ電極は透明導電性物質からなる。Ｘ電極及びＹ電極３、４の表面には、金属物質からなるバス電極６が各々形成される。

第２ガラス基板１２上には複数のアドレス電極５が設置され、アドレス電極５は誘電体層１４’により覆われる。アドレス電極５の間にある誘電体層１４’上には、アドレス電極５と並行に隔壁１７が形成されている。また、誘電体層１４’の表面及び隔壁１７の両側面に蛍光体１８が形成されている。第１ガラス基板１１と第２ガラス基板１２は、Ｙ電極４とアドレス電極５、及びＸ電極３とアドレス電極５が直交するように、放電空間１９を隔てて対向して配置されている。アドレス電極５と、対を成すＹ電極４とＸ電極３の交差部分にある放電空間とが放電セル１９を形成する。

図３は、従来のプラズマ表示装置の電極配列図である。

図３に示したように、従来のプラズマ表示装置電極はｍ＞ｎのマトリックス構成を有する。列方向にアドレス電極（Ａ１〜Ａｍ）が配列されており、行方向にｎ行のＹ電極（Ｙ１〜Ｙｎ）及びＸ電極（Ｘ１〜Ｘｎ）がジグザグに配列されている。図３に示された放電セル２０は、図１に示された放電セル１９に対応する。

図４は、従来のプラズマ表示装置の駆動波形図である。

図４に示したプラズマ表示装置の駆動方法によれば、各サブフィールドは、リセット期間、アドレス期間、維持放電期間からなる。

リセット期間は、以前の維持放電の壁電荷状態を消去し、次のアドレス放電を安定的に遂行するために壁電荷をセットアップする役割を果たす。

アドレス期間は、パネルで点灯されるセルと点灯されないセルを選択して、点灯されるセル（アドレシングされたセル）に壁電荷を蓄積する動作を行う期間である。

維持放電期間は、Ｘ電極及びＹ電極に維持放電電圧を交互に印加して、アドレシングされたセルに実際に画像を表示するための放電を遂行する期間である。

以下では、従来のプラズマ表示装置の駆動方法のリセット期間の動作をより詳細に説明する。図４に示したように、リセット期間は、消去期間、Ｙランプ上昇期間、及びＹランプ下降期間からなる。

（１）消去期間（Ｉ）
この期間では、Ｘ電極を一定の電位（Vbias）にバイアスさせた状態で、Ｙ電極に維持放電電圧（Ｖｓ）から接地電位までゆっくり下降する下降ランプを印加して、以前の維持放電期間で形成された壁電荷を除去する。

（２）Ｙランプ上昇期間（ＩＩ）
この期間ではアドレス電極及びＸ電極を０Ｖに維持し、Ｙ電極に電圧Ｖｓから電圧Ｖｓｅｔに向かって緩慢に上昇するランプ電圧を印加する。このランプ電圧が上昇する間、全ての放電セルでは、Ｙ電極からアドレス電極及びＸ電極に、各々弱いリセット放電が起こる。その結果、Ｙ電極に（−）壁電荷が蓄積され、同時にアドレス電極及びＸ電極に（＋）壁電荷が蓄積される。

（３）Ｙランプ下降期間（ＩＩＩ）
次に、リセット期間の後半には、Ｘ電極を定電圧Ｖｂｉａｓに維持した状態で、Ｙ電極に電圧Ｖｓから接地電圧に向かって緩慢に下降するランプ電圧を印加する。このランプ電圧が下降する間、再び全ての放電セルでは弱いリセット放電が起こる。

しかし、従来のプラズマ表示装置は、アドレス期間の後の一番目の維持放電パルスの印加時に、放電セル内に充分なプライミング電荷（priming particle）が生成されていないため、放電不良が発生するという問題点があった。

一方、維持放電期間では、Ｘ電極及びＹ電極に同一な維持放電電圧を交互に印加して、アドレシングされたセルに実際に画像を表示するための維持放電を行う。この時、維持放電期間にＸ電極及びＹ電極に印加される波形は、対称的な波形が印加されるのが好ましい。しかし、従来のプラズマ表示装置では、リセット期間にＹ電極（Ｙ電極には、リセット及びスキャンのための波形が追加的に印加される）に印加される波形とＸ電極に印加される波形とが異なるため、Ｙ電極を駆動するための回路とＸ電極を駆動するための回路が異なる。そのために、Ｘ電極及びＹ電極の駆動回路がインピーダンスマッチングされないため、維持放電期間でＸ電極及びＹ電極に交互に印加される波形が歪曲され、放電不良が発生するという問題点が発生する。

本発明が目的とする技術的課題は、前記従来技術の問題点を解決するためのものであって、放電不良を防止するためのプラズマ表示装置及びその駆動方法を提供することにある。また、維持期間で波形を印加する回路の低価格化を実現することができるプラズマ表示装置及びその駆動方法を提供することにある。

前記目的を達成するための本発明の特徴によるプラズマ表示装置は、
複数の第１電極及び第２電極、前記第１電極及び第２電極と並行に形成される複数の第３電極を含むプラズマパネルと、前記第１電極、第２電極、第３電極を各々駆動するための信号を出力する第１駆動回路、第２駆動回路、及び第３駆動回路と、を含み、
前記第１駆動回路は、維持放電期間で、前記第１電極に電圧を供給する第１電源の出力端に連結されており、第１電圧を充電している第１キャパシターの第１端子と前記第１電極との間で電気的に連結される第１スイッチと、前記維持放電期間で、前記第１電極に前記第１電圧より低い第２電圧を供給する第２電源と前記第１電極との間で電気的に連結される第２スイッチと、を含み、
前記第３駆動回路は、前記第３電極に第１端子が電気的に連結され、アドレス期間で、前記第３電極にスキャンパルス電圧が印加されるようにスイッチングする第３スイッチと、維持放電期間で、前記第３スイッチの第２端子に前記第２電圧より高い第３電圧を供給する第３電源と前記第３スイッチの第２端子との間で電気的に連結される第４スイッチと、維持放電期間で、前記第３スイッチの第２端子に前記第１電圧より低い第４電圧を供給する第４電源と前記第３スイッチの第２端子との間で電気的に連結される第５スイッチと、を含み、
前記第３スイッチの第２端子と前記第１キャパシターの第２端子との間で電気的に連結され、前記維持放電期間で、第３スイッチの第２端子の出力を前記第１キャパシターの第２端子に供給する第６スイッチを含む。ここで、前記第１電圧は、前記維持放電期間で前記第１電極又は第２電極に印加される維持放電パルス電圧より低い電圧である。そして、前記維持放電期間で、前記第４スイッチ及び第５スイッチの動作により、前記キャパシターの第２端子に前記第３電圧及び前記第４電圧を供給する。

一方、維持放電期間で、前記第１スイッチが導通して前記第１電極に前記第１電圧が印加された状態で、前記第４スイッチ及び前記第６スイッチが導通して、前記第１電極に前記維持放電パルス電圧が印加される。

本発明の他の特徴によるプラズマ表示装置の駆動方法は、
複数の第１電極及び第２電極、前記第１電極及び第２電極と並行に形成される複数の第３電極、前記第１電極及び第２電極を各々駆動する第１及び第２駆動回路、前記第３電極を駆動する第３駆動回路を含むプラズマ表示装置を駆動する方法において、
前記第１駆動回路は、前記第１電極に電圧を供給する第１電源の出力端に連結されており、前記第１電圧を充電している第１キャパシターの第１端子と前記第１電極との間で電気的に連結される第１スイッチを含み、前記第３駆動回路は、前記第３電極に第１端子が電気的に連結され、アドレス期間で前記第３電極にスキャンパルス電圧が印加されるようにスイッチングする第２スイッチを含み、前記プラズマ表示装置は、前記第１キャパシターの第２端と前記第２スイッチの第２端との間で電気的に連結される第３スイッチを含み、
維持放電期間で、（ａ）前記第１駆動回路を利用して、前記第１電極の電圧を前記第１電圧に上昇させる段階、（ｂ）前記第３駆動回路を利用して、前記第２スイッチの第２端子を第２電圧に上昇させ、前記第３スイッチの導通により、前記第１電極の電圧を前記第１電圧から第３電圧に上昇させる段階、（ｃ）前記第１電極の電圧を前記第３電圧に維持する段階、（ｄ）前記第３駆動回路を利用して、前記第２スイッチの第２端子を前記第２電圧より低い第４電圧に下降させ、前記第３スイッチの導通により、前記第１電極の電圧を前記第３電圧から前記第１電圧に下降させる段階、（ｅ）前記第１駆動回路を利用して、前記第１電極の電圧を前記第１電圧より低い第５電圧に下降させる段階、を含む。ここで、前記第１電圧は、前記第３電圧から前記第２電圧を減算した電圧である。

一方、前記第３駆動回路は、前記第２電圧を供給する第２電源と前記第２スイッチの第２端子との間で電気的に連結される第４スイッチ、及び前記第４電圧を供給する第３電源と前記第２スイッチの第２端子との間で電気的に連結される第５スイッチをさらに含み、前記段階（ｂ）で前記第４スイッチを導通させて、前記第２スイッチの第２端子を前記第２電圧に上昇させ、前記段階（ｄ）で前記第３スイッチを導通させて、前記第２スイッチの第２端子を前記第４電圧に下降させる。

本発明の他の特徴によるプラズマ表示装置の駆動方法は、複数の第１電極に第１維持放電電圧を供給する第１駆動回路、及び複数の第２電極に第２維持放電電圧を供給する第２駆動回路を含むプラズマ表示装置を駆動する方法であって、
前記第１駆動回路は、第１電圧を充電している第１キャパシター、及び前記第１キャパシターの第１端子と前記複数の第１電極との間で電気的に連結される第１スイッチを含み、
維持放電期間で、第１期間の間、前記第１駆動回路を利用して、前記複数の第１電極の電圧を前記第１電圧に上昇させる段階と、第２期間の間、所定の第１電源部を利用して、前記第１キャパシターの第２端子の電圧を上昇させて、前記複数の第１電極の電圧を前記第１維持放電電圧に上昇させる段階と、第３期間の間、前記複数の第１電極の電圧を前記第１維持放電電圧に維持する段階と、第４期間の間、前記第１電源部を利用して、前記第１キャパシターの第２端子の電圧を下降させて、前記複数の第１電極の電圧を前記第１電圧に下降させる段階と、第５期間の間、前記第１駆動回路を利用して、前記複数の第１電極の電圧を前記第１電圧より低い第２電圧に下降させる段階と、を含む。

本発明によれば、Ｘ電極とＹ電極の間に中間電極を形成し、中間電極にリセット波形及びスキャン波形を印加し、Ｘ電極及びＹ電極に維持放電電圧波形を印加することにより、放電不良を防止することができる。また、中間電極駆動部から出力される電圧を利用して維持放電パルス電圧を印加することにより、維持放電パルスを印加する駆動部に使用される電源の電圧を下げることができる。これによって、変位電流をほとんど半分に減らすことができ、電流経路上の寄生成分による熱損失を減らすことができる。また、維持放電パルスを印加する駆動部の内圧を低くすることができるので、回路価格も低減させることができる。

以下、添付した図面を参照して、本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は、多様な相違した形態で実現でき、ここで説明する実施例に限定されない。

図面においては、本発明を明確に説明するために説明上不要な部分は省略した。明細書全体を通じて類似な部分については同一図面符号を付けた。

そして、本発明で言及される壁電荷とは、セルの壁（例えば、誘電体層）上で各電極に近く形成される電荷を言う。そして、壁電荷は実際に電極自体には接触しないが、ここでは、電極に“形成される”、“蓄積される”又は“積まれる”のように説明する。また、壁電圧は、壁電荷によってセルの壁に形成される電位差を言う。

次に、本発明の実施例によるプラズマ表示装置及びその駆動方法について、図面を参照して詳細に説明する。

図５は、本発明の実施例によるプラズマ表示装置の電極配列図である。

図５に示したように、本発明の実施例によるプラズマディスプレイパネルは、列方向にアドレス電極（Ａ１〜Ａｍ）が並行に配列されており、ｎ行のＹ電極（Ｙ１〜Ｙｎ）、Ｘ電極（Ｘ１〜Ｘｎ）、及び２ｎ−１行の中間電極（以下、‘Ｍ電極’）が配列されている。つまり、本発明の実施例によれば、Ｙ電極とＸ電極との中間にＭ電極が配列されており、Ｙ電極、Ｘ電極、Ｍ電極、及びアドレス電極が一つの放電セルを成す４電極構造を有する。

この時、本発明の実施例によれば、Ｘ電極及びＹ電極は主に維持放電電圧波形を印加するための電極の役割を果たし、Ｍ電極は、主にリセット波形及びスキャンパルス電圧を印加するための役割を果たす。

図６は、本発明の実施例によるプラズマディスプレイパネルの斜視図であり、図７は、図６に示したプラズマディスプレイパネルの断面図である。

図６及び図７を参照すれば、本発明の実施例によるプラズマディスプレイパネルは、第１基板４１及び第２基板４２を備える。前記第１基板４１にはＸ電極５３とＹ電極５４が形成される。また、前記Ｘ電極５３とＹ電極５３の上部にはバス電極４６が形成される。前記Ｘ及びＹ電極５３、５４の上部には、誘電体層４４と保護膜４５が順に形成される。

一方、第２基板４２の表面にはアドレス電極５５が形成され、前記アドレス電極５５の上部には誘電体層４４’が形成される。前記誘電体層４４’の上部には隔壁４７が形成されることによって、隔壁４７の間に放電空間であるセル４９が形成される。隔壁４７の間のセル空間で、隔壁４７の表面には蛍光体４８が塗布される。前記Ｘ及びＹ電極５３、５４は、前記アドレス電極５５に対して相互直角に形成される。

この時、本発明の実施例によれば、第１基板４１の表面に形成された一対のＸ電極５３とＹ電極５４の間に中間電極５６が形成される。前述のように、この中間電極には、主にリセット波形及びスキャン波形が印加される。中間電極５６の上部にバス電極４６が形成される。

以後のプラズマ表示装置の駆動方法は、リセット期間、アドレス期間、及び維持期間を含む。

図８は、本発明の第１実施例によるプラズマ表示装置の駆動波形図であり、図９Ａ乃至図９Ｅは、図８に示した駆動波形による壁電荷分布を示す図である。

以下、図８、図９Ａ乃至図９Ｅを参照して、本発明の第１実施例による駆動方法を説明する。

図８に示した本発明の第１実施例による駆動方法によれば、各サブフィールドは、リセット期間、アドレス期間、維持期間で構成される。

本発明の実施例によれば、リセット期間は、消去期間、Ｍ電極上昇波形期間、及びＭ電極下降波形期間からなる。

（１−１）消去期間（Ｉ）
この期間は、以前の維持放電期間に形成された壁電荷を消去する役割を果たす。本発明の実施例によれば、維持放電期間の最後の時点に、Ｘ電極に維持放電電圧パルスが印加され、Ｙ電極には、Ｘ電極に印加された電圧より低い電圧（例えば、接地電圧）が印加されたと仮定する。そうすると、図９Ａのように、Ｙ電極及びアドレス電極には（＋）壁電荷が形成され、Ｘ電極及びＭ電極には（−）壁電荷が形成される。

消去期間では、Ｙ電極を電圧Ｖｙｃにバイアスさせた状態で、Ｍ電極にＶｍｃ電圧から接地電圧に緩慢に下降する波形（ランプ波形又はログ波形）を印加する。そうすると、図９Ａに示したように、維持放電期間で形成された壁電荷は消去される。

（１−２）Ｍ電極上昇波形期間（ＩＩ）
この期間では、Ｘ電極及びＹ電極を接地電圧にバイアスさせた状態で、Ｍ電極に電圧ＶｍｄからＶｓｅｔに緩慢に上昇する波形（ランプ波形又はログ波形）を印加する。この上昇波形が印加される間、全ての放電セルでは、Ｍ電極からアドレス電極、Ｘ電極、及びＹ電極に各々弱いリセット放電が起こる。その結果、図９Ｂに示したように、Ｍ電極に（−）壁電荷が蓄積され、同時に、アドレス電極、Ｘ電極、及びＹ電極には（＋）壁電荷が蓄積される。

（１−３）Ｍ電極下降波形期間（ＩＩＩ）
次いで、リセット期間の後半には、Ｘ電極及びＹ電極を各々ＶｘｅとＶｙｅにバイアスさせた状態で、Ｍ電極に電圧ＶｍｅからＶｓｃｌ電圧（ここで、Ｖｓｃｌ電圧を接地電圧として設定することができる）に緩慢に下降する波形（ランプ波形又はログ波形）を印加する。この時、Ｖｘｅ＝Ｖｙｅ、Ｖｍｄ＝Ｖｍｅに設定するのが、回路構成を簡単にすることができるという点で好ましいが、必ずこれに限られるわけではない。

このランプ電圧が下降する間、再び全ての放電セルでは弱いリセット放電が起こる。この時、Ｍ電極下降波形期間は、Ｍ電極上昇波形期間によって積まれた壁電荷をゆっくり減少させるための期間であり、下降波形の時間を長くするほど（つまり、傾けを緩慢にするほど）、減少する壁電荷量を精密に制御することができるので、アドレス放電に有利である。

Ｍ電極に下降波形を印加した結果、全てのセルの各電極に蓄積されていた壁電荷が均等に消去されて、図９ｃに示されているように、アドレス電極には（＋）壁電荷が蓄積され、同時に、Ｘ電極、Ｙ電極、及びＭ電極には（−）壁電荷が蓄積される。

（２）アドレス期間（スキャン期間）
アドレス期間では、複数のＭ電極をＶｓｃｈ電圧にバイアスさせた状態で、Ｍ電極に順にスキャン電圧（例えば、Ｖｓｃｌ電圧又は接地電圧）を印加してスキャンパルスを印加し、同時に、アドレス電極には、放電を所望のセル（つまり、点灯されるセル）にアドレス電圧を印加する。この時、Ｘ電極には接地電圧に維持し、Ｙ電極には電圧Ｖｙｅを印加する（つまり、Ｙ電極にＸ電極の電圧より高い電圧を印加する。）。

そうすると、Ｍ電極とアドレス電極との間で放電が起こりながら、放電がＸ電極及びＹ電極に拡張され、その結果、図９ｄに示したように、Ｘ電極及びＭ電極には（＋）電荷が蓄積され、Ｙ電極及びアドレス電極には（−）壁電荷が蓄積される。

（３）維持放電期間
本発明の実施例による維持放電期間では、Ｍ電極を維持放電電圧Ｖｍにバイアスさせた状態で、Ｘ電極及びＹ電極に維持放電電圧パルスを交互に印加する。このような電圧の印加により、アドレス期間で選択された放電セルには維持放電が起こる。ここで、Ｍ電極に印加するＶｍ電圧と、Ｘ電極又はＹ電極に印加するＶｓ電圧を同一にして、電源の数を減少させることができる。

この時、本発明の実施例によれば、維持放電初期と定常時点とでは互いに異なる放電メカニズムによって放電が起こる。以下では説明の便宜上、維持放電初期に発生する放電をショットギャップ放電（short-gap discharge）期間といい、定常時点の放電をロングギャップ放電（long-gap discharge）期間という。

（３−１）ショットギャップ放電期間
維持放電の開始期間では図９Ｅの（ａ）、（ｂ）に示したように、Ｘ電極に（＋）電圧パルスが印加され、Ｙ電極に（−）電圧パルスが印加されるが（ここで、＋及び−の符号は、Ｘ電極に印加された電圧とＹ電極に印加された電圧の大きさを比較した相対的な概念であって、Ｘ電極に＋パルス電圧が印加されたという意味は、Ｘ電極にＹ電極より大きい電圧が印加されたことを意味する。）、同時に、Ｍ電極に（＋）電圧パルスが印加される。したがって、Ｘ電極とＹ電極との間でのみ放電が起こった従来とは異なって、Ｘ電極/Ｍ電極とＹ電極との間で放電が起こるようになる。特に、本発明の実施例によれば、Ｘ電極とＹ電極との間の距離より、Ｍ電極とＹ電極との間の距離がさらに近いため、Ｍ電極とＹ電極との間に印加される電界（electric field）がさらに大きくなる。したがって、Ｍ電極とＹ電極との間の放電が、Ｘ電極とＹ電極との間の放電より主導的な役割を果たす。このように本発明の実施例では、維持放電初期に相対的に距離の短いＭ電極とＹ電極との間の放電が主導的な役割を果たす理由により、ショットギャップ放電と称する。

このように本発明の実施例によれば、維持放電初期に、相対的に高い電界が印加されて遂行されるショットギャップ放電が発生するので、アドレス期間後の一番目の維持放電パルスの印加時に放電セル内に充分なプライミング電荷（priming particle）が生成されていなくても、充分な放電を遂行することができる。

（３−２）ロングギャップ放電期間
維持放電の一番目の維持放電パルスの印加後には、Ｍ電極の電圧が一定の電圧（Ｖｓ）にバイアスされるため、Ｍ電極とＸ電極との間の放電又はＭ電極とＹ電極との間の放電（つまり、ショットギャップ放電）は放電に寄与する程度が小さいため、主放電はＸ電極とＹ電極との間の放電になり、結局、Ｘ電極及びＹ電極に交互に印加される放電パルスの数によって、入力された映像を表示することができるようになる。

つまり、図９Ｅの（ｄ）に示したように、定常状態の維持放電期間では、Ｍ電極には（−）壁電荷が継続して蓄積され、Ｘ電極及びＹ電極には、交互に（−）壁電荷と（＋）壁電荷が蓄積される。

このように本発明の実施例によれば、維持放電初期には、Ｘ電極及びＭ電極（又はＹ電極とＭ電極の間）のショットギャップ放電によって放電を行うので、プライミングパーティクルの少ない状態でも充分な放電を行い、定常な状態では、Ｘ電極とＹ電極との間のロングギャップ放電によって放電を行うので、安定的な放電を行うことができる。

また、本発明の実施例によれば、Ｘ電極とＹ電極にほとんど対称的な電圧波形が印加されるので、Ｘ電極及びＹ電極を駆動するための回路をほとんど同一に設計することができる。したがって、Ｘ電極とＹ電極との間の回路インピーダンスの差をほとんど除去することができるので、維持放電期間でＸ電極及びＹ電極に印加されるパルス波形の歪曲を減少させ、安定的な放電を図ることができる。

図８に示した本発明の第１実施例によれば、Ｘ電極とＹ電極の波形は取り違えても駆動可能であり、また、アドレス期間でＸ電極とＹ電極の波形が取り違えても駆動可能である。

前述の本発明の第１実施例による駆動方法によれば、Ｍ電極には主にリセット波形及びスキャンパルス波形が印加され、Ｘ電極及びＹ電極には主に維持電圧波形が印加される。この時、Ｍ電極に印加されるリセット波形は、図８に示したリセット波形だけでなく、多様な形態のリセット波形が印加できる。

このような本発明の第１実施例による駆動方法の維持期間では、Ｍ電極をＶｍ電圧にバイアスさせた状態で、Ｘ電極又はＹ電極に維持放電パルス電圧（Ｖｓ）を印加する。ここで、Ｘ電極又はＹ電極が維持放電パルス（Ｖｓ）を印加するために、一般的なＸ電極、Ｙ電極、Ｍ電極、及びＡ電極の間に形成されるパネルキャパシターとインダクターのＬＣ共振を利用して無効電力を回収する、電力回収回路を使用することができる。このような電力回収回路を使用する場合、電源として一般的にＶｓ電圧を提供する電源を使う。以下では、Ｖｓ電圧より低い電圧を提供する電源によって前記維持放電パルス電圧（Ｖｓ）を提供する方法について説明する。

図１０は、本発明の実施例によるプラズマ表示装置を示す図である。

図１０に示したように、本発明の実施例によるプラズマ表示装置は、プラズマディスプレイパネル１００、アドレス駆動部２００、Ｙ電極駆動部３００、Ｘ電極駆動部４００、Ｍ電極駆動部５００、及び制御部６００を含む。

プラズマディスプレイパネル１００は、列方向に配列されている複数のアドレス電極（Ａ１〜Ａｍ）、行方向に配列されている複数のＹ電極（Ｙ１〜Ｙｎ）、Ｘ電極（Ｘ１〜Ｘｎ）、及びＭ_ｉｊ電極を含む。この時、Ｍ_ｉｊ電極は、Ｙ_ｉ電極とＸ_ｊ電極との間で形成される電極を意味する。

アドレス駆動部２００は、制御部６００からアドレス駆動制御信号（Ｓ_Ａ）を受信して、表示しようとする放電セルを選択するための表示データ信号を各アドレス電極に印加する。

Ｙ電極駆動部３００及びＸ電極駆動部４００は、制御部６００から各々Ｙ電極駆動信号（Ｓ_Ｙ）及びＸ電極駆動信号（Ｓ_Ｘ）を受信して、Ｙ電極及びＸ電極に印加する。

Ｍ電極駆動部５００は、制御部６００からＭ電極駆動信号（Ｓ_Ｍ）を受信してＭ電極に印加する。この時、Ｍ電極駆動部５００及びＸ電極駆動部４００を同一な印刷回路基板（以下、‘ＰＣＢ’とする）に設置すれば、回路構成がコンパクトになるので好ましい。

制御部６００は、外部から映像信号を受信して、アドレス駆動制御信号（Ｓ_Ａ）、Ｙ電極駆動信号（Ｓ_Ｙ）、Ｘ電極駆動信号（Ｓ_Ｘ）、及びＭ電極駆動信号（Ｓ_Ｍ）を生成し、各々アドレス駆動部２００、Ｙ電極駆動部３００、Ｘ電極駆動部４００、及びＭ電極駆動部５００に伝達する。

ここで、図１０では図示していないが、本発明の実施例によるプラズマ表示装置では、Ｍ電極駆動部５００とＹ電極駆動部３００との間、及びＭ電極駆動部５００とＸ電極駆動部４００との間が互いに連結されて共有されており、Ｙ電極駆動部３００及びＸ電極駆動部４００が維持放電期間で維持放電パルス電圧（Ｖｓ）を印加するにおいて、Ｍ電極駆動部の出力を利用する。

以下では、Ｙ電極駆動部及びＸ電極駆動部が、維持放電期間で維持放電パルス電圧（Ｖｓ）を印加する際にＭ電極駆動部の出力を利用する方法について、図１１乃至図１６を参照してさらに具体的に説明する。

図１１は、本発明の第２実施例によるプラズマ表示装置の駆動波形において、維持期間に印加される波形及びスイッチ動作を示す図であり、図１２、図１３、及び図１４は、各々図１１のような維持期間の駆動波形を生成するための本発明の実施例によるＹ電極駆動部の駆動回路、Ｘ電極駆動部の駆動回路、及びＭ電極東部の駆動回路を示す図である。図１５Ａは、Ｍ電極駆動部の駆動回路とＹ電極駆動部の駆動回路との間を連結する回路を示す図であり、図１５Ｂは、Ｍ電極駆動部の駆動回路とＸ電極駆動部の駆動回路との間を連結する回路を示す図である。図１６Ａ乃至図１６Ｄは、Ｍ電極駆動部の駆動回路において、図１１のような駆動波形を生成するための電流経路を示す図である。

図１２に示したように、本発明の実施例によるＹ電極駆動部３００の駆動回路は、電力回収回路３１０、維持放電電圧供給部３２０を含む。図１２で使用されるスイッチング素子はｎチャンネルトランジスタと示したが、ボディーダイオードを有する電界効果トランジスタ（ＦＥＴ）からなることもでき、同一又は類似な機能を有する他のスイッチング素子からなることもできる。そして、図１２では便宜上、アドレス電極（Ａ）と走査電極（Ｙ）又は維持電極（Ｘ）によって形成される容量性成分をパネルキャパシター（Ｃｐ）に示した。

電力回収回路３１０は、スイッチング素子（Ｙｒ、Ｙｆ）、インダクター（Ｌｙ）、ダイオード（Ｄ１、Ｄ２）、及びキャパシター（Ｃｙｒ）を含む。スイッチング素子（Ｙｒ）のドレーンとスイッチング素子（Ｙｆ）のソースとは相互連結されており、連結された接点はキャパシター（Ｃｙｒ）の一端に連結される。そして、キャパシター（Ｃｙｒ）にはＶｓ/４電圧が充電されており、キャパシター（Ｃｙｒ）の他端は、後述のフローティンググラウンド（ＦＧ＿Ｙ）に連結されている。スイッチング素子（Ｙｒ、Ｙｆ）には、各々ダイオード（Ｄ１、Ｄ２）が直列に連結される。そして、ダイオード（Ｄ１、Ｄ２）間の接点と維持放電電圧供給部３２０のスイッチング素子（Ｙｓ、Ｙｇ）間の接点とが、各々インダクター（Ｌｙ）の一端及び他端に連結される。インダクター（Ｌｙ）の他端にはパネルキャパシター（Ｃｐ）が直列に連結され、連結されるパネルキャパシター（Ｃｐ）の地点はＹ電極に対応する。ダイオード（Ｄ１、Ｄ２）は、スイッチング素子（Ｙｒ、Ｙｆ）のボディーダイオードによって形成され得る電流を遮断するために、スイッチング素子（Ｙｒ、Ｙｆ）のボディーダイオードと反対方向に形成される。この時、スイッチング素子（Ｙｒ、Ｙｆ）がボディーダイオードを有しなければ、ダイオード（Ｄ１、Ｄ２）が除去されることもできる。このように連結された電力回収回路３１０は、パネルキャパシター（Ｃｐ）の電圧をＶｓ/２電圧に充電させたり、０Ｖ電圧に放電させる役割を果たす。

そして、電力回収回路３１０において、インダクター（Ｌｙ）、ダイオード（Ｄ１）、及びスイッチング素子（Ｙｒ）の間の連結順序は変わることができ、同様に、インダクター（Ｌｙ）、ダイオード（Ｄ１）、及びスイッチング素子（Ｙｆ）の間の連結順序も変わることができる。

維持放電電圧供給部３２０は、電力回収回路３１０とパネルキャパシター（Ｃｐ）との間に連結され、二つのスイッチング素子（Ｙｓ、Ｙｇ）を含む。スイッチング素子（Ｙｓ）は電圧（Ｖｓ/２）を供給する電源とインダクター（Ｌｙ）の他端（つまり、第２端）との間に連結され、スイッチング素子（Ｙｇ）は、インダクター（Ｌｙ）の他端と後述のフローティンググラウンド（ＦＧ＿Ｙ）との間に連結される。ここで、Ｖｓ/２電圧を供給する電源は、Ｖｓ/２電圧を充電しているキャパシター（Ｃｖｓ）を含んでおり、キャパシター（Ｃｖｓ）の他端は、後述のフローティンググラウンド（ＦＧ＿Ｙ）に連結されている。このスイッチング素子（Ｙｓ、Ｙｇ）は、パネルキャパシター（Ｃｐ）にＶｓ/２電圧と０Ｖ電圧を各々供給する。

図１３は、本発明の実施例によるＸ電極駆動部４００の駆動回路を示す図である。図１３に示したように、Ｘ電極駆動部４００が維持放電期間で維持電極（Ｘ）に印加される駆動波形を印加するための駆動回路は、前述のＹ電極駆動部３００の駆動回路と同一であるので、以下で具体的な説明は省略する。

図１４は、本発明の実施例によるＭ電極駆動部５００の駆動回路を示す図である。

図１４に示したように、本発明の実施例によるＭ電極駆動部は、電力回収回路５１０、維持放電期間電圧供給部５２０、アドレス期間電圧供給部５３０を含む。図１４では便宜上、維持期間でのＭ電極波形を生成するための駆動回路のみを示しており、リセット期間及びアドレス期間で印加される波形を生成するための駆動回路は省略した。

Ｍ電極駆動部は、アドレス期間でＭ電極を順に選択できるように、各々のＭ電極に選択回路５３１がＩＣ形態に連結されており、このような選択回路５３１を通してＭ電極に電圧が印加される。図１４では便宜上、一つのＭ電極と一つの選択回路５３０のみを示しており、Ｍ電極と隣接した電極（Ｘ、Ｙ、Ａ電極など）に形成される容量性成分をパネルキャパシター（Ｃｐ）に図示した。そして、パネルキャパシター（Ｃｐ）において、Ｍ電極と隣接した電極（Ｘ、Ｙ、Ａ電極など）は接地電圧にバイアスされていると図示した。

電力回収回路５１０は、スイッチング素子（Ｍｒ、Ｍｆ）、インダクター（Ｌｍ）、ダイオード（Ｄ３、Ｄ４）、及びキャパシター（Ｃｍｒ）を含む。キャパシター（Ｃｍｒ）にはＶｓ/４電圧が充電されている。そして、スイッチング素子（Ｍｒ）のドレーンとスイッチング素子（Ｍｆ）のソースとの接点に電力回収用キャパシター（Ｃｍｒ）の一端が連結され、キャパシター（Ｃｍｒ）の他端には接地電圧が連結され、スイッチング素子（Ｍｒ、Ｍｆ）に各々ダイオード（Ｄ３、Ｄ４）が直列に連結される。そして、ダイオード（Ｄ３、Ｄ４）間の接点にインダクター（Ｌｍ）の一端が連結され、維持放電期間電圧供給部５２０のスイッチング素子（Ｍｓ、Ｍｇ）間の接点にインダクター（Ｌｍ）の他端が連結される。インダクター（Ｌｍ）の他端には、パネルキャパシター（Ｃｐ）が直列に連結される。ダイオード（Ｄ３）は、スイッチング素子（Ｍｒ）がボディーダイオードを有する場合、パネルキャパシター（Ｃｐ）の電圧を増加させる上昇経路を設定するためのものである。そして、ダイオード（Ｄ４）は、スイッチング素子（Ｍｆ）がボディーダイオードを有する場合、パネルキャパシター（Ｃｐ）の電圧を下降させる下降経路を設定するためのものである。この時、スイッチング素子（Ｍｒ、Ｍｆ）がボディーダイオードを有しなければ、ダイオード（Ｄ３、Ｄ４）が除去されることもできる。このように連結された電力回収回路５１０は、パネルキャパシター（Ｃｐ）の電圧（つまり、Ｍ電極の電圧）を充電させたり放電させる役割を果たす。

そして、電力回収回路５１０において、インダクター（Ｌｍ）、ダイオード（Ｄ３）、及びスイッチング素子（Ｍｒ）間の連結順序は変わることができ、同様に、インダクター（Ｍａ）、ダイオード（Ｄ４）、及びスイッチング素子（Ｍｆ）間の連結順序も変わることができる。

ここで、電力回収回路５１０は、維持放電期間で接点（ＯＵＴ＿Ｌ）の電圧を接地電圧（０Ｖ）からＶｓ/２電圧に上昇させたり、Ｖｓ/２電圧から接地電圧（０Ｖ）に下降させる場合にＬＣ共振を利用するためのものであって、接点（ＯＵＴ＿Ｌ）にＶｓ/２電圧及び接地電圧（０Ｖ）を供給する際にＬＣ共振を利用しない場合には省略することができる。

維持放電期間電圧供給部５２０は電力回収回路５１０と選択回路５３０との間に連結され、二つのスイッチング素子（Ｍｓ、Ｍｇ）を含む。スイッチング素子（Ｍｓ）は、Ｖｓ/２電圧を供給する電源とインダクター（Ｌｍ）の他端とに連結され、スイッチング素子（Ｍｇ）は、インダクターの他端と接地電圧を供給する電源との間に連結される。ここで、維持放電期間電圧供給部５２０は、維持放電期間で、接点（ＯＵＴ＿Ｌ）にＶｓ/２電圧又は接地電圧（０Ｖ）を提供するために使用される。

アドレス期間電圧供給部５３０の選択回路５３１は二つのスイッチング素子（ＳＣ＿Ｈ、ＳＣ＿Ｌ）を含み、二つのスイッチング素子（ＳＣ＿Ｈ、ＳＣ＿Ｌ）には、各々アノードがソースに連結され、カソードがドレーンに連結されるボディーダイオードが形成されることができる。スイッチング素子（ＳＣ＿Ｈ）のソースとスイッチング素子（ＳＣ＿Ｌ）のドレーンはパネルキャパシター（Ｃｐ）のＭ電極に連結され、スイッチング素子（ＳＣ＿Ｌ）のソースは接点（ＯＵＴ＿Ｌ）に連結されている。

そして、アドレス期間電圧供給部５３０は、キャパシター（Ｃｓｃ）が選択回路５３１のスイッチング素子（ＳＣ＿Ｈ）のドレーンと接点（ＯＵＴ＿Ｌ）との間に連結されている。そして、Ｖｓｃｈ電圧を供給する電源（Ｖｓｃｈ）が、ダイオード（Ｄｓｃｈ）を通してキャパシター（Ｃｓｃ）に連結されている。そして、キャパシター（Ｃｓｈ）は、後述のスイッチング素子（Ｍｓｃ）の導通によってＶｓｃｈ−Ｖｓｃｌ電圧に充電され、Ｖｓｃｈ−Ｖｓｃｌ電圧に充電されているキャパシター（Ｃｓｃｈ）の正極がスイッチング素子（ＳＣ＿Ｈ）のドレーンに連結され、負極が接点（ＯＵＴ＿Ｌ）に連結される。

ここで、接点（ＯＵＴ＿Ｌ）にはリセット下降部が連結されており、接点（ＯＵＴ＿Ｌ）とスキャン電圧（Ｖｓｃｌ）を供給する電源（Ｖｓｃｌ）との間にスイッチング素子（Ｍｓｃ）が連結されている。ここで、リセット下降部は、リセット期間の下降期間で、緩慢に下降するリセット波形を生成するための回路である。そして、スイッチング素子（Ｍｓｃ）は、アドレス期間でＭ電極にスキャン電圧（Ｖｓｃｌ）を提供するためのものであって、アドレス期間でスイッチング素子（Ｍｓｃ）が導通を維持する。スイッチング素子（Ｍｓｃ）が導通した状態でスイッチング素子（ＳＣ＿Ｌ）が導通する場合、スキャン電圧（Ｖｓｃｌ）がＭ電極に印加される。そして、アドレス期間ではスイッチング素子（Ｍｓｃ）が導通を維持しているので、アドレス期間で、キャパシター（Ｃｓｃ）にはＶｓｃｈ−Ｖｓｃｌ電圧が充電されている。

図１５Ａは、Ｍ電極駆動部５００の駆動回路の接点（ＯＵＴ＿Ｌ）とＹ電極駆動部３００の駆動回路のフローティンググラウンド（ＦＧ＿Ｙ）との間を電気的に連結する回路を示す図であり、図１５Ｂは、Ｍ電極駆動部５００の駆動回路の接点（ＯＵＴ＿Ｌ）とＸ電極駆動部４００の駆動回路のフローティンググラウンド（ＦＧ＿Ｘ）との間を電気的に連結する回路を示す図である。ここで、図１５Ａ及び図１５Ｂに示した‘ＯＵＴ＿Ｌ’は図１４に示した‘ＯＵＴ＿Ｌ’に対応し、図１５Ａに示した‘ＦＧ＿Ｙ’は図１２に示した‘ＦＧ＿Ｙ’に対応し、図１５Ｂに示した‘ＦＧ＿Ｘ’は図１３に示した‘ＦＧ＿Ｘ’に対応する。

図１５Ａにおいて、スイッチング素子（Ｙ＿_ＯＵＴ）が導通し、スイッチング素子（Ｙ＿_ＧＮＤ）が遮断される場合、ＯＵＴ＿Ｌの出力がＹ電極駆動部３００の駆動回路のフローティンググラウンド（ＦＧ＿Ｙ）に出力され、スイッチング素子（Ｙ＿_ＯＵＴ）が遮断され、スイッチング素子（Ｙ＿_ＧＮＤ）が導通する場合、接地電圧（０Ｖ）がＹ電極駆動部３００の駆動回路のフローティンググラウンド（ＦＧ＿Ｙ）に出力される。また、図１５Ｂでも、スイッチング素子（Ｘ＿_ＯＵＴ）又はスイッチング素子（Ｘ＿_ＧＮＤ）の導通/遮断により、ＯＵＴ＿Ｌの出力又は接地電圧（０Ｖ）が、Ｘ電極駆動部４００の駆動回路のフローティンググラウンド（ＦＧ＿Ｘ）に出力される。

以下では、このような構成を有する駆動部の駆動回路において、図１１で示した本発明の第２実施例による維持期間の駆動波形を生成する方法について説明する。

まず、図１１を参照すれば、Ｔ１乃至Ｔ６期間では、スイッチング素子（Ｙ＿ＯＵＴ）が導通しスイッチング素子（Ｘ＿ＧＮＤ）が導通し、Ｔ７乃至Ｔ１２期間では、スイッチング素子（Ｙ＿ＧＮＤ）が導通しスイッチング素子（Ｘ＿ＯＵＴ）が導通する。したがって、Ｔ１乃至Ｔ６期間では、Ｙ電極駆動部のフローティンググラウンド（ＦＧ＿Ｙ）にＭ電極駆動部の接点（ＯＵＴ＿Ｌ）の電圧がそのまま出力され、Ｘ電極駆動部のフローティンググラウンド（ＦＧ＿Ｘ）には接地電圧（０Ｖ）が出力され、Ｔ７乃至Ｔ１２期間では、Ｘ電極駆動部のフローティンググラウンド（ＦＧ＿Ｘ）にＭ電極駆動部の接点（ＯＵＴ＿Ｌ）の電圧が出力され、Ｙ電極駆動部のフローティンググラウンド（ＦＧ＿Ｙ）には接地電圧（０Ｖ）が出力される。

一方、アドレス期間では、前述のようにスイッチング素子（Ｍｓｃ）が導通を維持して、図１６ＡのようにＶｓｃｈ電源、キャパシター（Ｃｓｃ）、スイッチング素子（Ｍｓｃ）、及び電源（Ｖｓｃｌ）に電流経路（［１］）が形成されて、キャパシター（Ｃｓｃ）にはＶｓｃｈ−Ｖｓｃｌ電圧が充電されていると仮定する。

この時、維持期間のＴ１時点で、スイッチング素子（Ｍｇ、ＳＣ＿Ｈ、Ｙｒ）が導通する。スイッチング素子（Ｍｇ、ＳＣ＿Ｈ）の導通によって図１６Ｂに示したように、接地電源、スイッチング素子（Ｍｇ）、キャパシター（Ｃｓｃ）、スイッチング素子（ＳＣ＿Ｈ）、及びパネルキャパシター（Ｃｐ）に電流経路（［２］）が形成され、Ｔ１時点の以前にキャパシター（Ｃｓｃ）にはＶｓｃｈ−Ｖｓｃｌ電圧が充電されていて、キャパシター（Ｃｓｃ）の負極が接地電圧（０Ｖ）に変更されるので、正極の電圧はＶｓｃｈ−Ｖｓｃｌ電圧に変更される。したがって、Ｍ電極にはＶｓｃｈ−Ｖｓｃｌ電圧が印加され、接点（ＯＵＴ＿Ｌ）には接地電圧（０Ｖ）が印加される。そして、接点（ＯＵＴ＿Ｌ）の電圧である接地電圧（０Ｖ）がそのままＹ電極駆動部のフローティンググラウンド（ＦＧ＿Ｙ）に印加され、スイッチング素子（Ｙｒ）が導通するので、キャパシター（Ｃｙｒ）、スイッチング素子（Ｙｒ）、ダイオード（Ｄ１、インダクター（Ｌｙ）、及びＹ電極の経路でＬＣ共振が発生して、Ｙ電極の電圧が接地電圧（０Ｖ）からＶｓ/２電圧に上昇する。

Ｔ２では、スイッチング素子（Ｍｒ、ＳＣ＿Ｈ、Ｙｓ）が導通する。スイッチング素子（Ｍｒ、ＳＣ＿Ｈ））の導通によって図１６Ｂに示したように、キャパシター（Ｃｍｒ）、スイッチング素子（Ｍｒ）、ダイオード（Ｄ３）、インダクター（Ｌｍ）、キャパシター（Ｃｓｃ）、スイッチ素子（ＳＣ＿Ｈ）、及びパネルキャパシター（Ｃｐ）に電流経路（［３］）が形成されて、Ｍ電極の電圧がＶｓｃｈ−Ｖｓｃｌから（Ｖｓｃｈ−Ｖｓｃｌ）＋Ｖｓ/２電圧に上昇する。そして、接点（ＯＵＴ＿Ｌ）の電圧は接地電圧（０Ｖ）からＶｓ/２電圧に上昇し、この上昇した接点（ＯＵＴ＿Ｌ）の電圧がＹ電極駆動部のフローティンググラウンド（ＦＧ＿Ｙ）に印加される。この時、スイッチング素子（Ｙｓ）の導通とフローティンググラウンド（ＦＧ＿Ｙ）の上昇によって、キャパシター（Ｃｖｓ）の第２端子が０ＶからＶｓ/２電圧に上昇すると同時に、キャパシターの第１端子はＶｓ/２電圧からＶｓ電圧に上昇する。したがって、Ｙ電極には、Ｖｓ/２電圧からＶｓ電圧に上昇する電圧が印加される。

Ｔ３では、スイッチング素子（Ｍｓ、ＳＣ＿Ｈ、Ｙｓ）が導通する。スイッチング素子（Ｍｓ、ＳＣ＿Ｈ）の導通によって図１６Ｃに示したように、電源（Ｖｓ/２）、スイッチング素子（Ｍｓ）、キャパシター（Ｃｓｃ）、スイッチング素子（ＳＣ＿Ｈ）、及びパネルキャパシター（Ｃｐ）への電流経路（［４］）が形成されて、Ｍ電極の電圧は（Ｖｓｃｈ−Ｖｓｃｌ）＋Ｖｓ/２電圧が印加され、接点（ＯＵＴ）の電圧もＶｓ/２電圧が印加される。そして、スイッチング素子（Ｙｓ）が導通するので、Ｙ電極の電圧は上昇したＶｓ電圧を維持する。

Ｔ４では、スイッチング素子（Ｍｆ、ＳＣ＿Ｈ、Ｙｓ）が導通する。スイッチング素子（Ｍｆ、ＳＣ＿Ｈ）の導通によって図１６Ｄに示したように、パネルキャパシター（Ｃｐ）、スイッチング素子（ＳＣ＿Ｈ）、キャパシター（Ｃｓｃ）、インダクター（Ｌｍ）、ダイオード（Ｄ４）、スイッチング素子（Ｍｆ）、及びキャパシター（Ｃｍｒ）に電流経路（［５］）が形成されて、Ｍ電極の電圧が（Ｖｓｃｈ−Ｖｓｃｌ）＋Ｖｓ/２電圧からＶｓｃｈ−Ｖｓｃｌ電圧に下降する。そして、接点（ＯＵＴ＿Ｌ）の電圧は、前記電流経路（［５］）によってＶｓ/２電圧から０Ｖに下降し、この下降した接点（ＯＵＴ＿Ｌ）の電圧がＹ電極駆動部のフローティンググラウンド（ＦＧ＿Ｙ）に印加される。この時、スイッチング素子（Ｙｓ）の導通とフローティンググラウンド（ＦＧ＿Ｙ）の上昇により、キャパシター（Ｃｖｓ）の第２端子がＶｓ/２電圧から０Ｖ電圧に下降すると同時に、キャパシターの第１端子はＶｓ電圧からＶｓ/２電圧に上昇する。したがって、Ｙ電極には、Ｖｓ電圧からＶｓ/２電圧に上昇する電圧が印加される。

維持期間のＴ５時点では、スイッチング素子（Ｍｇ、ＳＣ＿Ｈ、Ｙｆ）が導通する。スイッチング素子（Ｍｇ、ＳＣ＿Ｈ）の導通によって図１６Ｄに示したように、パネルキャパシター（Ｃｐ）、スイッチング素子（ＳＣ＿Ｈ）、キャパシター（Ｃｓｃ）、スイッチング素子（Ｍｇ）、及び接地電源に電流経路（［６］）が形成されて、Ｍ電極にＶｓｃｈ−Ｖｓｃｌ電圧が印加される。そして、接点（ＯＵＴ＿Ｌ）には接地電圧（０Ｖ）が印加され、この接地電圧（０Ｖ）がＹ電極駆動部のフローティンググラウンド（ＦＧ＿Ｙ）に印加される。この時、スイッチング素子（Ｙｆ）の導通により、パネルキャパシター（Ｃｐ）、インダクター（Ｌｙ）、ダイオード（Ｄ２）、スイッチング素子（Ｙｆ）、及びキャパシター（Ｃｙｒ）にＬＣ共振電流経路が形成されて、Ｙ電極の電圧はＶｓ/２電圧から接地電圧（０Ｖ）に下降する。

次に、Ｔ６では、スイッチング素子（Ｍｇ、ＳＣ＿Ｈ、Ｙｇ）が導通する。スイッチング素子（Ｍｇ、ＳＣ＿Ｈ）の導通によって、Ｍ電極にはＶｓｃｈ−Ｖｓｃｌ電圧が維持され、接点（ＯＵＴ＿Ｌ）の電圧も接地電圧（０Ｖ）電圧を維持する。そして、スイッチング素子（Ｙｇ）の導通により、Ｙ電極には接地電圧（０Ｖ）が印加される。

一方、Ｔ１乃至Ｔ６期間では、図１３に示したスイッチング素子（Ｘｇ）及び図１５Ｂに示したスイッチング素子（Ｘ＿_ＧＮＤ）が導通する。スイッチング素子（Ｘ＿_ＧＮＤ）が導通するので、Ｘ電極駆動部のフローティンググラウンド（ＦＧ＿Ｘ）には接地電圧（０Ｖ）が出力される。Ｘ電極駆動部のフローティンググラウンド（ＦＧ＿Ｘ）に接地電圧（０Ｖ）が出力され、スイッチング素子（Ｘｇ）が導通されるので、Ｘ電極には、接地電圧（０Ｖ）がそのまま印加される。

そして、Ｔ７乃至Ｔ１２の各々の期間では、Ｔ１乃至Ｔ６での動作が維持電極駆動部に対応するスイッチ（図１３、図１５Ｂ、図１４に示したスイッチング素子）に同一に適用されるので、以下では具体的な説明を省略する。ただし、Ｔ７乃至Ｔ１２期間ではスイッチング素子（Ｙ＿_ＧＮＤ、Ｙｇ）が導通して、走査電極（Ｙ）には接地電圧（０Ｖ）が印加される。

図１１に示したように、本発明の第２実施例による維持期間の駆動波形において、Ｍ電極は、Ｖｓｃｈ−Ｖｓｃｌ電圧及び（Ｖｓｃｈ−Ｖｓｃｌ）＋Ｖｓ/２電圧が印加されるので、本発明の第１実施例でのようにＶｍ電圧を印加する効果と同一な効果がある。

前記図１４では、Ｍ電極駆動部での電源の電圧としてＶｓ/２電圧を使用したが、Ｖｓ電圧より低い電圧も使用可能であり、ただし、この時には、図１２及び図１３に示したＹ電極駆動部及びＸ電極駆動部の電圧も、維持放電期間でＶｓ電圧が印加されるように変更されなければならない。これについては、本発明の属する技術分野の通常の知識を有する者であれば容易に分かるので、以下では具体的な説明を省略する。

このような本発明の実施例によれば、維持放電期間で印加される維持放電パルスの電圧（Ｖｓ）を、維持放電パルス電圧（Ｖｓ）から１/２Ｖｓ電圧だけ下げて駆動することができる。この場合、Ｖｓ電圧に維持放電パルスを印加する従来に比べて、変位電流（displacement current）の約１/２が２回流れるようになる。つまり、図８及び図１０に示したように、Ｙ電極（又はＸ電極）の維持放電パルスが接地電圧（０Ｖ）からＶｓ/２電圧に上昇する部分と、Ｍ電極のＶｓｃｈ−Ｖｓｃｌ電圧から（Ｖｓｃｈ−Ｖｓｃｌ）＋Ｖｓ/２電圧に上昇する部分とでのみ変位電流が流れるので、従来の約１/２ずつ２回流れるようになり、したがって、電流経路上の寄生成分による熱損失も約１/２に減らすことができる。従来には、電流Ｉが流れる場合にはＲＩ^２の熱損失が発生するが、本発明の実施例では、１/２×Ｉが２回流れるので、２×Ｒ（１/２×Ｉ）^２＝１/２×ＲＩ^２になる。

また、走査電極駆動部及び維持電極駆動部が維持期間でＶｓ電圧を生成する際にＶｓ/２電圧を使用するので、スイッチの内圧を低くすることができ、回路価格も低減させることができる。

一方、最近、放電効率を向上させるためにキセノン（Ｘｅ）の分圧を高める傾向があるが、高キセノン（Ｘｅ）として使用する場合、維持放電パルスの電圧（Ｖｓ）が上昇して、電圧を生成する電圧生成部（ＳＭＰＳ）の回路部分の負担として作用する。しかし、本発明の実施例のような駆動部を使用する場合には、維持放電パルスの電圧の上昇による回路部分の負担を減らすことができる。

以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、特許請求の範囲で定義している本発明の基本概念を利用した当業者のいろいろな変形及び改良形態もまた本発明の権利範囲に属する。

従来のプラズマディスプレイパネルの斜視図である。 図１に示したプラズマディスプレイパネルの断面図である。 従来のプラズマ表示装置の電極配列図である。 従来のプラズマ表示装置の駆動波形図である。 本発明の実施例によるプラズマディスプレイパネルの電極配列図である。 各々本発明の実施例によるプラズマディスプレイパネルの斜視図及び断面図である。 各々本発明の実施例によるプラズマディスプレイパネルの斜視図及び断面図である。 本発明の第１実施例によるプラズマディスプレイパネルの駆動波形図である。 本発明の第１実施例による駆動波形に基づいた壁電荷分布図である。 本発明の第１実施例による駆動波形に基づいた壁電荷分布図である。 本発明の第１実施例による駆動波形に基づいた壁電荷分布図である。 本発明の第１実施例による駆動波形に基づいた壁電荷分布図である。 （ａ）〜（ｄ）は本発明の第１実施例による駆動波形に基づいた壁電荷分布図である。 本発明の実施例によるプラズマ表示装置を示す図である。 本発明の第２実施例によるプラズマ表示装置の駆動波形において、維持期間に印加される波形及びスイッチ動作を示す図である。 本発明の第２実施例による維持期間の駆動波形を生成するためのＹ電極駆動部の駆動回路を示す図である。 本発明の第２実施例による維持期間の駆動波形を生成するためのＸ電極駆動部の駆動回路を示す図である。 本発明の第２実施例による維持期間の駆動波形を生成するためのＭ電極駆動部の駆動回路を示す図である。 Ｍ電極駆動部の駆動回路とＹ電極駆動部の駆動回路との間を連結する回路を示す図である。 Ｍ電極駆動部の駆動回路とＸ電極駆動部の駆動回路との間を連結する回路を示す図である。 Ｍ電極駆動部の駆動回路で、図１１のような駆動波形を生成するための電流経路を示す図である。 Ｍ電極駆動部の駆動回路で、図１１のような駆動波形を生成するための電流経路を示す図である。 Ｍ電極駆動部の駆動回路で、図１１のような駆動波形を生成するための電流経路を示す図である。 Ｍ電極駆動部の駆動回路で、図１１のような駆動波形を生成するための電流経路を示す図である。

符号の説明

３、５３ Ｘ電極
４、５４ Ｙ電極
５、５５ アドレス電極
６、４６ バス電極
１１ 第１ガラス基板
１２ 第２ガラス基板
１４、１４’、４４、４４’ 誘電体層
１５、４５ 保護膜
１７、４７ 隔壁
１８、４８ 蛍光体
１９、２０、４９ 放電セル
４１ 第１基板
４２ 第２基板
５６ 中間電極
１００ プラズマディスプレイパネル
２００ アドレス駆動部
３００ Ｙ電極駆動部
３１０、５１０ 電力回収回路
３２０、５２０ 維持放電期間電圧供給部
４００ Ｘ電極駆動部
５００ Ｍ電極駆動部
６００ 制御部
５３０ アドレス期間電圧供給部
５３１ 選択回路

Claims (20)

1. 複数の第１電極及び第２電極、前記第１電極及び第２電極と並行に形成される複数の第３電極を含むプラズマパネルと、
   前記第１電極、第２電極、第３電極を各々駆動するための信号を出力する第１駆動回路、第２駆動回路、及び第３駆動回路と、を含み、
   前記第１駆動回路は、
   維持放電期間で前記第１電極に電圧を供給する第１電源の出力端に連結されており、第１電圧を充電している第１キャパシターの第１端子と前記第１電極との間で電気的に連結される第１スイッチと、
   前記維持放電期間で、前記第１電極に前記第１電圧より低い第２電圧を供給する第２電源と前記第１電極との間で電気的に連結される第２スイッチと、を含み、
   前記第３駆動回路は、
   前記第３電極に第１端子が電気的に連結され、アドレス期間で、前記第３電極にスキャンパルス電圧が印加されるようにスイッチングする第３スイッチと、
   維持放電期間で、前記第３スイッチの第２端子に前記第２電圧より高い第３電圧を供給する第３電源と前記第３スイッチの第２端子との間で電気的に連結される第４スイッチと、
   維持放電期間で、前記第３スイッチの第２端子に前記第１電圧より低い第４電圧を供給する第４電源と前記第３スイッチの第２端子との間で電気的に連結される第５スイッチと、を含み、
   前記第３スイッチの第２端子と前記第１キャパシターの第２端子との間で電気的に連結され、前記維持放電期間で、第３スイッチの第２端子の出力を前記第１キャパシターの第２端子に供給する第６スイッチを含む、プラズマ表示装置。
2. 前記第１電圧は、前記維持放電期間で、前記第１電極又は第２電極に印加される維持放電パルス電圧より低い電圧である、請求項１に記載のプラズマ表示装置。
3. 前記維持放電期間で、前記第４スイッチ及び第５スイッチの動作により、前記第１キャパシターの第２端子に前記第３電圧及び前記第４電圧を供給する、請求項１又は２に記載のプラズマ表示装置。
4. 前記維持放電期間で、前記第１スイッチが導通して前記第１電極に前記第１電圧が印加された状態で、前記第４スイッチ及び前記第６スイッチが導通して、前記第１電極に前記維持放電パルス電圧が印加される、請求項２に記載のプラズマ表示装置。
5. 前記第３駆動回路は、
   前記第３電極に第１端子が電気的に連結され、アドレス期間で、前記第３電極に前記スキャンパルス電圧より高い電圧を印加するようにスイッチングする第７スイッチと、
   前記第７スイッチの第２端子と前記第３スイッチの第２端子とに電気的に連結されている第２キャパシターと、をさらに含む、請求項１に記載のプラズマ表示装置。
6. 前記維持放電期間以前に、前記第２キャパシターには所定の電圧が充電されている、請求項５に記載のプラズマ表示装置。
7. 前記第６スイッチと前記第４電源との間で電気的に連結されて、前記第１電極に維持放電パルスが印加される間に遮断される第７スイッチをさらに含む、請求項１に記載のプラズマ表示装置。
8. 前記第１電圧と前記第３電圧は実質的に同一な電圧であり、前記第２電圧と前記第４電圧は実質的に同一な電圧である、請求項１又は７に記載のプラズマ表示装置。
9. 前記第３駆動回路は、
   前記第３スイッチの第２端子に第１端が電気的に連結されるインダクターと、
   共振用電圧を供給する５電源と、
   前記第５電源と前記インダクターの第２端との間で電気的に連結される第８スイッチと、
   前記第５電源と前記インダクターの第２端との間で電気的に連結される第９スイッチと、をさらに含む、請求項１又は５に記載のプラズマ表示装置。
10. 前記第３電極は前記第１電極と前記第２電極との間に形成され、リセット期間に前記第３電極にリセット波形を印加し、アドレス期間に前記第３電極に前記スキャンパルス電圧を印加する、請求項１に記載のプラズマ表示装置。
11. 複数の第１電極及び第２電極、前記第１電極及び第２電極と同一な方向に形成される複数の第３電極、前記第１電極及び第２電極を各々駆動する第１及び第２駆動回路、前記第３電極を駆動する第３駆動回路を含むプラズマ表示装置を駆動する方法において、
    前記第１駆動回路は、前記第１電極に電圧を供給する第１電源の出力端に連結されており、第１電圧を充電している第１キャパシターの第１端子と前記第１電極との間で電気的に連結される第１スイッチを含み、前記第３駆動回路は、前記第３電極に第１端子が電気的に連結され、アドレス期間で、前記第３電極にスキャンパルス電圧が印加されるようにスイッチングする第２スイッチを含み、前記プラズマ表示装置は、前記第１キャパシターの第２端と前記第２スイッチの第２端との間で電気的に連結される第３スイッチを含み、
    維持放電期間で、
    （ａ）前記第１駆動回路を利用して、前記第１電極の電圧を前記第１電圧に上昇させる段階、
    （ｂ）前記第３駆動回路を利用して、前記第２スイッチの第２端子を第２電圧に上昇させ、前記第３スイッチの導通により、前記第１電極の電圧を前記第１電圧から第３電圧に上昇させる段階、
    （ｃ）前記第１電極の電圧を前記第３電圧に維持する段階、
    （ｄ）前記第３駆動回路を利用して、前記第２スイッチの第２端子を前記第２電圧より低い第４電圧に下降させ、前記第３スイッチの導通により、前記第１電極の電圧を前記第３電圧から前記第１電圧に下降させる段階、
    （ｅ）前記第１駆動回路を利用して、前記第１電極の電圧を前記第１電圧より低い第５電圧に下降させる段階、
    を含む、プラズマ表示装置の駆動方法。
12. 前記第１電圧は、前記第３電圧から前記第２電圧を減算した電圧である、請求項１１に記載のプラズマ表示装置の駆動方法。
13. 前記第３駆動回路は、前記第２電圧を供給する第２電源と前記第２スイッチの第２端子との間で電気的に連結される第４スイッチ、及び前記第４電圧を供給する第３電源と前記第２スイッチの第２端子との間で電気的に連結される第５スイッチをさらに含み、
    前記段階（ｂ）で前記第４スイッチを導通させ、前記第２スイッチの第２端子を前記第２電圧に上昇させ、前記段階（ｄ）で前記第３スイッチを導通させ、前記第２スイッチの第２端子を前記第４電圧に下降させる、請求項１１又は１２に記載のプラズマ表示装置の駆動方法。
14. 前記第４電圧と前記第５電圧は実質的に同一な電圧レベルである、請求項１１又は１２に記載のプラズマ表示装置の駆動方法。
15. 複数の第１電極に第１維持放電電圧を供給する第１駆動回路、及び複数の第２電極に第２維持放電電圧を供給する第２駆動回路を含むプラズマ表示装置を駆動する方法において、
    前記第１駆動回路は、第１電圧を充電している第１キャパシター、及び前記第１キャパシターの第１端子と前記複数の第１電極との間で電気的に連結される第１スイッチを含み、
    維持放電期間で、
    第１期間の間、前記第１駆動回路を利用して、前記複数の第１電極の電圧を前記第１電圧に上昇させる段階と、
    第２期間の間、所定の第１電源部を利用して、前記第１キャパシターの第２端子の電圧を上昇させて、前記複数の第１電極の電圧を前記第１維持放電電圧に上昇させる段階と、
    第３期間の間、前記複数の第１電極の電圧を前記第１維持放電電圧に維持する段階と、
    第４期間の間、前記第１電源部を利用して、前記第１キャパシターの第２端子の電圧を下降させて、前記複数の第１電極の電圧を前記第１電圧に下降させる段階と、
    第５期間の間、前記第１駆動回路を利用して、前記複数の第１電極の電圧を前記第１電圧より低い第２電圧に下降させる段階と、を含む、プラズマ表示装置の駆動方法。
16. 前記第１電源部は、前記維持放電電圧と前記第１電圧との差に相当する第３電圧及び前記第２電圧を、前記第１キャパシターの第２端子に供給する、請求項１５に記載のプラズマ表示装置の駆動方法。
17. 前記第１電源部は、前記第１期間及び前記５期間の間に、前記第２電圧を前記第１キャパシターの第２端子に供給し、前記第２期間乃至第４期間の間に、前記第３電圧を前記第１キャパシターの第２端子に供給する、請求項１６に記載のプラズマ表示装置の駆動方法。
18. 前記第１期間乃至第５期間の間に、前記第２駆動回路によって前記複数の第２電極に前記第２電圧が印加される、請求項１５に記載のプラズマ表示装置の駆動方法。
19. 前記プラズマ表示装置は、前記複数の第１電極及び第２電極と同一な方向に形成される複数の第３電極を駆動する第３駆動回路さらに含み、
    前記第１電源部から供給される電圧は、前記第３駆動回路によって供給される、請求項１５に記載のプラズマ表示装置の駆動方法。
20. 前記第３駆動回路は、リセット期間で、前記複数の第３電極にリセット波形を印加し、アドレス期間で、前記複数の第３電極のうちの選択しようとする電極にスキャンパルス電圧を印加する、請求項１９に記載のプラズマ表示装置の駆動方法。

Images