JPH04230116A - 電界効果トランジスタのドライブ回路 - Google Patents
電界効果トランジスタのドライブ回路Info
- Publication number
- JPH04230116A JPH04230116A JP2418304A JP41830490A JPH04230116A JP H04230116 A JPH04230116 A JP H04230116A JP 2418304 A JP2418304 A JP 2418304A JP 41830490 A JP41830490 A JP 41830490A JP H04230116 A JPH04230116 A JP H04230116A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- transistor
- effect transistor
- gate
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005685 electric field effect Effects 0.000 title abstract 4
- 230000005669 field effect Effects 0.000 claims abstract description 32
- 239000000872 buffer Substances 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 description 7
- 230000000295 complement effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は電界効果トランジスタの
ドライブ回路に関し、詳細には、電力用電界効果トラン
ジスタを高速スイツチングするドライブ回路に関する。
ドライブ回路に関し、詳細には、電力用電界効果トラン
ジスタを高速スイツチングするドライブ回路に関する。
【０００２】
【従来の技術】大サイズに設計され、ゲートの寄生容量
が大きい電力用電界効果トランジスタを確実、速やかに
オン、オフ制御するためにはゲート制御信号として比較
的大きい電流が必要とされる。特に、電界効果トランジ
スタに並列接続されるフリーホィールダイオードの逆回
復時には、ドレイン・ソース電圧変化がゲート容量を介
してゲート入力されて電界効果トランジスタがオンする
ことがあり、そのような高電圧、大電流状態から電界効
果トランジスタを保護するため、電界効果トランジスタ
のドライブ回路は電界効果トランジスタをオフさせるシ
ンク電流が大きく設計される。
が大きい電力用電界効果トランジスタを確実、速やかに
オン、オフ制御するためにはゲート制御信号として比較
的大きい電流が必要とされる。特に、電界効果トランジ
スタに並列接続されるフリーホィールダイオードの逆回
復時には、ドレイン・ソース電圧変化がゲート容量を介
してゲート入力されて電界効果トランジスタがオンする
ことがあり、そのような高電圧、大電流状態から電界効
果トランジスタを保護するため、電界効果トランジスタ
のドライブ回路は電界効果トランジスタをオフさせるシ
ンク電流が大きく設計される。
【０００３】図２は、トランジスタＱ１１、トーテムポ
ール接続した相補型トランソスタＱ１２、Ｑ１３等から
構成される従来のドライブ回路の一例を示す。ＮＰＮト
ランジスタＱ１２には電界効果トランジスタＱ１５のゲ
ート・ソース容量Ｃ１２を確実、速やかに充電できるよ
うに例えば０．５Ａ程度のエミッタ電流を流すことがで
きるトランジスタが使用され、ＰＮＰトランジスタＱ１
３にはゲート・ソース容量１２を確実、速やかに放電で
き、さらにゲート ドレイン容量Ｃ１１を介する電流
を側路できるように１Ａ程度のトランジスタが使用され
る。なお、Ｄ１２はフリーホィールダイオードである。
ール接続した相補型トランソスタＱ１２、Ｑ１３等から
構成される従来のドライブ回路の一例を示す。ＮＰＮト
ランジスタＱ１２には電界効果トランジスタＱ１５のゲ
ート・ソース容量Ｃ１２を確実、速やかに充電できるよ
うに例えば０．５Ａ程度のエミッタ電流を流すことがで
きるトランジスタが使用され、ＰＮＰトランジスタＱ１
３にはゲート・ソース容量１２を確実、速やかに放電で
き、さらにゲート ドレイン容量Ｃ１１を介する電流
を側路できるように１Ａ程度のトランジスタが使用され
る。なお、Ｄ１２はフリーホィールダイオードである。
【０００４】このドライブ回路はトランジスタＱ１２、
Ｑ１３の利用効率が高い利点を有する。しかし、これら
トランジスタＱ１２、Ｑ１３の導電型が異なり、電流容
量が大きく異なるためにトランジスタの電流増幅率、少
数キャリァの蓄積時間等の電気特性が大きく異なって、
トーテムポール接続した場合に希望する動作が得られな
い欠点を有する。また、非対称出力であるためロジック
用のＩＣが使用できない欠点を有する。
Ｑ１３の利用効率が高い利点を有する。しかし、これら
トランジスタＱ１２、Ｑ１３の導電型が異なり、電流容
量が大きく異なるためにトランジスタの電流増幅率、少
数キャリァの蓄積時間等の電気特性が大きく異なって、
トーテムポール接続した場合に希望する動作が得られな
い欠点を有する。また、非対称出力であるためロジック
用のＩＣが使用できない欠点を有する。
【０００５】そこで、一般には図３に示すように、トラ
ンジスタＱ２１、トーテムポール接続した相補型トラン
ジスタＱ２２、Ｑ２３、電流制限抵抗Ｒ２２、側路ダイ
オードＤ２１から構成されるドライブ回路が使用される
。ＰＮＰトラシジスタＱ２３にはゲート・ソース容量Ｃ
２２を確実、速やかに放電でき、さらに電界効果トラン
ジスタＱ２５のゲート・ドレイン容量Ｃ２１を介する電
流を側路できるような大電流容量のトランジスタが使用
され、ＮＰＮトランジスタＱ２２にもＰＮＰトランジス
タＱ２３と同一容量のトランジスタが使用される。
ンジスタＱ２１、トーテムポール接続した相補型トラン
ジスタＱ２２、Ｑ２３、電流制限抵抗Ｒ２２、側路ダイ
オードＤ２１から構成されるドライブ回路が使用される
。ＰＮＰトラシジスタＱ２３にはゲート・ソース容量Ｃ
２２を確実、速やかに放電でき、さらに電界効果トラン
ジスタＱ２５のゲート・ドレイン容量Ｃ２１を介する電
流を側路できるような大電流容量のトランジスタが使用
され、ＮＰＮトランジスタＱ２２にもＰＮＰトランジス
タＱ２３と同一容量のトランジスタが使用される。
【０００６】このドライブ回路は入力ＶＩＮがローレベ
ルのとき、トランジスタＱ２１のコレクタの反転出力に
よりＮＰＮトランジスタＱ２２がオンし、ＰＮＰトラン
ジスタＱ２３がオフする。そこで、ＮＰＮトランジスタ
Ｑ２２のエミッタのハイレベル出力が電流制限抵抗Ｒ２
２を介して電界効果トランジスタＱ２５のゲートに入力
され、ゲート・ソース容量Ｃ２２を確実、速やかに充電
し、電界効果トランジスタＱ２５をオンさせる。一方、
入力ＶＩＮがハイレベルとなるときは、トランジスタＱ
２１がオンし、そのコレクタの反転出力によりＮＰＮト
ランジスタＱ２２がオフし、ＰＮＰトランジスタＱ２３
がオンする。このとき、電界効果トランジスタＱ２５の
ゲート・ソース容量Ｃ２２の充電電荷に基づく電流およ
びゲート・ドレイン容量Ｃ２１を介する電流はダイオー
ドＤ２１により側路されるため、ＰＮＰトランジスタＱ
２３のエミッタ側に充分な速度で吸い込まれ、電界効果
トランジスタＱ２５を速やかにオフさせる。
ルのとき、トランジスタＱ２１のコレクタの反転出力に
よりＮＰＮトランジスタＱ２２がオンし、ＰＮＰトラン
ジスタＱ２３がオフする。そこで、ＮＰＮトランジスタ
Ｑ２２のエミッタのハイレベル出力が電流制限抵抗Ｒ２
２を介して電界効果トランジスタＱ２５のゲートに入力
され、ゲート・ソース容量Ｃ２２を確実、速やかに充電
し、電界効果トランジスタＱ２５をオンさせる。一方、
入力ＶＩＮがハイレベルとなるときは、トランジスタＱ
２１がオンし、そのコレクタの反転出力によりＮＰＮト
ランジスタＱ２２がオフし、ＰＮＰトランジスタＱ２３
がオンする。このとき、電界効果トランジスタＱ２５の
ゲート・ソース容量Ｃ２２の充電電荷に基づく電流およ
びゲート・ドレイン容量Ｃ２１を介する電流はダイオー
ドＤ２１により側路されるため、ＰＮＰトランジスタＱ
２３のエミッタ側に充分な速度で吸い込まれ、電界効果
トランジスタＱ２５を速やかにオフさせる。
【０００７】この第２のドライブ回路はトランジスタＱ
１２、Ｑ１３の利用効率が低いばかりか、電流制限抵抗
Ｒ２２において電力消費される欠点を有する。また、特
にドライブ回路をモノリシックＩＣ化する際にチップが
大型化する欠点を有する。さらにまた、大電流出力が求
められるためロジック用のＩＣが使用できない欠点も有
する。
１２、Ｑ１３の利用効率が低いばかりか、電流制限抵抗
Ｒ２２において電力消費される欠点を有する。また、特
にドライブ回路をモノリシックＩＣ化する際にチップが
大型化する欠点を有する。さらにまた、大電流出力が求
められるためロジック用のＩＣが使用できない欠点も有
する。
【０００８】
【発明が解決しようとする課題】解決しようとする課題
は、ロジック用のＩＣ等の比較的低電流出力で電力用電
界効果トランジスタを高速スイツチングすることにある
。
は、ロジック用のＩＣ等の比較的低電流出力で電力用電
界効果トランジスタを高速スイツチングすることにある
。
【０００９】
【課題を解決するための手段】本発明は、ドライブ回路
の出力極性を検知すると共に、ドライブ回路出力が負極
性のとき、ドライブ回路の出力端を負極性電源に接続す
るトランジスタを付加することによって、シンク電流を
増大させたことを主要な特徴とする。
の出力極性を検知すると共に、ドライブ回路出力が負極
性のとき、ドライブ回路の出力端を負極性電源に接続す
るトランジスタを付加することによって、シンク電流を
増大させたことを主要な特徴とする。
【００１０】
【実施例】本発明のドライブ回路は、図１に示すように
、トランジスタＱ１、トーテムポール接続した相補型ト
ランジスタＱ２およびＱ３、ダイオードＤ１、このダイ
オードＤ１にベース、エミッタを並列接続したトランジ
スタＱ４から構成される。ダイオードＤ１とトランジス
タＱ４はトーテムポール出力段（トランジスタＱ２およ
びＱ３）の出力極性を検知し、ドライブ回路出力が負極
性のとき、ドライブ回路の出力端を負極性電源に接続す
るよう機能する。従って、ダイオードＤ１はダイオード
を逆並列接続した回路素子であっても、また電力消費が
少ない他の非線形素子であっても差し支えない。より好
ましい実施例においては、トランジスタＱ１、トーテム
ポール接続した相補型トランジスタＱ２およびＱ３には
ロジック用のＩＣであるインバータ、バッファ、あるい
は必要な出力電流が得られるようにそれらを並列接続し
て利用される。
、トランジスタＱ１、トーテムポール接続した相補型ト
ランジスタＱ２およびＱ３、ダイオードＤ１、このダイ
オードＤ１にベース、エミッタを並列接続したトランジ
スタＱ４から構成される。ダイオードＤ１とトランジス
タＱ４はトーテムポール出力段（トランジスタＱ２およ
びＱ３）の出力極性を検知し、ドライブ回路出力が負極
性のとき、ドライブ回路の出力端を負極性電源に接続す
るよう機能する。従って、ダイオードＤ１はダイオード
を逆並列接続した回路素子であっても、また電力消費が
少ない他の非線形素子であっても差し支えない。より好
ましい実施例においては、トランジスタＱ１、トーテム
ポール接続した相補型トランジスタＱ２およびＱ３には
ロジック用のＩＣであるインバータ、バッファ、あるい
は必要な出力電流が得られるようにそれらを並列接続し
て利用される。
【００１１】本発明のドライブ回路は入力ＶＩＮかロー
レベルのとき、トランジスタＱ１がオフし、そのコレク
タの反転出力によりＮＰＮトランジスタＱ２がオンする
。そこで、ＮＰＮトランジスタＱ２のエミッタのハイレ
ベル出力がダイオードＤ１を介して電界効果トランジス
タＱ５のゲートに入力され、ゲート・ソース容量Ｃ２を
確実、速やかに充電して電界効果トランジスタＱ５をオ
ンさせる。一方、人力ＶＩＮがハイレベルとなると、ト
ランジスタＱ１がオンし、そのコレクタの反転出力によ
りＰＮＰトランジスタＱ３がオンする。このとき、電界
効果トランジスタＱ５のゲート・ソース容量Ｃ２の充電
電荷に基づく電流およびゲート・ドレイン容量Ｃ１を介
する電流はダイオードＤ１により遮断されてトランジス
タＱ４のエミッタからベースへと流れる。そして、この
ベース電流によりトランジスタＱ４がオンして、電界効
果トランジスタＱ５のゲート電位を負極性電源に接続す
る。
レベルのとき、トランジスタＱ１がオフし、そのコレク
タの反転出力によりＮＰＮトランジスタＱ２がオンする
。そこで、ＮＰＮトランジスタＱ２のエミッタのハイレ
ベル出力がダイオードＤ１を介して電界効果トランジス
タＱ５のゲートに入力され、ゲート・ソース容量Ｃ２を
確実、速やかに充電して電界効果トランジスタＱ５をオ
ンさせる。一方、人力ＶＩＮがハイレベルとなると、ト
ランジスタＱ１がオンし、そのコレクタの反転出力によ
りＰＮＰトランジスタＱ３がオンする。このとき、電界
効果トランジスタＱ５のゲート・ソース容量Ｃ２の充電
電荷に基づく電流およびゲート・ドレイン容量Ｃ１を介
する電流はダイオードＤ１により遮断されてトランジス
タＱ４のエミッタからベースへと流れる。そして、この
ベース電流によりトランジスタＱ４がオンして、電界効
果トランジスタＱ５のゲート電位を負極性電源に接続す
る。
【００１２】本発明によれば、電界効果トランジスタＱ
５のゲート・ソース容量Ｃ２の充電電荷に基づく電流お
よびゲート・ドレイン容量Ｃ１を介する電流は第１に、
トランジスタＱ４のエミッタ〜ベース〜ＰＮＰトランジ
スタＱ３のエミッタ〜コレクタに流れ、第２に、トラン
ジスタＱ４のエミッタ〜コレクタに流れる。従って、ト
ランジスタＱ４とトランジスタＱ３の電気特性を等しく
設計しておけば、容易に電界効果トランジスタＱ５をオ
フさせる電流をオンさせる電流の倍にすることができ、
電界効果トランジスタＱ５を速やかにオフさせることが
できる。
５のゲート・ソース容量Ｃ２の充電電荷に基づく電流お
よびゲート・ドレイン容量Ｃ１を介する電流は第１に、
トランジスタＱ４のエミッタ〜ベース〜ＰＮＰトランジ
スタＱ３のエミッタ〜コレクタに流れ、第２に、トラン
ジスタＱ４のエミッタ〜コレクタに流れる。従って、ト
ランジスタＱ４とトランジスタＱ３の電気特性を等しく
設計しておけば、容易に電界効果トランジスタＱ５をオ
フさせる電流をオンさせる電流の倍にすることができ、
電界効果トランジスタＱ５を速やかにオフさせることが
できる。
【００１３】
【発明の効果】以上説明したように本発明によれば、ド
ライブ回路の主回路に要求される電流出力が正負対称で
あって、比較的小電流であるため、規存のロジック用の
ＩＣであるバッファ、インバータにより、あるいはそれ
らを並列接続して構成できる。これにより、ドライブ回
路が微小サイズのモノリシックＩＣとして実現できる。 さらにまた、主回路の出力極性検知を非線形素子で行う
ため、電界効果トランジスタを制御する上で効率よく、
また電力損失少なくドライブすることができる。
ライブ回路の主回路に要求される電流出力が正負対称で
あって、比較的小電流であるため、規存のロジック用の
ＩＣであるバッファ、インバータにより、あるいはそれ
らを並列接続して構成できる。これにより、ドライブ回
路が微小サイズのモノリシックＩＣとして実現できる。 さらにまた、主回路の出力極性検知を非線形素子で行う
ため、電界効果トランジスタを制御する上で効率よく、
また電力損失少なくドライブすることができる。
【図１】本発明の一実施例の回路図である。
【図２】第１の従来例の回路図である。
【図３】第２の従来例の回路図である。
Ｑ１ トランジスタ
Ｑ２ トランジスタ
Ｑ３ トランジスタ
Ｑ４ トランジスタ
Ｑ５ 電界効果トランジスタ
Ｄ１ ダイオード
Ｄ２ フリーホィールダイオード
Claims (5)
- 【請求項１】 トーテムポール出力段を有する増幅回
路と、この増幅回路出力と被制御電界効果トランジスタ
のゲート間に接続した非線形素子と、エミッタおよびベ
ースをこのダイオードに並列接続したトランジスタから
構成される電界効果トランジスタのドライブ回路。 - 【請求項２】 前記トーテムポール出力段のそれぞれ
のトランジスタおよびベースをダイオードに接続したト
ランジスタのエミッタ電流の値を実質的に等しくしたこ
とを特徴とする請求項１の電界効果トランジスタのドラ
イブ回路。 - 【請求項３】 前記増幅回路としてロジック用インバ
ータ、バッフア、あるいはそれらの並列回路を使用した
ことを特徴とする請求項１の電界効果トランジスタのド
ライブ回路。 - 【請求項４】 前記非線形素子としてダイオードを使
用したことを特徴とする請求項１の電界効果トランジス
タのドライブ回路。 - 【請求項５】 前記非線形素子として逆並列接続ダイ
オードを使用したことを特徴とする請求項１の電界効果
トランジスタのドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2418304A JPH04230116A (ja) | 1990-12-27 | 1990-12-27 | 電界効果トランジスタのドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2418304A JPH04230116A (ja) | 1990-12-27 | 1990-12-27 | 電界効果トランジスタのドライブ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04230116A true JPH04230116A (ja) | 1992-08-19 |
Family
ID=18526177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2418304A Pending JPH04230116A (ja) | 1990-12-27 | 1990-12-27 | 電界効果トランジスタのドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04230116A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019167446A1 (ja) * | 2018-02-28 | 2019-09-06 | パナソニックＩｐマネジメント株式会社 | スイッチング回路 |
-
1990
- 1990-12-27 JP JP2418304A patent/JPH04230116A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019167446A1 (ja) * | 2018-02-28 | 2019-09-06 | パナソニックＩｐマネジメント株式会社 | スイッチング回路 |
| JPWO2019167446A1 (ja) * | 2018-02-28 | 2021-02-25 | パナソニックＩｐマネジメント株式会社 | スイッチング回路 |
| US11031935B2 (en) | 2018-02-28 | 2021-06-08 | Panasonic Intellectual Property Management Co., Ltd. | Switching circuit |
| US11398820B2 (en) | 2018-02-28 | 2022-07-26 | Panasonic Intellectual Property Management Co., Ltd. | Switching circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4866304A (en) | BICMOS NAND gate | |
| JP3327544B2 (ja) | 切換ブリッジ回路 | |
| JPH06103837B2 (ja) | トライステ−ト形出力回路 | |
| US4603268A (en) | Totem pole output circuit with reduced current spikes | |
| US4490631A (en) | Totem pole/open collector selectable output circuit | |
| JP2839206B2 (ja) | ３端子非反転形トランジスタスイッチ | |
| JPH04230116A (ja) | 電界効果トランジスタのドライブ回路 | |
| JPH08162929A (ja) | 電流クランプ回路付きドライブ回路 | |
| JPH02248117A (ja) | 高速度のスイッチング速度を有するｔｔｌコンパチブル出力回路 | |
| US5066874A (en) | Signal output circuit having bipolar transistor in output stage and arranged in cmos semiconductor integrated circuit | |
| JPH0669141B2 (ja) | 入力回路 | |
| JPH0683058B2 (ja) | 出力回路 | |
| JP3724690B2 (ja) | スイッチング回路 | |
| JP2731284B2 (ja) | 電圧駆動型素子の駆動回路 | |
| JP3657676B2 (ja) | 切換えスイッチング手段と双方向性切換えスイッチング手段 | |
| JP2776621B2 (ja) | 出力回路 | |
| JP3350562B2 (ja) | 「オン・オフ検出機能と主電流検出機能を持つスイッチング回路」、「オン・オフ検出機能と自己保持機能と自己ターン・オフ機能を持つスイッチング回路」、「オン・オフ検出機能と主電流検出機能を持つスイッチング回路」及び「オン・オフ検出機能と自己保持機能と自己ターン・オフ機能を持つスイッチング回路」 | |
| JPH0396115A (ja) | レベル変換回路 | |
| JPH05268024A (ja) | スイッチング回路 | |
| JPH10107606A (ja) | パワーｍｏｓｆｅｔ用ドライバ | |
| JPH08125513A (ja) | ３端子スイッチング手段 | |
| JPH01144367A (ja) | Ｍｏｓドライブ回路 | |
| JPH02137418A (ja) | 半導体回路 | |
| JP2003158429A (ja) | Ｄ級電力増幅器 | |
| JPH01315256A (ja) | Ｍｏｓｆｅｔのゲート駆動回路 |