JPH08125513A

JPH08125513A - ３端子スイッチング手段

Info

Publication number: JPH08125513A
Application number: JP27422394A
Authority: JP
Inventors: Toshiyasu Suzuki; 利康鈴木
Original assignee: Individual
Current assignee: Individual
Priority date: 1994-08-30
Filing date: 1994-10-02
Publication date: 1996-05-17

Abstract

(57)【要約】【目的】その１つは、部品点数が少なく、構成が簡単
であり、完全な同時オン防止機能を持つ３端子スイッチ
ング手段を提供することを目的としている。【構成】ＮＰＮトランジスタ１、ダイオード３、４及
びＰＮＰトランジスタ６をこの順序で順方向に直列接続
し、ＮＰＮトランジスタ１のエミッタからＰＮＰトラン
ジスタ６のベースへ向けてダイオード２を接続し、ＮＰ
Ｎトランジスタ１のベースからＰＮＰトランジスタ６の
エミッタへ向けてダイオード５を接続したことを特徴と
している。このことによって、上記目的を果たすことが
できる。

Description

【発明の詳細な説明】

【０００１】

【技術分野】第１、第２の発明は、複数の可制御
なスイッチング手段の直列接続によって構成した、切換
えスイッチ機能を持つ３端子スイッチング手段におい
て、その両可制御スイッチング手段が同時オンするのを
防止した３端子スイッチング手段に関する。従って、本
発明は電力変換装置、論理回路などの分野に大いに役に
立つ。

【０００２】

【背景技術】従来技術として、同時オン防止機能
を持つ３端子スイッチング手段を図２〜図４に示す。図
２の３端子スイッチング手段は部品点数が少なく構成が
簡単であるが、トランジスタ７がオンの間トランジスタ
１のターン・オンは防止されるのに、トランジスタ１が
オンの間トランジスタ７のターン・オンは防止されず、
『両トランジスタ１、７の同時オン防止機能は不完全で
ある』という問題点が有る。一方、図３の３端子スイッ
チング手段ではトランジスタ１がオンの間トランジスタ
６のターン・オンは防止され、トランジスタ６がオンの
間トランジスタ１のターン・オンは防止され、トランジ
スタ１、６の同時オン防止機能は完全であるが、『部品
点数が多く、構成が複雑である』という問題点が有る。

【０００３】また、図３の３端子スイッチング手段では
両スイッチング手段（トランジスタ１、６）の制御電極
（ベース）の順バイアス電圧極性は互いに逆でなければ
ならず、『制御電極の順バイアス電圧極性が同じである
２つのスイッチング手段を使うことができない』という
問題点が有る。（参考：特開昭５８−８１３３２号）さらに、図２、図３の３端子スイッチング手段や他の３
端子スイッチング手段などでは『スイッチング速度をよ
り速くしたい』という問題点が常に有る。尚、図４〜図
１０の各３端子スイッチング手段は図３の３端子スイッ
チング手段を利用したＣＭＯＳやＣＢｉ−ＣＭＯＳの論
理回路である。（参考：実開昭４７−１４０５２号、特
開昭５５−１３６７２７号、特開昭５５−１４６１８
号）

【０００４】

【第１発明の目的】そこで、第１の本発明
は、部品点数が少なく、構成が簡単であり、完全な同時
オン防止機能を持つ３端子スイッチング手段を提供する
ことを目的としている。

【０００５】

【第２発明の目的】また、第２の本発明
は、制御電極の順バイアス電圧極性が同じである２つの
スイッチング手段を使うことができて、完全な同時オン
防止機能を持つ３端子スイッチング手段を提供すること
を目的としている。

【０００６】

【第３発明の目的】さらに、第３の本発明
は、従来よりスイッチング速度を速くした３端子スイッ
チング手段を提供することを目的としている。

【０００７】

【第１発明の開示】即ち、第１の本発明
は、第１のスイッチング手段の駆動信号入力用に対を成
す制御電極、主電極を制御電極ｃｅ１、主電極ｍｅ１と
呼び、前記制御電極ｃｅ１・前記主電極ｍｅ１間の順バ
イアス電圧極性をプラスとし、第２のスイッチング手段
の駆動信号入力用に対を成す制御電極、主電極を制御電
極ｃｅ２、主電極ｍｅ２と呼び、前記制御電極ｃｅ２・
前記主電極ｍｅ２間の順バイアス電圧極性をマイナスと
したときに、前記主電極ｍｅ１から前記主電極ｍｅ２へ
向かって２つの非可制御スイッチング手段を直列接続
し、前記主電極ｍｅ１から前記制御電極ｃｅ２へ第１の
定電圧手段を接続し、前記制御電極ｃｅ１から前記主電
極ｍｅ２へ第２の定電圧手段を接続した３端子スイッチ
ング手段である。

【０００８】このことによって、前記第１のスイッチン
グ手段がオンである限り、前記第１のスイッチング手段
が前記第１の定電圧手段を介して前記第２のスイッチン
グ手段のターン・オンを阻止し、一方、前記第２のスイ
ッチング手段がオンである限り、前記第２のスイッチン
グ手段が前記第２の定電圧手段を介して前記第１のスイ
ッチング手段のターン・オンを阻止する。その結果、前
記第１、第２のスイッチング手段の同時オンは完全に阻
止され、同時オン防止機能は完全なものとなる。しか
も、その部品点数は少なく、構成が簡単である。（第
１発明の効果）

【０００９】

【第２発明の開示】即ち、第２の本発明
は、第１のスイッチング手段の駆動信号入力用に対を成
す制御電極、主電極を制御電極ｃｅ１、主電極ｍｅ１と
呼び、第２のスイッチング手段の制御電極、主電極を制
御電極ｃｅ２、主電極ｍｅ２ａ、ｍｅ２ｂと呼び、その
駆動信号入力用に前記制御電極ｃｅ２と前記主電極ｍｅ
２ａが対を成し、前記制御電極ｃｅ１・前記主電極ｍｅ
１間と前記制御電極ｃｅ２・前記主電極ｍｅ２ａ間の順
バイアス電圧極性が同じとしたときに、両前記主電極ｍ
ｅ１・ｍｅ２ｂ間に２つの非可制御スイッチング手段が
来るようにこれら４つのスイッチング手段を２つの直流
電源端子間に順方向に直列接続し、前記主電極ｍｅ１の
電位検出から前記第１のスイッチング手段のオン、オフ
を検出し、そのオンが検出される間、前記第２のスイッ
チング手段のオンを阻止するオン阻止手段を設け、前記
制御電極ｃｅ１と前記主電極ｍｅ２ｂを双方向に接続
し、バイアス用電源端子から前記制御電極ｃｅ１へのバ
イアス・エネルギーの供給と前記第２のスイッチング手
段のオン制御をその入力信号に基づいて切り換えるバイ
アス切換え手段を設けた３端子スイッチング手段であ
る。

【００１０】このことによって、前記第１のスイッチン
グ手段がオンである限り、前記オン阻止手段が前記第２
のスイッチング手段のオンを阻止し、一方、前記第２の
スイッチング手段がオンである限り、前記第２のスイッ
チング手段が前記第１のスイッチング手段のオンを阻止
する。しかも、前述した通り前記第１、第２のスイッチ
ング手段の順バイアス電圧極性は同じである。（第２
発明の効果）そして、前記バイアス切換え手段がその入力信号に基づ
いて前記第１か第２どちらか一方のスイッチング手段を
オン制御する。

【００１１】

【第３発明の開示】即ち、第３の本発明
は、４つの直流電源端子が有って、これらを高電位側か
ら電源端子ｓｔ４、ｓｔ３、ｓｔ２、ｓｔ１と呼び、可
制御な第１〜第４のスイッチング手段が有って、前記第
２のスイッチング手段の制御電極、主電極を制御電極ｃ
ｅ２、主電極ｍｅ２ａ、ｍｅ２ｂと呼び、その駆動信号
入力用に前記制御電極ｃｅ２と前記主電極ｍｅ２ａが対
を成し、前記制御電極ｃｅ２・前記主電極ｍｅ２ａ間の
順バイアス電圧極性はプラスとし、前記第３のスイッチ
ング手段の制御電極、主電極を制御電極ｃｅ３、主電極
ｍｅ３ａ、ｍｅ３ｂと呼び、その駆動信号入力用に前記
制御電極ｃｅ３と前記主電極ｍｅ３ａが対を成し、前記
制御電極ｃｅ３・前記主電極ｍｅ３ａ間の順バイアス電
圧極性はマイナスとしたときに、前記制御電極ｃｅ３を
前記電源端子ｓｔ３に接続し、前記制御電極ｃｅ２を前
記電源端子ｓｔ２に接続し、前記電源端子ｓｔ４・前記
主電極ｍｅ３ａ間に前記第４のスイッチング手段を接続
し、両前記主電極ｍｅ３ｂ・ｍｅ２ｂを接続し、前記主
電極ｍｅ２ａ・前記電源端子ｓｔ１間に前記第１のスイ
ッチング手段を接続した３端子スイッチング手段であ
る。

【００１２】このことによって、前記第３、第２のスイ
ッチング手段の各制御電極は接地され、ミラー効果によ
って各スイッチング速度は従来より速くなる。（第
３発明の効果）

【００１３】

【発明を実施するための最良の形態】本発明をより詳細
に説明するために以下添付図面に従ってこれを説明す
る。図１に第１発明の実施例を示す。次の通りそれぞれ
がそれぞれに相当する。ａ）トランジスタ１、６が前述の第１、第２のスイッ
チング手段に。ｂ）ダイオード３、４が前述の２つの非可制御スイッ
チング手段に。ｃ）ダイオード２、５が前述の第１、第２の定電圧手
段に。ｄ）トランジスタ１のベース、エミッタが前述の制御
電極ｃｅ１、主電極ｍｅ１に。ｅ）トランジスタ６のべース、エミッタが前述の制御
電極Ｃｅ２、主電極ｍｅ２に。その動作は次の通りである。トランジスタ１がオンであ
る限りトランジスタ１がダイオード２を介してトランジ
スタ６のベース電位を持ち上げるので、トランジスタ６
のターン・オンは阻止される。一方、トランジスタ６が
オンである限りトランジスタ６がダイオード５を介して
トランジスタ１のベース電位を引き下げるので、トラン
ジスタ１のターン・オンは阻止される。

【００１４】また、仮に、トランジスタ１、６が同時に
ターン・オンしようとしても、トランジスタ１、ダイオ
ード３、４及びトランジスタ６を流れ始める短絡電流が
ダイオード３、４に電圧降下を生じ、両順電圧の和がダ
イオード５を介してトランジスタ１のエミッタ接合（ベ
ース・エミッタ間ＰＮ接合）に、そして、ダイオード２
を介してトランジスタ６のエミッタ接合に、それぞれ印
加される。その結果、トランジスタ１、６は同時に逆バ
イアスされ、同時ターン・オンは阻止される。尚、ダイ
オード２、５それぞれにダイオードを１個ずつ逆並列接
続してもその同時オン防止機能は変わらない。これはダ
イオード２、５それぞれが定電圧手段として機能してい
るからである。

【００１５】図１１〜図１３の各図に第１発明の実施例
を１つずつ示す。図１１の実施例はＭＯＳ・ＦＥＴを使
った３端子スイッチング手段である。図１２の実施例は
ＩＧＢＴを使った３端子スイッチング手段である。図１
３の実施例はサイリスタを使った３端子スイッチング手
段である。

【００１６】図１４〜図１８の各図に論理回路を構成す
る第１発明の実施例を１つずつ示す。図１４の実施例は
図１の実施例を利用したＣＢｉ−ＣＭＯＳのインバータ
回路である。図１５の実施例は図１の実施例を利用した
ＣＢｉ−ＣＭＯＳのＮＡＮＤ回路である。図１６の実施
例は図１の実施例を利用したＣＢｉ−ＣＭＯＳのＮＯＲ
回路である。図１７の実施例は図１４の実施例において
４つのダイオードを使って１組のＣＭＯＳを無くしたＣ
Ｂｉ−ＣＭＯＳのインバータ回路である。図１８の実施
例は図１４の実施例において１つのダイオードを使って
１組のＣＭＯＳを無くしたＣＢｉ−ＣＭＯＳのインバー
タ回路である。（参考：特開平２−１５３６１８号の図
６２、図６３、図７６）

【００１７】図１９〜図２５の各図に１つずつ示す第１
発明の実施例は請求項２記載の３端子スイッチング手段
などに対応する。図１９の実施例は図１の実施例におい
てトランジスタ１、６の両ベースを接続した３端子スイ
ッチング手段である。同様に図２０〜図２２の各実施例
も可能である。図２３の実施例は図１９の実施例を利用
したＣＢｉ−ＣＭＯＳのインバータ回路である。図２４
の実施例は図１９の実施例を利用したＣＢｉ−ＣＭＯＳ
のＮＡＮＤ回路である。図２５の実施例は図１９の実施
例を利用したＣＢｉ−ＣＭＯＳのＮＯＲ回路である。

【００１８】図２６〜図２８の各実施例は、第２の本発
明の実施例で、完全な同時オン防止機能を持つ３端子ス
イッチング手段である。順バイアス電圧極性が同じであ
る可制御スイッチング手段を使うことができる、という
効果が第２の本発明に有る。図２６の実施例はＢｉ−Ｃ
ＭＯＳのインバータ回路である。図２７の実施例はＢｉ
−ＣＭＯＳのＮＡＮＤ回路である。図２８の実施例はＢ
ｉ−ＣＭＯＳのＮＯＲ回路である。（参考：特
開平５−２６８０３７号の図１９、図２０）

【００１９】図２６の実施例では次の通りにそれぞれが
それぞれに相当する。ａ）トランジスタ１、７が前述の第１、第２のスイッ
チング手段に。ｂ）ダイオード３、４が前述の２つの非可制御スイッ
チング手段に。ｃ）トランジスタ９、ダイオード３及び抵抗１２、１
３の接続部分が前述のオン阻止手段に。ｄ）トランジスタ１０、１１が前述のバイアス切換え
手段に。ｅ）トランジスタ１のベース、エミッタが前述の制御
電極ｃｅ１、主電極ｍｅ１に。ｆ）トランジスタ７のベース、エミッタ、コレクタが
前述の制御電極ｃｅ２、主電極ｍｅ２ａ、ｍｅ２ｂに。

【００２０】その動作は次の通りである。トランジスタ
１がオンである限りトランジスタ９がトランジスタ７の
ターン・オンを阻止し、一方、トランジスタ７がオンで
ある限りトランジスタ７自体がトランジスタ１のベース
電位を引き下げてトランジスタ１のターン・オンを阻止
する。そして、入力端子１５に入力される入力信号に基
づいてトランジスタ１０、１１及び抵抗１４がトランジ
スタ１、７の一方をオン制御し、他方をオフ制御する。

【００２１】図２９〜図６６の各実施例は第３の本発明
の実施例である。ただし、各実施例中、Ｖ４からＶ３、
Ｖ２、Ｖ１へと行くに従って順々にその電位は低くな
る。スイッチング速度が速い、という効果がこれら実施
例を含め第３の本発明に有る。図２９の実施例などの場
合、ＮＰＮ、ＰＮＰトランジスタ対それぞれをオフ制御
するとき、その１対を成すＮＰＮ、ＰＮＰトランジスタ
の両方を同時に逆バイアスすることが可能なので、各Ｎ
ＰＮ、ＰＮＰトランジスタ対のターン・オフをさらに高
速化できる。このため、両ＮＰＮ、ＰＮＰトランジスタ
対は同時オンし難くなり、電源短絡電流（貫通電流）も
流れ難くなる、という効果も有る。

【００２２】最後に、以下の事を補足する。（Ａ）図１、図１１〜図２５の各実施例では前述の第
１、第２のスイッチング手段として同じ種類の可制御ス
イッチング手段を組み合わせた例を示したが、異なる種
類の可制御スイッチング手段（例：ＮＰＮトランジスタ
とＰ・ＭＯＳ・ＦＥＴ。）を組み合わせても構わない。
また、各可制御スイッチング手段としてそれぞれの代わ
りに他にＳＩＴ、ＳＩサイリスタなど、それと順バイア
ス電圧極性が同じ可制御なスイッチング手段なら何でも
使うことができる。ただし、ノーマリィ・オン型を使う
場合、その逆バイアス電圧を大きくするために前述の各
定電圧手段の定電圧値の大きいもの、あるいは、前述の
各非可制御スイッチング手段の順電圧値の大きいものを
使う必要が有る。

【００２３】（Ｂ）図１４〜図１８の各実施例では、
ＮＰＮトランジスタのコレクタとＰ・ＭＯＳ・ＦＥＴの
ソースは同電位の電源ラインに接続してあるけれども、
違う場合もある。例えば、コレクタ電位の方がソース電
位より高い場合もあるし、その逆の場合もある。しか
も、その各場合において、ＰＮＰトランジスタのコレク
タ電位とＮ・ＭＯＳ・ＦＥＴのソース電位についても同
様の事が言える。（Ｃ）各実施例において、各ダイオードの代わりにツ
ェナー・ダイオード、ショットキー・バリア・ダイオー
ドを使っても良いし、各バイポーラ・トランジスタのベ
ース・コレクタ間にショットキー・バリア・ダイオード
を１つずつ接続して、そのコレクタ電圧をクランプして
も良い。

【００２４】（Ｄ）第１の本発明の効果には他に以下
４つの効果が有る。ａ）電源電圧の大きさに関係無く作用する。図３の従
来技術ではその作用は電源電圧に左右される。つまり、
電源電圧が小さいとトランジスタ８、９それぞれは順バ
イアスされてもそのオン、オフしきい値電圧の関係でタ
ーン・オンできない。ｂ）コレクタ接地、ドレイン接地、カソード・ゲート
に対するアノード接地、あるいは、アノード・ゲートに
対するカソード接地など、使用する制御電極と駆動信号
入力用に対を成さない方の主電極を接地する回路方式を
使うことができる。図２、図３の各従来技術ではエミッ
タ接地やソース接地に限定される。使用できる接地方式
の選択肢が増えて便利になる。ｃ）ターン・オンを阻止できる順バイアス電流が大き
い。図３の従来技術ではトランジスタ８、９の各ベース
と各電流増幅率の積に応じた各コレクタ電流以上のトラ
ンジスタ６、１の各ベース電流が流れるのを阻止できな
い。また、阻止する方のスイッチング手段は一般的に阻
止される方のスイッチング手段より電流容量が小さいか
ら、図４の回路についても言える。ｄ）一方がオンのとき他方をオフに保つためのエネル
ギー損失が無い。図３〜図１０等の従来技術ではトラン
ジスタ１、６の一方がオンの間トランジスタ８、９の一
方にベース電流が流れっ放しになるので、エネルギー損
失、発熱が有る。特に、電源電圧が大きい場合、このエ
ネルギー損失、発熱は無視できない。

【００２５】（Ｅ）各実施例において、各可制御スイ
ッチング手段をその相補関係にあるスイッチング手段で
１つずつ置き換え、電圧極性の有る各回路構成手段
（例：直流電源、ダイオード等。）の向きを逆にした各
回路、つまり、各実施例と電圧極性に関して対称的な関
係にある各実施例もまた可能である。（Ｆ）図４８〜図５３、図５５〜図５８、図６０、図
６２、図６４〜図６６の各実施例において、ノーマリィ
・オンのＰ・ＭＯＳ・ＦＥＴ又はＮ・ＭＯＳ・ＦＥＴそ
れぞれの代わりに抵抗、そのドレインとゲートを接続し
たノーマリィ・オフのＭＯＳ・ＦＥＴ、そのゲートとソ
ースを接続したノーマリィ・オンのＭＯＳ・ＦＥＴ等を
使うことができる。そして、各実施例において抵抗をそ
の構成要素として使う場合その抵抗の代わりにそのドレ
インとゲートを接続したノーマリィ・オフのＭＯＳ・Ｆ
ＥＴ、そのゲートとソースを接続したノーマリイ・オン
のＭＯＳ・ＦＥＴ等を使うことができる。

【００２６】（Ｇ）図２９〜図４３の各実施例などで
は出力用の２つの電源端子としてＶ４、Ｖ１の各電源ラ
インから引き出しているけれども、図４４〜図４６の各
実施例などの様にＶ３、Ｖ２の各電源ラインから引き出
しても構わない。

【図面の簡単な説明】

【図１】第１の本発明の１実施例を示す回路図である。

【図２〜図１０】各図は、従来の３端子スイッチング手
段を１つずつ示す回路図である。

【図１１〜図２５】各図は、第１の本発明の実施例を１
つずつ示す回路図である。

【図２６〜図２８】各図は、第２の本発明の実施例を１
つずつ示す回路図である。

【図２９〜図６６】各図は、第３の本発明の実施例を１
つずつ示す回路図である。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０３Ｋ 19/20 9199−5Ｋ

Claims

【特許請求の範囲】

【請求項１】第１のスイッチング手段の駆動信号入力
用に対を成す制御電極、主電極を制御電極ｃｅ１、主電
極ｍｅ１と呼び、前記制御電極ｃｅ１・前記主電極ｍｅ
１間の順バイアス電圧極性をプラスとし、第２のスイッ
チング手段の駆動信号入力用に対を成す制御電極、主電
極を制御電極ｃｅ２、主電極ｍｅ２と呼び、前記制御電
極ｃｅ２・前記主電極ｍｅ２間の順バイアス電圧極性を
マイナスとしたときに、前記主電極ｍｅ１から前記主電
極ｍｅ２へ向かって２つの非可制御スイッチング手段を
直列接続し、前記主電極ｍｅ１から前記制御電極ｃｅ２
へ第１の定電圧手段を接続し、前記制御電極ｃｅ１から
前記主電極ｍｅ２へ第２の定電圧手段を接続したことを
特徴とする３端子スイッチング手段。
【請求項２】両前記制御電極ｃｅ１、ｃｅ２を接続し
たことを特徴とする請求項１記載の３端子スイッチング
手段。
【請求項３】第１のスイッチング手段の駆動信号入力
用に対を成す制御電極、主電極を制御電極ｃｅ１、主電
極ｍｅ１と呼び、第２のスイッチング手段の制御電極、
主電極を制御電極ｃｅ２、主電極ｍｅ２ａ、ｍｅ２ｂと
呼び、その駆動信号入力用に前記制御電極ｃｅ２と前記
主電極ｍｅ２ａが対を成し、前記制御電極ｃｅ１・前記
主電極ｍｅ１間と前記制御電極ｃｅ２・前記主電極ｍｅ
２ａ間の順バイアス電圧極性が同じとしたときに、両前
記主電極ｍｅ１・ｍｅ２ｂ間に２つの非可制御スイッチ
ング手段が来るようにこれら４つのスイッチング手段を
２つの直流電源端子間に順方向に直列接続し、前記主電
極ｍｅ１の電位検出から前記第１のスイッチング手段の
オン、オフを検出し、そのオンが検出される間、前記第
２のスイッチング手段のオンを阻止するオン阻止手段を
設け、前記制御電極ｃｅ１と前記主電極ｍｅ２ｂを双方
向に接続し、バイアス用電源端子から前記制御電極ｃｅ
１へのバイアス・エネルギーの供給と、前記第２のスイ
ッチング手段のオン制御をその入力信号に基づいて切り
換えるバイアス切換え手段を設けたことを特徴とする３
端子スイッチング手段。
【請求項４】前記バイアス用電源端子として一方の前
記直流電源端子を用いたことを特徴とする請求項３記載
の３端子スイッチング手段。
【請求項５】４つの直流電源端子が有って、これらを
高電位側から電源端子ｓｔ４、ｓｔ３、ｓｔ２、ｓｔ１
と呼び、可制御な第１〜第４のスイッチング手段が有っ
て、前記第２のスイッチング手段の制御電極、主電極を
制御電極ｃｅ２、主電極ｍｅ２ａ、ｍｅ２ｂと呼び、そ
の駆動信号入力用に前記制御電極ｃｅ２と前記主電極ｍ
ｅ２ａが対を成し、前記制御電極ｃｅ２・前記主電極ｍ
ｅ２ａ間の順バイアス電圧極性はプラスとし、前記第３
のスイッチング手段の制御電極、主電極を制御電極ｃｅ
３、主電極ｍｅ３ａ、ｍｅ３ｂと呼び、その駆動信号入
力用に前記制御電極ｃｅ３と前記主電極ｍｅ３ａが対を
成し、前記制御電極ｃｅ３・前記主電極ｍｅ３ａ間の順
バイアス電圧極性はマイナスとしたときに、前記制御電
極ｃｅ３を前記電源端子ｓｔ３に接続し、前記制御電極
ｃｅ２を前記電源端子ｓｔ２に接続し、前記電源端子ｓ
ｔ４・前記主電極ｍｅ３ａ間に前記第４のスイッチング
手段を接続し、両前記主電極ｍｅ３ｂ・ｍｅ２ｂを接続
し、前記主電極ｍｅ２ａ・前記電源端子ｓｔ１間に前記
第１のスイッチング手段を接続したことを特徴とする３
端子スイッチング手段。