JPS60521A - 電流制限保護回路 - Google Patents
電流制限保護回路Info
- Publication number
- JPS60521A JPS60521A JP58108636A JP10863683A JPS60521A JP S60521 A JPS60521 A JP S60521A JP 58108636 A JP58108636 A JP 58108636A JP 10863683 A JP10863683 A JP 10863683A JP S60521 A JPS60521 A JP S60521A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- emitter
- resistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
- G05F1/5735—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector with foldback current limiting
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は定電圧電源回路における電流制限保護回路に係
り、特に過大電流の制限および負荷端の短絡を検出して
通常の制限電流より前程度小さく押え、制御トランジス
タを保護することができる電流制限保護回路に関するも
のである。
り、特に過大電流の制限および負荷端の短絡を検出して
通常の制限電流より前程度小さく押え、制御トランジス
タを保護することができる電流制限保護回路に関するも
のである。
従来のこの種の保護回路の一例を第１図に示し説明する
と、図において、（１）は電源が印加される入力端子、
（３）は制御用上Φトランジスタで、そのエミッタは入
力端子（１）に接続され、コレクタは出力端子（１９）
に接続され、ベースは抵抗（２）を介してエミッタに接
続されると共に、定電流回路（４）と基準電圧源（５）
を直列に介して接地されている。（６）、（７）はベー
スおよびエミッタをそれぞれ共通接続したＰＮＰ ）ラ
ンジスタで、そのエミッタはＰＮＰ ）ランジスタ（３
）のベースと抵抗（２）および定電流回路（４）の接続
点に接続され、ＰＮＰトランジスタ（６）のベースとコ
レクタは共通接続されている。（８）、（９）はエミッ
タを共通接続し、その接続点をエミッタ抵抗（１０）を
介して接地したＮＰＮ ）ランジスタで、これらは誤差
増幅回路（１１）を構成している。そして、とのＮＰＮ
）ランジスタ（８）のコレクタはＰＮＰ ）ランジス
タ（６）のコレクタに接輯され、ＮＰＮ）ランジスタ（
８）のベースは定電流回路（４）と基準電圧源（５）の
接続点に接続され、また、ＮＰＮ）ランジスタ（９）の
コレクタはＰＮＰ ）ランジスタ（７）のコレクタに接
続され、ＮＰＮ ）ランジスタ（９）のベースは出力端
子（１９）と接地（１８）間に直列接続された抵抗（１
６）と抵抗（１７）の接続点である出力電圧調整端子（
２０）に接続されている。そして、この誤差増幅回路（
１１）を形成するＮＰＮ）ランジスタ（９）とＰＮＰ
トランジスタ（７）によって負荷（２１）に印加される
電圧を検出し制御用ＰＮＰ ）ランジスタ（３）のベー
スバイアスを変化して負荷（２１）に印加される電圧を
安定化する手段を構成している。
と、図において、（１）は電源が印加される入力端子、
（３）は制御用上Φトランジスタで、そのエミッタは入
力端子（１）に接続され、コレクタは出力端子（１９）
に接続され、ベースは抵抗（２）を介してエミッタに接
続されると共に、定電流回路（４）と基準電圧源（５）
を直列に介して接地されている。（６）、（７）はベー
スおよびエミッタをそれぞれ共通接続したＰＮＰ ）ラ
ンジスタで、そのエミッタはＰＮＰ ）ランジスタ（３
）のベースと抵抗（２）および定電流回路（４）の接続
点に接続され、ＰＮＰトランジスタ（６）のベースとコ
レクタは共通接続されている。（８）、（９）はエミッ
タを共通接続し、その接続点をエミッタ抵抗（１０）を
介して接地したＮＰＮ ）ランジスタで、これらは誤差
増幅回路（１１）を構成している。そして、とのＮＰＮ
）ランジスタ（８）のコレクタはＰＮＰ ）ランジス
タ（６）のコレクタに接輯され、ＮＰＮ）ランジスタ（
８）のベースは定電流回路（４）と基準電圧源（５）の
接続点に接続され、また、ＮＰＮ）ランジスタ（９）の
コレクタはＰＮＰ ）ランジスタ（７）のコレクタに接
続され、ＮＰＮ ）ランジスタ（９）のベースは出力端
子（１９）と接地（１８）間に直列接続された抵抗（１
６）と抵抗（１７）の接続点である出力電圧調整端子（
２０）に接続されている。そして、この誤差増幅回路（
１１）を形成するＮＰＮ）ランジスタ（９）とＰＮＰ
トランジスタ（７）によって負荷（２１）に印加される
電圧を検出し制御用ＰＮＰ ）ランジスタ（３）のベー
スバイアスを変化して負荷（２１）に印加される電圧を
安定化する手段を構成している。
（１２）、 （ｉ３）はダーリントン接続された制御用
ＮＰＮ）ランジスタで、その共通接続されたコレクタは
制御用ＰＮＰ ｌ−ランジスタ（３）のベースと抵抗（
２）および定電流回路（４）の接続点に接続され、ＮＰ
Ｎ ）ランジスタ（１２）のベースはＰＮＰ ）ランジ
スタ（７）のコレクタに接続され、ＮＰＮ ）ランジス
タ（１３）のエミッタは電流検出用の抵抗（１４）を介
して接地されている。（１５）は電流制限検出用ＮＰＮ
）ランジスタで、そのコレクタはＰＮＰ ）ランジス
タ（７）のコレクタに接続され、ＮＰＮ ）ランジスタ
（１５）のベースおよびエミッタは抵抗（１４）の両端
に接続されている。（２１）は負荷端である出力端子（
１９）と接地間に挿入された負荷である。
ＮＰＮ）ランジスタで、その共通接続されたコレクタは
制御用ＰＮＰ ｌ−ランジスタ（３）のベースと抵抗（
２）および定電流回路（４）の接続点に接続され、ＮＰ
Ｎ ）ランジスタ（１２）のベースはＰＮＰ ）ランジ
スタ（７）のコレクタに接続され、ＮＰＮ ）ランジス
タ（１３）のエミッタは電流検出用の抵抗（１４）を介
して接地されている。（１５）は電流制限検出用ＮＰＮ
）ランジスタで、そのコレクタはＰＮＰ ）ランジス
タ（７）のコレクタに接続され、ＮＰＮ ）ランジスタ
（１５）のベースおよびエミッタは抵抗（１４）の両端
に接続されている。（２１）は負荷端である出力端子（
１９）と接地間に挿入された負荷である。
このように構成された回路の動作は一般によく知られて
いるので、その詳細な説明は省略するが、電流制限検出
用のＮＰＮ ）ランジスタ（１５）のベース・エミッタ
間に電流検出用の抵抗（１４）を接続することにより、
この抵抗（１４）に流れる電流によって発生した電圧で
、ＮＰＮ ）ランジスタ（１５）を１ンさせ、制御用の
ＮＰＮ ）ランジスタ（１２）、 （１３）へ流れる電
流を押え、ある設定値以上の電流が流れないように電流
制限保護をかけている。
いるので、その詳細な説明は省略するが、電流制限検出
用のＮＰＮ ）ランジスタ（１５）のベース・エミッタ
間に電流検出用の抵抗（１４）を接続することにより、
この抵抗（１４）に流れる電流によって発生した電圧で
、ＮＰＮ ）ランジスタ（１５）を１ンさせ、制御用の
ＮＰＮ ）ランジスタ（１２）、 （１３）へ流れる電
流を押え、ある設定値以上の電流が流れないように電流
制限保護をかけている。
しかしながら、このような電流制限保護回路においては
、電流制限は可能であるが、負荷短絡のような異常な状
態でも、同じ電流制限レベルとなシ、制御用ＰＮＰ ）
ランジスタ（３）のコレクタには、その制限の設定値の
電流のｈＦ１倍の電流が流れることになシ、非常に大き
な電力が印加され、破壊することがあるという欠点があ
った。
、電流制限は可能であるが、負荷短絡のような異常な状
態でも、同じ電流制限レベルとなシ、制御用ＰＮＰ ）
ランジスタ（３）のコレクタには、その制限の設定値の
電流のｈＦ１倍の電流が流れることになシ、非常に大き
な電力が印加され、破壊することがあるという欠点があ
った。
本発明は以上の点に鑑み、このような問題を解決すると
共にかかる欠点を除去すべくなされたもので、その目的
は負荷端短絡時の電流制限を通常とかで〆、また、７温
度変化に対しても安定に動作することができる電流制限
保護回路を提供することにある。
共にかかる欠点を除去すべくなされたもので、その目的
は負荷端短絡時の電流制限を通常とかで〆、また、７温
度変化に対しても安定に動作することができる電流制限
保護回路を提供することにある。
このような目的を達成するため、本発明は電流制限検出
トランジスタのベースを出力電圧調整端子に接続し、コ
レクタを誤差増幅回路のトランジスタのエミッタ抵抗に
接続し、電流制限検出トランジスタのエミッタを抵抗と
、この抵抗に直列接続されたダイオードと抵抗との並列
接続された電流検出回路に接続するゝようにしたもので
ある。
トランジスタのベースを出力電圧調整端子に接続し、コ
レクタを誤差増幅回路のトランジスタのエミッタ抵抗に
接続し、電流制限検出トランジスタのエミッタを抵抗と
、この抵抗に直列接続されたダイオードと抵抗との並列
接続された電流検出回路に接続するゝようにしたもので
ある。
以下、図面に基づき本発明の実施例を詳細に説明する。
第２図は本発明による電流制限保護回路の一実施例を示
す回路図である。
す回路図である。
この第２図において第１図と同一符号のものは相当部分
を示し、（２２）は電流制限検出用のＰＮＰ ）ランジ
スタ、（２３）は制御用のＮＰＮ ）ランジスタ（１３
）のエミッタに接続された電流検出抵抗、（２４）はこ
の電流検出抵抗（２３）と接地間に順方向に接続された
ダイオード、（２５）はこのダイオード（２４）に並列
接続された抵抗で、この抵抗（２５）と上記電流検出抵
抗（２３）およびダイオード（２４）によって電流検出
回路（２６）を構成している。そして、電流制限検出用
のＰＮＰ ）ランジスタ（２２）のベースは出力電圧調
整端子（１９）に接続され、コレクタは誤差増幅回路（
１１）を形成するＮＰＮ ）ランジスタ（８，９）のエ
ミッタ抵抗（１０）に接続され、上記電流制限検出用の
ＰＮＰ ）ランジスタ（２２）のエミッタは電流検出抵
抗（２３）とダイオード（２４）を直列に介して接地さ
れている。すなわち、この電流制限検出用のＰＮＰ ）
ランジスタ（２２）のエミッタは電流検出抵抗（２３）
と、この電流検出抵抗（２３）に直列接続されたダイオ
ード（２４）と抵抗（２５）の並列接続された電流検出
回路（２６）に接続されている。ここで、この抵抗（２
５）は温度変化対策用に設けたものである。
を示し、（２２）は電流制限検出用のＰＮＰ ）ランジ
スタ、（２３）は制御用のＮＰＮ ）ランジスタ（１３
）のエミッタに接続された電流検出抵抗、（２４）はこ
の電流検出抵抗（２３）と接地間に順方向に接続された
ダイオード、（２５）はこのダイオード（２４）に並列
接続された抵抗で、この抵抗（２５）と上記電流検出抵
抗（２３）およびダイオード（２４）によって電流検出
回路（２６）を構成している。そして、電流制限検出用
のＰＮＰ ）ランジスタ（２２）のベースは出力電圧調
整端子（１９）に接続され、コレクタは誤差増幅回路（
１１）を形成するＮＰＮ ）ランジスタ（８，９）のエ
ミッタ抵抗（１０）に接続され、上記電流制限検出用の
ＰＮＰ ）ランジスタ（２２）のエミッタは電流検出抵
抗（２３）とダイオード（２４）を直列に介して接地さ
れている。すなわち、この電流制限検出用のＰＮＰ ）
ランジスタ（２２）のエミッタは電流検出抵抗（２３）
と、この電流検出抵抗（２３）に直列接続されたダイオ
ード（２４）と抵抗（２５）の並列接続された電流検出
回路（２６）に接続されている。ここで、この抵抗（２
５）は温度変化対策用に設けたものである。
つぎにこの第２図に示す実施例の動作を説明する。
い１、基準電圧源（５）の電圧ｖｒを１．２Ｖ 、制御
用ＮＰＮ ）ランジスタ（１３）の電流制限値Ｉ ｂｍ
ａＸを１００ｍＡ 、電流検出回路（２６）のダイオー
ド（２４）の順方向電圧ＶＦを０．８ｖとすると、電流
検出抵抗（２３）の値は電流制限検出用ＰＮＰ ）ラン
ジスタ（２２）がオンするだけの電流がエミッタに発生
すればよいので、誤差増幅回路（１１）を形成するＮＰ
Ｎ ）ランジスタ（８）、 （９）のベース・エミッタ
電圧が等しいとし、電流制限検出用ＰＮＰ ）ランジス
タ（２２）のオンすべきベース・エミッタ電圧ＶＢＥを
ｏ、５ｖとすると、電流検出抵抗（２３）の値は、 ”ＬｍａＸ １００ｍＡ となる。
用ＮＰＮ ）ランジスタ（１３）の電流制限値Ｉ ｂｍ
ａＸを１００ｍＡ 、電流検出回路（２６）のダイオー
ド（２４）の順方向電圧ＶＦを０．８ｖとすると、電流
検出抵抗（２３）の値は電流制限検出用ＰＮＰ ）ラン
ジスタ（２２）がオンするだけの電流がエミッタに発生
すればよいので、誤差増幅回路（１１）を形成するＮＰ
Ｎ ）ランジスタ（８）、 （９）のベース・エミッタ
電圧が等しいとし、電流制限検出用ＰＮＰ ）ランジス
タ（２２）のオンすべきベース・エミッタ電圧ＶＢＥを
ｏ、５ｖとすると、電流検出抵抗（２３）の値は、 ”ＬｍａＸ １００ｍＡ となる。
この電流検出抵抗（２３）の９０により、過大電流が防
止され、ｉｏｏｍＡで電流制限検出用ＰＮＰ ）ランジ
スタ（２２）がオンし、そのコレクタ電流が誤差増幅回
路（１１）を形成するＮＰＮ トランジスタ（８）、（
９）のエミッタ抵抗（ｌＯ）に流れ、ＰＮＰ ）ランジ
スタ（６）。
止され、ｉｏｏｍＡで電流制限検出用ＰＮＰ ）ランジ
スタ（２２）がオンし、そのコレクタ電流が誤差増幅回
路（１１）を形成するＮＰＮ トランジスタ（８）、（
９）のエミッタ抵抗（ｌＯ）に流れ、ＰＮＰ ）ランジ
スタ（６）。
（７）のエミッタ電位を持ち上げ、このＰＮＰ ）ラン
ジスタ（６）、（７）のコレクタ電流を絞り、制御用Ｎ
ＰＮ トランジスタ（１２）へ流れる電流を押え制御用
ＮＰＮ ）ランジスタ（１３）に流れる電流を１００ｍ
Ａに保持する。
ジスタ（６）、（７）のコレクタ電流を絞り、制御用Ｎ
ＰＮ トランジスタ（１２）へ流れる電流を押え制御用
ＮＰＮ ）ランジスタ（１３）に流れる電流を１００ｍ
Ａに保持する。
また、負荷端（出力端子（１９）と接地（１８）間）が
短絡された場合には、出力電圧調整端子（２０）がほぼ
接地電位（アース電位）に下がるので、電流制限検出用
ＰＮＰ ）ランジスタ（２２）のペース電位も下がるこ
とになり、そのＰＮ’Ｐ トランジスタ（２２）はオン
状態に移行し、そのコレクタ電流が誤差増幅回路（１１
）を形成するＮＰＮ ）ランジスタ（８）、（９）のエ
ミッタ抵抗（１０）に流れ、誤差増幅回路（１１）を形
成するＮＰＮ ｌ−ランジスタ（８）のエミッタ電位を
上げ、電流を絞っていく。このとき、電流制限検出用時
トランジスタ（２２）のコレクタ・エミッタ間電圧ＶＣ
，，が動作に必要な電圧として、Ｖｃｇ＝０．１５Ｖと
し、ＮＰＮ ） 、Ｆンジスタ（８）のペース・エミッ
タ間電圧ＶＢＥ （８）を電流が絞られたときＶＢｇ（
８）＝０．６ｖとし、ダイオード（２４）のそのときの
順方向電圧ＶＦを０．７ｖとすると、負荷端短絡時の制
限電流は、 と通常の制限レベルの１／２０程度と非常に小さく押え
ることができる。
短絡された場合には、出力電圧調整端子（２０）がほぼ
接地電位（アース電位）に下がるので、電流制限検出用
ＰＮＰ ）ランジスタ（２２）のペース電位も下がるこ
とになり、そのＰＮ’Ｐ トランジスタ（２２）はオン
状態に移行し、そのコレクタ電流が誤差増幅回路（１１
）を形成するＮＰＮ ）ランジスタ（８）、（９）のエ
ミッタ抵抗（１０）に流れ、誤差増幅回路（１１）を形
成するＮＰＮ ｌ−ランジスタ（８）のエミッタ電位を
上げ、電流を絞っていく。このとき、電流制限検出用時
トランジスタ（２２）のコレクタ・エミッタ間電圧ＶＣ
，，が動作に必要な電圧として、Ｖｃｇ＝０．１５Ｖと
し、ＮＰＮ ） 、Ｆンジスタ（８）のペース・エミッ
タ間電圧ＶＢＥ （８）を電流が絞られたときＶＢｇ（
８）＝０．６ｖとし、ダイオード（２４）のそのときの
順方向電圧ＶＦを０．７ｖとすると、負荷端短絡時の制
限電流は、 と通常の制限レベルの１／２０程度と非常に小さく押え
ることができる。
このように、電流検出回路に抵抗だけでなく、ダイオー
ド（２４）も用いることにより、電流変化に対して、ダ
イオード（２４）の順方向電圧Ｖｙはあまシ変化しない
ことが利用できるため、通常の制限レベル１００ｍＡに
対して、負荷端短絡時には５．６ｍＡと約１／２ｏ近く
の小さいレベルに下げられる利点がある。
ド（２４）も用いることにより、電流変化に対して、ダ
イオード（２４）の順方向電圧Ｖｙはあまシ変化しない
ことが利用できるため、通常の制限レベル１００ｍＡに
対して、負荷端短絡時には５．６ｍＡと約１／２ｏ近く
の小さいレベルに下げられる利点がある。
なお、電流検出用ダイオード（２４）に接続している抵
抗（２５）は温度変化対策用で、例えば、低温になって
ダイオード（２４）の順方向電圧ＶＦが大きく、例えば
、Ｔａ−−５０℃に下がると、この順方向電圧ＶＦは１
℃当り約２ｍＶ大きくなるので、常温（＋５℃）に比し
て約１５０ｍＶも大きく順方向電圧Ｖ、はなる。
抗（２５）は温度変化対策用で、例えば、低温になって
ダイオード（２４）の順方向電圧ＶＦが大きく、例えば
、Ｔａ−−５０℃に下がると、この順方向電圧ＶＦは１
℃当り約２ｍＶ大きくなるので、常温（＋５℃）に比し
て約１５０ｍＶも大きく順方向電圧Ｖ、はなる。
そのため、基準電圧源（５）の電圧ｖｒが変化なく１２
ｖとすると、このときの負荷端短絡時の電流制限レベル
は、 Ｖｒ−Ｖａｚ（８１”Ｖａｍ −ｖＦ ９Ω で、平衡するレベルの非常に小さい電流値１００μＡ以
下となってし１い、負荷端短絡がはずれた後、元の状態
に復帰しないおそれがあるが、ダイオード（２４）に並
列に抵抗（２５）を接続することにより、温度変化など
に関係なく、Ｖｙ／抵抗（２５）によるプリーダ電流、
例えば、７００ｍＶ／２００Ωなら３．５ｍＡ。
ｖとすると、このときの負荷端短絡時の電流制限レベル
は、 Ｖｒ−Ｖａｚ（８１”Ｖａｍ −ｖＦ ９Ω で、平衡するレベルの非常に小さい電流値１００μＡ以
下となってし１い、負荷端短絡がはずれた後、元の状態
に復帰しないおそれがあるが、ダイオード（２４）に並
列に抵抗（２５）を接続することにより、温度変化など
に関係なく、Ｖｙ／抵抗（２５）によるプリーダ電流、
例えば、７００ｍＶ／２００Ωなら３．５ｍＡ。
５００ｍＶ／２００Ωなら２．５ｍＡ 、 ８５０ｍＶ
／２００Ωなら４２５ｍＡと必ず流れることになり、ダ
イオード（２４）に流れる電流は大きく変化しても抵抗
（２５）に流れるプリーダ電流はあまシ変化しないので
、負荷端短絡がはずれた後、元の状態に必ず復帰するこ
とになる。
／２００Ωなら４２５ｍＡと必ず流れることになり、ダ
イオード（２４）に流れる電流は大きく変化しても抵抗
（２５）に流れるプリーダ電流はあまシ変化しないので
、負荷端短絡がはずれた後、元の状態に必ず復帰するこ
とになる。
そして、電流制限検出用のＰＮＰ ）ランジスタ（２２
）のエミッタを制御用ＮＰＮ ）ランジスタ（１３）の
ベースへ、または、抵抗を分割した点へ接続することに
より、さらに、電流制限レベルを下げることもできる。
）のエミッタを制御用ＮＰＮ ）ランジスタ（１３）の
ベースへ、または、抵抗を分割した点へ接続することに
より、さらに、電流制限レベルを下げることもできる。
また、上記実施例においては、電流制限検出ＰＮＰ ）
ランジスタ（２２）のコレクタを誤差増幅回路（１１）
を形成するＮＰＮ ）シンジスタ（８）、（９）のエミ
ッタに接続したが、これをエミッタ抵抗（１０）を分割
して、その分割点へ接続しても同様の利点が得られる。
ランジスタ（２２）のコレクタを誤差増幅回路（１１）
を形成するＮＰＮ ）シンジスタ（８）、（９）のエミ
ッタに接続したが、これをエミッタ抵抗（１０）を分割
して、その分割点へ接続しても同様の利点が得られる。
以上説明したように、本発明によれば、電流制限検出ト
ランジスタのベースを出力電圧調整端子に、コレクタを
誤差増幅のトランジスタのエミッタに、また、電流制限
検出トランジスタのエミッタを抵抗に直列接続されたダ
イオードと抵抗の並列接続された電流検出回路にそれぞ
れ接続することで、負荷端短絡時の電流制限を通常の電
流制限値の１０分の１以下の小さいレベルに下げられ、
また、温度変化に対しても安定に動作することができる
ので、実用上の効果は極めて犬である。また、負荷端短
絡時も検出することができ、通常の電流制限機能と負荷
端短絡対策機能を兼ね備えているという点において極め
て有効である。
ランジスタのベースを出力電圧調整端子に、コレクタを
誤差増幅のトランジスタのエミッタに、また、電流制限
検出トランジスタのエミッタを抵抗に直列接続されたダ
イオードと抵抗の並列接続された電流検出回路にそれぞ
れ接続することで、負荷端短絡時の電流制限を通常の電
流制限値の１０分の１以下の小さいレベルに下げられ、
また、温度変化に対しても安定に動作することができる
ので、実用上の効果は極めて犬である。また、負荷端短
絡時も検出することができ、通常の電流制限機能と負荷
端短絡対策機能を兼ね備えているという点において極め
て有効である。
第１図は従来の電流制限保護回路の一例を示す回路図、
第２図は本発明による電流制限保護回路の一実施例を示
す回路図でるる。 （８）、（９）・・・・誤差増幅トランジスタ、（１０
）・・・・エミッタ抵抗、（１１）・・・・誤差増幅回
路、（２２）・・・・電流制限検出トランジスタ、（２
３）・・・・抵抗、（２４）・・・・ダイオード、（２
５）・・・ ・抵抗、（２６）・・・・電流検出回路。 代理人大岩増雄 第１図 第２図 手続補正書（自発） 昭和４年３ 月２８日 特許庁長官殿 １、事件の表示 特願昭５８−１０８６３６号２、発明
の名称 電流制限保護回路 ３、補正をする者 代表者片山仁へ部 ４、代理人 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書第２頁第１５行のｒＰＮＰ）ランジスタ」
（２）同書第６頁第１５行の「端子Ｈｊを「端子−」と
補正する。 （３） 同書同頁第１８行〜第７頁第１行の「電流検出
抵抗（ハ）と・・１肋のエミッタは」を削除する。 （４） 同書第１１頁第６行の「ベースへ、」を「ペー
スへ」と補正し、かつ「または、・・・点へ」を削除す
る。 以上 特許庁長官殿 １、事件の表示 特願昭５８−１０８６３６号２、発明
の名称 電流制限保護回路 ３、補正をする者 事件との関係 ｔ１゛許出願人 代表者片山仁へ部 ４、代理人 と補正する。 以 □
第２図は本発明による電流制限保護回路の一実施例を示
す回路図でるる。 （８）、（９）・・・・誤差増幅トランジスタ、（１０
）・・・・エミッタ抵抗、（１１）・・・・誤差増幅回
路、（２２）・・・・電流制限検出トランジスタ、（２
３）・・・・抵抗、（２４）・・・・ダイオード、（２
５）・・・ ・抵抗、（２６）・・・・電流検出回路。 代理人大岩増雄 第１図 第２図 手続補正書（自発） 昭和４年３ 月２８日 特許庁長官殿 １、事件の表示 特願昭５８−１０８６３６号２、発明
の名称 電流制限保護回路 ３、補正をする者 代表者片山仁へ部 ４、代理人 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書第２頁第１５行のｒＰＮＰ）ランジスタ」
（２）同書第６頁第１５行の「端子Ｈｊを「端子−」と
補正する。 （３） 同書同頁第１８行〜第７頁第１行の「電流検出
抵抗（ハ）と・・１肋のエミッタは」を削除する。 （４） 同書第１１頁第６行の「ベースへ、」を「ペー
スへ」と補正し、かつ「または、・・・点へ」を削除す
る。 以上 特許庁長官殿 １、事件の表示 特願昭５８−１０８６３６号２、発明
の名称 電流制限保護回路 ３、補正をする者 事件との関係 ｔ１゛許出願人 代表者片山仁へ部 ４、代理人 と補正する。 以 □
Claims (1)
- 電源と負荷との間にエミッタ・コレクタを直列に接続し
た制御トランジスタと、前記負荷に印加される電圧を検
出し前記制御トランジスタのベースバイアスを変化して
前記負荷に印加される電圧を安定化する手段とを備えて
なる定電圧電源回路において、前記負荷に抵抗を介して
並列接続された出力電圧調整端子に電流制限検出トラン
ジスタのベースを接続し、コレクタを誤差増幅回路のト
ランジスタのエミッタ抵抗に接続し、前記電流制限検出
トランジスタのエミッタを第１抵抗に直列接続されたダ
イオードと第２抵抗の並列接続された電流検出回路に接
続したことを特徴とする電流制限保護回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108636A JPS60521A (ja) | 1983-06-15 | 1983-06-15 | 電流制限保護回路 |
| US06/608,577 US4593338A (en) | 1983-06-15 | 1984-05-04 | Constant-voltage power supply circuit |
| DE19843421726 DE3421726A1 (de) | 1983-06-15 | 1984-06-12 | Konstantspannungs-versorgungsschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108636A JPS60521A (ja) | 1983-06-15 | 1983-06-15 | 電流制限保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60521A true JPS60521A (ja) | 1985-01-05 |
| JPH0474731B2 JPH0474731B2 (ja) | 1992-11-27 |
Family
ID=14489817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58108636A Granted JPS60521A (ja) | 1983-06-15 | 1983-06-15 | 電流制限保護回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4593338A (ja) |
| JP (1) | JPS60521A (ja) |
| DE (1) | DE3421726A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007272873A (ja) * | 2006-03-30 | 2007-10-18 | Power Integrations Inc | 突入電流制限回路のための方法および装置 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4873673A (en) * | 1986-12-03 | 1989-10-10 | Hitachi, Ltd. | Driver circuit having a current mirror circuit |
| US4912393A (en) * | 1986-03-12 | 1990-03-27 | Beltone Electronics Corporation | Voltage regulator with variable reference outputs for a hearing aid |
| JPH083766B2 (ja) * | 1986-05-31 | 1996-01-17 | 株式会社東芝 | 半導体集積回路の電源電圧降下回路 |
| US4835649A (en) * | 1987-12-14 | 1989-05-30 | United Technologies Corporation | Self-latching current limiter |
| US5006949A (en) * | 1990-04-30 | 1991-04-09 | Teledyne Industries, Inc. | Temperature compensated overload trip level solid state relay |
| US5343141A (en) * | 1992-06-09 | 1994-08-30 | Cherry Semiconductor Corporation | Transistor overcurrent protection circuit |
| JPH06162772A (ja) * | 1992-11-25 | 1994-06-10 | Sharp Corp | 電源電圧降圧回路 |
| US5570060A (en) * | 1995-03-28 | 1996-10-29 | Sgs-Thomson Microelectronics, Inc. | Circuit for limiting the current in a power transistor |
| US5712555A (en) * | 1996-02-13 | 1998-01-27 | Hughes Electronics | Voltage regulation for access cards |
| GB2334600A (en) | 1998-02-24 | 1999-08-25 | Lucas Ind Plc | Pre-regulated power supplies for ECUs |
| JP3065605B2 (ja) | 1998-10-12 | 2000-07-17 | シャープ株式会社 | 直流安定化電源装置 |
| US7173405B2 (en) * | 2003-07-10 | 2007-02-06 | Atmel Corporation | Method and apparatus for current limitation in voltage regulators with improved circuitry for providing a control voltage |
| ITTO20030533A1 (it) * | 2003-07-10 | 2005-01-11 | Atmel Corp | Procedimento e circuito per la limitazione di corrente in |
| JP3610556B1 (ja) * | 2003-10-21 | 2005-01-12 | ローム株式会社 | 定電圧電源装置 |
| JP4353826B2 (ja) * | 2004-02-26 | 2009-10-28 | 株式会社リコー | 定電圧回路 |
| US7269193B2 (en) * | 2004-06-28 | 2007-09-11 | Fuji Film Corp. | Semiconductor laser driving circuit and image recording apparatus |
| DE102006043614A1 (de) * | 2006-09-16 | 2008-03-27 | Conti Temic Microelectronic Gmbh | Diskreter strombegrenzter Spannungsregler |
| US8169202B2 (en) * | 2009-02-25 | 2012-05-01 | Mediatek Inc. | Low dropout regulators |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3078410A (en) * | 1959-09-22 | 1963-02-19 | North American Aviation Inc | Short circuit protection device |
| US3391330A (en) * | 1965-10-19 | 1968-07-02 | Gen Electric | Direct current power supplies with overload protection |
| US3445751A (en) * | 1966-11-25 | 1969-05-20 | Rca Corp | Current limiting voltage regulator |
| JPS5244420B2 (ja) * | 1973-06-11 | 1977-11-08 | ||
| NL7803607A (nl) * | 1978-04-05 | 1979-10-09 | Philips Nv | Spanningsreferentieschakeling. |
| US4319179A (en) * | 1980-08-25 | 1982-03-09 | Motorola, Inc. | Voltage regulator circuitry having low quiescent current drain and high line voltage withstanding capability |
-
1983
- 1983-06-15 JP JP58108636A patent/JPS60521A/ja active Granted
-
1984
- 1984-05-04 US US06/608,577 patent/US4593338A/en not_active Expired - Fee Related
- 1984-06-12 DE DE19843421726 patent/DE3421726A1/de active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007272873A (ja) * | 2006-03-30 | 2007-10-18 | Power Integrations Inc | 突入電流制限回路のための方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3421726C2 (ja) | 1989-01-12 |
| US4593338A (en) | 1986-06-03 |
| DE3421726A1 (de) | 1984-12-20 |
| JPH0474731B2 (ja) | 1992-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60521A (ja) | 電流制限保護回路 | |
| JP3065605B2 (ja) | 直流安定化電源装置 | |
| US4787007A (en) | Output driver circuit | |
| EP1557679B1 (en) | High side current monitor | |
| US4533845A (en) | Current limit technique for multiple-emitter vertical power transistor | |
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| US5343141A (en) | Transistor overcurrent protection circuit | |
| US5262713A (en) | Current mirror for sensing current | |
| JPS62128307A (ja) | 熱保護回路 | |
| US5157571A (en) | Circuit arrangement for protecting an input of an integrated circuit fed from a supply voltage source from overvoltages | |
| JPH03136112A (ja) | 安定化電源回路 | |
| US4010403A (en) | Radiation protected solid state voltage regulating apparatus | |
| JPS60520A (ja) | 電流制限保護回路 | |
| JPH0474732B2 (ja) | ||
| JP2604497B2 (ja) | 複数出力電源回路 | |
| US5341038A (en) | Error detector circuit for indication of low supply voltage | |
| JPH0610413Y2 (ja) | 直列制御型レギュレータ | |
| JPS6143014A (ja) | ヒステリシス付コンパレ−タ | |
| JP2807700B2 (ja) | 電流制限回路を有する出力回路 | |
| JPH07112137B2 (ja) | ベース電流補償回路 | |
| KR800001107B1 (ko) | 과전류 보호회로를 포함한 증폭기 | |
| JPH02170213A (ja) | 安定化直流電源回路 | |
| JPH05108174A (ja) | 安定化電源回路 | |
| KR20000002015A (ko) | 집적회로의 온도보호회로 | |
| JPS60175131A (ja) | 電圧安定化回路 |