JPH02170213A - 安定化直流電源回路 - Google Patents
安定化直流電源回路Info
- Publication number
- JPH02170213A JPH02170213A JP32500788A JP32500788A JPH02170213A JP H02170213 A JPH02170213 A JP H02170213A JP 32500788 A JP32500788 A JP 32500788A JP 32500788 A JP32500788 A JP 32500788A JP H02170213 A JPH02170213 A JP H02170213A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- base
- emitter
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000087 stabilizing effect Effects 0.000 title description 2
- 238000001514 detection method Methods 0.000 claims description 12
- 230000007423 decrease Effects 0.000 claims description 8
- 230000006378 damage Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、負荷短絡時の過電流保護回路を備えたトラン
ジスタ安定化面Ｒ電源回路に関するものである。
ジスタ安定化面Ｒ電源回路に関するものである。
シリーズ型レギュレータと呼ばれているトランジスタ安
定化直流電源回路における負荷短絡時の過Ｎ流制限方法
として、垂下特性又はフの手行性によって負荷電流を抑
える方法がある。
定化直流電源回路における負荷短絡時の過Ｎ流制限方法
として、垂下特性又はフの手行性によって負荷電流を抑
える方法がある。
しかし、負荷電流通路に直列に接続された１！流検出抵
抗によって過電流が検出された時に垂下又はフの手動作
が生じるように構成されているので、電力損失が大きく
なるばかりでなく、回路構成が？Ｊ雑になった。
抗によって過電流が検出された時に垂下又はフの手動作
が生じるように構成されているので、電力損失が大きく
なるばかりでなく、回路構成が？Ｊ雑になった。
そこで、本発明の目的は、過電流保護を負荷電流の直接
検出を伴なわないで行うことができる安定化直流電源回
路を提供することにある。
検出を伴なわないで行うことができる安定化直流電源回
路を提供することにある。
上記目的を達成するための本発明は、エミッタが直流入
力端子に接続され、コレクタが直流出力端子に接続され
次第１のトランジスタと、前記出力端子と共通端子との
間の電圧を検出する電圧検出回路と、基準電圧源と、前
記電圧検出回路から得られる検出電圧と前記基準電圧源
の基準電圧との差に対応する電圧を出刃する誤差増幅器
と、ベースが前記誤差増幅器の出力端子に接続され、コ
レクタが前記入力端子に接続された第２のトランジスタ
と、前記第２のトランジスタのエミッタと前記共通端子
との間に接続された第１の抵抗と、ベースが前記第２の
トランジスタのエミッタに接続すれ、コレクタが前記第
１のトランジスタのベースに接続された第３のトランジ
スタと、前記第６のトランジスタのエミッタと前記共通
端子との間に接続された第２の抵抗と、コレクタ又はエ
ミッタが前記第２のトランジスタのベースに接続され、
ベースが前記第２のトランジスタのエミッタに接続され
、エミッタ又はコレクタが前記電圧検出回路の分圧用抵
抗又は第３の抵抗を介して前記直流出力端子に接続され
た第４のトランジスタとから成り、前記直流出力端子と
前記共通端子との間が短絡状態になった時に出力電圧が
低下すると共に前記第１のトランジスタの電流が減少す
るように形成されていることを特徴とする安定化直流電
源回路に係わるものである。
力端子に接続され、コレクタが直流出力端子に接続され
次第１のトランジスタと、前記出力端子と共通端子との
間の電圧を検出する電圧検出回路と、基準電圧源と、前
記電圧検出回路から得られる検出電圧と前記基準電圧源
の基準電圧との差に対応する電圧を出刃する誤差増幅器
と、ベースが前記誤差増幅器の出力端子に接続され、コ
レクタが前記入力端子に接続された第２のトランジスタ
と、前記第２のトランジスタのエミッタと前記共通端子
との間に接続された第１の抵抗と、ベースが前記第２の
トランジスタのエミッタに接続すれ、コレクタが前記第
１のトランジスタのベースに接続された第３のトランジ
スタと、前記第６のトランジスタのエミッタと前記共通
端子との間に接続された第２の抵抗と、コレクタ又はエ
ミッタが前記第２のトランジスタのベースに接続され、
ベースが前記第２のトランジスタのエミッタに接続され
、エミッタ又はコレクタが前記電圧検出回路の分圧用抵
抗又は第３の抵抗を介して前記直流出力端子に接続され
た第４のトランジスタとから成り、前記直流出力端子と
前記共通端子との間が短絡状態になった時に出力電圧が
低下すると共に前記第１のトランジスタの電流が減少す
るように形成されていることを特徴とする安定化直流電
源回路に係わるものである。
本発明の安定化直流電源回路において、出力端子に接続
された負荷が短絡状態になると、第４のトランジスタが
オンになり、第２及び第３のトランジスタＱ２、Ｑ３の
ベース電流が減少し、更に第１のトランジスタＱ１のベ
ース電流が減少する。これにより、第１のトランジスタ
のコレクタ電流（負荷電流）も減少し、第１のトランジ
スタの破壊が防止される。
された負荷が短絡状態になると、第４のトランジスタが
オンになり、第２及び第３のトランジスタＱ２、Ｑ３の
ベース電流が減少し、更に第１のトランジスタＱ１のベ
ース電流が減少する。これにより、第１のトランジスタ
のコレクタ電流（負荷電流）も減少し、第１のトランジ
スタの破壊が防止される。
［実施例］
第１図〜第３図を参照して本発明の実施例に係わるトラ
ンジスタ安定化直流電源回路を説明する。
ンジスタ安定化直流電源回路を説明する。
直流電源１は１踪入力端子２と入力側共通端子（グラン
ド端子）３との間に接続され、負荷４は直流出力端子５
と出力側共通端子（グランド端子）６との間に接続され
ている。主制御用の第１のトランジスタＱ、は入力端子
２と出方端子５との間の１！倣ライン７に直列に接続さ
れている。なお、第１のトランジスタＱ＋ｆはｐｎｐ型
であり、この工εツタが入力端子２に接続されている。
ド端子）３との間に接続され、負荷４は直流出力端子５
と出力側共通端子（グランド端子）６との間に接続され
ている。主制御用の第１のトランジスタＱ、は入力端子
２と出方端子５との間の１！倣ライン７に直列に接続さ
れている。なお、第１のトランジスタＱ＋ｆはｐｎｐ型
であり、この工εツタが入力端子２に接続されている。
出力端子５と共通端子６との間に接続されｆ？：、′７
ＩＬ圧検出用抵抗８．９０分圧点１０は誤差増幅器１１
の一方の入力端子に接ｖｃされている。誤差増幅器１１
の他方の入力端子は、入力端子２と共通端子６との間に
定電流源１２を介して接続された基準電圧源用のツェナ
ーダイオード１６のカソードに接続されている。誤差増
幅器１１の出力端子はｎｐｎ型の第２のトランジスタＱ
２のベースに接続されている。第２のトランジスタＱ２
のコレクタは電源ライン７に接続され、エミッタは第１
の抵抗Ｒ１を介してグランドライン１４に接続されてい
ると共に、ｎｐｎ型の第６のトランジスタＱ３のベース
に接続され℃いる。第３のトランジスタＱ３のコレクタ
は第１のトランジスタＱ１のベースに接続され、エミッ
タは第２の抵抗Ｒ２’ｉｋ介し℃グランドライン１４に
接続され℃いる。
ＩＬ圧検出用抵抗８．９０分圧点１０は誤差増幅器１１
の一方の入力端子に接ｖｃされている。誤差増幅器１１
の他方の入力端子は、入力端子２と共通端子６との間に
定電流源１２を介して接続された基準電圧源用のツェナ
ーダイオード１６のカソードに接続されている。誤差増
幅器１１の出力端子はｎｐｎ型の第２のトランジスタＱ
２のベースに接続されている。第２のトランジスタＱ２
のコレクタは電源ライン７に接続され、エミッタは第１
の抵抗Ｒ１を介してグランドライン１４に接続されてい
ると共に、ｎｐｎ型の第６のトランジスタＱ３のベース
に接続され℃いる。第３のトランジスタＱ３のコレクタ
は第１のトランジスタＱ１のベースに接続され、エミッ
タは第２の抵抗Ｒ２’ｉｋ介し℃グランドライン１４に
接続され℃いる。
ｎｐｎ型の第４のトランジスタＱ４のベースは第６のト
ランジスタＱ３０ベースに接続され、コレクタは第２の
トランジスタＱ２のベースに接続され、エミッタは成圧
検出用抵抗８．９の分圧点１０に接続されている。電源
ライン７と第２のトランジスタＱ２のベースとの間には
定電流源１５が接続されている。
ランジスタＱ３０ベースに接続され、コレクタは第２の
トランジスタＱ２のベースに接続され、エミッタは成圧
検出用抵抗８．９の分圧点１０に接続されている。電源
ライン７と第２のトランジスタＱ２のベースとの間には
定電流源１５が接続されている。
［動 作〕
第１図の回路において負荷４が正常の場合には、Ｒ４の
トランジスタＱ４はオフ状態にある。誤差増幅器１１は
出力電圧検出抵抗８．９で検出した電圧とツェナーダイ
オード１３に基づいて与えられる電圧とを比較し、差に
対応した電圧を出力する。
トランジスタＱ４はオフ状態にある。誤差増幅器１１は
出力電圧検出抵抗８．９で検出した電圧とツェナーダイ
オード１３に基づいて与えられる電圧とを比較し、差に
対応した電圧を出力する。
定電流源１５の電流工、は誤差増幅器１１と第２のトラ
ンジスタＱ、のベースとに流れ込む。出力電圧が低下し
たために誤差増幅器１１の出力電圧が高くなった時には
、第２のトランジスタＱ２のベース電流及びコレクタ電
流も大きくなり、第３のトランジスタＱ３のベース電流
及びコレクタ電流も大きくなる。この結果、第１のトラ
ンジスタＱｌのベース電流都も大きくな）、出力電圧が
上昇する。出力電圧が所定値よシも高くなった場合には
、低くなった場合の逆の動作になる。
ンジスタＱ、のベースとに流れ込む。出力電圧が低下し
たために誤差増幅器１１の出力電圧が高くなった時には
、第２のトランジスタＱ２のベース電流及びコレクタ電
流も大きくなり、第３のトランジスタＱ３のベース電流
及びコレクタ電流も大きくなる。この結果、第１のトラ
ンジスタＱｌのベース電流都も大きくな）、出力電圧が
上昇する。出力電圧が所定値よシも高くなった場合には
、低くなった場合の逆の動作になる。
負荷４が短絡すると、出力電圧は低下し、誤差増幅器１
１の出力は大きくなる。このため、第１のトランジスタ
Ｑ３のベース電流ｌＢが増大し、第２の抵抗Ｒ２の電圧
降下が大ぎくなる。この電圧降下が増大すると、第４の
トランジスタＱ４がオンになシ、第２図に示す等価回路
の状態が得られる。
１の出力は大きくなる。このため、第１のトランジスタ
Ｑ３のベース電流ｌＢが増大し、第２の抵抗Ｒ２の電圧
降下が大ぎくなる。この電圧降下が増大すると、第４の
トランジスタＱ４がオンになシ、第２図に示す等価回路
の状態が得られる。
第４のトランジスタＱ４がオンになると、第２及び第６
のトランジスタＱ２ 、 Ｑｓのベース電流が減少し、
第１のトランジスタＱ１のベース電流も減少する。
のトランジスタＱ２ 、 Ｑｓのベース電流が減少し、
第１のトランジスタＱ１のベース電流も減少する。
これにより、第３図のフの字型特性が得られる。
なお、第１のトランジスタＱ１のコレクタ電流（負荷電
流）はベース電流ＩＢの電流増幅率ｈＰ！倍である。第
６図における電流の引き込み動作開始点の及び引き込み
終了後の第１のトランジスタＱｌ’）ベース電流”Ｂｌ
、”Ｂ２は次式で示すことができる。
流）はベース電流ＩＢの電流増幅率ｈＰ！倍である。第
６図における電流の引き込み動作開始点の及び引き込み
終了後の第１のトランジスタＱｌ’）ベース電流”Ｂｌ
、”Ｂ２は次式で示すことができる。
” ＝ ’ ”Ｒ” ＶＢＥ４−■Ｂｌｕ ） ／
Ｒ２１Ｂ、？ ＝（ＶＢＥ４ ＶＢＫ３ ＋ＩＸ Ｒ
Ｘ ） ／ Ｒ２但し、ここでｖＲはツェナーダイオー
ド１６に基づいて与えられる基準電圧、Ｖ 、Ｖ
、ＶＢＥ２ ＢＨ３ＢＨ４ は第２、第３及び第４のトランジスタＱ２、Ｑ３、Ｑ４
のベース・エミッタ間電圧、■は定電流源１５の電流、
ＲＸは電圧検出用抵抗８．９の値Ｒ３、Ｒ７の合成抵抗
Ｒ３Ｒ４／ （Ｒ３中Ｒ４）である。
Ｒ２１Ｂ、？ ＝（ＶＢＥ４ ＶＢＫ３ ＋ＩＸ Ｒ
Ｘ ） ／ Ｒ２但し、ここでｖＲはツェナーダイオー
ド１６に基づいて与えられる基準電圧、Ｖ 、Ｖ
、ＶＢＥ２ ＢＨ３ＢＨ４ は第２、第３及び第４のトランジスタＱ２、Ｑ３、Ｑ４
のベース・エミッタ間電圧、■は定電流源１５の電流、
ＲＸは電圧検出用抵抗８．９の値Ｒ３、Ｒ７の合成抵抗
Ｒ３Ｒ４／ （Ｒ３中Ｒ４）である。
なお、第２の抵抗Ｒ２の値、出力電圧検出用抵抗８．９
の値Ｒ３、Ｒ４を調整することによって第３図の区間Ａ
の傾きを変えることができる。
の値Ｒ３、Ｒ４を調整することによって第３図の区間Ａ
の傾きを変えることができる。
この実施例によれば、極めて簡単な回路構成によって、
負荷量に応じたＡＳＯ保護が可能になる。
負荷量に応じたＡＳＯ保護が可能になる。
本発明は上述の実施例に限定されるものでなく、変形が
可能なものである。例えば、第４のトランジスタＱ４の
エミッタを第２のトランジスタＱ２のベースに接続し、
コレクタを抵抗Ｒ３に接続してもよい。この様にすれば
、第４のトランジスタＱ４のコレクタ・ベース間が出力
端子５．６間に対して並列に配置されるので、第４のト
ランジスタＱ４の耐圧が等制約に向上したことになシ、
高い出力電圧を得ることが可能になる。
可能なものである。例えば、第４のトランジスタＱ４の
エミッタを第２のトランジスタＱ２のベースに接続し、
コレクタを抵抗Ｒ３に接続してもよい。この様にすれば
、第４のトランジスタＱ４のコレクタ・ベース間が出力
端子５．６間に対して並列に配置されるので、第４のト
ランジスタＱ４の耐圧が等制約に向上したことになシ、
高い出力電圧を得ることが可能になる。
また、第４のトランジスタＱ４を分圧点１０に接続する
代りに独立した第６の抵抗を介して出力端子５に接続し
てもよい。
代りに独立した第６の抵抗を介して出力端子５に接続し
てもよい。
また、定電Ｒ源１５を設けない方式にも本発明を適用す
ることができる。
ることができる。
また、基準電圧源をツェナーダイオード１３のみで構成
せずに、更に定電圧化回路を付加して基準電圧を得るよ
うにしてもよい。
せずに、更に定電圧化回路を付加して基準電圧を得るよ
うにしてもよい。
上述のように本発明によれば、比較的簡単な回路構成に
よって短絡時の電流を大幅に低減し、第１のトランジス
タの破壊を防止することができる。
よって短絡時の電流を大幅に低減し、第１のトランジス
タの破壊を防止することができる。
第１図は本発明の実施例に係わるトランジスタ安定化直
流電源回路を示す回路図、 第２図は第１図の負荷が短絡した時の等価回路図、 第６図は第１図の回路の負荷短絡時のベース電流と出力
電圧との関係を示す特注図である。 ２．３・・・入力端子、４・・・負荷、５．６・・・出
力端子、１１・・・誤差増幅器、１５・・・定電流源、
Ｑｌ−Ｑ２１Ｑ３＊ Ｑ４・・・トランジスタ。 代 理 人 高 野 則 次第３図 −宅乏Ｉｓ
流電源回路を示す回路図、 第２図は第１図の負荷が短絡した時の等価回路図、 第６図は第１図の回路の負荷短絡時のベース電流と出力
電圧との関係を示す特注図である。 ２．３・・・入力端子、４・・・負荷、５．６・・・出
力端子、１１・・・誤差増幅器、１５・・・定電流源、
Ｑｌ−Ｑ２１Ｑ３＊ Ｑ４・・・トランジスタ。 代 理 人 高 野 則 次第３図 −宅乏Ｉｓ
Claims (1)
- 【特許請求の範囲】 〔１〕エミッタが直流入力端子に接続され、コレクタが
直流出力端子に接続された第１のトランジスタと、 前記出力端子と共通端子との間の電圧を検出する電圧検
出回路と、 基準電圧源と、 前記電圧検出回路から得られる検出電圧と前記基準電圧
源の基準電圧との差に対応する電圧を出力する誤差増幅
器と、 ベースが前記誤差増幅器の出力端子に接続され、コレク
タが前記入力端子に接続された第２のトランジスタと、 前記第２のトランジスタのエミッタと前記共通端子との
間に接続された第１の抵抗と、 ベースが前記第２のトランジスタのエミッタに接続され
、コレクタが前記第１のトランジスタのベースに接続さ
れた第３のトランジスタと、前記第３のトランジスタの
エミッタと前記共通端子との間に接続された第２の抵抗
と、 コレクタ又はエミッタが前記第２のトランジスタのベー
スに接続され、ベースが前記第２のトランジスタのエミ
ッタに接続され、エミッタ又はコレクタが前記電圧検出
回路の分圧用抵抗又は第３の抵抗を介して前記直流出力
端子に接続された第４のトランジスタと、 から成り、前記直流出力端子と前記共通端子との間が短
絡状態になつた時に出力電圧が低下すると共に前記第１
のトランジスタの電流が減少するように形成されている
ことを特徴とする安定化直流電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63325007A JP2617123B2 (ja) | 1988-12-22 | 1988-12-22 | 安定化直流電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63325007A JP2617123B2 (ja) | 1988-12-22 | 1988-12-22 | 安定化直流電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02170213A true JPH02170213A (ja) | 1990-07-02 |
| JP2617123B2 JP2617123B2 (ja) | 1997-06-04 |
Family
ID=18172097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63325007A Expired - Fee Related JP2617123B2 (ja) | 1988-12-22 | 1988-12-22 | 安定化直流電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2617123B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003186554A (ja) * | 2001-12-13 | 2003-07-04 | Ricoh Co Ltd | 過電流保護回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5795611U (ja) * | 1980-11-28 | 1982-06-12 |
-
1988
- 1988-12-22 JP JP63325007A patent/JP2617123B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5795611U (ja) * | 1980-11-28 | 1982-06-12 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003186554A (ja) * | 2001-12-13 | 2003-07-04 | Ricoh Co Ltd | 過電流保護回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2617123B2 (ja) | 1997-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3065605B2 (ja) | 直流安定化電源装置 | |
| US4593338A (en) | Constant-voltage power supply circuit | |
| JP2505846B2 (ja) | 電圧調整回路 | |
| GB2030808A (en) | Protecting transistors | |
| JPS61110218A (ja) | 電圧安定化装置 | |
| JPH0522929B2 (ja) | ||
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPH02170213A (ja) | 安定化直流電源回路 | |
| US5066901A (en) | Transient protected isolator output stage | |
| JPH0158684B2 (ja) | ||
| JPH04295222A (ja) | 安定化電源回路 | |
| JPS58215815A (ja) | コンパレ−タ回路 | |
| JPH02281309A (ja) | ドロッパ型定電圧回路 | |
| JPS6310215A (ja) | 定電流回路 | |
| JPH061418B2 (ja) | 定電流電源回路 | |
| JPH02170212A (ja) | 安定化直流電源回路 | |
| JPH057615Y2 (ja) | ||
| JP2647725B2 (ja) | 電圧比較器 | |
| JPS5843014A (ja) | 電源装置 | |
| JP2905671B2 (ja) | 安定化電源回路 | |
| JP2605803Y2 (ja) | 過負荷検知回路 | |
| JPH0530184Y2 (ja) | ||
| JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
| JPS60160710A (ja) | 双方向電流制御増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |