CN102931991A - 模数转换器以及流水线模数转换器 - Google Patents

模数转换器以及流水线模数转换器 Download PDF

Info

Publication number
CN102931991A
CN102931991A CN2012100192214A CN201210019221A CN102931991A CN 102931991 A CN102931991 A CN 102931991A CN 2012100192214 A CN2012100192214 A CN 2012100192214A CN 201210019221 A CN201210019221 A CN 201210019221A CN 102931991 A CN102931991 A CN 102931991A
Authority
CN
China
Prior art keywords
circuit
analog
comparative
digital
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100192214A
Other languages
English (en)
Other versions
CN102931991B (zh
Inventor
刘聪
周煜凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Singapore Pte Ltd
Original Assignee
MediaTek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Singapore Pte Ltd filed Critical MediaTek Singapore Pte Ltd
Priority to CN201510601761.7A priority Critical patent/CN105227186B/zh
Priority to US13/584,348 priority patent/US8730080B2/en
Publication of CN102931991A publication Critical patent/CN102931991A/zh
Application granted granted Critical
Publication of CN102931991B publication Critical patent/CN102931991B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H03M1/146—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters
    • H03M1/147—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters at least two of which share a common reference generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages

Abstract

本发明提供一种模数转换器以及流水线模数转换器。该模数转换器包括第一比较电路、第二比较电路、采样电压提供电路和编码器电路，采样电压提供电路用于为第一比较电路提供第一组比较电压，为第二比较电路提供第二组比较电压；第一比较电路用于在第一组比较电压中的各第一比较电压下，对模拟信号输入量进行比较处理并输出第一比较数字量；第二比较电路用于根据第一比较数字量从第二组比较电压中选择对应的第二比较电压，在选择的各第二比较电压下对模拟信号输入量进行比较处理并输出第二比较数字量；编码器电路用于对第一比较数字量和第二比较数字量进行编码。本发明技术方案可有效减少模数转换器中比较器的使用数量，降低电路功耗。

Description

模数转换器以及流水线模数转换器
技术领域
本发明有关模数转换器，更具体地有关一种可减少比较器使用数量的模数转换器以及流水线模数转换器。
背景技术
便携式数字多媒体消费电子系统中，对模拟信号进行处理时需要高速、低功耗的模数转换器(Analog-to-Digital Convertor，以下简称为ADC)，其中，流水线(pipeline)ADC是一种既能实现高速又能实现高精度的流水线结构的ADC，流水线ADC的采样速率可高达每秒钟几十兆采样点，甚至每秒钟上百兆采样点，即采样速率为几十MS/s，甚至上百MS/s，这一特性使得流水线ADC成为消费电子系统中常用的模数转换器件。
图1A是传统的流水线ADC的架构示意图。如图1A所示，流水线ADC包括多级(stage)流水线电路结构，以第二级(Stage 2)流水线电路为例(见图1A下方所示虚线框部分)，其包括采样保持(sample-and-hold，以下简称为S/H)电路、子ADC(sub ADC)电路、子数模转换(subDigital-to-Analog Convertor，以下简称为子DAC)电路、减法器电路以及余量放大器(residue amp)电路，其中，子ADC电路用于对模拟信号输入量Vin量化，进行模数转换，并输出与该模拟信号输入量Vin对应的数字量，即二进制的数字信号；子DAC电路对该子ADC电路输出的数字量进行处理，并输出对应的模拟信号量；减法器电路用于将模拟信号输入量Vin与该子DAC电路输出的模拟信号量相减，并通过余量放大器电路放大处理后，得到模拟信号输入量Vin的余量信号Vout，以将该余量信号Vout作为下一级流水线电路的模拟信号输入量，由下一级流水线电路进行处理。流水线电路中的S/H电路、子DAC电路、减法器电路和余量放大器电路可统称为乘法数模转换器(Multiplying Digital-to-AnalogConvertor，以下简称为MDAC)。
图1B为传统流水线ADC中3.5bits MDAC与子ADC电路结构示意图；图1C为图1B中电路输入输出特性的示意图。如图1B和图1C所示，对于3.5bits精度的流水线电路来说，其中的子ADC电路10包括14个并联结构的比较器101，各比较器的输入端的比较电压(即采样电压)分别为Vr1-Vr14，即采样电压为14个等级，子ADC电路10输入输出特性可参见图1C所示，其中Vr1为-13/16Vr，Vr14为13/16Vr。该传统流水线ADC中，子ADC中比较器的数量为14个，比较器数量多，比较器占用电路面积大，电路功耗较高。
综上，传统流水线ADC中子ADC中比较器数量较多，占用电路面积大，功耗高，而且随着流水线电路精度的增加，流水线电路中比较器的数量也将会增加，从而导致整个流水线电路面积大，流水线ADC功耗将会非常高。
发明内容
为了解决现有技术中的缺陷，本发明提供一种模数转换器以及流水线模数转换器，可有效减少流水线电路中比较器的使用数量，减少流水线电路的占用电路面积，降低电路功耗。
本发明提供一种模数转换器，包括第一比较电路、第二比较电路、采样电压提供电路和编码器电路，其中：所述采样电压提供电路，用于为所述第一比较电路提供第一组比较电压，为所述第二比较电路提供第二组比较电压；所述第一比较电路，与所述采样电压提供电路连接，用于在所述第一组比较电压中的各第一比较电压下，对模拟信号输入量进行比较处理并输出第一比较数字量；所述第二比较电路，与所述采样电压提供电路和第一比较电路连接，用于根据所述第一比较数字量从所述第二组比较电压中选择对应的第二比较电压，在选择的各第二比较电压下对所述模拟信号输入量进行比较处理并输出第二比较数字量；所述编码器电路，与所述第一比较电路和第二比较电路连接，用于对所述第一比较数字量和第二比较数字量进行编码，输出与所述模拟信号输入量对应的数字量。
本发明另提供一种流水线模数转换器，包括：相互串联连接的多级流水线电路，所述流水线电路包括子模数转换器和乘法数模转换器，所述子模数转换器包括第一比较电路、第二比较电路、采样电压提供电路和编码器电路，其中：所述采样电压提供电路，用于为所述第一比较电路提供第一组比较电压，为所述第二比较电路提供第二组比较电压；所述第一比较电路，与所述采样电压提供电路连接，用于在所述第一组比较电压中的各第一比较电压下，对模拟信号输入量进行比较处理并输出第一比较数字量；所述第二比较电路，与所述采样电压提供电路和第一比较电路连接，用于根据所述第一比较数字量从所述第二组比较电压中选择对应的第二比较电压，在选择的各第二比较电压下对所述模拟信号输入量进行比较处理并输出第二比较数字量；所述编码器电路，与所述第一比较电路和第二比较电路连接，用于对所述第一比较数字量和第二比较数字量进行编码，输出与所述模拟信号输入量对应的数字量。
本发明提供的模数转换器，通过设置两个比较电路对模拟信号输入量分别进行处理，可通过第一比较电路确认出模拟信号输入量的大致范围后，再利用第二比较电路在该范围内对模拟信号进行比较处理，可有效减少比较电路中比较器的使用数量，从而可节省比较器占用的电路面积，减少电路功耗。本发明提供的模数转换器应用于流水线模数转换器时，可有效减少整个流水线电路中比较器的使用数量，节省比较器占用的电路面积，提高流水线电路的集成度，降低电路功耗。
附图说明
图1A是传统流水线ADC的架构示意图；
图1B为传统流水线ADC中3.5bits MDAC与子ADC电路结构示意图；
图1C为图1B中电路输入输出特性的示意图；
图2为本发明实施例一提供的模数转换器的结构示意图；
图3为本发明实施例二提供的模数转换器的结构示意图；
图4A为本发明实施例三提供的模数转换器的结构示意图；
图4B为图4A中各比较电路的比较机制示意图；
图4C为图4A中控制时序示意图；
图4D为与图4A对应的电路原理结构示意图；
图5为本发明实施例四提供的流水线模数转换器的结构示意图；
图6A为本发明实施例五提供的流水线模数转换器的两级流水线电路中第一乘法数模转换器、第二乘法数模转换器和子模数转换器具体实现的电路结构示意图；
图6B为图6A中的电路工作时序示意图。
具体实施方式
图2为本发明实施例一提供的模数转换器的结构示意图。如图2所示，本实施例模数转换器包括：第一比较电路1、第二比较电路2、采样电压提供电路3和编码器电路4，其中：
采样电压提供电路3，用于为第一比较电路1提供第一组比较电压，为第二比较电路2提供第二组比较电压；
第一比较电路1，与采样电压提供电路3连接，用于在第一组比较电压的各第一比较电压下，对模拟信号输入量Vin进行比较处理并输出第一比较数字量；
第二比较电路2，与采样电压提供电路3和第一比较电路1连接，用于根据第一比较数字量从第二组比较电压中选择对应的第二比较电压，在选择的第二比较电压下对模拟信号输入量Vin进行比较处理并输出第二比较数字量；
编码器电路4，与第一比较电路1和第二比较电路2连接，用于对第一比较数字量和第二比较数字量进行编码，输出与模拟信号输入量Vin对应的数字量Vout。
本实施例中，上述各比较电路对输入的模拟信号输入量Vin进行比较处理过程，就是对模拟信号进行量化的过程，以输出在各比较电压(即参考电压)下的量化数值，该量化数值即为输出的以二进制代码0或1表示的数字信号；各比较电路输出的比较数字量也就是进行量化处理后的数字信号量。各比较电路的具体结构可与传统比较器电路结构相同或类似。
本实施例中，上述编码器电路可对各比较数字量进行编码处理，以得到与模拟信号输入量Vin对应的数字量，该数字量为用二进制代码表示的数字信号，其可以根据第一比较数字量和第二比较数字量进行处理，以输出与输入的模拟信号输入量Vin对应的数字量，输出的各数字量可用二进制编码来实现，以对应于不同大小的模拟信号。
本实施例中，上述的第一比较电路1可以对输入的模拟信号输入量Vin进行粗比较，相应的，采样电压提供电路3可为第一比较电路1中的各比较器提供具有较大范围的粗比较电压(参考电压)，并输出第一比较数字量，得到模拟信号输入量Vin的大致电压范围；第二比较电路2可对输入的模拟信号数量Vin进行精细比较，相应的，采样电压提供电路3可为第二比较电路2提供具有较小范围的精细比较电压，并且第二比较电路2可根据第一比较电路1的比较结果，从采样电压提供电路3提供的精细比较电压中，选择对应该比较结果的精细比较电压，以对模拟信号输入量Vin进行精细比较，输出第二比较数字量，以得到模拟信号输入量Vin更精确的电压范围。
由于第一比较数字量代表模拟信号输入量Vin的大致电压范围，而第二比较数字量则代表模拟信号输入量Vin的更小电压范围，因此，根据该第一比较数字量和第二比较数字量进行编码就可得到模拟信号数量Vin的数字信号表示。
本领域技术人员可以理解，第一比较电路1可对输入的模拟信号输入量Vin进行粗比较后，得到模拟信号输入量Vin的大致范围，然后再根据该大致范围，选择在该范围内的第二比较电压，以对模拟信号输入量Vin再进行精细比较，从而可确定出模拟信号输入量Vin的精确范围。由于第二比较电路2可根据第一比较电路1的粗比较结果，选择所需的第二比较电压，使得第二比较电路仅需要较少的比较器就可以实现对不同范围内的模拟输入信号量的比较处理，因此比较电路中使用的比较器较少，比较器占用的电路面积也就较少，相应的电路功耗就会降低。
综上可以看出，本发明实施例提供的模数转换器，通过设置两个比较电路对模拟信号输入量分别进行处理，可通过第一比较电路确认出模拟信号输入量的大致范围后，再利用第二比较电路在该范围内对模拟信号进行比较处理，可有效减少比较电路中比较器的使用数量，从而可节省比较器占用的电路面积，减少电路功耗。本实施例模数转换器可应用于流水线模数转换器中，作为其中的各流水线电路中的子模数转换器，从而可有效减少流水线电路中比较器的使用数量，减少电路占用面积，提高流水线电路的集成度，降低电路功耗。
图3为本发明实施例二提供的模数转换器的结构示意图。本实施例中，上述图2中所示的第二比较电路2具体可包括译码器电路21、选择器电路22和第二比较器电路23，其中：
译码器电路21，与第一比较电路1连接，用于对输入的第一比较数字量进行译码处理，得到选择信号数字量；
选择器电路22，与译码器电路21和采样电压提供电路3连接，用于从输入的第二组比较电压中选择与该选择信号数字量对应的第二比较电压，并输出；
第二比较器电路23，与选择器电路22连接，用于在选择器电路22输出的第二比较电压下对模拟信号输入量进行比较处理，并输出第二比较数字量。
本实施例中，第二比较电路2可通过译码器电路21和选择器电路22对采样电压提供电路3提供的第二组比较电压中，选择第一比较电路1确认的输入模拟信号量Vin的大致范围内的第二比较电压，从而可在该选择后的第二比较电压下对模拟信号输入量进行比较处理，输出相应的比较结果，即第二比较数字量。
本领域技术人员可以理解，上述的译码器电路、选择器电路均可以是逻辑电路组成，可以实现译码以及信号选择功能，从而可根据第一比较电路1的比较结果，选择对模拟信号输入量Vin进行精细比较的第二比较电压。其中，所述的第二比较电压的个数与第二比较器电路中比较器的数量一致，实际应用中，可根据模数转换器处理的精度，设置合适数量的比较器，以满足实际处理需要。
本领域技术人员可以理解，采样电压提供电路输出的第一组比较电压为具有较大采样范围的比较电压，而第二组比较电压则为该较大采样范围中更小范围内的比较电压，一般而言，每一个大范围的比较电压，可包括多个更小范围内的比较电压，这样，在通过较大范围的比较电压，确定出模拟信号输入量的所处的电压范围后，就可以选择该电压范围内的更小范围的比较电压确定出模拟信号输入量的所在的电压范围，从而实现对模拟信号输入量的精确处理，得到的数字量更接近模拟信号输入量的真实数值。
本实施例模数转换器可适用于各种精度的模拟信号处理中，例如2.8bits的模数转换器、3.5bits的模数转换器等，可有效减少模数转换器中比较器的使用数量。下面将以3.5bits模数转换器的具体应用为例，对本发明技术方案做进一步的说明。
图4A为本发明实施例三提供的模数转换器的结构示意图；图4B为图4A中各比较电路的比较机制示意图；图4C为图4A中控制时序示意图。本实施例模数转换器可以实现3.5bits的模数转换，具体地，如图4A所示，该模数转换器中，第一比较电路1包括两个并列设置的第一比较器11；第二比较电路2中的第二比较器电路23包括四个并列设置的第二比较器231；采样电压提供电路3为第一比较电路1提供的第一组比较电压包括2个第一比较电压，而采样电压提供电路3为第二比较电路2提供的第二组比较电压包括12个第二比较电压，其中，第一比较电路1中的两个第一比较器11可分别在提供的两个第一比较电压下，对输入的模拟信号输入量Vin进行比较处理后，输出量化后的第一比较数字量至译码器电路21；译码器电路21可对所述第一比较数字量进行译码处理以生成选择信号数字量，并将选择信号数字量输入选择器电路22；选择器电路22可在输入的选择信号数字量作用下，从采样电压提供电路3提供的12个第二比较电压中选择四个第二比较电压，分别作为四个第二比较器231的比较电压，以对输入的模拟信号输入量进行比较，并输出比较后的第二比较数字量；编码器电路4可根据第一比较电路1输出的第一比较数字量和第二比较电路2输出的第二比较数字量进行编码，以产生与输入的模拟信号输入量Vin对应的数字量，该数字量为4位二进制表示的数字信号量。
图4B显示了第一比较电路1和第二比较电路2的比较机制，其中，本实施例中的模拟信号输入量Vin位于9/16Vr-11/16Vr之间，采样电压提供电路3提供的2个第一比较电压，也即粗比较电压为5/16Vr和-5/16Vr，第一比较电路1利用该较大范围的粗比较电压5/16Vr和-5/16Vr对Vin进行比较处理后，即可得到第一比较结果，即第一比较数字量，确定出Vin的大概范围后(本实施例中Vin位于5/16Vr-Vr之间)；第二比较电路2可根据第一比较数字量，选择处于5/16Vr-Vr之间的第二比较电压，即精细比较电压7/16Vr、9/16Vr、11/16Vr和13/16Vr，并以该4个精细比较电压对Vin进行进一步的比较，从而确定出比较结果，即第二比较数字量，根据该第一比较数字量和第二比较数字量，就可得到与Vin对应的数字量Vout，本实施例Vin位于7/16Vr-9/16Vr之间，Vout为二进制数字编码1100，各数字量与模拟信号输入量数值之间的对应关系可见图4B所示。可以看出，本实施例第一比较电路1可判断得到Vin的大致电压范围后，第二比较电路2就可以选择在该大致范围内的比较电压，得到Vin的精确电压范围，从而得到模拟信号Vin对应的数字信号Vout。
图4C显示了采样电压提供电路3、第一比较电路1和第二比较电路2工作的时序关系图，其中，第一比较电路1在进行比较时，提供第一比较电压，并在第一比较电路1比较完成后，再为第二比较电路2提供第二比较电压，由第二比较电路2进行比较，在第一比较电路1和第二比较电路2比较完成后，才完成一次模数转换过程。如此，可实现对各模拟信号输入量Vin的数模转换处理。
可以看出，在第一比较电路1对输入的模拟信号输入量Vin用2个第一比较电压进行粗比较处理后，第二比较电路2只需要4个第二比较电压就可完成对模拟信号输入量的精细比较，从而确定模拟信号输入量Vin的精确数值范围，相对于传统结构的模数转换器，本实施例仅需要6个比较器，可减少8个比较器，从而可减少电路占用面积，降低电路功耗。
为实现3.5bits精度的处理，本实施例中第一比较电路中设置有2个比较器，第二比较电路中设置有4个比较器，本领域技术人员可以理解，实际应用中，可根据需要在各比较电路设置其他合适数量的比较器，例如可在第一比较电路设置1个比较器，相应地，采样电压提供电路可提供1个第一比较电压，而在第二比较电路设置7个比较器，可提供14个第二比较电压，同样可以实现对模拟输入信号的处理，并减少比较器的使用数量，只是在最后对各比较器输入的数字量进行编码时的编码规则有所不同。
图4D为与图4A对应的电路原理结构示意图，其中，图4D中的粗比较ADC(Coarse ADC，CADC)模块对应于图4A中的第一比较电路1，参考电压产生(REF GEN)模块对应于图4A中的采样电压提供电路3，CADC译码器(CADC Decoder)模块对应于图4A中的译码器电路21，选择器(MUX)对应于图4A中的选择器电路22，细比较ADC(Fine ADC，FADC)对应于图4A中的第二比较器电路23。
本实施例给出了实现3.5bits模数转换器的结构，对于其他精度的模数转换器，例如2.8bits、4.5bits以及更高精度的转换器而言，可具有类似的结构，其具体实现过程不再一一赘述。
此外，本发明实施例还提供一种流水线模数转换器，包括相互串联连接的多级流水线电路，各流水线电路包括子模数转换器和乘法数模转换器，其中该子模数转换器为采用上述本发明实施例提供的模数转换器，其具体结构可参见上述模数转换器各实施例的说明，在此不再赘述。
本实施例流水线模数转换器可具有与传统流水线结构相同或类似的结构，只是其中子模数转换器采用上述本发明实施例提供的模数转换器，其他电路可与传统结构中的相同功能的电路相同，通过采用上述本发明实施例提供的模数转换器，可有效减少整个流水线线路中比较器的使用数量，降低电路功耗。
图5为本发明实施例四提供的流水线模数转换器的结构示意图。如图5所示，本实施例流水线模数转换器中，相邻的两个流水线电路包括第一乘法数模转换器41、第二乘法数模转换器42、子数模转换器43和共享控制模块44，其中，共享控制模块44用于在第一控制时序控制第一乘法数模转换器41和子数模转换器43对输入的模拟信号输入量进行采样以产生第一输出信号；以及用于在第二控制时序控制第一乘法数模转换器41保持输出第一输出信号，控制第二乘法数模转换器42和子模数转换器43对第一输出信号进行采样以产生第二输出信号，并在下个控制时序时控制第二乘法模数转换器42保持输出第二输出信号，该第二输出信号可输出至下级流水线电路。
本实施例相邻的两级流水线电路可共用一个子模数转换器43，实现传统两级流水线电路的功能。具体地，如图5所示，在第一控制时序，共享控制模块44控制子模数转换器43和第一乘法数模转换器41对输入的模拟信号输入量Vin进行采样，同时，子模数转换器43对Vin进行模数处理，并输出量化后的数字量；第二控制时序，共享控制模块44更控制第一乘法数模转换器41中的子DAC解码电路对子模数转换器43在第一控制时序产生的数字量进行处理，并与第一乘法数模转换器41采样得到的Vin进行相加，并通过运算放大后输出第一输出信号Vout1，同时，共享控制模块44在第二控制时序还控制第二乘法数模转换器42和子模数转换器43对Vout1进行采样，且子模数转换器43可对Vout1进行模数处理；在下个控制时序到来时，共享控制模块44可控制第二乘法数模转换器42中的子DAC解码电路对子模数转换器43在第二控制时序产生的数字量进行处理，并与第二乘法数模转换器42采样得到的Vout1进行相加，通过运算放大后输出第二输出信号Vout2，从而实现对Vin的处理，实现传统流水线ADC中的两级流水线电路的功能。
本实施例中，通过设置共享控制模块，可控制两个乘法数模转换器来共享一个子模数转换器，实现两级流水线电路，从而可节省流水线模数转换器中子模数转换器的数量，进而节省比较器的使用数量，可有效节省流水线电路中比较器占用的电路面积，并降低电路功耗。
本实施例中，第一乘法数模转换器和第二乘法数模转换器均包括有子DAC解码电路，以及电容开关电路和运算放大器电路，且两个乘法数模转换器可共享一个DAC解码器电路和运算放大器电路。下面将以具体本发明流水线电路中相邻两级流水线电路的具体电路实现，对本发明技术方案做进一步的说明。
图6A为本发明实施例五提供的流水线模数转换器的两级流水线电路中第一乘法数模转换器、第二乘法数模转换器和子模数转换器具体实现的电路结构示意图；图6B为图6A中的电路工作时序示意图。图6A所示为两级流水线电路的电路结构示意图，其中，图6A中的示意图a显示的是第一乘法数模转换器工作时的状态示意图；图6A中示意图b显示的时第二乘法数模转换器工作时的状态示意图，本实施例中，第一乘法数模转换器41和第二乘法数模转换器42共享其中的子ADC(Sub ADC)、DAC解码器电路(DACdecoder)和运算放器大电路。
本实施例中，如图6A所示，该两级流水线电路包括子ADC电路61、DAC解码器电路62、运算放大器电路63、第一开关电容电路64和第二开关电容电路65；第一开关电容电路64的输出端和第二开关电容电路65的输出端分别通过开关k1和开关k2连接在运算放大器电路63的输入端，运算放大器63的一个输出端也与子ADC电路61的输入端连接；子ADC电路61的输入端分别通过开关k3和开关k4与模拟信号输入量Vin和运算放大器电路63的一个输出量Vout1连接。其中，子ADC电路61、DAC解码器电路62和运算放器大电路63与第一电容开关电路61可实现第一乘法数模转换器41的功能；子ADC电路61、DAC解码器电路62和运算放器大电路63与第二电容开关电路62可实现第二乘法数模转换器42的功能。通过对电容开关电路中各开关、开关电容电路与运算放大器电路之间的开关以及运算放大器的输出信号Vout1与子ADC之间的开关的控制，就可以实现两级流水线电路对模拟信号输入量Vin的处理。
本领域技术人员可以理解，各电容开关电路中包括电压保持电容，以及与输入的模拟信号连接的控制开关k5、与子DAC解码器电路连接的控制开关k6，其中，通过对控制开关k5进行控制，就可以使得相应的乘法数模转换器对输入信号进行采样，而通过对控制开关k6进行控制，就可以对输入信号进行模数处理后得到的数字信号重新进行数模转换后得到的模拟量与输入信号进行叠加，从而可得到该级流水线电路的余量信号，该余量信号经过运算放大器电路处理后，即可作为下一级流水线电路的输入信号，由下一级流水线电路再进行处理。
图6B显示了各乘法数模转换器的信号采样、信号运算放大处理以及共享的子ADC和运算放大器之间的工作时序示意图，其中，t1表示第一乘法数模转换器进行信号采样，以及第二乘法数模转换器进行信号运算放大处理的工作时序；t2表示第二乘法数模转换器进行信号采样，以及第一乘法数模转换器进行信号运算放大处理的工作时序；t3表示子ADC电路以及运算放大器电路的工作时序。当第一乘法数模转换器41与子ADC采样输入信号Vin时，也即第一控制时序，可控制第一乘法数模转换器41中的电容与输入信号Vin连接，子ADC电路就会对Vin进行模数处理，同时，控制第二乘法数模转换器42中的电容连接至运算放大器电路并置于保持状态；当第二模数转换器42和子ADC对输入信号Vout1进行采样时，也即第二控制时序，控制第二乘法数模转换器42中的电容与输入信号Vout1连接，子ADC电路就会对Vout1进行模数处理，同时，控制第一乘法数模转换器41中的电容连接运算放大器电路并置于保持状态，从而使得第一乘法数模转换器41和第二乘法数模转换器42可共用子ADC、子DAC解码电路和运算放大器电路。
本实施例中，子ADC电路、子DAC解码电路和运算放大器电路以及电容开关电路具有与传统流水线数模转换器相同的功能，本实施例通过对各功能模块的工作时序进行控制，以实现对这些电路的功能共享。
本领域技术人员可以理解，上述的子ADC电路可以为传统的子ADC电路，也可以是采用上述本发明实施例提供的数模转换器。
本实施例通过对子ADC电路进行共享，可有效减少子ADC电路的数量，从而减少比较器的使用数量；同时也可对电路中的运算放大器电路进行共享，以减少运算放大器的数量。本实施例技术方案可有效减少比较器、运算放大器等器件的使用数量，减少电路占用面积，降低电路功耗。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (9)

1.一种模数转换器，其特征在于，包括第一比较电路、第二比较电路、采样电压提供电路和编码器电路，其中：
所述采样电压提供电路，用于为所述第一比较电路提供第一组比较电压，为所述第二比较电路提供第二组比较电压；
所述第一比较电路，与所述采样电压提供电路连接，用于在所述第一组比较电压中的各第一比较电压下，对模拟信号输入量进行比较处理并输出第一比较数字量；
所述第二比较电路，与所述采样电压提供电路和第一比较电路连接，用于根据所述第一比较数字量从所述第二组比较电压中选择对应的第二比较电压，在选择的各第二比较电压下对所述模拟信号输入量进行比较处理并输出第二比较数字量；
所述编码器电路，与所述第一比较电路和第二比较电路连接，用于对所述第一比较数字量和所述第二比较数字量进行编码，输出与所述模拟信号输入量对应的数字量。
2.根据权利要求1所述的模数转换器，其特征在于，所述第二比较电路包括译码器电路、选择器电路和第二比较器电路，其中：
所述译码器电路，与所述第一比较电路连接，用于对输入的所述第一比较数字量进行译码处理，得到选择信号数字量；
所述选择器电路，与所述译码器电路和所述采样电压提供电路连接，用于从输入的所述第二组比较电压中选择与所述选择信号数字量对应的第二比较电压，并输出；
所述第二比较器电路，与所述选择器电路连接，用于在所述选择器电路输出的各第二比较电压下对所述模拟信号输入量进行比较处理，并输出所述第二比较数字量。
3.根据权利要求2所述的模数转换器，其特征在于，所述模数转换器为4位模数转换器；
所述第一比较电路包括2个并列设置的第一比较器，所述第二比较器电路包括4个并列设置的第二比较器；
所述采样电压提供电路输出2个第一比较电压和12个第二比较电压。
4.根据权利要求2所述的模数转换器，其特征在于，所述模数转换器为4位模数转换器；
所述第一比较电路包括1个第一比较器，所述第二比较器电路包括7个并列设置的第二比较器；
所述采样电压提供电路输出1个第一比较电压和14个第二比较电压。
5.一种流水线模数转换器，包括：相互串联连接的多级流水线电路，所述流水线电路包括子模数转换器和乘法数模转换器，其特征在于，所述子模数转换器包括第一比较电路、第二比较电路、采样电压提供电路和编码器电路，其中：
所述采样电压提供电路，用于为所述第一比较电路提供第一组比较电压，为所述第二比较电路提供第二组比较电压；
所述第一比较电路，与所述采样电压提供电路连接，用于在所述第一组比较电压中的各第一比较电压下，对模拟信号输入量进行比较处理并输出第一比较数字量；
所述第二比较电路，与所述采样电压提供电路和第一比较电路连接，用于根据所述第一比较数字量从所述第二组比较电压中选择对应的第二比较电压，在选择的各第二比较电压下对所述模拟信号输入量进行比较处理并输出第二比较数字量；
所述编码器电路，与所述第一比较电路和第二比较电路连接，用于对所述第一比较数字量和所述第二比较数字量进行编码，输出与所述模拟信号输入量对应的数字量。
6.根据权利要求5所述的流水线模数转换器，其特征在于，所述第二比较电路包括译码器电路、选择器电路和第二比较器电路，其中：
所述译码器电路，与所述第一比较电路连接，用于对输入的所述第一比较数字量进行译码处理，得到选择信号数字量；
所述选择器电路，与所述译码器电路和所述采样电压提供电路连接，用于从输入的所述第二组比较电压中选择与所述选择信号数字量对应的第二比较电压，并输出；
所述第二比较器电路，与所述选择器电路连接，用于在所述选择器电路输出的各第二比较电压下对所述模拟信号输入量进行比较处理，并输出所述第二比较数字量。
7.根据权利要求6所述的流水线模数转换器，其特征在于，所述模数转换器为4位模数转换器；
所述第一比较电路包括2个并列设置的第一比较器，所述第二比较器电路包括4个并列设置的第二比较器；
所述采样电压提供电路输出2个第一比较电压和12个第二比较电压。
8.根据权利要求6所述的流水线模数转换器，其特征在于，所述模数转换器为4位模数转换器；
所述第一比较电路包括1个第一比较器，所述第二比较器电路包括7个并列设置的第二比较器；
所述采样电压提供电路输出1个第一比较电压和14个第二比较电压。
9.根据权利要求5所述的流水线模数转换器，其特征在于，相邻的两级流水线电路包括第一乘法数模转换器、第二乘法数模转换器、子数模转换器和共享控制模块，其中：
所述共享控制模块，用于在第一控制时序控制所述第一乘法数模转换器和子数模转换器对输入的模拟信号输入量进行采样以得到第一输出信号；以及用于在第二控制时序控制所述第一乘法数模转换器保持输出所述第一输出信号，控制所述第二乘法数模转换器和子模数转换器对所述第一输出信号进行采样以得到第二输出信号，并在下个控制时序时控制第二乘法模数转换器保持输出所述第二输出信号。
CN201210019221.4A 2011-08-12 2012-01-20 模数转换器以及流水线模数转换器 Expired - Fee Related CN102931991B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510601761.7A CN105227186B (zh) 2011-08-12 2012-01-20 模数转换器以及流水线模数转换器
US13/584,348 US8730080B2 (en) 2011-08-12 2012-08-13 Analog-to-digital converters and pipeline analog-to-digital converters

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161523166P 2011-08-12 2011-08-12
US61/523,166 2011-08-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510601761.7A Division CN105227186B (zh) 2011-08-12 2012-01-20 模数转换器以及流水线模数转换器

Publications (2)

Publication Number Publication Date
CN102931991A true CN102931991A (zh) 2013-02-13
CN102931991B CN102931991B (zh) 2015-10-28

Family

ID=47646718

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510601761.7A Expired - Fee Related CN105227186B (zh) 2011-08-12 2012-01-20 模数转换器以及流水线模数转换器
CN201210019221.4A Expired - Fee Related CN102931991B (zh) 2011-08-12 2012-01-20 模数转换器以及流水线模数转换器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510601761.7A Expired - Fee Related CN105227186B (zh) 2011-08-12 2012-01-20 模数转换器以及流水线模数转换器

Country Status (2)

Country Link
US (1) US8730080B2 (zh)
CN (2) CN105227186B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105227186A (zh) * 2011-08-12 2016-01-06 联发科技（新加坡）私人有限公司 模数转换器以及流水线模数转换器
CN105634492A (zh) * 2015-12-31 2016-06-01 苏州芯动科技有限公司 一种流水线型模数转换器
CN110176930A (zh) * 2019-05-29 2019-08-27 中国电子科技集团公司第二十四研究所 测量传输曲线跳变高度的多位分辨率子流水线结构

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6469496B2 (ja) * 2015-03-31 2019-02-13 ルネサスエレクトロニクス株式会社 半導体装置及びアナログデジタル変換回路のキャリブレーション方法
US9602120B1 (en) 2016-04-04 2017-03-21 International Business Machines Corporation Analog to digital converter with digital reference voltage signal
WO2018006931A1 (en) * 2016-07-04 2018-01-11 Telefonaktiebolaget Lm Ericsson (Publ) Pipelined analog-to-digital converter
US10256834B1 (en) 2017-09-29 2019-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Analog to digital converter
CN109976222A (zh) * 2019-04-16 2019-07-05 西安建筑科技大学 一种基于单片机的a/d采集方法及装置
US11652493B2 (en) 2021-06-22 2023-05-16 International Business Machines Corporation Successive-approximation analog-to-digital converters
CN114499526A (zh) * 2021-12-31 2022-05-13 杭州士兰微电子股份有限公司 模数转换电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816831A (en) * 1986-09-30 1989-03-28 Kabushiki Kaisha Toshiba Analog-digital converter realizing high integation with high resolution ability
CN1533034A (zh) * 2003-03-25 2004-09-29 ��ķ�ɷ����޹�˾ A/d转换器
CN101179273A (zh) * 2006-11-08 2008-05-14 索尼株式会社 模拟-数字转换器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61120530A (ja) * 1984-11-15 1986-06-07 Toshiba Corp アナログ・デジタル変換器
US6617992B2 (en) * 2001-08-15 2003-09-09 National Semiconductor Corporation Capacitor mismatch independent gain stage for differential pipeline analog to digital converters
US6753801B2 (en) * 2002-08-23 2004-06-22 Micron Technology, Inc. Fully differential reference driver for pipeline analog to digital converter
TW200742266A (en) * 2006-04-27 2007-11-01 Beyond Innovation Tech Co Ltd Comparator, analog-to-digital converter and a layout method thereof
CN101072031A (zh) * 2006-05-12 2007-11-14 硕颉科技股份有限公司 比较器、模拟数字转换器与其电路布局方法
CN105227186B (zh) * 2011-08-12 2018-09-28 联发科技（新加坡）私人有限公司 模数转换器以及流水线模数转换器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816831A (en) * 1986-09-30 1989-03-28 Kabushiki Kaisha Toshiba Analog-digital converter realizing high integation with high resolution ability
CN1533034A (zh) * 2003-03-25 2004-09-29 ��ķ�ɷ����޹�˾ A/d转换器
CN101179273A (zh) * 2006-11-08 2008-05-14 索尼株式会社 模拟-数字转换器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105227186A (zh) * 2011-08-12 2016-01-06 联发科技（新加坡）私人有限公司 模数转换器以及流水线模数转换器
CN105227186B (zh) * 2011-08-12 2018-09-28 联发科技（新加坡）私人有限公司 模数转换器以及流水线模数转换器
CN105634492A (zh) * 2015-12-31 2016-06-01 苏州芯动科技有限公司 一种流水线型模数转换器
CN105634492B (zh) * 2015-12-31 2018-10-02 苏州芯动科技有限公司 一种流水线型模数转换器
CN110176930A (zh) * 2019-05-29 2019-08-27 中国电子科技集团公司第二十四研究所 测量传输曲线跳变高度的多位分辨率子流水线结构
CN110176930B (zh) * 2019-05-29 2021-08-31 中国电子科技集团公司第二十四研究所 测量传输曲线跳变高度的多位分辨率子流水线结构

Also Published As

Publication number Publication date
US20130038483A1 (en) 2013-02-14
US8730080B2 (en) 2014-05-20
CN102931991B (zh) 2015-10-28
CN105227186B (zh) 2018-09-28
CN105227186A (zh) 2016-01-06

Similar Documents

Publication Publication Date Title
CN102931991B (zh) 模数转换器以及流水线模数转换器
TWI434517B (zh) 數位類比轉換器的元素的權重的估算方法、裝置及應用其之逐次逼近暫存器類比數位轉換器
JP5252085B2 (ja) スイッチドキャパシタ回路およびａｄ変換回路
US8570206B1 (en) Multi-bit per cycle successive approximation register ADC
CN103997342A (zh) 具有采样和保持的adc
TWI479806B (zh) 類比至數位轉換系統
CN102904573A (zh) 模数转换器及模数转换方法
CN102916701B (zh) 乘法数模转换器以及流水线模数转换器
CN102751990A (zh) 一种可提高动态性能的流水线式模数转换器
CN110380730B (zh) 一种应用于低电压sar adc的电容阵列开关方法
CN104993831A (zh) 时间交织Pipeline-SAR型ADC电路
KR101168047B1 (ko) 파이프라인 아날로그-디지털 컨버터 및 그의 구동 방법
CN101980446B (zh) 一种高性能低功耗流水线模数转换器
CN102013894B (zh) 一种低功耗流水线模数转换器
CN111464186A (zh) 一种高速Pipeline-SAR型的模数转换电路
CN110995268A (zh) 多阶逐次逼近型n bit模数转换器
CN112688688B (zh) 基于分区式与逐次逼近寄存器辅助的流水线模数转换器
CN107294536B (zh) 3bit流水线式ADC的时序控制方法
CN102195651B (zh) 一种高速模数转换器
CN110880937A (zh) 基于渐进逼近架构的n bit模数转换器
Xiaomin et al. Design and modeling of a 12-bit SAR ADC IP with non-lumped capacitor array
Atchaya et al. Design of High Speed Time–Interleaved SAR Analog to Digital Converter
Yu et al. A 1V 10-bit 500KS/s energy-efficient SAR ADC using Master-Slave DAC technique in 180nm CMOS
CN107517059B (zh) 一种提高模数转换器转换速度的电路及方法
KR101884114B1 (ko) 기준전압 스케일링 기법이 적용된 adc

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151028

Termination date: 20160120

EXPY Termination of patent right or utility model