CN115242247A - 一种模数转换电路及模数转换系统 - Google Patents
一种模数转换电路及模数转换系统 Download PDFInfo
- Publication number
- CN115242247A CN115242247A CN202211016586.1A CN202211016586A CN115242247A CN 115242247 A CN115242247 A CN 115242247A CN 202211016586 A CN202211016586 A CN 202211016586A CN 115242247 A CN115242247 A CN 115242247A
- Authority
- CN
- China
- Prior art keywords
- analog
- plate switch
- digital conversion
- sampling capacitor
- polar plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本公开涉及模数转换技术领域,并具体提供了一种模数转换电路及模数转换系统,包括第一采样电容阵列、第二采样电容阵列、第一上极板开关阵列、第二上极板开关阵列、比较器、锁存器、转换结果存储单元、下极板开关单元、第一寄生电容、第二寄生电容、电压正输入端、电压负输入端、参考电压端以及接地端。应用本申请的模数转换电路,在转换阶段仅需置换和电荷重分配加1个比较周期即可输出转换后的数字信号结果,可以实现较高的模数转换速率。
Description
技术领域
本公开涉及模数转换技术领域,具体而言,涉及一种模数转换电路及模数转换系统。
背景技术
在无线通信应用中,模数转换器作为连接客观模拟世界和数字信号之间的桥梁,在整个无线接收机系统中的地位至关重要,且应用广泛。连续时间sigma delta模数转换器(CT sigma delta ADC)本身具有抗混叠、低功耗,和接口容易驱动的特点,且伴随工艺进步,晶体管速率的上升,其精度和有效带宽都在随工艺稳步提升,高性能窄带无线通信系统中需要连续时间sigma delta模数转换器来提高系统的动态范围。通常在CT sigma deltaADC中,子模数转换器以快闪模数转换器(flash ADC)形式实现,比特数越多则需要的比较器个数越多。由于flash ADC中的比较器数目呈2的指数增长,因此CT sigma delta ADC中的子模数转换器通常不超过5位,一般以4位及4位以下实现,这限制了CT sigma delta ADC的性能。
电荷重分配型逐次逼近模数转换器(SAR ADC)相对于flash ADC具有低功耗、低成本的特点,只需要一个比较器就可以实现多位的模数转换。在功耗上,仅仅需要支持一个比较器的工作电流,以及电容阵列电荷充电消耗的充电电流,远小于flash ADC的功耗。但是SAR ADC需要较多的周期才能实现多比特模数转换,其低转换速率限制了整个CT sigmadelta ADC的速率。
发明内容
本公开实施例至少提供一种模数转换电路及模数转换系统,可以实现较高的模数转换速率。
本公开实施例提供了一种模数转换电路,所述模数转换电路包括:第一采样电容阵列、第二采样电容阵列、第一上极板开关阵列、第二上极板开关阵列、比较器、锁存器、转换结果存储单元、下极板开关单元、第一寄生电容、第二寄生电容、电压正输入端、电压负输入端、参考电压端以及接地端;
所述第一采样电容阵列包括多个第一采样电容以及一个第二采样电容,所述第二采样电容阵列包括多个第三采样电容以及一个第四采样电容;
所述第一上极板开关阵列包括多个第一上极板开关以及一个第二上极板开关,所述第二上极板开关阵列包括多个第三上极板开关以及一个第四上极板开关;
所述第一上极板开关用于连接所述第一采样电容的上极板和第一预定端,所述第二上极板开关用于连接所述第二采样电容的上极板和第一预定端,所述第一预定端为所述电压正输入端、所述参考电压端和所述接地端中的一个;
所述第三上极板开关用于连接所述第三采样电容的上极板和第二预定端,所述第四上极板开关用于连接所述第四采样电容的上极板和第二预定端,所述第二预定端为所述电压负输入端、所述参考电压端和所述接地端中的一个;
各所述第一采样电容以及所述第二采样电容的下极板均与所述比较器的正输入端连接,各所述第三采样电容以及所述第四采样电容的下极板均与所述比较器的负输入端连接;
所述下极板开关单元的一端与所述参考电压端连接,另一端分别与所述比较器的正输入端、所述比较器的负输入端连接;
所述第一寄生电容的一端与所述比较器的正输入端连接,另一端与所述接地端连接;所述第二寄生电容的一端与所述比较器的负输入端连接,另一端与所述接地端连接;
所述转换结果存储单元的第一输出端连接各个所述第一上极板开关,所述转换结果存储单元的第二输出端连接各个所述第三上极板开关;
所述锁存器的输入端与所述比较器的输出端连接,所述锁存器的第一输出端连接所述第二上极板开关,所述锁存器的第二输出端连接所述第四上极板开关。
一种可选的实施方式中,所述第二采样电容的电容量为所述第一采样电容的一半;
所述第四采样电容的电容量为所述第三采样电容的一半。
一种可选的实施方式中,所述转换结果存储单元用于:
存储所述模数转换电路的转换结果;
根据所述模数转换电路的转换结果,控制各个所述第一上极板开关连接至所述电压正输入端、所述参考电压端、所述接地端中的一个;
根据所述模数转换电路的转换结果,控制各个所述第三上极板开关连接至所述电压负输入端、所述参考电压端、所述接地端中的一个。
一种可选的实施方式中,所述锁存器用于:
存储所述比较器的比较结果;
根据所述比较器的比较结果,控制所述第二上极板开关连接至所述电压正输入端、所述参考电压端、所述接地端中的一个;
根据所述比较器的比较结果,控制所述第四上极板开关连接至所述电压负输入端、所述参考电压端、所述接地端中的一个。
一种可选的实施方式中,所述下极板开关单元包括第一下极板开关以及第二下极板开关;
所述第一下极板开关的一端与所述参考电压端连接,另一端与所述比较器的正输入端连接;
所述第二下极板开关的一端与所述参考电压端连接,另一端与所述比较器的负输入端连接。
一种可选的实施方式中,所述第一采样电容的数量为2N-1个,所述第三采样电容的数量为2N-1个;
所述第一上极板开关的数量为2N-1个,所述第三上极板开关的数量为2N-1个;
其中,N为所述模数转换电路的比特数。
一种可选的实施方式中,所述模数转换电路的输出为温度计码。
一种可选的实施方式中,所述第一上极板开关与所述第三上极板开关为场效应晶体管或双极结型晶体管;
所述第二上极板开关与所述第四上极板开关为场效应晶体管或双极结型晶体管。
实施例还提供一种模数转换系统,所述模数转换系统包括上述实施例以及可选的实施方式中任一所述模数转换电路,所述模数转换系统还包括:模拟信号输入端子、数字信号输出端子、环路滤波器、负反馈运算单元以及数模转换器;
所述环路滤波器设置在所述模数转换电路的输入端与所述负反馈运算单元的输出端之间;
所述负反馈运算单元的输入端与所述模拟信号输入端子以及所述数模转换器的输出端连接;
所述数模转换器的输入端与所述模数转换电路的输出端连接;
所述数字信号输出端子与所述模数转换电路的输出端连接。
一种可选的实施方式中,所述数模转换器为电流舵型数模转换器。
本公开实施例提供的一种模数转换电路及模数转换系统,包括第一采样电容阵列、第二采样电容阵列、第一上极板开关阵列、第二上极板开关阵列、比较器、锁存器、转换结果存储单元、下极板开关单元、第一寄生电容、第二寄生电容、电压正输入端、电压负输入端、参考电压端以及接地端。应用本申请的模数转换电路,在转换开始阶段,转换结果存储单元根据上一个周期的模数转换结果控制对应位置处的第一上极板开关以及第三上极板开关的连接状态。当对应位置处前一个周期的转换结果为1时,则第一采样电容阵列对应位置的采样电容上极板接入参考电压端,第二采样电容阵列对应位置的采样电容上极板接入接地端。当对应位置处前一个周期的转换结果为0时,则第一采样电容阵列对应位置的采样电容上极板接入接地端,第二采样电容阵列对应位置的采样电容上极板接入参考电压端。此时所述比较器对正端输入电压和负端输入电压进行比较,当比较器输出为1时,则锁存器控制第二采样电容上极板接入参考电压端,第四采样电容上极板接入接地端。当比较器输出为0时,则锁存器控制第二采样电容上极板接入接地端,第四采样电容上极板接入参考电压端。进一步比较器对正端输入电压和负端输入电压再次进行比较,如两次比较结果为11,则本周期输出结果相对于上一个周期结果加1;如两次结果为10或者01,则本周起输出结果与上一个周期结果相同;如两次结果为00,则本周起输出结果相对于上一个周期结果减1。由此可见,对比本申请提供的模数转换电路在转换阶段仅需置换和电荷重分配加1个比较周期即可输出转换后的数字信号结果,可以实现较高的模数转换速率。
为使本公开的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本公开实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,此处的附图被并入说明书中并构成本说明书中的一部分,这些附图示出了符合本公开的实施例,并与说明书一起用于说明本公开的技术方案。应当理解,以下附图仅示出了本公开的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1示出了本公开实施例所提供的一种模数转换电路的结构示意图;
图2示出了本公开实施例所提供的一种模数转换电路的控制信号时序图;
图3示出了本公开实施例所提供的一种模数转换电路中比较器输入端电平的示意图之一;
图4示出了本公开实施例所提供的一种模数转换电路中比较器输入端电平的示意图之二;
图5示出了本公开实施例所提供的另一种模数转换电路的结构示意图;
图6示出了本公开实施例所提供的模数转换系统的结构示意图。
图例说明:
100-模数转换电路;110-第一采样电容阵列;111-第一采样电容;112-第二采样电容;120-第二采样电容阵列;121-第三采样电容;122-第四采样电容;130-第一上极板开关阵列;131-第一上极板开关;132-第二上极板开关;140-第二上极板开关阵列;141-第三上极板开关;142-第四上极板开关;150-比较器;160-锁存器;170-转换结果存储单元;180-下极板开关单元;181-第一下极板开关;182-第二下极板开关;190-第一寄生电容;1100-第二寄生电容;1110-电压正输入端;1120-电压负输入端;1130-参考电压端;1140-接地端;600-模数转换系统;610-模拟信号输入端子;620-数字信号输出端子;630-环路滤波器;640-负反馈运算单元;650-数模转换器。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例中附图,对本公开实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本公开一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本公开实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本公开的实施例的详细描述并非旨在限制要求保护的本公开的范围,而是仅仅表示本公开的选定实施例。基于本公开的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本公开保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
本文中术语“和/或”,仅仅是描述一种关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合,例如,包括A、B、C中的至少一种,可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
经研究发现,在连续时间sigma delta模数转换器中的子模数转换器的选择上,电荷重分配型逐次逼近模数转换器相对于快闪模数转换器具有低功耗、低成本的特点,只需要一个比较器就可以实现多位的模数转换。在功耗上,仅仅需要支持一个比较器的工作电流,以及电容阵列电荷充电消耗的充电电流,远小于快闪模数转换器的功耗。但是电荷重分配型逐次逼近模数转换器需要较多的周期才能实现多比特模数转换,其低转换速率限制了整个连续时间sigma delta模数转换器的速率。
基于上述研究,本公开提供了一种模数转换电路及模数转换系统,包括第一采样电容阵列、第二采样电容阵列、第一上极板开关阵列、第二上极板开关阵列、比较器、锁存器、转换结果存储单元、下极板开关单元、第一寄生电容、第二寄生电容、电压正输入端、电压负输入端、参考电压端以及接地端。应用本申请的模数转换电路,在转换开始阶段,转换结果存储单元根据上一个周期的模数转换结果控制对应位置处的第一上极板开关以及第三上极板开关的连接状态。当对应位置处前一个周期的转换结果为1时,则第一采样电容阵列对应位置的采样电容上极板接入参考电压端,第二采样电容阵列对应位置的采样电容上极板接入接地端。当对应位置处前一个周期的转换结果为0时,则第一采样电容阵列对应位置的采样电容上极板接入接地端,第二采样电容阵列对应位置的采样电容上极板接入参考电压端。此时所述比较器对正端输入电压和负端输入电压进行比较,当比较器输出为1时,则锁存器控制第二采样电容上极板接入参考电压端,第四采样电容上极板接入接地端。当比较器输出为0时,则锁存器控制第二采样电容上极板接入接地端,第四采样电容上极板接入参考电压端。进一步比较器对正端输入电压和负端输入电压再次进行比较,如两次比较结果为11,则本周期输出结果相对于上一个周期结果加1;如两次结果为10或者01,则本周起输出结果与上一个周期结果相同;如两次结果为00,则本周起输出结果相对于上一个周期结果减1。由此可见,对比本申请提供的模数转换电路在转换阶段仅需置换和电荷重分配加1个比较周期即可输出转换后的数字信号结果,可以实现较高的模数转换速率。
为便于对本实施例进行理解,首先对本公开实施例所公开的一种模数转换电路进行详细介绍。
参见图1所示,为本公开实施例提供的一种模数转换电路100的结构示意图,所述模数转换电路100包括:第一采样电容阵列110、第二采样电容阵列120、第一上极板开关阵列130、第二上极板开关阵列140、比较器150、锁存器160、转换结果存储单元170、下极板开关单元180、第一寄生电容190、第二寄生电容1100、电压正输入端1110、电压负输入端1120、参考电压端1130以及接地端1140。
具体的,第一采样电容阵列110包括多个第一采样电容111以及一个第二采样电容112,第二采样电容阵列120包括多个第三采样电容121以及一个第四采样电容122;第一上极板开关阵列130包括多个第一上极板开关131以及一个第二上极板开关132,第二上极板开关阵列140包括多个第三上极板开关141以及一个第四上极板开关142。各第一采样电容111以及第二采样电容112的下极板均与比较器150的正输入端连接,各第三采样电容121以及第四采样电容122的下极板均与比较器150的负输入端连接。
需要说明的是,第二采样电容112的电容量为第一采样电容111的一半;第四采样电容122的电容量为第三采样电容121的一半。
其中,第一上极板开关131与第三上极板开关141可以为场效应晶体管(MOSFET)或双极结型晶体管(Bipolar Junction Transistor,BJT);第二上极板开关132与第四上极板开关142可以为场效应晶体管(MOSFET)或双极结型晶体管(Bipolar JunctionTransistor,BJT)。
这里,第一上极板开关131用于连接第一采样电容111的上极板和第一预定端,第二上极板开关132用于连接第二采样电容112的上极板和第一预定端,第一预定端为电压正输入端1110、参考电压端1130和接地端1140中的一个。第三上极板开关141用于连接第三采样电容121的上极板和第二预定端,第四上极板开关142用于连接第四采样电容122的上极板和第二预定端,第二预定端为电压负输入端1120、参考电压端1130和接地端1140中的一个。
需要说明的是,第一采样电容111的数量与第一上极板开关131的数量相同,即每个第一采样电容111搭配有一个第一上极板开关131;第三采样电容121的数量与第三上极板开关141的数量相同,即每个第三采样电容121搭配有一个第三上极板开关141。并且第一采样电容111的数量与第三采样电容121的数量相同。
优选的,第一采样电容111的数量为2N-1个,第三采样电容121的数量为2N-1个;相对应的,第一上极板开关131的数量同样为2N-1个,第三上极板开关141的数量同样为2N-1个;其中,N为模数转换电路100的比特数。
其中,模数转换电路100的比特数N可以根据实际需要进行选择,在此不做具体限制。
进一步的,下极板开关单元180的一端与参考电压端连接,另一端分别与比较器150的正输入端、比较器150的负输入端连接。第一寄生电容190的一端与比较器150的正输入端连接,另一端与接地端1140连接;第二寄生电容1100的一端与比较器150的负输入端连接,另一端与接地端1140连接。
进一步的,转换结果存储单元170的第一输出端连接各个第一上极板开关131,转换结果存储单元170的第二输出端连接各个第三上极板开关141。锁存器160的输入端与比较器150的输出端连接,锁存器160的第一输出端连接第二上极板开关132,锁存器160的第二输出端连接第四上极板开关142。
在具体实施中,转换结果存储单元170具体用于,存储模数转换电路100的转换结果;根据模数转换电路100的转换结果,控制各个第一上极板开关131连接至电压正输入端1110、参考电压端1130、接地端1140中的一个;根据模数转换电路100的转换结果,控制各个第三上极板开关141连接至电压负输入端1120、参考电压端1130、接地端1140中的一个。锁存器160具体用于,存储比较器150的比较结果;根据比较器150的比较结果,控制第二上极板开关132连接至电压正输入端1110、参考电压端1130、接地端1140中的一个;根据比较器150的比较结果,控制第四上极板开关142连接至电压负输入端1120、参考电压端1130、接地端1140中的一个。
作为一种可能的实施方式,模数转换电路100的动作方式可以包括采样阶段、置换及第一次电容电荷重分配阶段以及第二次电容电荷重分配阶段。其中,置换及第一次电容电荷重分配阶段针对第一采样电容111以及第三采样电容121进行电容电荷重分配;第二次电容电荷重分配阶段针对第二采样电容112以及第四采样电容122进行电容电荷重分配。
具体的,在采样阶段,在第一上极板开关阵列130中,全部第一上极板开关131以及第二上极板开关132均连接至第一预定端中的电压正输入端1110,即第一采样电容阵列110中的全部第一采样电容111以及第二采样电容112的上极板均连接至电压正输入端1110;在第二上极板开关阵列140中,全部第三上极板开关141以及第四上极板开关142均连接至第二预定端中的电压负输入端1120,即第二采样电容阵列120中的全部第三采样电容121以及第四采样电容122均连接至电压负输入端1120。下极板开关单元180处于闭合状态,即第一采样电容阵列110中的全部第一采样电容111以及第二采样电容112的下极板、第二采样电容阵列120中的全部第三采样电容121以及第四采样电容122的下极板均连接至参考电压端1130。进而进行输入信号的采样。
这里,第一采样电容阵列110中的电容电荷为(Vip-Vref)×Ctot;第二采样电容阵列120中的电容电荷为(Vin-Vref)×Ctot。其中,Vip代表电压正输入端1110的电压、Vin代表电压负输入端1120的电压、Ctot代表采样电路的总电容。
进一步的,在置换及第一次电容电荷重分配阶段,由转换结果存储单元170根据前一转换周期内模数转换电路100的模数转换结果控制第一上极板开关阵列130中全部第一上极板开关131以及第二上极板开关阵列140中全部第三上极板开关141的连接状态。
需要说明的是,模数转换电路100输出的数字信号为温度计码。
示例性的,如前一个转换周期的温度计码的第m位的码字为1,则由转换结果存储单元170控制第一采样电容阵列110中对应第m位的第一采样电容111的上极板开关—第一上极板开关131由电压正输入端1110连接至参考电压端1130;控制第二采样电容阵列120中对应第m位的第三采样电容121的上极板开关—第三上极板开关141由电压负输入端1120连接至接地端1140。由锁存器160控制第一采样电容阵列110中的第二采样电容112的上极板开关—第二上极板开关132由电压正输入端1110连接至接地端1140;控制第二采样电容阵列120中的第四采样电容122的上极板开关—第四上极板开关142由电压负输入端1120连接至接地端1140。
进一步的,在第二次电容电荷重分配阶段,需要通过比较器150针对比较器150的正输入端以及比较器150的负输入端的输入电压进行两次比较。
具体的,在置换及第一次电容电荷重分配阶段完成后,待比较器150的输入电压稳定时比较器150的正输入端以及比较器150的负输入端的输入电压差为Vin-Vip+Vt-1。其中,Vip代表电压正输入端1110的电压、Vin代表电压负输入端1120的电压、Vt-1代表前一转换周期内模数转换电路100的转换结果经过数模转换后的模拟电压。
此时,比较器150进行第一次比较,如果比较器150的正输入端电压大于负输入端电压,比较器150的输出为1,说明Vip-Vin<Vt-1,则由锁存器160控制第二采样电容阵列120中第四采样电容122对应的上极板开关—第四上极板开关142连接到接地端1140,其余第三采样电容121的上极板仍然保持原先的连接关系;第一采样电容阵列110中的第二采样电容112的上极板连接到参考电压端1130,其余第一采样电容111的上极板仍然保持原先的连接关系。如果比较器150的正输入端电压小于负输入端电压,比较器150的输出为0,说明Vip-Vin>Vt-1,此时则由锁存器160控制第一采样电容阵列110中的第二采样电容112的上极板开关—第二上极板开关132连接到接地端1140,其余第一采样电容111的上极板仍然保持原先的连接关系,将第二采样电容阵列120中的第四采样电容122的上极板开关—第四上极板开关142连接到参考电压端1130,其余第三采样电容121的上极板仍然保持原先的连接关系。待比较器150的输入电压稳定以后,可以进行第二次比较。
进一步的,针对比较器150进行的第二次比较,如果第二次比较器150的比较结果是正输入端电压大于负输入端电压,比较器150的输出为1,且第一次比较器150的比较结果也是正输入端电压大于负输入端电压,即两次比较结果为11,说明Vip-Vin<Vt-1-1/2Vstep,其中Vstep代表,模数转换电路100的最低位码字代表的电压大小,也就是模数转换电路100的转换精度,此时当前周期模数转换电路100的数字信号输出为前一个周期数字输出减一。如果第二次比较器150的比较结果是正输入端电压小于负输入端电压,比较器150的输出为0,且第一次比较器150的比较结果是正输入端电压大于负输入端电压,即两次比较结果为10,说明Vip-Vin<Vt-1,但是Vip-Vin>Vt-1-1/2Vstep,此时当前周期模数转换电路100的数字信号输出为前一个周期数字输出,数字输出保持不变。如果第二次比较器150的比较结果是正输入端电压小于负输入端电压,比较器150的输出为0,且第一次比较器150的比较结果也是正输入端电压小于负输入端电压,即两次比较结果为00,说明Vip-Vin>Vt-1+1/2Vstep,此时当前周期模数转换电路100的数字信号输出为前一个周期数字输出加一。如果第二次比较器150的比较结果是正输入端电压大于负输入端电压,比较器150的输出为1,且第一次比较器150的比较结果是正输入端电压小于负输入端电压,即两次比较结果为01,说明Vip-Vin>Vt-1,但是Vip-Vin<Vt-1+1/2Vstep,此时当前周期模数转换电路100的数字信号输出为前一个周期数字输出,数字输出保持不变。
进一步的,为便于对本实施例进行理解,结合模数转换电路100的控制信号时序图对模数转换电路100的动作方式进行详细介绍,参见图2所示,为本公开实施例提供的一种模数转换电路100的控制信号时序图,如图2所示,采样阶段需要通过采样使能信号进行控制、置换及第一次电容电荷重分配阶段需要通过第一模拟控制信号进行控制、第二次电容电荷重分配阶段需要通过第二模拟控制信号进行控制。其中,转换结果存储单元170通过第一模拟控制信号控制第一上极板开关131以及第三上极板开关141的连接状态;锁存器160通过第二模拟控制信号控制第二上极板开关132以及第四上极板开关142的连接状态。
具体的,当采样使能信号为高时,下极板开关单元180处于导通状态,比较器150的正输入端与负输入端均连接至参考电压端1130;第一上极板开关131连接至电压正输入端1110、第三上极板开关141连接至电压负输入端1120;第一采样电容阵列110对电压正输入端1110与参考电压端1130的差值进行采样,第二采样电容阵列120对电压负输入端1120与参考电压端1130的差值进行采样。
进一步的,在置换及第一次电容电荷重分配阶段中,当采样使能信号为高时,第一模拟控制信号不对第一上极板开关131或者第三上极板开关141进行控制,第一上极板开关131或者第三上极板开关141为高阻状态。在采样使能信号为低以后,第一模拟控制信号根据前一个周期内模数转换电路100的温度计码转换结果进行控制,若前一个周期的第m位温度计码字为1,则第一采样电容阵列110中的对应第m位的第一采样电容111连接至参考电压端1130,第二采样电容阵列120中的对应第m位的第三采样电容121连接至接地端1140;若前一个周期的第m位码字为0,则第一采样电容阵列110中的对应第m位的第一采样电容111连接至接地端1140,第二采样电容阵列120中的对应第m位的第三采样电容121连接至参考电压端1130。
之后,进入第二次电容电荷重分配阶段,锁存器160通过第二模拟控制信号,根据第一次比较器结果对第二采样电容112和第四采样电容122的上极板连接状态进行控制,当比较器150的输出为1时,说明第一次比较时Vip-Vin<Vt-1,第一采样电容阵列110中的第二采样电容112连接到高电平,第二采样电容阵列120中的第四采样电容122接地,比较器150的输入变为Vin-Vip+Vt-1-Vstep/2,并进行第二次比较,根据这个阶段的第二次比较器150输出结果,可以确定是否需要更新模数转换电路100的数字转换结果。
在此之中,若比较器150的第二次比较结果和第一次比较结果相反,则说明Vip-Vin和Vt-1的差距未超过Vstep/2,则当前周期的转换结果应该相较于上一个转换周期的转换结果保持不变;若比较器150的第二次比较结果和第一次比较结果相同,则说明Vip-Vin和Vt-1的差距超过Vstep/2,则当前周期的转换结果应该在上一个周期的转换结果基础上减1。
进一步的,当比较器输出为0时,则说明比较器150在进行第一次比较时Vip-Vin>Vt-1,第一采样电容阵列110中的第二采样电容112连接至低电平,第二采样电容阵列120中的第四采样电容122连接至高电平,比较器150的输入变为Vin-Vip+Vt-1+Vstep/2,根据这个阶段第二次比较器150输出结果可以确定是否需要更新数字转换结果。
在此之中,若比较器150的第二次比较结果和第一次比较结果相反,则说明Vip-Vin和Vt-1的差距未超过Vstep/2,则当前周期的转换结果应该相较于上一个转换周期的转换结果保持不变;若比较器150的第二次比较结果和第一次比较结果相同,则说明Vip-Vin和Vt-1的差距超过Vstep/2,则当前周期的转换结果应该在上一个周期的转换结果基础上加1。
作为一种可能的实施方式,图3示出了本公开实施例提供的一种模数转换电路100中比较器150输入端电平的示意图之一;图4示出了本公开实施例提供的一种模数转换电路100中比较器150输入端电平的示意图之二。参见图3与图4所示,其中虚线代表比较器150的正输入端的输入电平,实线代表比较器150的负输入端的输入电平。
具体的,在采样阶段,比较器150的正输入端和负输入端均连接至参考电压端1130,在置换和第一次电荷重分配阶段,第一采样电容111的上极板和第三采样电容121的上极板根据前一个周期温度计码字连接至参考电压端1130以及接地端1140,此时比较器150输入的共模为参考电压端1130的参考电压和输入共模电压之差,减去前一个周期输入共模,因此输入共模接近参考电压端1130的参考电压。
本公开实施例提供的一种模数转换电路,包括第一采样电容阵列、第二采样电容阵列、第一上极板开关阵列、第二上极板开关阵列、比较器、锁存器、转换结果存储单元、下极板开关单元、第一寄生电容、第二寄生电容、电压正输入端、电压负输入端、参考电压端以及接地端。应用本申请的模数转换电路,在转换开始阶段,转换结果存储单元根据上一个周期的模数转换结果控制对应位置处的第一上极板开关以及第三上极板开关的连接状态。当对应位置处前一个周期的转换结果为1时,则第一采样电容阵列对应位置的采样电容上极板接入参考电压端,第二采样电容阵列对应位置的采样电容上极板接入接地端。当对应位置处前一个周期的转换结果为0时,则第一采样电容阵列对应位置的采样电容上极板接入接地端,第二采样电容阵列对应位置的采样电容上极板接入参考电压端。此时比较器对正端输入电压和负端输入电压进行比较,当比较器输出为1时,则锁存器控制第二采样电容上极板接入参考电压端,第四采样电容上极板接入接地端。当比较器输出为0时,则锁存器控制第二采样电容上极板接入接地端,第四采样电容上极板接入参考电压端。进一步比较器对正端输入电压和负端输入电压再次进行比较,如两次比较结果为11,则本周期输出结果相对于上一个周期结果加1;如两次结果为10或者01,则本周起输出结果与上一个周期结果相同;如两次结果为00,则本周起输出结果相对于上一个周期结果减1。由此可见,对比本申请提供的模数转换电路在转换阶段仅需置换和电荷重分配加1个比较周期即可输出转换后的数字信号结果,可以实现较高的模数转换速率。
参见图5所示,为本公开实施例提供的另一种模数转换电路100的结构示意图,如图5中所示,下极板开关单元180包括第一下极板开关181以及第二下极板开关182。
这里,第一下极板开关181的一端与参考电压端1130连接,另一端与比较器150的正输入端连接;第二下极板开关182的一端与参考电压端1130连接,另一端与比较器150的负输入端连接。
在具体实施中,采样阶段内第一下极板开关181与第二下极板开关182均闭合,第一采样电容阵列110中,第一采样电容111以及第二采样电容112的下极板均连接至参考电压端1130;第二采样电容阵列120中的第三采样电容121以及第四采样电容122的下极板均连接至参考电压端1130;比较器150的正输入端以及负输入端均连接至参考电压端1130。
本公开实施例提供的一种模数转换电路,包括第一采样电容阵列、第二采样电容阵列、第一上极板开关阵列、第二上极板开关阵列、比较器、锁存器、转换结果存储单元、下极板开关单元、第一寄生电容、第二寄生电容、电压正输入端、电压负输入端、参考电压端以及接地端,下极板开关单元包括第一下极板开关以及第二下极板开关。应用本申请的模数转换电路,在转换开始阶段,转换结果存储单元根据上一个周期的模数转换结果控制对应位置处的第一上极板开关以及第三上极板开关的连接状态。当对应位置处前一个周期的转换结果为1时,则第一采样电容阵列对应位置的采样电容上极板接入参考电压端,第二采样电容阵列对应位置的采样电容上极板接入接地端。当对应位置处前一个周期的转换结果为0时,则第一采样电容阵列对应位置的采样电容上极板接入接地端,第二采样电容阵列对应位置的采样电容上极板接入参考电压端。此时比较器对正端输入电压和负端输入电压进行比较,当比较器输出为1时,则锁存器控制第二采样电容上极板接入参考电压端,第四采样电容上极板接入接地端。当比较器输出为0时,则锁存器控制第二采样电容上极板接入接地端,第四采样电容上极板接入参考电压端。进一步比较器对正端输入电压和负端输入电压再次进行比较,如两次比较结果为11,则本周期输出结果相对于上一个周期结果加1;如两次结果为10或者01,则本周起输出结果与上一个周期结果相同;如两次结果为00,则本周起输出结果相对于上一个周期结果减1。由此可见,对比本申请提供的模数转换电路在转换阶段仅需置换和电荷重分配加1个比较周期即可输出转换后的数字信号结果,可以实现较高的模数转换速率。
请参阅图6,图6为本公开实施例提供的一种模数转换系统600的结构示意图。如图6中所示,本公开实施例提供的模数转换系统600包括:图1或图5中所示的任一模数转换电路100,还包括:模拟信号输入端子610、数字信号输出端子620、环路滤波器630、负反馈运算单元640以及数模转换器650。
具体的,环路滤波器630设置在模数转换电路100的输入端与负反馈运算单元640的输出端之间;负反馈运算单元640的输入端与模拟信号输入端子610以及数模转换器650的输出端连接;数模转换器650的输入端与模数转换电路100的输出端连接;数字信号输出端子620与模数转换电路100的输出端连接。
优选的,数模转换器650为电流舵型数模转换器。
在具体实施中,数模转换器650可以将模数转换电路100输出的转换后的数字信号负反馈至输入端,以滤除系统内的信号噪声,提升模数转换的信号质量。
这里,由于模数转换电路100的转换输出为温度计码,因此相较于传统模数转换器输出二进制码而言,可以直接连接电流舵数模转换器,省略了中间的二进制码到温度计码的译码电路,从而降低了译码过程带来的延时和电路代价。
本公开实施例提供的一种模数转换系统,包括模数转换电路、模拟信号输入端子、数字信号输出端子、环路滤波器、负反馈运算单元以及数模转换器。环路滤波器设置在模数转换电路的输入端与负反馈运算单元的输出端之间;负反馈运算单元的输入端与模拟信号输入端子以及数模转换器的输出端连接;数模转换器的输入端与模数转换电路的输出端连接;数字信号输出端子与模数转换电路的输出端连接。在转换阶段仅需置换和电荷重分配加1个比较周期即可输出转换后的数字信号结果,可以实现较高的模数转换速率。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统和装置的具体工作过程,可以参考前述实施例中的对应过程,在此不再赘述。在本公开所提供的几个实施例中,应该理解到,所揭露的系统、装置,可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,又例如,多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本公开各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
最后应说明的是:以上实施例,仅为本公开的具体实施方式,用以说明本公开的技术方案,而非对其限制,本公开的保护范围并不局限于此,尽管参照前述实施例对本公开进行了详细的说明,本领域的普通技术人员应当理解:任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化,或者对其中部分技术特征进行等同替换;而这些修改、变化或者替换,并不使相应技术方案的本质脱离本公开实施例技术方案的精神和范围,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种模数转换电路,其特征在于,包括:第一采样电容阵列、第二采样电容阵列、第一上极板开关阵列、第二上极板开关阵列、比较器、锁存器、转换结果存储单元、下极板开关单元、第一寄生电容、第二寄生电容、电压正输入端、电压负输入端、参考电压端以及接地端;
所述第一采样电容阵列包括多个第一采样电容以及一个第二采样电容,所述第二采样电容阵列包括多个第三采样电容以及一个第四采样电容;
所述第一上极板开关阵列包括多个第一上极板开关以及一个第二上极板开关,所述第二上极板开关阵列包括多个第三上极板开关以及一个第四上极板开关;
所述第一上极板开关用于连接所述第一采样电容的上极板和第一预定端,所述第二上极板开关用于连接所述第二采样电容的上极板和第一预定端,所述第一预定端为所述电压正输入端、所述参考电压端和所述接地端中的一个;
所述第三上极板开关用于连接所述第三采样电容的上极板和第二预定端,所述第四上极板开关用于连接所述第四采样电容的上极板和第二预定端,所述第二预定端为所述电压负输入端、所述参考电压端和所述接地端中的一个;
各所述第一采样电容以及所述第二采样电容的下极板均与所述比较器的正输入端连接,各所述第三采样电容以及所述第四采样电容的下极板均与所述比较器的负输入端连接;
所述下极板开关单元的一端与所述参考电压端连接,另一端分别与所述比较器的正输入端、所述比较器的负输入端连接;
所述第一寄生电容的一端与所述比较器的正输入端连接,另一端与所述接地端连接;所述第二寄生电容的一端与所述比较器的负输入端连接,另一端与所述接地端连接;
所述转换结果存储单元的第一输出端连接各个所述第一上极板开关,所述转换结果存储单元的第二输出端连接各个所述第三上极板开关;
所述锁存器的输入端与所述比较器的输出端连接,所述锁存器的第一输出端连接所述第二上极板开关,所述锁存器的第二输出端连接所述第四上极板开关。
2.根据权利要求1所述的模数转换电路,其特征在于,
所述第二采样电容的电容量为所述第一采样电容的一半;
所述第四采样电容的电容量为所述第三采样电容的一半。
3.根据权利要求1所述的模数转换电路,其特征在于,所述转换结果存储单元用于,
存储所述模数转换电路的转换结果;
根据所述模数转换电路的转换结果,控制各个所述第一上极板开关连接至所述电压正输入端、所述参考电压端、所述接地端中的一个;
根据所述模数转换电路的转换结果,控制各个所述第三上极板开关连接至所述电压负输入端、所述参考电压端、所述接地端中的一个。
4.根据权利要求1所述的模数转换电路,其特征在于,所述锁存器用于,
存储所述比较器的比较结果;
根据所述比较器的比较结果,控制所述第二上极板开关连接至所述电压正输入端、所述参考电压端、所述接地端中的一个;
根据所述比较器的比较结果,控制所述第四上极板开关连接至所述电压负输入端、所述参考电压端、所述接地端中的一个。
5.根据权利要求1所述的模数转换电路,其特征在于,所述下极板开关单元包括第一下极板开关以及第二下极板开关;
所述第一下极板开关的一端与所述参考电压端连接,另一端与所述比较器的正输入端连接;
所述第二下极板开关的一端与所述参考电压端连接,另一端与所述比较器的负输入端连接。
6.根据权利要求1所述的模数转换电路,其特征在于,
所述第一采样电容的数量为2N-1个,所述第三采样电容的数量为2N-1个;
所述第一上极板开关的数量为2N-1个,所述第三上极板开关的数量为2N-1个;
其中,N为所述模数转换电路的比特数。
7.根据权利要求1所述的模数转换电路,其特征在于,
所述模数转换电路的输出为温度计码。
8.根据权利要求1所述的模数转换电路,其特征在于,
所述第一上极板开关与所述第三上极板开关为场效应晶体管或双极结型晶体管;
所述第二上极板开关与所述第四上极板开关为场效应晶体管或双极结型晶体管。
9.一种模数转换系统,其特征在于,包括权利要求1-8中任一项所述的模数转换电路,所述模数转换系统还包括:模拟信号输入端子、数字信号输出端子、环路滤波器、负反馈运算单元以及数模转换器;
所述环路滤波器设置在所述模数转换电路的输入端与所述负反馈运算单元的输出端之间;
所述负反馈运算单元的输入端与所述模拟信号输入端子以及所述数模转换器的输出端连接;
所述数模转换器的输入端与所述模数转换电路的输出端连接;
所述数字信号输出端子与所述模数转换电路的输出端连接。
10.根据权利要求9所述的模数转换系统,其特征在于,
所述数模转换器为电流舵型数模转换器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211016586.1A CN115242247A (zh) | 2022-08-24 | 2022-08-24 | 一种模数转换电路及模数转换系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211016586.1A CN115242247A (zh) | 2022-08-24 | 2022-08-24 | 一种模数转换电路及模数转换系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115242247A true CN115242247A (zh) | 2022-10-25 |
Family
ID=83682202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211016586.1A Pending CN115242247A (zh) | 2022-08-24 | 2022-08-24 | 一种模数转换电路及模数转换系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115242247A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140085122A1 (en) * | 2012-09-27 | 2014-03-27 | Electronics And Telecommunications Research Institute | Successive approximation register analog-to-digital converter |
CN206164507U (zh) * | 2016-09-14 | 2017-05-10 | 成都旋极星源信息技术有限公司 | 一种具有分段电容阵列的逐次逼近型模数转换器 |
WO2018176326A1 (zh) * | 2017-03-30 | 2018-10-04 | 深圳市汇顶科技股份有限公司 | 模数转换电路和方法 |
CN111585576A (zh) * | 2020-06-08 | 2020-08-25 | 高拓讯达(北京)科技有限公司 | 模数转换电路与电子装置 |
CN111786677A (zh) * | 2019-04-03 | 2020-10-16 | 扬智科技股份有限公司 | 连续近似式模拟数字转换器 |
CN112367084A (zh) * | 2020-11-23 | 2021-02-12 | 电子科技大学 | 一种基于终端电容复用的逐次逼近型模数转换器量化方法 |
-
2022
- 2022-08-24 CN CN202211016586.1A patent/CN115242247A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140085122A1 (en) * | 2012-09-27 | 2014-03-27 | Electronics And Telecommunications Research Institute | Successive approximation register analog-to-digital converter |
CN206164507U (zh) * | 2016-09-14 | 2017-05-10 | 成都旋极星源信息技术有限公司 | 一种具有分段电容阵列的逐次逼近型模数转换器 |
WO2018176326A1 (zh) * | 2017-03-30 | 2018-10-04 | 深圳市汇顶科技股份有限公司 | 模数转换电路和方法 |
CN108990427A (zh) * | 2017-03-30 | 2018-12-11 | 深圳市汇顶科技股份有限公司 | 模数转换电路和方法 |
CN111786677A (zh) * | 2019-04-03 | 2020-10-16 | 扬智科技股份有限公司 | 连续近似式模拟数字转换器 |
CN111585576A (zh) * | 2020-06-08 | 2020-08-25 | 高拓讯达(北京)科技有限公司 | 模数转换电路与电子装置 |
CN112367084A (zh) * | 2020-11-23 | 2021-02-12 | 电子科技大学 | 一种基于终端电容复用的逐次逼近型模数转换器量化方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108574487B (zh) | 逐次逼近寄存器模数转换器 | |
US8537045B2 (en) | Pre-charged capacitive digital-to-analog converter | |
US8390502B2 (en) | Charge redistribution digital-to-analog converter | |
CN108306644B (zh) | 基于10位超低功耗逐次逼近型模数转换器前端电路 | |
US9362939B1 (en) | Reduction of input dependent capacitor DAC switching current in flash-SAR analog-to-digital converters | |
CN107425852B (zh) | 基于二进制权重电荷再分配的逐次逼近型模数转换器 | |
JP2006303671A (ja) | 積分器およびそれを使用する巡回型ad変換装置 | |
CN111711453B (zh) | 逐次逼近型模数转换器 | |
CN113193870A (zh) | 一种低功耗、低版图面积的sar adc | |
KR20190071536A (ko) | 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법 | |
US10547321B2 (en) | Method and apparatus for enabling wide input common-mode range in SAR ADCS with no additional active circuitry | |
CN211981852U (zh) | 模数转换器、集成电路以及电子设备 | |
Zahrai et al. | A low-power hybrid ADC architecture for high-speed medium-resolution applications | |
CN115242247A (zh) | 一种模数转换电路及模数转换系统 | |
CN216599580U (zh) | 模数转换器以及量子计算机控制系统 | |
CN112994699B (zh) | 失调校准装置、逐次逼近型模数转换装置及失调校准方法 | |
CN104734718A (zh) | 混合型dac电容阵列结构 | |
CN110266312B (zh) | 一种应用于sar adc的dac开关方法 | |
CN109660259B (zh) | 恒定输出共模电压的逐次逼近型模数转换器及其开关方法 | |
KR101568228B1 (ko) | 전하 공유와 전하 재분배를 기반으로 한 저전력 아날로그 디지털 변환기 및 그 방법 | |
CN109039338B (zh) | 差分电容阵列及其开关切换方法 | |
CN113676183A (zh) | 一种基于两步式的高精度低功耗sar adc | |
CN113055015A (zh) | 一种低驱动电流需求的模数转换器 | |
Osipov et al. | Flying-capacitor bottom-plate sampling scheme for low-power high-resolution SAR ADCs | |
CN113315519B (zh) | 一种逐次比较型模数转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |