KR101975002B1 - 축차근사형 아날로그 디지털 변환 장치 및 방법 - Google Patents

축차근사형 아날로그 디지털 변환 장치 및 방법 Download PDF

Info

Publication number
KR101975002B1
KR101975002B1 KR1020130016539A KR20130016539A KR101975002B1 KR 101975002 B1 KR101975002 B1 KR 101975002B1 KR 1020130016539 A KR1020130016539 A KR 1020130016539A KR 20130016539 A KR20130016539 A KR 20130016539A KR 101975002 B1 KR101975002 B1 KR 101975002B1
Authority
KR
South Korea
Prior art keywords
capacitor
bit
significant bit
switching
analog
Prior art date
Application number
KR1020130016539A
Other languages
English (en)
Other versions
KR20140102965A (ko
Inventor
이민재
송현호
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020130016539A priority Critical patent/KR101975002B1/ko
Publication of KR20140102965A publication Critical patent/KR20140102965A/ko
Application granted granted Critical
Publication of KR101975002B1 publication Critical patent/KR101975002B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 최상위 비트(MSB, Most Significant Bit)를 결정하는 커패시터를 스위칭할 때 기준 전압으로부터 필요한 에너지 소모를 제거하고, 두 개의 기준 전압(Vref, 그라운드 전압)만을 이용하기 때문에 두 기준 전압에 오차가 발생하여도 그 선형성에는 영향을 받지 않으므로 선형성을 향상시킬 수 있는 축차근사형 아날로그 디지털 변환 장치 및 방법에 관한 것이다. 본 발명의 바람직한 실시예에 따른 축차근사형 아날로그 디지털 변환 방법은 커패시터(Capacitor)의 전하 재분배 원리를 이용한 축차근사형 아날로그-디지털 변환(SAR ADC, Successive Approximation Register Analog-Digital Convert) 방법에 있어서, 최상위 비트((MSB, Most Significant Bit)를 결정하는 최상위 커패시터에 두 개의 기준 전압 중 어느 하나를 연결하고, 나머지 비트를 결정하는 커패시터에는 상기 두 개의 기준 전압 중 다른 하나의 기준 전압을 연결하는 (a)단계; 및 상기 최상위 비트를 결정하는 과정에서 상기 최상위 커패시터에 연결된 기준 전압을 상기 나머지 비트를 결정하는 커패시터에 연결된 기준 전압과 동일하도록 스위칭(Switching)하는 (b)단계를 포함할 수 있다.

Description

축차근사형 아날로그 디지털 변환 장치 및 방법{Successive Approximation Register Analog to Digital Converter and Converting Method Thereof}
본 발명은 최상위 비트(MSB, Most Significant Bit)를 결정하는 커패시터를 스위칭할 때 기준 전압으로부터 필요한 에너지 소모를 제거하고, 두 개의 기준 전압만을 이용하여 선형성을 향상시킨 축차근사형 아날로그 디지털 변환 장치 및 방법에 관한 것이다.
아날로그 디지털 변환기(ADC, Analog-Digital Converter)는 아날로그 신호를 디지털 신호로 변환하기 위한 장치이다. ADC는 아날로그 신호를 샘플링(Sampling)하여 그 크기에 대응하는 디지털 코드 또는 디지털 신호로 변환한다.
이와 같은 아날로그 디지털 변환기 중에서, 축차 근사 레지스터 아날로그 디지털 변환기(SAR ADC, Successive Approximation Register Analog-Digital Converter)는 축차 근사 레지스터(SAR)를 구비하여 아날로그 디지털 변환을 수행한다. 구체적으로 SAR ADC는 디지털 코드를 상위 비트로부터 순차적으로 증가 또는 감소시키면서 조합하여 이를 아날로그 신호와 비교함으로써, 아날로그 입력 신호에 근사화되도록 한다.
통상의 SAR ADC는 N 비트(N은 1 이상의 정수)의 DAC(Digital-Analog Converter)와 비교기를 구비하여 구성된다. N 비트 DAC는 N 비트의 디지털 코드를 그에 대응하는 아날로그 전압으로 변환한다. 비교기는 상기 N 비트 DAC로부터 출력되는 아날로그 전압과 변환 대상이 되는 입력 아날로그 신호를 비교한다. 만약 입력된 아날로그 신호가 비교 대상인 DAC로부터의 아날로그 전압보다 크거나 같으면, 비교기 출력은 하이 레벨, 즉 논리 값 1의 신호를 출력한다. 반대로, 입력된 아날로그 신호보다 DAC에서 출력되는 아날로그 전압이 더 크다면 비교기는 로우 레벨, 즉 논리 값 0의 신호를 출력한다.
이에 따라, N 비트 DAC에 입력되는 디지털 코드의 최상위 비트(MSB, Most Significant Bit)를 논리 값 1로 설정하고, 입력된 아날로그 신호와 N 비트 DAC로부터 출력되는 아날로그 전압을 비교하면 N 비트 디지털 코드의 MSB의 값을 판정할 수 있다. 이어서, N 비트 DAC에 입력되는 디지털 코드의 후속 비트를 순차적으로 변경하면서 전술한 비교 과정을 반복하여 아날로그 신호에 대응하는 N 비트의 디지털 코드를 결정할 수 있다.
SAR ADC에서 MSB를 결정하기 위한 커패시터(Differential Capacitor)를 스위칭되는 과정에서 기준 전압으로부터 에너지를 제공 받아야 하기 때문에 에너지 손실이 발생하는 문제점이 존재한다. 이러한 에너지 소모를 감소시키기 위하여 세 개의 기준 전압을 이용하는 등의 연구가 있으나, 그러한 방법들은 스태틱 리니얼리티(Static Linearity)를 감소시키는 문제가 존재한다.
따라서, 스위칭시 소모되는 에너지를 감소시키고, 우수한 선형성을 나타내는 축차근사형 아날로그 디지털 변환 방법이 필요하다.
본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 최상위 비트(MSB, Most Significant Bit)를 결정하는 커패시터를 스위칭할 때 기준 전압으로부터 필요한 에너지 소모를 제거하고, 두 개의 기준 전압(Vref, 그라운드 전압)만을 이용하기 때문에 두 기준 전압에 오차가 발생하여도 그 선형성에는 영향을 받지 않으므로 선형성을 향상시킬 수 있는 축차근사형 아날로그 디지털 변환 장치 및 방법을 제공하는 것을 목적으로 한다.
상기한 문제점을 해결하기 위한 축차근사형 아날로그 디지털 변환 방법은 커패시터(Capacitor)의 전하 재분배 원리를 이용한 축차근사형 아날로그-디지털 변환(SAR ADC, Successive Approximation Register Analog-Digital Convert) 방법에 있어서, 최상위 비트((MSB, Most Significant Bit)를 결정하는 최상위 커패시터에 두 개의 기준 전압 중 어느 하나를 연결하고, 나머지 비트를 결정하는 커패시터에는 상기 두 개의 기준 전압 중 다른 하나의 기준 전압을 연결하는 (a)단계; 상기 최상위 비트를 결정하는 과정에서 상기 최상위 커패시터에 연결된 기준 전압을 상기 나머지 비트를 결정하는 커패시터에 연결된 기준 전압과 동일하도록 스위칭(Switching)하는 (b)단계를 포함할 수 있다.
바람직하게는, 상기 최상위 커패시터는 하나 이상의 커패시터를 포함하는 상측 커패시터 열(Upper Capacitor Array)과 하나 이상의 다른 커패시터를 포함하는 하측 커패시터 열(Lower Capacitor Array) 각각 하나씩 존재하며, 상기 상측 커패시터 열 한쪽에 전압 Vip를 인가하고, 상기 하측 커패시터 열 한쪽에 전압 Vin을 인가하고, 상기 Vip와 상기 Vin의 전압 인가가 끊기면(Open) 비교기(Comparator)를 이용하여 상기 Vip와 상기 Vin의 크기를 비교하여 최상위 비트를 결정하는 (c)단계를 더 포함할 수 있다.
바람직하게는, 상기 (c)단계의 비교 결과가, 상기 Vip가 상기 Vin보다 큰 경우, 상기 상측 커패시터 열 중 상기 최상위 커패시터에 연결된 상기 기준 전압을 상기 상측 커패시터 열 중 상기 최상위 커패시터가 아닌 커패시터에 연결된 상기 다른 하나의 기준 전압과 동일하도록 스위칭하고, 상기 최상위 비트를 1로 결정하는 것을 특징으로 하는 (c1) 단계를 더 포함할 수 있다.
바람직하게는, 상기 (c)단계의 비교 결과가, 상기 Vin가 상기 Vip보다 큰 경우, 상기 하측 커패시터 열 중 상기 최상위 커패시터에 연결된 상기 기준 전압을 상기 하측 커패시터 열 중 상기 최상위 커패시터가 아닌 커패시터에 연결된 상기 다른 하나의 기준 전압과 동일하도록 스위칭하고, 상기 최상위 비트를 0으로 결정하는 것을 특징으로 하는 (c2) 단계를 더 포함할 수 있다.
바람직하게는, 상기 (c)에서 최상위 비트(MSB)를 결정한 후, 상기 상측 커패시터 열과 상기 하측 커패시터 열의 각각의 커패시터에 연결된 전압을 기 설정된 바에 따라서 스위칭부가 스위칭하고, 상기 스위칭부의 스위칭에 의하여 상기 Vip가 변경된 경우 변경된 상기 Vip와 변경되지 않은 상기 Vin을 비교하고, 상기 Vin이 변경된 경우 변경된 상기 Vin과 변경되지 않은 상기 Vip를 비교하여 최하위 비트(LSB, Least Significant Bit)까지 디지털 신호를 결정하는 (d)단계를 포함할 수 있다.
바람직하게는, 상기 (d)단계는, 상기 최상위 비트가 1로 결정된 경우, 상기 스위칭으로 인하여 상기 Vip를 감소되고, 상기 감소된 Vip와 상기 Vin을 비교하여 상기 감소된 Vip가 크면 1, 상기 Vin이 크면 0으로 상기 디지털 신호 중 두 번째 비트(Second Most Significant Bit)를 결정할 수 있다.
바람직하게는, 상기 (d)단계는, 상기 최상위 비트가 0으로 결정된 경우, 상기 스위칭으로 인하여 상기 Vin이 감소되고, 상기 감소된 Vin와 상기 Vip을 비교하여 상기 Vip가 크면 1, 상기 감소된 Vin이 크면 0으로 상기 디지털 신호 중 두 번째 비트(Second Most Significant Bit)를 결정할 수 있다.
바람직하게는, 상기 두 번째 비트(Second Most Significant Bit)가 1로 결정된 경우, 상기 스위칭으로 인하여 상기 Vin을 증가되고, 상기 증가된 Vin과 상기 Vip를 비교하여, 상기 Vip가 크면 1, 상기 증가된 Vin이 크면 0으로 상기 디지털 신호 중 세 번째 비트를 결정할 수 있다.
바람직하게는, 상기 두 번째 비트(Second Most Significant Bit)가 0으로 결정된 경우, 상기 스위칭으로 인하여 상기 Vip을 만큼 증가되고, 상기 증가된 Vip과 상기 Vin를 비교하여, 상기 Vip가 크면 1, 상기 증가된 Vin이 크면 0으로 상기 디지털 신호 중 세 번째 비트를 결정할 수 있다.
바람직하게는, 상기 디지털 신호에서 세 번째 비트부터 상기 최하위 비트(LSB)까지는 이전 비트를 결정하기 위하여 비교된 상기 Vip와 상기 Vin 중 작은 값이 증가되고, 상기 (d)단계는, 상기 증가된 값과 상기 이전 비트를 결정하기 위하여 비교된 상기 Vip와 상기 Vin 중 큰 값을 비교하여 상기 Vip가 크면 1, 상기 Vin이 크면 0으로 비트를 결정할 수 있다.
상기한 문제점을 해결하기 위한 축차근사형 아날로그 디지털 변환 장치는, 커패시터(Capacitor)의 전하 재분배 원리를 이용한 축차근사형 아날로그-디지털 변환(SAR ADC, Successive Approximation Register Analog-Digital Convert) 장치에 있어서, 최상위 비트((MSB, Most Significant Bit)를 결정하는 최상위 커패시터에 두 개의 기준 전압 중 어느 하나를 연결하고, 나머지 비트를 결정하는 커패시터에는 상기 두 개의 기준 전압 중 다른 하나의 기준 전압을 연결하는 스위칭부를 포함하며, 상기 스위칭부는 상기 최상위 비트를 결정하는 과정에서 상기 최상위 커패시터에 연결된 기준 전압을 상기 나머지 비트를 결정하는 커패시터에 연결된 기준 전압과 동일하도록 스위칭(Switching)할 수 있다.
바람직하게는, 상기 최상위 커패시터는 하나 이상의 커패시터를 포함하는 상측 커패시터 열(Upper Capacitor Array)과 하나 이상의 다른 커패시터를 포함하는 하측 커패시터 열(Lower Capacitor Array) 각각 하나씩 존재하며, 상기 상측 커패시터 열 한쪽에 인가되는 전압 Vip와 상기 하측 커패시터 열 한쪽에 인가되는 전압 Vin의 전압 인가가 끊기면(Open) 상기 Vip와 상기 Vin의 크기를 비교하는 비교기; 및 상기 비교기의 비교 결과에 기반하여 최상위 비트(MSB, Most Significant Bit)를 결정하는 비트결정부를 포함하며, 상기 스위칭부는 상기 비교기의 비교 결과에 기반하여 상기 상측 또는 상기 하측 중 어느 한 측의 커패시터 열의 양단 전압이 동일하도록 상기 최상위 커패시터 중 어느 하나를 스위칭(Switching)할 수 있다.
바람직하게는, 상기 비교기의 비교 결과가, 상기 Vip가 상기 Vin보다 큰 경우, 상기 스위칭부는 상기 상측 커패시터 열 중 상기 최상위 커패시터에 연결된 상기 기준 전압을 상기 상측 커패시터 열 중 상기 최상위 커패시터가 아닌 커패시터에 연결된 상기 다른 하나의 기준 전압과 동일하도록 스위칭하고, 상기 비트결정부는 상기 최상위 비트를 1로 결정할 수 있다.
바람직하게는, 상기 비교기의 비교 결과가, 상기 Vin가 상기 Vip보다 큰 경우, 상기 스위칭부는 상기 하측 커패시터 열 중 상기 최상위 커패시터에 연결된 상기 기준 전압을 상기 하측 커패시터 열 중 상기 최상위 커패시터가 아닌 커패시터에 연결된 상기 다른 하나의 기준 전압과 동일하도록 스위칭하고, 상기 비트결정부는 상기 최상위 비트를 0으로 결정하는 것을 특징으로 할 수 있다.
바람직하게는, 상기 비트결정부에서 최상위 비트(MSB)를 결정한 후, 상기 스위칭부는 상기 상측 커패시터 열과 상기 하측 커패시터 열의 각각의 커패시터에 연결된 전압을 기 설정된 바에 따라서 스위칭하고, 상기 스위칭부의 스위칭에 의하여 상기 Vip가 변경된 경우 상기 비교기는 변경된 상기 Vip와 변경되지 않은 상기 Vin을 비교하고, 상기 Vin이 변경된 경우 변경된 상기 Vin과 변경되지 않은 상기 Vip를 비교하여 상기 비트결정부가 비교기의 비교 결과를 이용하여 최하위 비트(LSB, Least Significant Bit)까지 디지털 신호를 결정할 수 있다.
바람직하게는, 상기 최상위 비트가 1로 결정된 경우, 상기 비트결정부는, 상기 스위칭으로 인하여 상기 Vip를 감소되고, 상기 감소된 Vip와 상기 Vin을 비교하여 상기 감소된 Vip가 크면 1, 상기 Vin이 크면 0으로 상기 디지털 신호 중 두 번째 비트(Second Most Significant Bit)를 결정할 수 있다.
바람직하게는, 상기 최상위 비트가 0으로 결정된 경우, 상기 비트결정부는, 상기 스위칭으로 인하여 상기 Vin이 감소되고, 상기 감소된 Vin와 상기 Vip을 비교하여 상기 Vip가 크면 1, 상기 감소된 Vin이 크면 0으로 상기 디지털 신호 중 두 번째 비트(Second Most Significant Bit)를 결정할 수 있다.
바람직하게는, 상기 비트결정부에서 상기 두 번째 비트(Second Most Significant Bit)가 1로 결정된 경우, 상기 비교기는 상기 스위칭부의 스위칭으로 인하여 상기 Vin을 증가되고, 상기 증가된 Vin과 상기 Vip를 비교하고, 상기 비트결정부는 상기 Vip가 크면 1, 상기 증가된 Vin이 크면 0으로 상기 디지털 신호 중 세 번째 비트를 결정할 수 있다.
바람직하게는, 상기 두 번째 비트(Second Most Significant Bit)가 0으로 결정된 경우, 상기 비교기는 상기 스위칭부의 스위칭으로 인하여 상기 Vip을 만큼 증가되고, 상기 증가된 Vip과 상기 Vin를 비교하고, 상기 비트결정부는 상기 Vip가 크면 1, 상기 증가된 Vin이 크면 0으로 상기 디지털 신호 중 세 번째 비트를 결정할 수 있다.
바람직하게는, 상기 디지털 신호에서 세 번째 비트부터 상기 최하위 비트(LSB)까지는 이전 비트를 결정하기 위하여 비교된 상기 Vip와 상기 Vin 중 작은 값이 증가되고, 상기 비교기는 상기 증가된 값과 상기 이전 비트를 결정하기 위하여 비교된 상기 Vip와 상기 Vin 중 큰 값을 비교하고, 상기 비트결정부는 상기 Vip가 크면 1, 상기 Vin이 크면 0으로 비트를 결정할 수 있다.
본 발명은 최상위 비트(MSB, Most Significant Bit)를 결정하기 위하여 스위칭 하는 과정에서 기준 전압으로부터 에너지를 제공받지 않으므로 에너지 소모를 제거할 수 있다. 따라서, 본 발명은 축차 근사형 아날로그 디지털 변환(SAR ADC, Successive Approximation Register Analog-Digital Convert)시 발생되는 에너지 소모를 크게 감소시킬 수 있다.
또한, 본 발명은 두 개의 기준 전압(Vref, 그라운드 전압)만을 이용하여 선형성(Linearity)을 증대시킬 수 있다.
도1a 및 도 1b는 본 발명의 바람직한 실시예에 따른 축차근사형 아날로그 디지털 변환 장치가 에너지 소모 없이 최상위 비트(MSB, Most Significant Bit)를 결정하는데 이용되는 원리를 설명하기 위한 도면이다.
도 2는 본 발명의 바람직한 실시예에 따른 축차근사형 아날로그 디지털 변환 장치에 관한 블록도이다.
도 3 내지 도 4는 본 발명의 바람직한 실시예에 따른 축차근사형 아날로그 디지털 변환 장치를 3-Bit 변환에 적용한 일 예를 설명하기 위한 도면이다.
도 5a는 본 발명의 바람직한 실시예에 따른 축차근사형 아날로그 디지털 변환 장치가 전압을 낮추는 방식으로 이용될 일 예를 나타낸 도면이다.
도 5b는 본 발명의 바람직한 실시예에 따른 축차근사형 아날로그 디지털 변환 장치가 전압을 높이는 방식으로 이용될 일 예를 나타낸 도면이다.
도 6은 본 발명의 바람직한 실시예에 따른 축차근사형 아날로그 디지털 변환 방법에 관한 흐름도이다.
이하에서는 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이하의 설명 및 첨부된 도면들에서 실질적으로 동일한 구성요소들은 각각 동일한 부호들로 나타냄으로써 중복 설명을 생략하기로 한다. 또한 본 발명을 설명함에 있어 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략하기로 한다.
어떤 구성요소가 다른 구성요소에 “연결되어”있다거나 “접속되어”있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 “직접 연결되어”있다거나 “직접 접속되어”있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함될 수 있다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다
본 발명은 SAR ADC(SAR ADC, Successive Approximation Register Analog to Digital Converter)에서 최상위 비트(MSB, Most Significant Bit)를 결정하기 위한 스위칭(Switching)시 발생되는 기준 전압에 의한 에너지 소모를 0에 가깝게(이론적으로 0) 할 수 있다. 즉, 최상위 비트를 결정하기 위한 커패시터에 인가되는 기준 전압의 스위칭시 기준 전압에서 공급되는 에너지가 없기 때문에, 에너지 소모를 0에 가깝게 할 수 있다.
따라서, 본 발명은 기존 축차 근사형 아날로그 디지털 변환 방법에서 에너지 소모가 가장 큰 최상위 비트를 결정하기 위한 스위칭시 발생되는 에너지 소모를 0에 가깝게 함으로써, 최상위 비트부터 최하위 비트(LSB, Least Significant Bit)까지 결정하기 위한 스위칭으로 발생되는 에너지 소모를 감소시킬 수 있다.
또한, 본 발명은 최대 두 개의 기준 전압(Vref, 그라운드 전압)만이 커패시터에 인가되는바, 우수한 선형성을 가질 수 있다.
기준 전압은 Vref, 그라운드 전압으로 두 가지가 되며, 반드시 그라운드 전압일 필요성은 없으나, 그라운드 전압일 때 발명이 가장 용이하게 설명가능 한바, 기준 전압은 특정 전압의 Vref와 그라운드(Ground) 전압 두 가지인 것으로 설명한다. 또한, 본 발명에서 스위칭이란 각 커패시터에 연결된 기준 전압이 Vref일지 그라운드 전압일지를 결정하는 것이다.
본 발명에서는 스위칭으로 연결된 기준 전압의 변경에 의하여 에너지 공급이 발생하면 에너지가 소모된다는 것으로 본다. 즉, 본 발명에서 MBS를 결정하는 커패시터에 인가되는 기준 전압을 스위칭함으로써 발생되는 에너지 소모를 감소시킨다는 것은, 스위칭으로 연결된 기준 전압의 변경에 의하여 에너지 공급이 적게 발생하거나 발생하지 않는 것을 에너지 소모를 감소시킨다는 것으로 본다.
도1a 및 도 1b는 본 발명의 바람직한 실시예에 따른 축차근사형 아날로그 디지털 변환 장치가 에너지 소모 없이 최상위 비트(MSB, Most Significant Bit)를 결정하는데 이용되는 원리를 설명하기 위한 도면이다.
도 1a을 참조하여, 구체적으로 본 발명에 따른 축차근사형 아날로그 디지털 변환 장치가 에너지 소모 없이 최상위 비트(MSB, Most Significant Bit)를 결정하는데 이용되는 원리를 설명하면, 도 1a에서 커패시터 Ca과 Cb는 직렬로 연결되어 있고, 직렬로 연결된 커패시터 양단의 한 측에는 0이 아닌 V0전압이 다른 한 측에는 그라운드에 연결되어 있다. 이때, 직렬로 연결된 커패시터 Ca과 Cb는 양단의 전압차로 인하여 에너지가 축적될 것이다.
커패시터 Ca과 Cb에 에너지가 축적된 후 V0에 연결된 스위치를 그라운드에 연결되도록 스위칭하면, 커패시터 Ca과 Cb 양단의 전압은 모두 그라운드로 동일하다. 즉, 양단의 전위차가 0이 된다. 이러한 경우, 스위칭된 전압이 커패시터에 공급하는 에너지가 없으며, 다만, 커패시터 Ca와 Cb에 축전된 전하가 리밸런싱(Rebalancing)될 뿐이다. 즉, 커패시터 양단의 전압이 동일하도록 스위칭하는 경우, 스위칭시 기준 전압의 변경에 의하여 기준 전압에서 공급되는 에너지 소모가 발생하지 않는다.
도 1a에서 설명한 바와 마찬가지로 도 1b도 한 측에는 전압이 V0로 연결되어 있고, 다른 한 측에는 그라운드가 연결되어 있는데, 그라운드에 연결된 스위치를 V0 전압으로 연결하면, 커패시터 양단의 전위차가 발생하지 않는다. 이러한 경우, 그라운드에서 V0전압으로 연결하기 위하여 스위칭(Switching)하여도 스위칭되어 연결된 전압에서 공급하는 에너지가 존재하지 않아 에너지 소모가 0이 된다. 만약, 도 1b에서 그라운드에서 스위칭되어 V0로 연결되는 것이 아니라 V0와 다른 전위의 V1으로 연결되는 경우, 커패시터 양단의 전위차가 발생함으로 인하여 스위칭되어 연결된 V1 전압에서 에너지 공급이 발생하고, 이로 인하여 에너지 소모가 존재한다.
본 발명은 도 1a와 도 1b에서 설명한 원리를 이용하여 SAR ADC에서 최상위 비트(MSB)를 결정하기 위한 스위칭 동작으로 변경되어 인가된 기준 전압에 의하여 공급되는 에너지가 없는바 에너지 소모가 발생하지 않는다.
도 2는 본 발명의 바람직한 실시예에 따른 축차근사형 아날로그 디지털 변환 장치에 관한 블록도이다.
도 2를 참조하면, 본 발명의 바람직한 실시예에 따른 축차근사형 아날로그 디지털 변환 장치(100)는 Vip 입력부(210), Vin 입력부(220), 상측 커패시터 열(230), 스위칭부(250), 비교기(260), 비트결정부(270)를 포함하며 10진수변환부(280)를 더 포함할 수 있다.
Vip 입력부(210)는 상측 커패시터 열(Upper Capacitor Array)(230)에 전압 Vip를 인가한 후 오픈(Open)된다.
Vin 입력부(220)는 하측 커패시터 열(Lower Capacitor Array)(240)에 전압 Vin을 인가한 후 오픈(Open)된다.
상측 커패시터 열(230)은 하나 이상의 커패시터로 구성되며, 커패시터의 수는 비트(Bit) 수에 따라서 상이할 수 있다. 상측 커패시터 열(230)을 구성하고 있는 커패시터 중 가장 큰 용량의 커패시터가 최상위 비트를 결정하는 커패시터이며, 이를 최상위 커패시터라 한다.
하측 커패시터 열(240)도 하나 이상의 커패시터로 구성되며, 커패시터의 수는 비트(Bit) 수에 따라서 상이할 수 있다. 하측 커패시터 열(240)을 구성하고 있는 커패시터 중 가장 큰 용량의 커패시터가 최상위 비트를 결정하는 커패시터이며, 이를 마찬가지로 최상위 커패시터라 한다.
스위칭부(250)는 상측 커패시터 열(230) 및 하측 커패시터 열(240)에 연결되는 전압을 스위칭한다.
즉, 스위칭부(250)는 조건에 따라서 상측 커패시터 열(230) 및 하측 커패시터 열(240)을 구성하는 각각의 커패시터에 기준 전압 중 어느 하나인 그라운드 전압 또는 Vref가 연결되도록 스위칭할 수 있다.
일반적으로 Vip와 Vin의 차, 즉 Vip-Vin이 아날로그 입력값이 되며, Vin은 Vref에서 Vip를 뺀 값, 즉 Vin=Vref-Vip로 설정하는 것이 아날로그를 디지털 신호로 변경하는데 오차가 감소될 수 있으나, 반드시 이러한 방식으로 설정될 필요는 없다.
비교기(260)는 전압 Vip와 전압 Vin의 크기를 비교한다.
전압 Vip와 전압 Vin은 최초에는 Vip 입력부(210)와 Vin 입력부(220)에서 입력된 전압일 수 있으나, 본 발명이 최상위 비트(MSB)부터 최하위 비트(LSB, Least Significant Bit)까지 비트 신호를 결정하는 과정에서 기 설정된 조건에 따라서 변경될 수 있다.
비트결정부(270)는 비교기(260)에서 비교된 전압 Vip와 전압 Vin의 크기에 따라서 비트 신호를 결정한다.
구체적으로 비트결정부(270)는, 전압 Vip가 전압 Vin보다 큰 경우 비트 신호를 1로 결정하고, Vip가 전압 Vin보다 작은 경우 비트 신호를 0으로 결정할 수 있다.
스위칭부(250)가 조건에 따라서 각각의 커패시터에 그라운드 전압 또는 Vref를 연결하는 구체적인 내용과, 전압 Vip와 전압 Vin을 기 설정된 조건에 따라서 변경되는 구체적인 내용에 관하여 도 3과 도 4를 참조하여 예를 들어 설명한다.
도 3 내지 도 4는 본 발명의 바람직한 실시예에 따른 축차근사형 아날로그 디지털 변환 장치(100)를 3-Bit 변환에 적용한 일 예를 설명하기 위한 도면이다.
즉, 도 3과 도 4는 아날로그 신호를 3비트의 디지털 신호로 변환할 때, 본 발명의 바람직한 실시예에 따른 축차근사형 아날로그 디지털 변환 장치(100)를 이용하여 최상위 비트(MSB)부터 최하위 비트(LSB)까지 비트 신호가 결정되는 경우들을 나타낸다.
도 3과 도 4를 참조하면, 상측 커패시터 열(230)은 세 개의 커패시터로 구성되어 있으며, 하측 커패시터 열(240) 또한 세 개의 커패시터로 구성되어 있다.
상측 커패시터 열(230)을 구성하는 커패시터 중 가장 큰 용량인 2C 용량을 가진 커패시터를 C1, 중간의 커패시터를 C2, 가장 오른쪽에 위치한 커패시터를 C3라 한다.
또한, 하측 커패시터 열(240)을 구성하는 커패시터 중 가장 큰 용량인 2C 용량을 가진 커패시터를 C4, 중간의 커패시터를 C5, 가장 오른쪽에 위치한 커패시터를 C6라 한다.
가장 큰 용량을 가진 C1과 C4 커패시터가 최상위 비트(MSB)를 결정하는 최상위 커패시터이다.
도 3의 좌측 도면(①)을 참조하면, Vip 입력부(210)는 상측 커패시터 열(230)에 전압 Vip를 인가하고 있으며, Vin 입력부(220)는 하측 커패시터 열(240)에 전압 Vin을 인가하고 있다.
또한, 스위칭부(250)는 최상위 커패시터 C1과 C4에 Vref 전압이 인가되도록 연결하고 있으며, 다른 커패시터 C2, C3, C5, C6에는 그라운드를 연결한다.
이해를 돕기 위하여 Vref, Vin, Vip의 구체적인 예를 들어 설명하면, Vref를 1V라 설정하고, Vip가 0.8V라 설정하면, Vin은 Vref에서 Vip를 뺀 값인 0.2V가 된다.
그 다음으로, 도 3의 가운데 도면(②)을 참조하면, Vip 입력부(210)와 상측 커패시터 열(230)의 연결이 오픈되고, Vin 입력부(220)와 하측 커패시터 열(240)의 연결이 오픈된다.
연결이 오픈되면, 비교기(260)는 Vip와 Vin을 비교한다. 비교기(260)가 비교한 결과, Vip가 크면 스위칭부(250)는 ③으로 표시된 도면처럼 C1에 Vref 대신 그라운드를 연결한다. 반면에 비교기(260)가 비교한 결과 Vin이 크면 스위칭부(250)는 ④로 표시된 도면처럼 C4에 Vref 대신 그라운드를 연결한다.
도 3의 ③의 경우를 도 1a와 연관 지어 살펴보면, 도 3의 ②에서 상측 커패시터 C1이 도 1a의 커패시터 Ca가 되고, 도 3의 ②에서 상측 커패시터 C2과 C3의 병렬 연결이 도 1a의 커패시터 Cb가 된다. 도 3의 ②에서 C1에 연결된 Vref가 도 1a의 V0가 되고, 도 3의 ②에서 상측 커패시터 C2과 C3의 병렬 연결된 것으로 고려했을 때, 병렬 연결된 커패시터 한 측에 연결된 그라운드 전압이 도 1a의 그라운드 전압이 된다. 도 3의 ②에서 스위칭부(250)가 C1에 연결된 Vref를 그라운드 전압으로 연결하면, 도 1a에서 V0가 그라운드 전압으로 연결되어 커패시터 양단의 전위차가 발생하지 않는 것과 동일한 형태가 된다.
즉, 최상위 비트를 결정하기 위한 커패시터에 인가되는 전압을 스위칭부가 스위칭하여 인가되는 기준 전압이 변경되어도 커패시터 양단의 전위가차 0이므로 변경된 기준 전압이 공급하는 에너지는 존재하지 않는다. 따라서, 스위칭으로 인하여 소모되는 에너지 없이 최상위 비트를 결정할 수 있어 에너지 소모를 감소시킬 수 있다.
도 3의 ④의 경우도 도 3의 ③의 경우와 동일한 이유로 스위칭으로 인하여 변경된 기준 전압에 의하여 소모되는 에너지가 존재하지 않으면서 최상위 비트(MSB)를 결정할 수 있다.
비교기(260)의 판단이 Vip가 Vin보다 큰 경우, 즉, 도 3의 ②에서 ③으로 가는 경우에는 비트결정부(270)는 최상위 비트(MSB)를 1로 결정한다. 반대로 비교기(260)의 판단의 Vip가 Vin보다 작은 경우, 즉, 도 3의 ②에서 ④로 가는 경우에는 비트결정부(270)는 최상위 비트(MSB)를 0으로 결정한다.
예로 든 경우에서는, Vip가 0.8V이고 Vin이 0.2V이므로, Vip가 Vin보다 더 크므로, 스위칭부(250)는 ③으로 표시된 도면처럼 C1에 기준 전압을 Vref 대신 그라운드를 연결할 수 있다. 또한, 비트결정부(270)는 최상위 비트(MSB)를 1로 결정할 수 있다.
도 3의 ②에서 ③이 된 경우, 즉, 상측 커패시터 열(230) 중 C1의 한 측이 그라운드로 연결되면 Vip는 {(2ⅹC)/(Ctotal)}ⅹVref 만큼 감소하게 된다.
Ctotal은 C1, C2, C3를 병렬 연결한 것이므로 2C+C+C 즉 4C가 된다. 따라서 Vip는 (1/2)ⅹVref 만큼 감소한다.
반대로, 도 3의 ②에 ④가 된 경우, 즉, 하측 커패시터 열(240) 중 C4의 한 측에 그라운드로 연결되면, Vin이 {(2ⅹC)/(Ctotal)}ⅹVref 만큼 감소하게 된다. 즉, Vin이 (1/2)ⅹVref 만큼 감소한다.
예로 든 경우에서는, 상측 커패시터 열(230) 중 C1의 한 측이 그라운드로 연결된 경우로 Vip가 (1/2)ⅹVref 만큼 감소하며, Vref가 1V이므로 Vip는 0.8V에서 0.5V가 감소된 0.3V가 된다.
도 3의 ③에서 비교기(260)가 (1/2)ⅹVref 만큼 감소된 Vip와 Vin을 비교한 결과, Vip가 Vin보다 더 큰 경우에는 ⑤의 경우가 되도록 스위칭부(250)가 각 커패시터에 연결되는 전압을 제어한다. 즉, 스위칭부(250)는 C5에 Vref가 연결되도록 스위칭한다.
반면에, 도 3의 ③에서 비교기(260)가 (1/2)ⅹVref 만큼 감소된 Vip와 Vin을 비교한 결과, Vin이 Vip보다 더 큰 경우에는 ⑥의 경우가 되도록 스위칭부(250)가 각 커패시터에 연결되는 전압을 제어한다. 즉, 스위칭부(250)는 C2에 Vref가 연결되도록 스위칭한다.
예로 든 경우에서는, 감소된 Vip는 0.3V이고 Vin은 0.2V이므로 Vip가 Vin보다 더 크다. 따라서, 스위칭부(250)는 C5에 Vref가 연결되도록 스위칭하여 ⑤의 경우가 되도록 한다.
⑤와 ⑥은 두 번째 비트(Second MSB)를 결정하기 위한 단계이다. ⑤의 경우에서 C5에 Vref가 연결되면 Vin은 {C/(Ctotal)}ⅹVref 만큼 증가한다. 즉, ⑤의 경우 Vin은 (1/4)ⅹVref 만큼 증가한다. ⑥의 경우, C2에 Vref가 연결되면 Vip가 (1/4)ⅹVref 만큼 증가한다.
도 4의 ⑤에서는 스위칭부(250)가 C5에 기준 전압을 그라운드에서 Vref 전압으로 변경하는 과정에서 변경된 기준 전압에 의하여 공급되는 에너지가 발생하여 (1/4)ⅹCⅹVref2 만큼의 에너지 소모가 발생할 수 있으며, 도 4의 ⑥에서는 C2에 기준 전압을 그라운드에서 Vref 전압으로 변경하는 과정에서 변경된 기준 전압에 의하여 공급되는 에너지가 발생하여 (3/4)ⅹCⅹVref2 만큼의 에너지 소모가 발생할 수 있다.
도 4의 ⑦과 ⑧도 도 4의 ⑤와 ⑥과 동일하게 설명 가능하다.
비트결정부(270)가 두 번째 비트를 결정한 후, ⑤의 경우에서는 비교기(260)가 증가된 Vin과 Vip를 비교한다. 비교기(260)의 비교 결과 증가된 Vin이 Vip보다 큰 경우 비트결정부(270)는 세 번째 비트를 0으로 결정하고, Vip가 Vin보다 큰 경우에는 세 번째 비트를 1로 결정한다.
비트결정부(270)가 두 번째 비트를 결정한 후, ⑥ 의 경우에서는 비교기(260)가 증가된 Vip과 Vin를 비교한다. 비교기(260)의 비교 결과 Vin이 증가된 Vip보다 큰 경우 비트결정부(270)는 세 번째 비트를 0으로 결정하고, Vip가 Vin보다 큰 경우에는 세 번째 비트를 1로 결정한다.
즉, 본 발명은 기존의 SAR ADC가 아날로그 신호를 디지털 신호로 변경하는 방법을 이용하며, 다만, 최상위 비트(MSB)를 결정하는 과정에서 에너지의 소모를 제거 되도록 스위칭하는 방법을 이용하고, 기준 전압으로 Vref와 그라운드 전압 두 개만 이용하는 것이 특징이다.
구체적으로, 본 발명의 바람직한 실시예에 따른 축차근사형 아날로그 디지털 변환 장치(100)는 최상위 비트를 결정하는 단계에서 최상위 커패시터(C1 또는 C4)에 연결되는 전압을 제어하기 위하여 스위칭 할 때, 도 1a와 도1b에서 설명한 원리를 이용하여 스위칭하여 에너지 소모를 최소화 한다. 최초의 스위칭 시 Vip 와 Vin 중 보다 큰 값이 (1/2)ⅹVref 만큼 감소할 수 있다. 그 다음 비트인 두 번째 비트는 감소된 값과 변화하지 않은 값을 이용하여 판단할 수 있다. 감소된 값이 Vip이면 변화하지 않은 값은 Vin이 될 것이고, 감소된 값이 Vin이면 변화하지 않은 값은 Vip가 될 것이다.
세 번째 비트부터 최하위 비트(LSB)까지 구하는 과정에서는 스위칭에 의하여 Vip와 Vin 중 더 작은 값을 {(1/2)n-1}ⅹVref 만큼 증가 시키고 증가된 값과 변화하지 않은 값을 비교하여 비트 신호를 결정한다. 증가된 값이 Vip이면 변화하지 않은 값은 Vin이고, 증가된 값이 Vin이면 변화하지 않은 값은 Vip가 될 것이다.
다만, 상측 또는 하측 커패시터 열(240)을 구성하는 커패시터의 용량은 시스템이나 아날로그 디지털 변환기에 따라서 변경될 수 있으며, 이러한 경우, C/Ctotal이 변경될 수 있다. 또한, 기준 전압으로 특정 전압인 Vref와 그라운드 전압을 반드시 사용해야 하는 것은 아니며, 그라운드 전압 외다 Vref와 다른 특정 전압을 사용할 수도 있다. 즉, 최초의 스위칭 시 Vip 와 Vin 중 보다 큰 값이 감소하나, 반드시 (1/2)ⅹVref 만큼 감소하지는 않을 수 있으며, 마찬가지로 스위칭에 의하여 Vip와 Vin 중 더 작은 값이 증가될 때, 반드시 {(1/2)n-1}ⅹVref 만큼 되지는 않을 수 있다.
표 1은 본 발명의 바람직한 실시예에 따른 축차근사형 아날로그 디지털 변환 장치(100)를 이용하여 5비트 아날로그 디지털 변환의 일 예를 나타낸 것이다.
Figure 112013013920665-pat00001
표 1에서 Vref, Vip, Vin은 앞선 예와 동일하게 설정한다. 즉, Vref는 1V, Vip는 0.8V, Vin은 0.2V이다. 즉, 아날로그 입력값은 Vip-Vin인 600mV가 된다.
표 1의 Phase 1에서 최상위 비트(MSB)가 결정한다. Phase 1에서 Vip은 0.8V이고, Vin은 0.2V이므로, Vip가 Vin보다 더 크다. 따라서, 비트결정부(270)는 최상위 비트(MSB)를 1로 결정할 수 있다.
Phase 2에서 두 번째 비트를 결정할 수 있다. Phase 1에서 Vip가 Vin보다 더 크므로, 비교기(260)는 스위칭부(250)의 스위칭에 의하여 Vip가 (1/2)ⅹVref 만큼 감소된 값 0.3V와 Vin(0.2V)를 비교한다. 비교기(260)의 비교결과 Vip가 Vin보다 더 크므로 비트결정부(270)는 두 번째 비트를 1로 결정할 수 있다.
Phase 3에서는 세 번째 비트를 결정할 수 있다. Phase 2의 결과에 따라서, 스위칭부(250)는 스위칭을 수행하고, 스위칭부(250)의 스위칭에 의하여 Vin이 (1/4)ⅹVref 만큼 증가한다. 비교기(260)는 Vip(0.3V)와 (1/4)ⅹVref 만큼 증가된 Vin(0.45V)를 비교한다. 비교기(260)의 비교결과 Vin이 Vip보다 더 크므로 비트결정부(270)는 세 번째 비트를 0으로 결정할 수 있다.
Phase 4에서는 네 번째 비트를 결정할 수 있다. Phase 3의 결과에 따라서, 스위칭부(250)는 스위칭을 수행하고, 스위칭부(250)의 스위칭에 의하여 Vip가 (1/8)ⅹVref 만큼 증가한다. 비교기(260)는 증가된 Vip(0.425V)와 Vin(0.45V)를 비교한다. 비교기(260)의 비교결과 Vin가 Vip보다 더 크므로 비트결정부(270)는 네 번째 비트를 0으로 결정할 수 있다.
Phase 5에서는 최하위 비트(LSB)인 다섯 번째 비트를 결정할 수 있다. Phase 4의 결과에 따라서, 스위칭부(250)는 스위칭을 수행하고, 스위칭부(250)의 스위칭에 의하여 Vip가 (1/16)ⅹVref 만큼 증가한다. 비교기(260)는 증가된 Vip(0.4875V)와 Vin(0.45V)를 비교한다. 비교기(260)의 비교결과 Vip가 Vin보다 더 크므로 비트결정부(270)는 최하위 비트를 1으로 결정할 수 있다.
비트결정부(270)가 결정한 아날로그 신호를 디지털 신호로 바꾼 출력은 [1 1 0 0 1]이 된다.
10진수변환부(280)는 비트결정부(270)에서 출력된 디지털 신호를 10진수로 변환할 수 있다.
구체적으로 비트결정부(270)에서 결정된 출력 [1 1 0 0 1]에서 10진수로 변환을 위하여 0을 -1로 바꾼다. 바꾼 출력값은 [1 1 -1 -1 1]이 된다. 바꾼 출력값을 이용하여 10진수변환부(280)는 비트결정부(270)에서 출력된 디지털 신호에 해당하는 아날로그 값을 산출할 수 있다. 이진법을 이용하여 10진수변환부(280)는 Vrefⅹ(24+23-22-21+20)/25가 된다. 즉, 10진수변환부(280)에서 변환한 값은 593.8mV가 된다. 이는 최초 아날로그 입력값인 600mV와 유사하며, Bit가 크면 클수록 더욱 근접한 값을 얻을 수 있다.
표 2는 본 발명의 소모 에너지 감소 효과를 나타낸다.
Figure 112013013920665-pat00002
Conventional[1], Saving energy[2], Monotonic[3]은 모두 기존에 공지된 SAR ADC의 방법들이다. Proposed가 본 발명을 나타낸다.
표 2를 참조하면, 커패시터에 인가되는 기준 전압을 변경하는 스위칭시 변경된 기준 전압에 의하여 공급되는 에너지를 의미하는 평균 스위칭 에너지(Avg, switching Energy)가 본 발명이 가장 낮으며, 따라서 소모 에너지 감소(Energy Saving)도 가장 좋은 것을 알 수 있다. Common mode convergence는 Vip와 Vin이 수렴되는 값이 무엇인지를 나타내는 것이다. 본 발명은 Vip와 Vin은 Vref/2에 수렴되며, 표 1을 참조하면, Vref/2는 0.5V이고, Vip와 Vin이 0.5V에 수렴되어 가는 것을 볼 수 있다.
본 발명의 바람직한 실시예에 따른 축차근사형 아날로그 디지털 변환 장치(100)는 예를 들어 설명한 것과 같이 전압을 낮추는 방식으로 이용될 수 있고, 전압을 높이는 방식으로 이용될 수도 있다.
즉, 도 2와 함께 예를 든 방식에서는 MSB를 결정하는 커패시터 C1에 Vref를 연결하고, 나머지 커패시터 C2, C3에는 그라운드를 연결한 초기 상태에서 ③과 같이 스위칭부(250)가 스위칭 할 때, C1에 연결되는 기준 전압을 Vref를 그라운드로 연결한다. 즉, C1, C2, C3에 각각 Vref, 그라운드, 그라운드가 연결되어 있다가 스위칭에 의하여 그라운드, 그라운드, 그라운드로 연결되어 전압이 낮아지는 방식이다.
반면에, 전압을 높이는 방식은 도 2에서 MSB를 결정하는 커패시터 C1에 그라운드를 연결하고, 나머지 커패시터 C2, C3에는 Vref를 연결한 초기상태에서 ③과 같이 스위칭부(250)가 스위칭 할 때, C1에 연결되는 기준 전압을 그라운드에서 Vref로 연결한다. 즉, 본 발명에 따른 바람직한 실시예에 따른 축차근사형 아날로그 디지털 변환 장치(100)는 C1, C2, C3에 각각 그라운드, Vref, Vref로 연결되어 있다가 스위칭에 의하여 Vref, Vref, Vref로 연결되어 전압이 높아지는 방식으로 이용될 수도 있다. 도 2와 함께 예로든 커패시터 C1, C2, C3는 아날로그 디지털 변환 비트 수에 따라서 더 적거나 많아 질 수 있다.
도 5a는 본 발명의 바람직한 실시예에 따른 축차근사형 아날로그 디지털 변환 장치가 전압을 낮추는 방식으로 이용될 일 예를 나타낸 도면이고, 도 5b는 본 발명의 바람직한 실시예에 따른 축차근사형 아날로그 디지털 변환 장치가 전압을 높이는 방식으로 이용될 일 예를 나타낸 도면이다.
도 5a와 5b 모두 아날로그 신호를 디지털 신호로 변환하는 과정에서 Vip와 Vin이Vref/2로 수렴되는 것을 볼 수 있다.
도 6은 본 발명의 바람직한 실시예에 따른 축차근사형 아날로그 디지털 변환 방법에 관한 흐름도이다.
도 6을 참조하여 본 발명의 바람직한 실시예에 따른 축차근사형 아날로그 디지털 변환 방법을 설명하면, Vip 입력부(210)가 상측 커패시터 열(Upper Capacitor Array)(230)에 전압 Vip를 인가하고, Vin 입력부(220)가 하측 커패시터 열(Lower Capacitor Array)(240)에 전압 Vin을 인가한다(S610 단계).
스위칭부(250)는 최상위 커패시터(C1 및 C4)에 Vref를 연결하고, 다른 커패시터에는 그라운드(Ground)를 연결한다(S620 단계).
Vip 입력부(210)와 Vin 입력부(220)가 상측 커패시터 열(230) 및 하측 커패시터 열(240)에 인가하는 전압이 중단(Open)되면, 비교기(260)는 Vip와 Vin을 비교한다(S630 단계).
비교기(260)의 결과에 따라서 스위칭부(250)는 상측 커패시터 열(230) 중 최상위 커패시터(C1) 하측 커패시터 열(240) 중 최상위 커패시터(C4) 중 어느 하나를 그라운드에 연결되도록 스위칭한다(S640 단계). S620 내지 S640 단계를 통하여 최상위 비트(MSB)를 결정하는 커패시터에 연결된 기준 전압을 변경하는 과정에서 기준 전압에서 공급되는 에너지를 제거하여 에너지의 소모를 감소시킬 수 있다.
스위칭부(250)의 스위칭에 따라서 Vip 또는 Vin 중 적어도 어느 하나에 변화가 발생할 수 있으며, 비교기(260)는 Vip가 변화가 발생한 경우 변화가 발생한 Vip와 변화가 없는 Vin을 비교하고, Vin이 변화가 발생한 경우에는 변화가 발생한 Vin과 변화가 없는 Vip를 비교한다(S650 단계). 변화가 없는 Vin 또는 Vip는 가장 최근 값을 의미한다.
비트결정부(270)가 비교기(260)에서 비교된 결과를 이용하여 디지털 비트 신호를 결정한다(S660 단계).
10진수변환부(280)는 비트결정부(270)에서 결정된 디지털 신호를 이용하여 입력된 아날로그 값으로 변환할 수 있다.
본 발명의 바람직한 실시예에 따른 축차근사형 아날로그 디지털 변환 장치(100) 및 방법은 최상위 비트(MSB, Most Significant Bit)를 결정하기 위하여 스위칭하는 과정에서 발생하는 에너지 소모를 0에 가깝게 만들 수 있다. 따라서, 본 발명의 바람직한 실시예에 따른 축차근사형 아날로그 디지털 변환 장치(100) 및 방법은 축차 근사형 아날로그 디지털 변환(SAR ADC, Successive Approximation Register Analog-Digital Convert)시 발생되는 에너지 소모를 크게 감소시킬 수 있다.
또한, 본 발명의 바람직한 실시예에 따른 축차근사형 아날로그 디지털 변환 장치(100) 및 방법은 두 개의 기준 전압(Vref, 그라운드 전압)만을 이용하기 때문에 두 기준 전압에 오차가 발생하여도 그 선형성에는 영향을 받지 않으므로 선형성을 향상시킬 수 있다.
본 발명의 바람직한 실시예에 따른 축차근사형 아날로그 디지털 변환 장치(100)의 블록도는 발명의 원리를 구체화하는 예시적인 개념적 관점을 나타내는 것으로 이해되어야 한다. 이와 유사하게, 모든 흐름도는 컴퓨터가 판독 가능한 매체에 실질적으로 나타낼 수 있고 컴퓨터 또는 프로세서가 명백히 도시되었는지 여부를 불문하고 컴퓨터 또는 프로세서에 의해 수행되는 다양한 프로세스를 나타내는 것으로 이해되어야 한다.
프로세서 또는 이와 유사한 개념으로 표시된 기능 블록을 포함하는 도면에 도시된 다양한 소자의 기능은 전용 하드웨어뿐만 아니라 적절한 소프트웨어와 관련하여 소프트웨어를 실행할 능력을 가진 하드웨어의 사용으로 제공될 수 있다. 프로세서에 의해 제공될 때, 상기 기능은 단일 전용 프로세서, 단일 공유 프로세서 또는 복수의 개별적 프로세서에 의해 제공될 수 있고, 이들 중 일부는 공유될 수 있다.
또한 프로세서, 제어 또는 이와 유사한 개념으로 제시되는 용어의 명확한 사용은 소프트웨어를 실행할 능력을 가진 하드웨어를 배타적으로 인용하여 해석되어서는 아니되고, 제한 없이 디지털 신호 프로세서(DSP) 하드웨어, 소프트웨어를 저장하기 위한 롬(ROM), 램(RAM) 및 비 휘발성 메모리를 암시적으로 포함하는 것으로 이해되어야 한다. 주지관용의 다른 하드웨어도 포함될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 커패시터(Capacitor)의 전하 재분배 원리를 이용한 축차근사형 아날로그-디지털 변환(SAR ADC, Successive Approximation Register Analog-Digital Convert) 방법에 있어서,
    최상위 비트((MSB, Most Significant Bit)를 결정하는 최상위 커패시터에 두 개의 기준 전압 중 어느 하나를 연결하고, 나머지 비트를 결정하는 커패시터에는 상기 두 개의 기준 전압 중 다른 하나의 기준 전압을 연결하는 (a)단계; 및
    상기 최상위 비트를 결정하는 과정에서 상기 최상위 커패시터에 연결된 기준 전압을 상기 나머지 비트를 결정하는 커패시터에 연결된 기준 전압과 동일하도록 스위칭(Switching)하는 (b)단계를 포함하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 방법.
  2. 제 1 항에 있어서,
    상기 최상위 커패시터는 하나 이상의 커패시터를 포함하는 상측 커패시터 열(Upper Capacitor Array)과 하나 이상의 다른 커패시터를 포함하는 하측 커패시터 열(Lower Capacitor Array) 각각 하나씩 존재하며,
    상기 상측 커패시터 열 한쪽에 전압 Vip를 인가하고, 상기 하측 커패시터 열 한쪽에 전압 Vin을 인가하고, 상기 Vip와 상기 Vin의 전압 인가가 끊기면(Open) 비교기(Comparator)를 이용하여 상기 Vip와 상기 Vin의 크기를 비교하여 최상위 비트를 결정하는 (c)단계를 더 포함하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 방법.
  3. 제 2 항에 있어서,
    상기 (c)단계의 비교 결과가, 상기 Vip가 상기 Vin보다 큰 경우,
    상기 상측 커패시터 열 중 상기 최상위 커패시터에 연결된 상기 기준 전압을 상기 상측 커패시터 열 중 상기 최상위 커패시터가 아닌 커패시터에 연결된 상기 다른 하나의 기준 전압과 동일하도록 스위칭하고, 상기 최상위 비트를 1로 결정하는 것을 특징으로 하는 (c1) 단계를 더 포함하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 방법.
  4. 제 2 항에 있어서,
    상기 (c)단계의 비교 결과가, 상기 Vin가 상기 Vip보다 큰 경우,
    상기 하측 커패시터 열 중 상기 최상위 커패시터에 연결된 상기 기준 전압을 상기 하측 커패시터 열 중 상기 최상위 커패시터가 아닌 커패시터에 연결된 상기 다른 하나의 기준 전압과 동일하도록 스위칭하고, 상기 최상위 비트를 0으로 결정하는 것을 특징으로 하는 (c2) 단계를 더 포함하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 방법.
  5. 제 2 항에 있어서,
    상기 (c)에서 최상위 비트(MSB)를 결정한 후,
    상기 상측 커패시터 열과 상기 하측 커패시터 열의 각각의 커패시터에 연결된 전압을 기 설정된 바에 따라서 스위칭부가 스위칭하고, 상기 스위칭부의 스위칭에 의하여 상기 Vip가 변경된 경우 변경된 상기 Vip와 변경되지 않은 상기 Vin을 비교하고, 상기 Vin이 변경된 경우 변경된 상기 Vin과 변경되지 않은 상기 Vip를 비교하여 최하위 비트(LSB, Least Significant Bit)까지 디지털 신호를 결정하는 (d)단계를 포함하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 방법.
  6. 제 5 항에 있어서,
    상기 (d)단계는,
    상기 최상위 비트가 1로 결정된 경우,
    상기 스위칭으로 인하여 상기 Vip를 감소되고, 상기 감소된 Vip와 상기 Vin을 비교하여 상기 감소된 Vip가 크면 1, 상기 Vin이 크면 0으로 상기 디지털 신호 중 두 번째 비트(Second Most Significant Bit)를 결정하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 방법.
  7. 제 5 항에 있어서,
    상기 (d)단계는,
    상기 최상위 비트가 0으로 결정된 경우,
    상기 스위칭으로 인하여 상기 Vin이 감소되고, 상기 감소된 Vin와 상기 Vip을 비교하여 상기 Vip가 크면 1, 상기 감소된 Vin이 크면 0으로 상기 디지털 신호 중 두 번째 비트(Second Most Significant Bit)를 결정하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 방법.
  8. 제 6 항에 있어서,
    상기 두 번째 비트(Second Most Significant Bit)가 1로 결정된 경우,
    상기 스위칭으로 인하여 상기 Vin을 증가되고, 상기 증가된 Vin과 상기 Vip를 비교하여, 상기 Vip가 크면 1, 상기 증가된 Vin이 크면 0으로 상기 디지털 신호 중 세 번째 비트를 결정하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 방법.
  9. 제 7 항에 있어서,
    상기 두 번째 비트(Second Most Significant Bit)가 0으로 결정된 경우,
    상기 스위칭으로 인하여 상기 Vip을 만큼 증가되고, 상기 증가된 Vip과 상기 Vin를 비교하여, 상기 Vip가 크면 1, 상기 증가된 Vin이 크면 0으로 상기 디지털 신호 중 세 번째 비트를 결정하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 방법.
  10. 제 5 항에 있어서,
    상기 디지털 신호에서 세 번째 비트부터 상기 최하위 비트(LSB)까지는 이전 비트를 결정하기 위하여 비교된 상기 Vip와 상기 Vin 중 작은 값이 증가되고,
    상기 (d)단계는,
    상기 증가된 값과 상기 이전 비트를 결정하기 위하여 비교된 상기 Vip와 상기 Vin 중 큰 값을 비교하여 상기 Vip가 크면 1, 상기 Vin이 크면 0으로 비트를 결정하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 방법.
  11. 커패시터(Capacitor)의 전하 재분배 원리를 이용한 축차근사형 아날로그-디지털 변환(SAR ADC, Successive Approximation Register Analog-Digital Convert) 장치에 있어서,
    최상위 비트((MSB, Most Significant Bit)를 결정하는 최상위 커패시터에 두 개의 기준 전압 중 어느 하나를 연결하고, 나머지 비트를 결정하는 커패시터에는 상기 두 개의 기준 전압 중 다른 하나의 기준 전압을 연결하는 스위칭부를 포함하며,
    상기 스위칭부는 상기 최상위 비트를 결정하는 과정에서 상기 최상위 커패시터에 연결된 기준 전압을 상기 나머지 비트를 결정하는 커패시터에 연결된 기준 전압과 동일하도록 스위칭(Switching)하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 장치.
  12. 제 11 항에 있어서,
    상기 최상위 커패시터는 하나 이상의 커패시터를 포함하는 상측 커패시터 열(Upper Capacitor Array)과 하나 이상의 다른 커패시터를 포함하는 하측 커패시터 열(Lower Capacitor Array) 각각 하나씩 존재하며,
    상기 상측 커패시터 열 한쪽에 인가되는 전압 Vip와 상기 하측 커패시터 열 한쪽에 인가되는 전압 Vin의 전압 인가가 끊기면(Open) 상기 Vip와 상기 Vin의 크기를 비교하는 비교기; 및
    상기 비교기의 비교 결과에 기반하여 최상위 비트(MSB, Most Significant Bit)를 결정하는 비트결정부를 포함하며,
    상기 스위칭부는 상기 비교기의 비교 결과에 기반하여 상기 상측 또는 상기 하측 중 어느 한 측의 커패시터 열의 양단 전압이 동일하도록 상기 최상위 커패시터 중 어느 하나를 스위칭(Switching)하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 장치.
  13. 제 12 항에 있어서,
    상기 비교기의 비교 결과가, 상기 Vip가 상기 Vin보다 큰 경우,
    상기 스위칭부는 상기 상측 커패시터 열 중 상기 최상위 커패시터에 연결된 상기 기준 전압을 상기 상측 커패시터 열 중 상기 최상위 커패시터가 아닌 커패시터에 연결된 상기 다른 하나의 기준 전압과 동일하도록 스위칭하고,
    상기 비트결정부는 상기 최상위 비트를 1로 결정하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 장치.
  14. 제 12 항에 있어서,
    상기 비교기의 비교 결과가, 상기 Vin가 상기 Vip보다 큰 경우,
    상기 스위칭부는 상기 하측 커패시터 열 중 상기 최상위 커패시터에 연결된 상기 기준 전압을 상기 하측 커패시터 열 중 상기 최상위 커패시터가 아닌 커패시터에 연결된 상기 다른 하나의 기준 전압과 동일하도록 스위칭하고,
    상기 비트결정부는 상기 최상위 비트를 0으로 결정하는 것을 특징으로 하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 장치.
  15. 제 12 항에 있어서,
    상기 비트결정부에서 최상위 비트(MSB)를 결정한 후,
    상기 스위칭부는 상기 상측 커패시터 열과 상기 하측 커패시터 열의 각각의 커패시터에 연결된 전압을 기 설정된 바에 따라서 스위칭하고, 상기 스위칭부의 스위칭에 의하여 상기 Vip가 변경된 경우 상기 비교기는 변경된 상기 Vip와 변경되지 않은 상기 Vin을 비교하고, 상기 Vin이 변경된 경우 변경된 상기 Vin과 변경되지 않은 상기 Vip를 비교하여 상기 비트결정부가 비교기의 비교 결과를 이용하여 최하위 비트(LSB, Least Significant Bit)까지 디지털 신호를 결정하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 장치.
  16. 제 15 항에 있어서,
    상기 최상위 비트가 1로 결정된 경우,
    상기 비트결정부는,
    상기 스위칭으로 인하여 상기 Vip를 감소되고, 상기 감소된 Vip와 상기 Vin을 비교하여 상기 감소된 Vip가 크면 1, 상기 Vin이 크면 0으로 상기 디지털 신호 중 두 번째 비트(Second Most Significant Bit)를 결정하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 장치.
  17. 제 15 항에 있어서,
    상기 최상위 비트가 0으로 결정된 경우,
    상기 비트결정부는,
    상기 스위칭으로 인하여 상기 Vin이 감소되고, 상기 감소된 Vin와 상기 Vip을 비교하여 상기 Vip가 크면 1, 상기 감소된 Vin이 크면 0으로 상기 디지털 신호 중 두 번째 비트(Second Most Significant Bit)를 결정하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 장치.
  18. 제 16 항에 있어서,
    상기 비트결정부에서 상기 두 번째 비트(Second Most Significant Bit)가 1로 결정된 경우,
    상기 비교기는 상기 스위칭부의 스위칭으로 인하여 상기 Vin을 증가되고, 상기 증가된 Vin과 상기 Vip를 비교하고, 상기 비트결정부는 상기 Vip가 크면 1, 상기 증가된 Vin이 크면 0으로 상기 디지털 신호 중 세 번째 비트를 결정하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 장치.
  19. 제 17 항에 있어서,
    상기 두 번째 비트(Second Most Significant Bit)가 0으로 결정된 경우,
    상기 비교기는 상기 스위칭부의 스위칭으로 인하여 상기 Vip을 만큼 증가되고, 상기 증가된 Vip과 상기 Vin를 비교하고, 상기 비트결정부는 상기 Vip가 크면 1, 상기 증가된 Vin이 크면 0으로 상기 디지털 신호 중 세 번째 비트를 결정하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 장치.
  20. 제 15 항에 있어서,
    상기 디지털 신호에서 세 번째 비트부터 상기 최하위 비트(LSB)까지는 이전 비트를 결정하기 위하여 비교된 상기 Vip와 상기 Vin 중 작은 값이 증가되고,
    상기 비교기는 상기 증가된 값과 상기 이전 비트를 결정하기 위하여 비교된 상기 Vip와 상기 Vin 중 큰 값을 비교하고, 상기 비트결정부는 상기 Vip가 크면 1, 상기 Vin이 크면 0으로 비트를 결정하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 장치.
KR1020130016539A 2013-02-15 2013-02-15 축차근사형 아날로그 디지털 변환 장치 및 방법 KR101975002B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130016539A KR101975002B1 (ko) 2013-02-15 2013-02-15 축차근사형 아날로그 디지털 변환 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130016539A KR101975002B1 (ko) 2013-02-15 2013-02-15 축차근사형 아날로그 디지털 변환 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20140102965A KR20140102965A (ko) 2014-08-25
KR101975002B1 true KR101975002B1 (ko) 2019-05-03

Family

ID=51747524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130016539A KR101975002B1 (ko) 2013-02-15 2013-02-15 축차근사형 아날로그 디지털 변환 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101975002B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101725833B1 (ko) * 2016-05-20 2017-04-11 인하대학교 산학협력단 10비트 축차 비교형 아날로그 디지털 변환기
KR102017310B1 (ko) 2017-12-14 2019-09-02 광주과학기술원 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
KR101986699B1 (ko) 2017-12-14 2019-06-07 광주과학기술원 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
KR102089872B1 (ko) * 2018-11-21 2020-04-20 전북대학교산학협력단 커패시터가 직렬로 연결된 d/a 변환기를 사용한 축차 근사 a/d변환기
KR102611947B1 (ko) * 2021-10-20 2023-12-07 한국항공대학교산학협력단 에너지 소모량 및 면적이 개선된 하이브리드 sar adc 및 그의 구동 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100947249B1 (ko) * 2007-08-28 2010-03-11 한국전자통신연구원 디지털-아날로그 변환기 및 그것을 이용한 아날로그-디지털변환기
KR101056380B1 (ko) * 2009-01-19 2011-08-12 한국과학기술원 Ｓａｒ 아날로그 디지털 변환기

Also Published As

Publication number Publication date
KR20140102965A (ko) 2014-08-25

Similar Documents

Publication Publication Date Title
US8599059B1 (en) Successive approximation register analog-digital converter and method for operating the same
TWI454064B (zh) 具輔助預測電路之逐漸趨近式類比數位轉換器及其方法
JP5946443B2 (ja) 積分非直線性補正を備えた逐次比較レジスタアナログ・デジタル・コンバータ
US6747589B2 (en) Error correction architecture to increase speed and relax current drive requirements of SAR ADC
KR102001762B1 (ko) Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법
KR101007063B1 (ko) Ｓａｒ 방식의 아날로그/디지털 변환기의 디지털 에러수정 방법 및 장치
US10135457B2 (en) Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter
KR101975002B1 (ko) 축차근사형 아날로그 디지털 변환 장치 및 방법
KR102636356B1 (ko) 감소된 커패시터 어레이 dac를 이용한 sar adc에서의 오프셋 보정을 위한 방법 및 장치
TWI521888B (zh) 連續逼近暫存式類比數位轉換器及其控制方法
CN111130550B (zh) 一种逐次逼近寄存器型模数转换器及其信号转换方法
EP3090488A1 (en) Combining a coarse adc and a sar adc
CN113839673B (zh) 一种新型数字域自校准逐次逼近模数转换器
US8493260B2 (en) Successive approximation analog to digital converter
US20140354458A1 (en) Sar analog-to-digital conversion method and sar analog-to-digital conversion circuit
JP6372102B2 (ja) アナログデジタル変換回路
CN108880553B (zh) 低功耗自适应交替的逐次逼近型模数转换器及控制方法
CN111641413A (zh) 一种高能效sar adc的电容阵列开关方法
CN114614821B (zh) 基于差分结构的sar adc失调误差校正方法及电路
US9887703B1 (en) Area efficient digital to analog and analog to digital converters
CN108111171A (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
KR101878593B1 (ko) 아날로그 디지털 변환기 및 그 동작 방법
US9172389B2 (en) High-speed successive approximation analog-to-digital converter
CN110113051B (zh) 模数转换器误差整形电路和逐次逼近型模数转换器
US8717217B2 (en) Analog-to-digital converter and analog-to-digital conversion method using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right