CN107210751A - 用于逐次逼近寄存器模数转换器的校正电路 - Google Patents

用于逐次逼近寄存器模数转换器的校正电路 Download PDF

Info

Publication number
CN107210751A
CN107210751A CN201680007048.2A CN201680007048A CN107210751A CN 107210751 A CN107210751 A CN 107210751A CN 201680007048 A CN201680007048 A CN 201680007048A CN 107210751 A CN107210751 A CN 107210751A
Authority
CN
China
Prior art keywords
transistor
replica
current
voltage
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680007048.2A
Other languages
English (en)
Inventor
S·普伦
W·拉德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107210751A publication Critical patent/CN107210751A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
    • G01R19/2509—Details concerning sampling, digitizing or waveform capturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

在一个实施例中，一种校正电路包括电路，该电路包括复制晶体管，其被偏置在一个电流密度以匹配于在特定负载下的输出功率开关的高侧晶体管的电流密度。采样和保持电路耦合到复制晶体管来对跨复制晶体管的电压进行采样。差分放大器响应于所采样的跨复制晶体管的电压向逐次逼近寄存器模数转换器的电阻器梯的抽头提供经电平移位的差分复制电压。电流源向电阻器梯的顶部提供电流。

Description

用于逐次逼近寄存器模数转换器的校正电路
相关申请的交叉引用
本申请要求2015年1月29日提交的美国专利申请号14/608,928的优先权，其内容为了所有目的以它的整体通过引用并入本文。
背景技术
本公开涉及校正电路，并且特别涉及用于逐次逼近寄存器模数转换器的校正电路。
除非本文另有指示，否则这一章节中描述的方法没有通过包括在这一章节中而被承认是现有技术。
高频降压转换器具有非常短的高侧接通时间，从而经常是少于10纳秒被提供以测量跨开关驱动器的高侧场效应晶体管(FET)的电流，由此使得对传统的电流感测放大器的使用是无效的。经常地，复制FET(replica FET)被用来测量功率FET中的电流。复制FET具有参考电流，该参考电流设置与处于电流极限的功率FET中的电流密度相同的电流密度，并且跨这一复制FET的差分漏源电压Vds被缓冲并差分地被施加到逐次逼近寄存器(SAR)模数转换器(ADC)中的“数字至模拟(DAC)”作为它的全标度参考。对SAR ADC的输入是作为该电流的指示的跨功率FET的Vds电压。然而，功率FET的接通电阻Ron不是线性的。即使利用恒定的栅源电压Vgs，FET的接通电阻Ron仍随着Vds变化。
ADC仅能够针对电流极限附近的电流补偿Vds非线性。在小于电流极限的电流下，ADC报告比功率FET中的实际电流低得多的电流值。这些误差可能接近15％并且在添加到其他系统误差时迅速地使得ADC的容差相当差。
发明内容
本公开涉及用于逐次逼近寄存器模数转换器的校正电路。
在一个实施例中，一种校正电路包括复制晶体管，其被偏置在一个电流密度以匹配于在特定负载下的输出功率开关的高侧晶体管的电流密度。采样和保持电路耦合到复制晶体管来对跨复制晶体管的电压进行采样。差分放大器响应于所采样的跨复制晶体管的电压向逐次逼近寄存器模数转换器的电阻器梯的抽头提供经电平移位的差分复制电压。电流源向电阻器梯的顶部提供电流。
在一个实施例中，复制晶体管是场效应晶体管并且高侧晶体管是场效应晶体管。
在一个实施例中，差分放大器具有增益来调节电阻器梯的输出，以更加接近地匹配于在高侧晶体管的三极管区的一部分中的高侧晶体管的漏源电流-漏源电压特性。
在一个实施例中，指定的负载是电流极限的四分之一或高侧晶体管的线性区与三极管区之间的边界。
在另一实施例中，一种校正电路包括第一复制晶体管，其被偏置在一个电流密度以匹配于输出功率开关的高侧晶体管的电流密度。第二复制晶体管被偏置在一个电流下以匹配于处于或靠近电流极限的高侧晶体管的电流密度。第一复制晶体管被偏置在比第二复制晶体管的电流密度低的电流密度。第一差分放大器响应于跨第一复制晶体管的电压向逐次逼近寄存器模数转换器的电阻器梯的抽头提供第一信号。第二差分放大器响应于跨第二复制晶体管的电压向电阻器梯的顶部提供第二信号。
在一个实施例中，第一复制晶体管是场效应晶体管，第二复制晶体管是场效应晶体管，并且高侧晶体管是场效应晶体管。
在一个实施例中，指定的负载是电流极限的四分之一或高侧晶体管的线性区与三极管区之间的边界。
在一个实施例中，第一差分放大器具有增益来调节电阻器梯的输出，以更加接近地匹配于在高侧晶体管的三极管区的一部分中的高侧晶体管的漏源电流-漏源电压特性。
在一个实施例中，第二差分放大器具有增益来调节电阻器梯的输出，以更加接近地匹配于在高侧晶体管的三极管区的一部分中的高侧晶体管的漏源电流-漏源电压特性。
在又另一实施例中，一种方法包括：检测跨复制晶体管的电压，该复制晶体管对输出功率开关的高侧晶体管的电流进行镜像；响应于检测到的跨复制晶体管的电压，向逐次逼近寄存器(SAR)模数转换器(ADC)的电阻器梯的抽头提供信号；以及向电阻器梯的顶部提供电流。
在一个实施例中，检测跨复制晶体管的电压包括对电压进行采样和保持。
在一个实施例中，复制晶体管是场效应晶体管并且高侧晶体管是场效应晶体管。
在一个实施例中，第一复制晶体管操作在线性区中并且第二复制晶体管操作在三极管区中。
在一个实施例中，向电阻器梯的抽头提供信号包括放大该信号来调节电阻器梯的输出，以更加接近地匹配于在高侧晶体管的三极管区的一部分中的高侧晶体管的漏源电流-漏源电压特性。
在又另一实施例中，一种方法包括：检测跨第一复制晶体管的第一电压，第一复制晶体管对输出功率开关的高侧晶体管的电流进行镜像；检测跨第二复制晶体管的第二电压，第二复制晶体管对输出功率开关的高侧晶体管中的电流进行镜像；响应于检测到的跨第一复制晶体管的第一电压，向逐次逼近寄存器模数转换器的电阻器梯的抽头提供第一信号；以及响应于检测到的跨第二复制晶体管的第二电压，向逐次逼近寄存器模数转换器的电阻器梯的顶部提供第二信号。
在一个实施例中，第一复制晶体管是场效应晶体管，第二复制晶体管是场效应晶体管，并且高侧晶体管是场效应晶体管。
在一个实施例中，向电阻器梯的抽头提供第一信号包括放大第一信号来调节电阻器梯的输出，以更加接近地匹配于在高侧晶体管的三极管区的一部分中的高侧晶体管的漏源电流-漏源电压特性。
在一个实施例中，向电阻器梯的顶部提供第二信号包括放大第二信号来调节电阻器梯的输出，以更加接近地匹配于在高侧晶体管的三极管区的一部分中的高侧晶体管的漏源电流-漏源电压特性。
在一个实施例中，高侧晶体管的三极管区的该部分是三极管区的中间部分。
以下详细描述和附图提供了本公开的性质和优点的更好理解。
附图说明
关于随后的讨论并且特别是关于附图，要强调的是所示出的详情表示用于说明性讨论的目的的示例，并且为了提供本公开的原理和概念性方面的描述而被提出。在这个方面，没有尝试被作出以示出超过对本公开的基本理解所需要的事物之外的实施细节。随后的讨论，结合附图，使得根据本公开的实施例可以如何被实践对本领域的技术人员是明显的。在附图中：
图1是图示了根据一些实施例的电流校正电路的框图。
图2是曲线图，其图示了根据一些实施例的作为漏源电压Vds的函数的通过复制晶体管的电流。
图3是图示了根据一些其他实施例的电流校正电路的框图。
图4是图示了根据一些实施例的用于校正电流的过程流程的简化图。
图5是图示了根据一些其他实施例的用于校正电流的过程流程的简化图。
具体实施方式
在以下描述中，为了解释的目的，许多示例和具体细节被阐述以便提供对本公开的透彻理解。然而，对本领域的技术人员将明显的是，权利要求中所表达的本公开可以单独地或者与下文描述的其他特征相组合地包括这些示例中的一些或全部特征，并且可以进一步包括本文描述的特征和概念的修改和等价物。
图1是图示了根据一些实施例的电流校正电路100的框图。电流校正电路100感测输出功率开关102中的电流，其驱动开关调节器104，诸如降压转换器。尽管电流校正电路100被描述用于电池电压Vbat，但是也可以使用电压的其他源。电流校正电路100包括多个复制晶体管110和112、多个电流源114和116、多个差分放大器118、120和122、多个开关131、132和133、以及多个电容器135、136和137。比较器124、电阻器梯126、切换电路128、逐次逼近寄存器(SAR)逻辑电路130、开关151、以及电容器152被布置作为逐次逼近寄存器(SAR)模数转换器(ADC)。
输出功率开关102包括高侧开关功率晶体管140和低侧开关功率晶体管142。高侧开关功率晶体管140由开关驱动器144-1驱动。低侧开关功率晶体管142由开关驱动器144-2驱动。
在各种实施例中，复制晶体管110和112是场效应晶体管(FET)，并且在下面的描述中分别被称为复制FET 110和112。复制FET 110操作在漏极电流曲率基本上是线性的三极管区的区域中，并且复制FET 112操作在具有更大曲率或不是基本上线性的三极管区的区域中。复制FET 110和112以及电流源114和116提供高侧功率晶体管140的温度校正和电压Vds校正。复制FET 110由电流源114利用电流提供源(sourced)，以使得复制FET 110的电压VDS可以等于处于电流极限的高侧功率晶体管140的电压Vds。复制FET 110和112被确定尺寸以在其中产生从高侧功率晶体管140中的电流(例如，以1/10,000的量级)被缩减的电流。电流源114和116被确定尺寸来设置相对电流，以使得电流源114提供比电流源116提供的电流大的电流。在这一示例中，电流源114提供228微安的电流，其是由电流源116提供的57微安的电流的4倍。在一些实施例中，复制FET 112被偏置在比复制FET 110的电流密度低的电流密度处，以使得复制FET 112的电流密度匹配于在比复制FET 110低的电流下的高侧功率晶体管140的电流密度。如果复制FET 112被偏置在比第二复制FET 110的电流极限低的电流下，则复制FET 112可以被偏置在线性区的上方区域或三极管的下方区域中、或用于所期望的高精度的感兴趣的任何特定电流。
复制FET 110和112的电压Vds分别由差分放大器118和120进行电平移位。差分放大器118响应于复制FET 110的电压Vds来生成被提供给电阻器梯126的顶部的参考信号。差分放大器120响应于复制FET 112的电压Vds来生成被提供给电阻器梯126的抽头的参考信号。由差分放大器120生成的参考信号用作电阻器梯126和SAR ADC的参考电压。电阻器梯126包括多个串联连接的电阻器146-1至146-N。差分放大器120的输出被提供给电阻器梯126的抽头。在这一示例中，抽头是25％点。抽头点可以基于所期望的分段线性度被选择。ADC将电阻器梯126的所选择的抽头输出与ADC输入(差分放大器122的经采样的输出)进行比较以用于逐次逼近ADC运算。在这一示例中，SAR逻辑电路130是7比特，但是为了简单，仅4个电阻器被示出在SAR DAC中。
差分放大器118和120对所测量的电压Vds进行电平移位，以参考大地而替代供应电压或电池电压Vbat。差分放大器118和120可以具有除了一之外的增益。在这一示例中，差分放大器118和120具有1.5的增益以调节如图2中示出的Ids-Vds曲线。差分放大器118、开关131和电容器135被配置作为复制FET 110的漏极电压的采样器和低通滤波器。差分放大器120、开关132和电容器136被配置作为复制FET 112的漏极电压的采样器和低通滤波器。
差分放大器122、开关133和电容器137被配置作为输出功率开关102的输出电压V开关的采样器和低通滤波器。差分放大器122检测跨高侧功率晶体管140的电压Vds，其对应于通过高侧功率晶体管140的电流。差分放大器122的输出被施加到比较器124的反相输入，并且由比较器124与切换电路128的输出进行比较。SAR逻辑电路130响应于时钟信号进行操作，其在这一示例中是38.4兆赫兹。比较器124、开关151和电容器152响应于来自SAR逻辑电路130的开关信号而被配置作为差分放大器122的输出的采样器和低通滤波器。SAR逻辑电路130控制采样开关151，以使得在转换完成且有效代码被输出作为ADC输出之后另一样本被提取。随着高侧功率晶体管接通，开关131、132和137被闭合。SAR逻辑电路130控制切换电路128用于对电阻器梯126的抽头进行采样，它们被施加到比较器124的非反相输入以用于逐次逼近。
差分放大器118、120和122或电流校正电路100可以包括用于自动校准的电路系统。差分放大器118、120和122或电流校正电路100可以包括用于对跨对应晶体管的漏源电压Vds进行采样和保持的电路系统。输出功率开关102可以在高频(例如，5兆赫兹)处切换，以使得高侧功率晶体管140接通相对短的时间。电压Vds通常具有高鸣振(ringing)。采样和保持可以通过在PMOS 140已经接通若干纳秒之后开启采样开关而计入鸣振。
比较器124或电流校正电路100可以包括用于自动归零或其他方法以实现极低的偏移或噪声或两者的电路系统。
如果在差分放大器118和120中应用增益，则电流源114和116中的电流减小相同量。如果增益是1.25，则复制电流应当是在增益1的情况下将会有的复制电流的0.8倍。
尽管电流校正电路100被描述用于两个复制FET，但是可以使用其他数目的复制FET。下面结合图3描述了单个复制FET的实施例。多于两个复制FET和对应的差分放大器可以用来增加高侧功率晶体管140的分段线性度跟踪。差分放大器的输出可以被提供给电阻器梯126的对应抽头。
图2是曲线图，其图示了根据一些实施例的作为漏源电压Vds的函数的通过复制晶体管110和112的电流。线202是对于复制FET的Ids-Vds曲线。线202对于电压Vds的较低值是更加线性的，而随着电压Vds逼近最大电流(在这一示例中，5.5安培)则具有更大曲率。在三极管区(这里是高于1安培)中，线202是非线性的。线202的非线性度(并且因此，线202的曲率)随着增大的漏源电压Vds而增大。线204是由复制FET 110和112检测的漏源电流Ids-漏源电压Vds线，但是未通过差分放大器118和120被增益调整(增益等于1)。线204和线206表示SAR ADC的特性。线204在三极管区中是线性的，但是在三极管区的中部与线202显著地不同。对所检测的漏源电压Vds进行放大移动了漏源电流Ids-漏源电压Vds曲线并且产生线206，其在三极管区中是线性的，从而线202比线204更接近于线206。因此，在三极管区的中间部分，线206是比线204更好的对线202的逼近。线206以大约零的误差为中心。
电流校正电路100使用分段线性方法来驱动SAR DAC以便改进非线性度误差。如图2中示出的，电压Vds误差在电流极限处和在抽头点(在这一示例中，四分之一或25％点)处被调节到零。对于所有其他电流，DAC电压过高并且ADC输出系统性地过低。差分放大器118和120的增益被调节来变动线性关系(如由线206示出)以使系统误差在中心并且由此减小系统误差。
参考电流被减小并且增益被增加以驱动相同的DAC抽头点。这有效地降低了复制FET 110和112的电阻(因为由较低电流所致的较低Vds导致较小的电阻)并且使误差曲线在中心。
图3是图示了根据一些其他实施例的电流校正电路300的框图。电流校正电路300使用单个差分放大器来检测跨复制FET的漏源电压Vds。电流校正电路300可以使用在仅在低电流下需要准确度的系统中。
差分放大器将输出提供给ADC的电阻器梯上的抽头。在这一实施例中，电流源314向电阻器梯146提供电流以设置参考。ADC以与图1中的ADC类似的方式进行操作。
电流校正电路300感测输出功率开关102中的电流，其驱动开关调节器104，诸如降压转换器。尽管电流校正电路300被描述用于电池电压Vbat，但是可以使用电压的其他源。电流校正电路300包括复制晶体管312、多个电流源314和316、多个差分放大器320和122、多个开关332和133、以及多个电容器336和137。比较器124、电阻器梯126、切换电路128、逐次逼近寄存器(SAR)逻辑电路130、开关151、以及电容器152被布置作为逐次逼近寄存器(SAR)模数转换器(ADC)，其以上文结合图1描述的类似方式进行操作。差分放大器122以上文结合图1描述的类似方式进行操作。
在各种实施例中，复制晶体管312是场效应晶体管(FET)，并且在下面的描述中被称为复制FET 312。复制FET 312由电流源316以电流提供源，以使得复制FET 312的漏源电压VDS等于处于电流极限的高侧功率晶体管140处的漏源电压Vds除以4(在这一示例中)。在这一示例中，电流源316提供57微安的电流。复制FET 312的漏源电压Vds由差分放大器320进行电平移位。电流源314向电阻器梯126的顶部提供参考电流。在这一示例中，参考电流基于不使比较器124饱和而被选择。差分放大器320响应于复制FET 312的漏源电压Vds来生成被提供给电阻器梯126的抽头的参考信号。电阻器梯126针对耦合到差分放大器320的抽头下方的抽头提供温度补偿。在这一示例中，该抽头是25％点。抽头点可以基于所期望的分段线性度被选择。SAR ADC将电阻器梯126的所选择的抽头输出与经采样和电平移位的V开关电压进行比较以用于逐次逼近ADC运算。
差分放大器320检测跨复制FET 312的电压。差分放大器120对所测量的漏源电压Vds进行电平移位，以参考大地而替代供应电压或电池电压Vbat。差分放大器320可以具有除了一以外的增益。在这一示例中，差分放大器320具有1.5的增益以与图2中针对电流校正电路100所示出的调节的类似方式来调节漏源电流Ids-漏源电压Vds曲线。差分放大器320、开关322和电容器336被配置作为复制FET 312的漏极电压的采样器和低通滤波器。
差分放大器320或电流校正电路300可以包括用于自动校准的电路系统。差分放大器320或电流校正电路300可以包括用于采样和保持的电路系统。
具有高侧功率晶体管的漏源接通电阻RDSon感测的电流校正电路100和300可以增大高频降压器(buck)中的SAR ADC的准确度。这对于使用实时电流信息(诸如多相系统中的电流共享)的应用可能是非常有用的。
图4是图示了根据一些实施例的用于校正电流的过程流程400的简化图。过程流程400被描述用于电流校正电路300，但是可以利用其他校正电路被执行。
在402处，与在特定负载(诸如输出功率开关102的电流极限的四分之一)下的高侧晶体管140的电流密度相匹配的跨复制晶体管312的电压被检测。在404处，去往SAR ADC的电阻器梯126的抽头的信号响应于检测到的跨复制晶体管312的电压而被提供。该信号可以被放大来调节电阻器梯126的输出，以更加接近地匹配于在高侧晶体管140的三极管区的一部分中的高侧晶体管140的漏源电流-漏源电压特性。高侧晶体管的三极管区的该部分可以是三极管区的中间部分。在406处，电流被提供给电阻器梯126的顶部。在408处，逐次逼近模数转换使用电阻器梯126被执行。
图5是图示了根据一些实施例的用于校正电流的过程流程500的简化图。过程流程500被描述用于电流校正电路100，但是可以利用其他校正电路被执行。
在502处，跨第一复制晶体管112的第一电压被检测，其对输出功率开关102的高侧晶体管140的电流进行镜像。在504处，跨第二复制晶体管110的第二电压被检测，其对输出功率开关102的高侧晶体管140的电流进行镜像。在506处，去往逐次逼近寄存器模数转换器的电阻器梯126的抽头的第一信号响应于检测到的跨第一复制晶体管112的第一电压。第一信号可以被放大来调节电阻器梯126的输出，以更加接近地匹配于在高侧晶体管140的三极管区的一部分中的高侧晶体管140的漏源电流-漏源电压特性。高侧晶体管的三极管区的该部分可以是三极管区的中间部分。在508处，去往逐次逼近寄存器模数转换器的电阻器梯126的顶部的第二信号响应于检测到的跨第二复制晶体管110的第二电压。第二信号可以被放大来调节电阻器梯126的输出，以更加接近地匹配于在高侧晶体管140的三极管区的一部分中的高侧晶体管140的漏源电流-漏源电压特性。高侧晶体管的三极管区的该部分可以是三极管区的中间部分。在510处，逐次逼近模数转换使用电阻器梯126被执行。
本文描述的开关可以由一个或多个晶体管来实施。
上面的描述说明了本公开的各种实施例以及特定实施例的方面可以如何被实施的示例。上面的示例不应当被视为仅有的实施例，并且被提出以说明由以下权利要求限定的特定实施例的灵活性和优点。基于上面的公开和以下权利要求，可以采用其他布置、实施例、实施方式和等价物而不偏离由权利要求限定的本公开的范围。

Claims (20)

1.一种校正电路，包括：
复制晶体管，被偏置在一个电流密度以匹配于在特定负载下的输出功率开关的高侧晶体管的电流密度；
采样和保持电路，耦合到所述复制晶体管来对跨所述复制晶体管的电压进行采样；
差分放大器，用以响应于所采样的跨所述复制晶体管的电压向逐次逼近寄存器模数转换器的电阻器梯的抽头提供经电平移位的差分复制电压；以及
电流源，用以向所述电阻器梯的顶部提供电流。
2.根据权利要求1所述的校正电路，其中所述复制晶体管是场效应晶体管并且所述高侧晶体管是场效应晶体管。
3.根据权利要求2所述的校正电路，其中所述差分放大器具有增益来调节所述电阻器梯的输出，以更加接近地匹配于在所述高侧晶体管的下方三极管区或上方线性区的一部分中的所述高侧晶体管的漏源电流-漏源电压特性。
4.根据权利要求1所述的校正电路，其中指定的负载是电流极限的四分之一或所述高侧晶体管的所述线性区与所述三极管区之间的边界。
5.一种校正电路，包括：
第一复制晶体管，被偏置在一个电流密度以匹配于在低得多的电流下的输出功率开关的高侧晶体管的电流密度；
第二复制晶体管，被偏置在一个电流下以匹配于处于或靠近电流极限的所述高侧晶体管的电流密度，所述第一复制晶体管被偏置在比所述第二复制晶体管的电流密度低的电流密度；
第一差分放大器，用以响应于跨所述第一复制晶体管的电压向逐次逼近寄存器模数转换器的电阻器梯的抽头提供第一信号；以及
第二差分放大器，用以响应于跨所述第二复制晶体管的电压向逐次逼近寄存器模数转换器(ADC)的所述电阻器梯的顶部提供第二信号。
6.根据权利要求5所述的校正电路，其中所述第一复制晶体管是场效应晶体管，所述第二复制晶体管是场效应晶体管，并且所述高侧晶体管是场效应晶体管。
7.根据权利要求6所述的校正电路，其中所述第一复制晶体管操作在基本上线性的区域中，并且所述第二复制晶体管操作在基本上不是线性的三极管区的一部分中。
8.根据权利要求5所述的校正电路，其中所述第一差分放大器具有增益来调节所述电阻器梯的输出，以更加接近地匹配于在所述高侧晶体管的三极管区的一部分中的所述高侧晶体管的漏源电流-漏源电压特性。
9.根据权利要求8所述的校正电路，其中所述第二差分放大器具有增益来调节所述电阻器梯的所述输出，以更加接近地匹配于在所述高侧晶体管的三极管区的一部分中的所述高侧晶体管的漏源电流-漏源电压特性。
10.一种方法，包括：
检测跨复制晶体管的电压，所述复制晶体管对输出功率开关的高侧晶体管的电流进行镜像；
响应于检测到的跨所述复制晶体管的所述电压，向逐次逼近寄存器(SAR)模数转换器(ADC)的电阻器梯的抽头提供信号；以及
向所述电阻器梯的顶部提供电流。
11.根据权利要求10所述的方法，其中检测跨复制晶体管的电压包括对所述电压进行采样和保持。
12.根据权利要求10所述的方法，其中所述复制晶体管是场效应晶体管并且所述高侧晶体管是场效应晶体管。
13.根据权利要求10所述的方法，其中向电阻器梯的抽头提供信号包括：放大所述信号来调节所述电阻器梯的输出，以更加接近地匹配于在所述高侧晶体管的三极管区的一部分中的所述高侧晶体管的漏源电流-漏源电压特性，其中所述高侧晶体管的三极管区的所述部分是所述三极管区的中间部分。
14.根据权利要求10所述的方法，其中所述高侧晶体管的三极管区的所述部分是所述三极管区的中间部分。
15.一种方法，包括：
检测跨第一复制晶体管的第一电压，所述第一复制晶体管对输出功率开关的高侧晶体管的电流进行镜像；
检测跨第二复制晶体管的第二电压，所述第二复制晶体管对所述输出功率开关的所述高侧晶体管中的电流进行镜像；
响应于检测到的跨所述第一复制晶体管的所述第一电压，向逐次逼近寄存器模数转换器的电阻器梯的抽头提供第一信号；以及
响应于检测到的跨所述第二复制晶体管的所述第二电压，向所述逐次逼近寄存器模数转换器的所述电阻器梯的顶部提供第二信号。
16.根据权利要求15所述的方法，其中所述第一复制晶体管是场效应晶体管，所述第二复制晶体管是场效应晶体管，并且所述高侧晶体管是场效应晶体管。
17.根据权利要求16所述的方法，进一步包括：
在基本上线性的区域中操作所述第一复制晶体管；以及
在基本上不是线性的三极管区的一部分中操作所述第二复制晶体管。
18.根据权利要求15所述的方法，向电阻器梯的抽头提供第一信号包括：放大所述第一信号来调节所述电阻器梯的输出，以更加接近地匹配于在所述高侧晶体管的三极管区的一部分中的所述高侧晶体管的漏源电流-漏源电压特性。
19.根据权利要求18所述的方法，向电阻器梯的顶部提供第二信号包括：放大所述第二信号来调节所述电阻器梯的输出，以更加接近地匹配于在所述高侧晶体管的三极管区的一部分中的所述高侧晶体管的漏源电流-漏源电压特性。
20.根据权利要求19所述的方法，其中所述高侧晶体管的三极管区的所述部分是所述三极管区的中间部分。
CN201680007048.2A 2015-01-29 2016-01-15 用于逐次逼近寄存器模数转换器的校正电路 Pending CN107210751A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/608,928 2015-01-29
US14/608,928 US9294110B1 (en) 2015-01-29 2015-01-29 Correction circuits for successive-approximation-register analog-to-digital converters
PCT/US2016/013721 WO2016122913A1 (en) 2015-01-29 2016-01-15 Correction circuits for successive-approximation-register analog-to-digital converters

Publications (1)

Publication Number Publication Date
CN107210751A true CN107210751A (zh) 2017-09-26

Family

ID=55453258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680007048.2A Pending CN107210751A (zh) 2015-01-29 2016-01-15 用于逐次逼近寄存器模数转换器的校正电路

Country Status (5)

Country Link
US (1) US9294110B1 (zh)
EP (1) EP3250933B1 (zh)
JP (1) JP2018506917A (zh)
CN (1) CN107210751A (zh)
WO (1) WO2016122913A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110441579A (zh) * 2018-05-03 2019-11-12 基思利仪器有限责任公司 非线性有源分流安培计

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10110242B2 (en) * 2016-12-27 2018-10-23 Mediatek Inc. Interleaving successive approximation analog-to-digital converter with noise shaping
CN115932379B (zh) * 2022-12-27 2023-08-08 希荻微电子集团股份有限公司 高边电流检测电路、过流保护电路、校准方法及电子设备

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084538A (en) * 1997-09-05 2000-07-04 Cirrus Logic, Inc. Offset calibration of a flash ADC array
US7141955B1 (en) * 2004-09-24 2006-11-28 National Semiconductor Corporation Apparatus and method for monitoring current for a high-side switch
WO2009070001A2 (en) * 2007-11-30 2009-06-04 Mimos Berhad A successive approximationregistrer (sar)analog-to-digital converter (adc) with programmable voltage reference
US20090146859A1 (en) * 2007-12-07 2009-06-11 Kenet, Inc. Flash converter differential reference ladder adjustment with stable common mode voltage
CN101977058A (zh) * 2010-10-28 2011-02-16 电子科技大学 带数字校正的逐次逼近模数转换器及其处理方法
US20120319878A1 (en) * 2011-06-14 2012-12-20 Infineon Technologies Ag Analog-to-Digital Converter
US20130082675A1 (en) * 2011-09-23 2013-04-04 Infineon Technologies Ag Digital Switching Converter Control
US20130207627A1 (en) * 2012-02-09 2013-08-15 Volterra Semiconductor Corporation Virtual output voltage sensing for feed-forward control of a voltage regulator
CN103281083A (zh) * 2013-05-20 2013-09-04 电子科技大学 带数字校正的逐次逼近全差分模数转换器及其处理方法
CN103929178A (zh) * 2014-04-29 2014-07-16 中国电子科技集团公司第二十四研究所 逐次逼近模数转换器及其转换方法
CN104079298A (zh) * 2014-06-24 2014-10-01 复旦大学 自校准桥接电容结构的逐次逼近型模数转换器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262628B2 (en) 2004-07-02 2007-08-28 Primarion, Inc. Digital calibration with lossless current sensing in a multiphase switched power converter
US7466116B2 (en) 2004-04-12 2008-12-16 Renesas Technology America, Inc. Current sensing circuit for a multi-phase DC-DC converter

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084538A (en) * 1997-09-05 2000-07-04 Cirrus Logic, Inc. Offset calibration of a flash ADC array
US7141955B1 (en) * 2004-09-24 2006-11-28 National Semiconductor Corporation Apparatus and method for monitoring current for a high-side switch
WO2009070001A2 (en) * 2007-11-30 2009-06-04 Mimos Berhad A successive approximationregistrer (sar)analog-to-digital converter (adc) with programmable voltage reference
US20090146859A1 (en) * 2007-12-07 2009-06-11 Kenet, Inc. Flash converter differential reference ladder adjustment with stable common mode voltage
CN101977058A (zh) * 2010-10-28 2011-02-16 电子科技大学 带数字校正的逐次逼近模数转换器及其处理方法
US20120319878A1 (en) * 2011-06-14 2012-12-20 Infineon Technologies Ag Analog-to-Digital Converter
US20130082675A1 (en) * 2011-09-23 2013-04-04 Infineon Technologies Ag Digital Switching Converter Control
US20130207627A1 (en) * 2012-02-09 2013-08-15 Volterra Semiconductor Corporation Virtual output voltage sensing for feed-forward control of a voltage regulator
CN103281083A (zh) * 2013-05-20 2013-09-04 电子科技大学 带数字校正的逐次逼近全差分模数转换器及其处理方法
CN103929178A (zh) * 2014-04-29 2014-07-16 中国电子科技集团公司第二十四研究所 逐次逼近模数转换器及其转换方法
CN104079298A (zh) * 2014-06-24 2014-10-01 复旦大学 自校准桥接电容结构的逐次逼近型模数转换器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GUANHUA WANG等: "IRD Digital Background Calibration of SAR ADC With Coarse Reference ADC Acceleration", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II: EXPRESS BRIEFS》 *
关允超: "带数字校正功能的12位逐次逼近模数转换器电路设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110441579A (zh) * 2018-05-03 2019-11-12 基思利仪器有限责任公司 非线性有源分流安培计

Also Published As

Publication number Publication date
EP3250933B1 (en) 2018-12-26
US9294110B1 (en) 2016-03-22
JP2018506917A (ja) 2018-03-08
WO2016122913A1 (en) 2016-08-04
EP3250933A1 (en) 2017-12-06

Similar Documents

Publication Publication Date Title
Lee et al. A self-calibrating 15 bit CMOS A/D converter
US5172019A (en) Bootstrapped FET sampling switch
US7268624B2 (en) Differential amplifier offset voltage minimization independently from common mode voltage adjustment
US10018658B2 (en) Class D audio amplifier and method for reading a current supplied by the amplifier
US8143944B2 (en) Method and apparatus for sensing a current for varying impedance loads
EP2966460B1 (en) Current sampling circuit and method
US20140375487A1 (en) MDAC with differential current cancellation
US7750724B2 (en) Temperature and process-stable magnetic field sensor bias current source
US20100001891A1 (en) A/d converter
CN107210751A (zh) 用于逐次逼近寄存器模数转换器的校正电路
CN111293887A (zh) 用于功率转换器中的次级侧整流电压感测的电路和方法
JP6313036B2 (ja) 磁気検出装置
US6448821B1 (en) Comparator circuit for comparing differential input signal with reference signal and method
US9496827B2 (en) Radio frequency signal power amplification circuit
US20130321059A1 (en) Sampling Switch Circuit that uses Correlated Level Shifting
US10742175B2 (en) Amplifier circuit, reception circuit, and semiconductor integrated circuit
US9899964B2 (en) Class AB amplifier with bias control
US10483993B1 (en) Residue amplifier
JP4117976B2 (ja) サンプルホールド回路
CN104124956B (zh) 带有高频补偿的模拟电压缓冲器电路
KR20030001364A (ko) 샘플 앤드 홀드 회로를 포함하는 전자 회로 및아날로그/디지털 컨버터
US20240103553A1 (en) Power supply and calibration
US9461628B2 (en) Single ended charge to voltage front-end circuit
JP7483088B2 (ja) 信号調整回路及び測定装置
JP4996589B2 (ja) 感度調整回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170926

WD01 Invention patent application deemed withdrawn after publication