CN106571827B - 差分sar adc和其开关电容结构、a/d转换方法、版图实现方法 - Google Patents

Abstract

本发明提供的一种差分SAR ADC和其开关电容结构、A/D转换方法、版图实现方法，其中，所述差分SAR ADC包括：SAR逻辑电路、电压比较器、电容阵列、开关阵列，其中，电容阵列中包括：采样电容和运算电容；开关阵列中包括：采样开关，用于控制采样电容在采样阶段进行采样；预充电开关，用于控制运算电容进行预充电；异向相连开关，用于控制运算电容与采样电容异向相连；同向相连开关，用于控制运算电容与采样电容同向相连的；电压比较器的输出端连接至SAR逻辑电路；SAR逻辑电路根据电压比较器的输出产生开关控制信号，控制开关阵列中的各开关的状态。

Description

差分SAR ADC和其开关电容结构、A/D转换方法、版图实现方法

技术领域

本发明涉及模拟数字转换器领域，尤其涉及一种差分逐渐逼近式(successive-approximation-register，SAR)模拟数字转换器(analog-to-digital converter，ADC)和其开关电容结构、A/D转换方法、版图实现方法。

背景技术

模拟数字转换器(ADC)有多种架构，例如：快闪式(flash)ADC、流水线式(pipelined)ADC、逐渐逼近式(SAR)ADC等。这些架构各有各的优点，通常会依据不同的应用需求来选定。其中，SAR ADC较其他架构消耗较低功率、较小面积及较低成本。

N位元(N-bit)SAR ADC通常包括采样保持(S/H)电路、N位数字模拟转换器(digital-to-analog converter；DAC)、电压比较器和SAR逻辑电路。SARADC的一个转换周期始于采样阶段(sampling phase)。在采样阶段，采样保持电路对模拟输入信号进行采样并保存。接着，SAR ADC进入位元循环阶段(bit-cycling phase)，以决定数字码的转换输出。

输入电压经由采样保持电路提供稳定电压给电压比较器，并且电压比较器将此稳定电压与N位元DAC的输出电压做比较。SAR逻辑电路使用二元搜索算法(binary searchalgorithm)控制N位元DAC的输出。

其中，采样保持电路及N位元DAC一般是以电容阵列组成的电容式DAC实现。SAR逻辑电路通过控制电容式DAC中的开关元件的开关来调整N位元DAC的输出。

为了抑制电源噪声和共模噪声，常见的SAR ADC会采用全差分结构。如图1所示为普通差分SAR ADC，该差分SAR ADC中电容多，造成电路规模较大、复杂度较高，致使SAR ADC的芯片占有面积较大、功耗较大。如何减少差分SAR ADC中电容的数量，以减小SAR ADC的芯片面积并降低芯片功耗，从而节约生产成本，是制造SAR ADC中的重要问题。

发明内容

为解决现有存在的技术问题，本发明实施例期望提供一种差分SAR ADC和其开关电容结构、A/D转换方法、版图实现方法，能减小SAR ADC的芯片面积并降低芯片功耗。

本发明实施例的技术方案是这样实现的：

本发明实施例一种差分SAR ADC，该SAR ADC包括：SAR逻辑电路、电压比较器、电容阵列、开关阵列，以及

第一端点，用于接收表示正相输入信号；

第二端点，用于接收反相输入信号；

第三端点，用于向电压比较器输入正相信号；

第四端点，用于向电压比较器输入反相信号；

第五端点，用于接收第一参考电压；

第六端点，用于接收第二参考电压；

电容阵列中包括：采样电容和运算电容；

开关阵列中包括：采样开关，用于控制采样电容在采样阶段进行采样；预充电开关，用于控制运算电容进行预充电；异向相连开关，用于控制运算电容与采样电容异向相连；同向相连开关，用于控制运算电容与采样电容同向相连的；

采样电容的上极板通过采样开关连接至第一端点，采样电容的下极板通过采样开关连接至第二端点；

采样电容的上极板连接至第三端点，下极板连接至第四端点；

运算电容分别对应一组预充电开关、异向相连开关和同向相连开关；

运算电容的上极板通过预充电开关连接至第五端点，运算电容的下极板通过预充电开关连接至第六端点；

运算电容的上极板通过异向相连开关连接至第四端点，运算电容的下极板通过异向相连开关连接至第三端点；

运算电容的上极板通过同向相连开关连接至第三端点，运算电容的下极板通过同向相连开关连接至第四端点；

电压比较器的第一输入端连接至第三端点，电压比较器的第二输入端连接至第四端点，电压比较器的输出端连接至SAR逻辑电路；

SAR逻辑电路根据电压比较器的输出产生开关控制信号，控制开关阵列中的各开关的状态。

上述方案中，所述差分SAR ADC还包括：

补充预充电端点，用于接收补充参考电压，通过所述预充电开关与低位位元对应的运算电容相连；

参考电压发生器，用于控制参考电压，保证相邻两个运算电容预充电电荷的二倍关系。

上述方案中，所述参考电压发生器为输出参考电压可调的参考电压发生器。

上述方案中，所述差分SAR ADC还包括：

控制开关，用于控制参考电压发生器与SAR ADC中开关电容结构的连通/断开。

上述任意一种差分SAR ADC中，所述电压比较器可以为离散型比较器。也可用其他类型的比较器。

本发明实施例还提供一种差分SAR ADC的开关电容结构，所述开关电容结构包括：电容阵列、开关阵列，以及

第一端点，用于接收表示正相输入信号；

第二端点，用于接收反相输入信号；

第三端点，用于向电压比较器输入正相信号；

第四端点，用于向电压比较器输入反相信号；

第五端点，用于接收第一参考电压；

第六端点，用于接收第二参考电压；

电容阵列中包括：采样电容和运算电容；

开关阵列中包括：采样开关，用于控制采样电容在采样阶段进行采样；预充电开关，用于控制运算电容进行预充电；异向相连开关，用于控制运算电容与采样电容异向相连；同向相连开关，用于控制运算电容与采样电容同向相连的；

采样电容的上极板通过采样开关连接至第一端点，采样电容的下极板通过采样开关连接至第二端点；

采样电容的上极板连接至第三端点，下极板连接至第四端点；

运算电容分别对应一组预充电开关、异向相连开关和同向相连开关；

运算电容的上极板通过预充电开关连接至第五端点，运算电容的下极板通过预充电开关连接至第六端点；

运算电容的上极板通过异向相连开关连接至第四端点，运算电容的下极板通过异向相连开关连接至第三端点；

运算电容的上极板通过同向相连开关连接至第三端点，运算电容的下极板通过同向相连开关连接至第四端点。

本发明实施例还提供一种上述差分SAR ADC的模拟/数字转化方法，该方法包括：

在采样阶段，采样开关K11和K12闭合，采样电容C1采集输入信号；(2n-2)个预充电开关K23～Kn3、K26～Kn6也同时闭合，运算电容C2～Cn在采样阶段进行预充电，根据权重不同，每个电容采集电荷不同，即运算电容C2～Cn上电荷量的比值为2^n-1：2^n-2：……：2；

在运算阶段，电压比较器分别比较第j位元对应的正相信号和反相信号的电压值大小，确定第j位元的值，并根据第j位元的值确定第j+1位对应的异向相连开关Kj1、Kj4和同向相连开关Kj2、Kj5的状态。

本发明实施例还一种上述差分SAR ADC的版图实现方法，该方法包括：

将版图模拟信号部分与SAR逻辑电路分开；

使开关与电容物理位置相邻，使开关电容之间的连线变短，并且开关电容之间的连线用较高层次的金属层，物理位置相邻的两条连线使用不同层次的金属层；

使电容排列呈中心对称，保证相邻两级电容电荷之间的二倍关系。

附图说明

图1为现有的一种差分SAR ADC的概要示意图；

图2为本发明实施例提供的一种差分SAR ADC的概要示意图；

图3为发明实施例提供的差分SAR ADC开关阵列的控制信号工作时序示意图；

图4为本发明实施例提供的一种差分SAR ADC中开关电容结构的另一种概要示意图；

图5为本发明实施例提供的一种差分SAR ADC中开关电容结构的概要示意图；

图6为本发明实施例提供的另一种差分SAR ADC中开关电容结构的概要示意图；

图7为本发明实施例提供的又一种差分SAR ADC中开关电容结构的概要示意图；

图8为本发明实施例提供的一种差分SAR ADC的版图布局示意图。

具体实施方式

为了更清楚地说明本发明实施例和技术方案，下面将结合附图及实施例对本发明的技术方案进行更详细的说明，显然，所描述的实施例是本发明的一部分实施例，而不是全部实施例。基于本发明的实施例，本领域普通技术人员在不付出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

以下述及之“第一”、“第二”等术语，其用以区别所指的元件，而非用以排序或限定所指元件的差异性，且也非用以限制本发明的范围。

图2为本发明实施例提供的一种差分SAR ADC的概要示意图，如图2所示，包括：SAR逻辑电路(SAR logic)100、电压比较器(Comparator)101、电容阵列102、开关阵列103，以及第一端点VINP、第二端点VINN、第三端点vp、第四端点vn、第五端点VB1和第六端点VB2；其中

电容阵列102中包括：一个采样电容C1和(n-1)个运算电容C2～Cn；

开关阵列103中包括：两个采样开关K11、K12，用于控制采样电容在采样阶段进行采样；(2n-2)个控制运算电容预充电的开关K23～Kn3、K26～Kn6，称之为预充电开关；(2n-2)个控制运算电容与采样电容异向相连的开关K21～Kn1、K24～Kn4，称之为异向相连开关；(2n-2)个控制运算电容与采样电容同向相连的开关K22～Kn2、K25～Kn5，称之为同向相连开关；这里，异向相连是指运算电容的上极板与采样电容下极板相连、运算电容的下极板与采样电容上极板相连，同向相连是指运算电容与采样电容上极板与上极板相连、下极板与下极板相连；

采样电容C1的上极板通过采样开关K11连接至第一端点VINP，采样电容C1的下极板通过采样开关K12连接至第二端点VINN，开关K11、K12的控制信号为

采样电容C1的上极板连接至第三端点vp，下极板连接至第四端点vn；

运算电容Ci分别对应于控制电容预充电的开关Ki3、Ki6、控制电容异向相连的开关Ki1、Ki4、控制电容同向相连的开关Ki2、Ki5，开关Ki3、Ki6的控制信号为

Ki1、Ki4的控制信号为

Ki1、Ki4的控制信号为

这里，i＝2，3，……n；

运算电容Ci的上极板通过控制其预充电的开关Ki3连接至第五端点VB1，运算电容Ci的下极板通过控制其预充电的开关Ki6连接至第六端点VB2；

运算电容Ci的上极板通过控制电容异向相连的开关Ki1连接至第四端点vn，运算电容Ci的下极板通过控制电容异向相连的开关Ki4连接至第三端点vp；

运算电容Ci的上极板通过控制电容同向相连的开关Ki2连接至第三端点vp，运算电容Ci的下极板通过控制电容同向相连的开关Ki5连接至第四端点vn；

电压比较器101的第一输入端(+)连接至第三端点vp，电压比较器101的第二输入端(－)连接至第四端点vn，电压比较器101的输出端Comp_out连接至SAR逻辑电路100；

SAR逻辑电路100连接在电压比较器101的输出端Comp_out与开关阵列103的控制端之间，根据电压比较器101的输出确定位元输出(Dout<n:1>)，同时根据电压比较器101的输出产生开关控制信号

用于控制开关阵列103中的各开关的状态；

这里，第一端点VINP，用于表示正相输入信号；第二端点VINN，用于表示反相输入信号；第三端点vp，用于表示电压比较器正端的输入电压；、第四端点vn，用于表示电压比较器反端的输入电压；第五端点VB1，用于表示第一参考电压；和第六端点VB2，用于表示第二参考电压。

本发明提供的上述差分SAR ADC的工作流程，也即本发明提供的一种差分SAR模拟/数字(A/D)转换方法包括：

在采样阶段，采样开关K11和K12闭合，采样电容C1采集输入信号；同时(2n-2)个控制运算电容预充电的开关K23～Kn3、K26～Kn6也闭合，运算电容C2～Cn在采样阶段进行预充电，根据权重不同，每个电容采集电荷不同，即运算电容C2～Cn上电荷量的比值为2^n-1：2^{n -2}：……：2；之后进入量化循环阶段(这里，也称为运算阶段)。控制开关阵列103的控制信号

工作时序如图3所示。

在运算阶段，电压比较器101比较vp、vn的电压值大小，确定第j-1位元的值，并根据第j-1位元的值确定第j位对应的异向相连开关和同向相连开关的状态，即K21～Kn1、K24～Kn4、K22～Kn2、K25～Kn5的状态；

这里，j＝2，3，……n。

具体的，例如在采样结束进入运算阶段，电压比较器101比较vp、vn两节点的电压值大小，确定最高位(MSB)的值，SAR logic根据该最高位发出控制信号

(

为开关K21、K24的控制信号，

为开关K22、K25的控制信号)，即当MSB为1时，K21、K24闭合K22、K25断开，此时，C2的上极板与C1的下极板相连，C2的下极板与C1的上极板相连，使得vp节点电压降低，vn节点电压升高；或者当MSB为0时K22、K25闭合K21、K24断开，此时，C2的上极板与C1的上极板相连，C2的下极板与C1的下极板相连，使得vp节点电压升高，vn节点电压降低；总之，节点vp、vn的电压发生变化，电压比较器101再次比较vp、vn节点的电压值大小，确定次高位；以此类推，直到确定所有位元(即与运算电容CN对应)的值，从而完成一次模拟/数字(A/D)转换。

举例来说，对于VB2-VB1＝1V，VINP-VINN＝0.51V的情况，在采样阶段对采样电容C1充电，采样阶段结束时，C1上的电荷为0.51*C1，vp>vn，电压比较器101比较vp、vn的节点电压大小，确定MSB为1；MSB控制K21、K24闭合K22、K25断开(如果MSB为0，K21、K24断开K22、K25闭合)，C2通过开关K21、K24与C1连接，节点vp、vn的电压发生变化，因为C1＝2C2，所以C1、C2连接以后总电荷为0.51*C1-1*C2，即C1、C2通过开关连接后的vp的电压大于vn的电压，电压比较器101再次比较vp、vn的电压大小得到次高位为1；次高位控制K31、K34闭合、K32、K35断开(如果次高位为0，

K31、K34断开、K32、K35闭合)，C3通过开关K31、K34与C1、C2连接，节点vp、vn的电压发生变化，因为C1＝2C2＝4C3，所以C1、C2连接以后总电荷为|0.51*C1-1*C2-1*C3|，C1、C2、C3通过开关连接后vp的电压小于vn的电压，电压比较器101再次比较vp、vn的电压大小得到第三位为0；依此类推，直到确定所有位元，完成一次A/D转换。

本发明提供的上述差分SAR ADC的主要特点在于其电容阵列102和开关阵列103所组成的开关电容结构，也即本发明提供的开关电容结构，如图4所示，包括：采样开关电容，以及第二运算开关电容、第三运算开关电容……第n运算开关电容。其中，采样开关相当于图2中的两个采样开关K11、K12，(2n-2)个控制运算电容预充电的开关K23～Kn3、K26～Kn6都在采样阶段闭合，使得C1进行采样、C2～Cn进行预充电。即图4为图2中的开关电容结构的另一种逻辑划分形式。因为这样的开关电容结构是纯电荷式，所以开关电容阵列功耗在nA级。因此，差分SAR ADC电路的主要功耗在电压比较器101，可采用离散型比较器来实现电压比较器101，这样，可使整体电路的功耗保持在微安级甚至更低。

在一些实施例中，为了提高了A/D转换精度减小ADC的面积，可为开关电容结构设置两个以上的参考电压，如图5所示，上述差分SAR ADC中，还包括：补充预充电端点，用于接收补充参考电压，通过所述预充电开关与低位位元对应的运算电容相连。即：添加参考电压发生器(Reference Generator)，前(a-1)个运算电容C2～Ca仍利用第一参考电压VB1和第二参考电压VB2进行预充电，而之后的运算电容Ca+1～Cn则利用补充参考电压VB3～VBn进行预充电，即前(a-1)个位元通过电容的权重进行计算，第a个位元之后的位元，运算电容权重保持最小电容的同时，通过改变预充电压值(即VB3～VBn的值)，即：

C1＝2^{^a-1}C、C2＝2^{^a-2}C、……、Ca＝Ca+1＝Ca+2…＝Cn＝C，且

(VB1-VB2)＝2(VB3-VB4)＝4(VB5-VB6)＝...＝2^n-a(VBm-VBn)；

这里，通过变化Ca～Cn的预充电压值，进一步保证相邻两个运算电容预充电电荷的二倍关系。

进一步的，输入信号VINN和VINP范围是VB1～VB2时，如图6所示，为参考电压发生器(Reference Generator)添加分压电阻，使得参考电压VB1、VB2可调，那么ADC的输入信号范围可调，使得ADC的应用范围更广、输入信号VINN和VINP幅值在一定范围内变化可保证A/D转换精度不变。

进一步的，为了能节约功耗，如图7所示，在分压Reference Generator增加一个控制开关Kr。Kr在采样阶段闭合，保证运算电容在采样阶段预充电，在运算阶段开关Kr断开，从而使Reference Generator功耗降低达到低功耗的目的。图7中开关Kr表示可以关掉Reference Generator，但不限于Kr断开可变电阻与电源VDD之间的连接，Kr断开可变电阻与地VSS之间的连接，或断开其他两节点之间连接亦可。

进一步的，如果在应用如图7所示的开关电容结构的差分SAR ADC中，同时采用离散型比较器来实现电压比较器，则可以进一步降低整体电路的功耗，使整体功耗可控制在微安级甚至更低。

本发明还提供一种差分SAR ADC的版图实现方法，该方法包括：

将版图模拟信号部分与SAR逻辑电路分开；

使开关与电容物理位置相邻，使开关电容之间的连线变短，并且开关电容之间的连线用较高层次的金属层，物理位置相邻的两条连线使用不同层次的金属层；

使电容排列呈中心对称，保证相邻两级电容电荷之间的二倍关系。

使用上述方法实现的一种差分SAR ADC的版图如图8所示。这样布局的优点为：

1、版图布局模拟信号部分(即开关电容之间的连线，电容、开关的基准电压等)与逻辑电路(SAR logic)分开，避免模拟信号受逻辑控制干扰；

2、开关(Swith)与电容(CAP)物理位置相邻，使开关电容之间的连线变短，并且开关电容之间的连线用较高层次的金属层，物理位置相邻的两条连线使用不同层次的金属层，减少了连线寄生电容对采样电容和运算电容容值的影响；

3、图8中电容呈中心对称，保证了电容之间匹配，即保证相邻两级电容电荷之间的二倍关系。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (8)

1.一种差分SAR ADC，其特征在于，所述差分SAR ADC包括：SAR逻辑电路、电压比较器、电容阵列、开关阵列，以及

第一端点，用于接收正相输入信号；

第二端点，用于接收反相输入信号；

第三端点，用于向电压比较器输入正相信号；

第四端点，用于向电压比较器输入反相信号；

第五端点，用于接收第一参考电压；

第六端点，用于接收第二参考电压；

电容阵列中包括：采样电容和运算电容；

开关阵列中包括：采样开关，用于控制采样电容在采样阶段进行采样；预充电开关，用于控制运算电容进行预充电；异向相连开关，用于控制运算电容与采样电容异向相连；同向相连开关，用于控制运算电容与采样电容同向相连；

采样电容的上极板通过采样开关连接至第一端点，采样电容的下极板通过采样开关连接至第二端点；

采样电容的上极板连接至第三端点，下极板连接至第四端点；

运算电容分别对应一组预充电开关、异向相连开关和同向相连开关；

运算电容的上极板通过预充电开关连接至第五端点，运算电容的下极板通过预充电开关连接至第六端点；

运算电容的上极板通过异向相连开关连接至第四端点，运算电容的下极板通过异向相连开关连接至第三端点；

运算电容的上极板通过同向相连开关连接至第三端点，运算电容的下极板通过同向相连开关连接至第四端点；

运算电容C2～Cn上电荷量的比值为2^n-1：2^n-2：……：2；

电压比较器的第一输入端连接至第三端点，电压比较器的第二输入端连接至第四端点，电压比较器的输出端连接至SAR逻辑电路；

SAR逻辑电路根据电压比较器的输出产生开关控制信号，控制开关阵列中的各开关的状态。

2.根据权利要求1所述的差分SAR ADC，其特征在于，所述差分SAR ADC还包括：

补充预充电端点，用于接收补充参考电压，通过所述预充电开关与低位位元对应的运算电容相连；

参考电压发生器，用于控制参考电压，保证相邻两个运算电容预充电电荷的二倍关系。

3.根据权利要求2所述的差分SAR ADC，其特征在于，所述参考电压发生器为输出参考电压可调的参考电压发生器。

4.根据权利要求2所述的差分SAR ADC，其特征在于，所述差分SAR ADC还包括：

控制开关，用于控制参考电压发生器与SAR ADC中开关电容结构的连通/断开。

5.根据权利要求1至4任一项所述的差分SAR ADC，其特征在于，所述电压比较器为离散型比较器。

6.一种差分SAR ADC的开关电容结构，其特征在于，所述开关电容结构包括：电容阵列、开关阵列，以及

第一端点，用于接收正相输入信号；

第二端点，用于接收反相输入信号；

第三端点，用于向电压比较器输入正相信号；

第四端点，用于向电压比较器输入反相信号；

第五端点，用于接收第一参考电压；

第六端点，用于接收第二参考电压；

电容阵列中包括：采样电容和运算电容；

开关阵列中包括：采样开关，用于控制采样电容在采样阶段进行采样；预充电开关，用于控制运算电容进行预充电；异向相连开关，用于控制运算电容与采样电容异向相连；同向相连开关，用于控制运算电容与采样电容同向相连；

采样电容的上极板通过采样开关连接至第一端点，采样电容的下极板通过采样开关连接至第二端点；

采样电容的上极板连接至第三端点，下极板连接至第四端点；

运算电容分别对应一组预充电开关、异向相连开关和同向相连开关；

运算电容的上极板通过预充电开关连接至第五端点，运算电容的下极板通过预充电开关连接至第六端点；

运算电容的上极板通过异向相连开关连接至第四端点，运算电容的下极板通过异向相连开关连接至第三端点；

运算电容的上极板通过同向相连开关连接至第三端点，运算电容的下极板通过同向相连开关连接至第四端点；

运算电容C2～Cn上电荷量的比值为2^n-1：2^n-2：……：2。

7.一种权利要求1中所述的差分SAR ADC的模拟/数字转化方法，其特征在于，该方法包括：

在采样阶段，采样开关K11和K12闭合，采样电容C1采集输入信号；同时(2n-2)个预充电开关K23～Kn3、K26～Kn6也同时闭合，运算电容C2～Cn在采样阶段进行预充电，根据权重不同，每个电容采集电荷不同，即运算电容C2～Cn上电荷量的比值为2^n-1：2^n-2：……：2；

在运算阶段，电压比较器分别比较第j-1位元对应的正相信号和反相信号的电压值大小，确定第j-1位元的值，并根据第j-1位元的值确定第j位对应的异向相连开关Kj1、Kj4和同向相连开关Kj2、Kj5的状态，其中j的取值范围为2，3……n；

当正相信号大于反相信号时，确定第j-1位元的值为1，控制开关Kj1、Kj4闭合，控制开关Kj2、Kj5断开；

当正相信号小于反相信号时，确定第j-1位元的值为0，控制开关Kj1、Kj4断开，控制开关Kj2、Kj5闭合。

8.一种权利要求1中所述的差分SAR ADC的版图实现方法，其特征在于，该方法包括：

将版图模拟信号部分与SAR逻辑电路分开；

使开关与电容物理位置相邻，使开关电容之间的连线变短，并且开关电容之间的连线用较高层次的金属层，物理位置相邻的两条连线使用不同层次的金属层；

使电容排列呈中心对称，保证相邻两级电容电荷之间的二倍关系。

Images