CN108647406A - 一种流水线模数转换器中各级电路的设计方法 - Google Patents

一种流水线模数转换器中各级电路的设计方法 Download PDF

Info

Publication number
CN108647406A
CN108647406A CN201810372508.2A CN201810372508A CN108647406A CN 108647406 A CN108647406 A CN 108647406A CN 201810372508 A CN201810372508 A CN 201810372508A CN 108647406 A CN108647406 A CN 108647406A
Authority
CN
China
Prior art keywords
voltage
circuit
stage
input voltage
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810372508.2A
Other languages
English (en)
Other versions
CN108647406B (zh
Inventor
王顺平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Nufront Mobile Multimedia Technology Co Ltd
Original Assignee
Beijing Nufront Mobile Multimedia Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Nufront Mobile Multimedia Technology Co Ltd filed Critical Beijing Nufront Mobile Multimedia Technology Co Ltd
Priority to CN201810372508.2A priority Critical patent/CN108647406B/zh
Publication of CN108647406A publication Critical patent/CN108647406A/zh
Application granted granted Critical
Publication of CN108647406B publication Critical patent/CN108647406B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请公开了一种流水线模数转换器中各级电路的设计方法，包括：流水线模数转换器的模拟输入电压经每级电路流水线式处理后得到每级电路的模拟输出电压；对所述每级电路的模拟输出电压进行逆运算，得到每级电路的同比输入电压；根据所述每级电路的同比输入电压，得到每级电路在时域或频域的性能。本发明只需CADENCE中自带库中元器件就可以搭建完成实现，易于实现；同时可以更加方便动态评估流水线各级在时域或频域上的性能。

Description

一种流水线模数转换器中各级电路的设计方法
技术领域
本发明涉及模数转换器技术领域，尤其涉及一种流水线模数转换器中各级电路的设计方法。
背景技术
流水线结构模数转换器(Pipeline ADC)是一种常用模数转换器结构,其转换速率较高，消耗的芯片面积和功耗却较低，常用于无线通信、CCD图像数据处理、超声监测等高速应用领域。相对于其他结构模数转换器来说,最大优势在于它在精度、速度、功耗等方面的很好平衡，其精度较高，转换速度较快，功耗较低且芯片面积较小，因此在无线通信、数字视频等高速高精度领域中的应用越来越广泛。
在设计流水线流水线模数转换器中各级电路时，往往很难评估各级电路的性能是否满足整个流水线模数转换器的性能，大多数采用如式(1)的静态方法，根据输入信号的电压值算出输出值，然后和实际仿真得到的值进行对比，但这样不能直观的像采样保持电路那样通过对输出直接做离散傅立叶变换(DFT)而得到其动态性能，如SNR或SNDR。由于式(1)中的参数D不是线性的，是根据输入值的大小与参考值的对比而得到的1、0、-1三个值，假如Vin是一单音正弦信号，则通过式(1)得到的是一非线性信号，而用这个信号去做离散傅立叶变换(DFT)后是无法得到每级电路的性能，比如信号噪声比(SNR)或者信号噪声失真比(SNDR)。
Vout＝2*Vin+D*Vref
其中，Vin是输入信号的电压值；Vref为固定值的参考电压，电压值根据流水线模数转换器的设计规格参数确定；Vout是输出信号的电压值。
发明内容
为了方便评估各级电路的性能是否满足整个流水线模数转换器的性能，本申请提供了一种流水线模数转换器中各级电路的设计方法。
本申请采用的技术方案是：一种流水线模数转换器中各级电路的设计方法，包括：
流水线模数转换器的模拟输入电压经每级电路流水线式处理后得到每级电路的模拟输出电压；
对所述每级电路的模拟输出电压进行逆运算，得到每级电路的同比输入电压；
根据所述每级电路的同比输入电压，得到每级电路在时域或频域的性能。
所述流水线模数转换器的模拟输入电压经每级电路流水线式处理后得到每级电路的模拟输出电压，具体为：
所述流水线模数转换器的模拟输入电压经过采样保持电路得到第一级电路的输入电压，第一级电路的输入电压经过子模数转换器后得到数字输出信号，然后数字输出信号经过子数模转换器后得到模拟输出信号，将第一级电路的输入电压与所述模拟输出信号做减法，然后再经过放大器放大2倍，得到余差模拟电压输出，即第二级电路的输入电压，依次类推得到每级电路的输出电压。
所述流水线模数转换器的模拟输入电压经每级电路流水线式处理后得到每级电路的模拟输出电压，包括：
Vout＝2*(Vin-Vdac)
其中，Vin为每级电路的输入电压；Vdac为每级电路的输入电压Vin经过子模数转换器和子数模转换器后得到的模拟输出电压；Vref为固定值的参考电压，电压值根据流水线模数转换器的设计规格参数确定；Vout是每级电路的输出电压。
所述对所述每级电路的模拟输出电压进行逆运算，得到每级电路的同比输入电压，包括：
Vout＝2*Vin+s*Vref
其中，Vin为每级电路的输入电压；Vref为固定值的参考电压，电压值根据流水线模数转换器的设计规格参数确定；Vout是每级电路的输出电压；s为转换参数。
根据每级电路的输入信号经过子模数转换器后得到二进制BCD码的数字输出D，对数字输出D经转换电路处理得到转换参数s；其中，
其中，D为每级电路的输入信号经过子模数转换器后得到的二进制BCD码的数字输出；Vref为固定值的参考电压，电压值根据流水线模数转换器的设计规格参数确定。
所述对所述每级电路的输出电压进行逆运算，得到每级流水线同比输入电压，具体为：每级电路的输入电压经过子模数转换器后得到二进制数字输出信号D，分离得到二进制数字输出信号D的高位D[1]和低位D[0]；
对每级数字输出信号的高位D[1]和低位D[0]经反相器、与门、或门、压控电压源得到s，然后s经乘法器和压控电压源处理后，得到每级电路的同比输入电压。
对数字输出信号D经转换电路处理得到转换参数s，具体为：
D[1]经反相器F1后得到与门Y2的第一输入电压M1，M1再经过反相器F2得到与门Y1的第一输入电压；D[0]经反相器F3后得到与门Y1的第二输入电压M2，M2再经过反相器F4得到与门Y2的第二输入电压；
与门Y1的第一输入电压和第二输入电压进行与运算，得到或门的第一输入电压；与门Y2的第一输入电压和第二输入电压进行与运算，得到或门H1的第二输入电压；
或门H1的第一输入电压和第二输入电压进行或运算得到压控电压源K1的第二输入电压；M1作为压控电压源K1的第一输入电压与压控电压源K1的第二输入电压进行减法运算，得到转换参数s。
所述对所述每级电路的模拟输出电压进行逆运算，得到每级电路的同比输入电压，具体为：每级电路的模拟输出电压即为下一级电路的输入电压，对每级电路的输入电压经过子模数转换器后得到热码D′，其中，
从热码D′中分离得到高位D′[1]和低位D′[0]；D′[1]经反相器后与D′[0]经压控电压源处理得到转换参数s，然后s经乘法器和压控电压源处理后，得到每级电路的同比输入电压。
D′[1]经反相器F5后得到压控电压源K5的第一输入电压；压控电压源K5的第一输入电压与D′[0]经压控电压源K5做减法运算做减法运算，得到转换参数s。
所述s经乘法器和压控电压源处理后，得到每级电路的同比输入电压，具体为：
压控电压源K2提供电压值为的电压，s作为乘法器C1的第一输入电压与压控电压源K2的电压值进行乘法运算，得到压控电压源K4的第二输入电压；
每级电路的输出信号Vout经压控电压源K3后得到电压值为的电压值作为压控电压源K4的第一输入电压；
压控电压源K4的第一输入电压与第二输入电压进行减法运算，得到每级电路的同比输入电压Vin。
当流水线模数转换器的模拟输入电压进入每级电路后，根据要得到的N位的数字输出信号以及功耗，设置相应级数的级电路。
比较每级电路的同比输入电压与每级电路的输入电压，得出每级电路在时域上的性能。
对所述流水线同比输入电压做离散傅立叶变换(DFT)，得出每级电路在频域上的性能。
所述性能具体为SNR(信号噪声比)或者SNDR(信号噪声失真比)。
本发明取得的有益效果是：
1，易于实现，只需CADENCE中自带库中元器件就可以搭建完成实现；
2，可以更加方便动态评估流水线各级在时域或频域上的性能(比如SNR(信号噪声比)或者SNDR(信号噪声失真比等)；
3，经该发明设计方法得到的各级电路的同比电输入压与各级电路的输入电压做对比，根据二者误差大小判定是否满足整体流水线模数转换器的性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1是本发明提供的整体流水线以及某一级流水线的原始框图；
图2是本发明提供的通过Vout恢复出输入电压Vin的一种具体电路设计图；
图3是本发明提供的通过Vout恢复出输入电压Vin的另一种具体电路设计图。
具体实施方式
下面结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图1为整个流水线的原理框图，其中，当有模拟输入电压进入流水线模数转换器后，根据要得到的N位的数字输出信号以及功耗设置相应级数的流水线，例如，本申请以1.5位/级为例，要得到N位的整个流水线的输出电压，则设置N-1级电路，根据每级电路经子模数转换器得到的数字输出D进行错位相加，再经过数字校正模块得到N位的整个流水线的模拟输出电压。
其中，图1的下半部分以第一级电路的计算过程为例来说明，模拟输入电压Vin进入流水线模数转换器后，经过采样保持电路得到第一级电路的输入电压Vin1，第一级电路的输入电压Vin1经过子模数转换器(子ADC)后得到2位的数字输出信号D1，然后数字输出信号D1经过子数模转换器(子DAC)后得到模拟输出信号Vdac，将第一级电路的输入电压Vin1与模拟输出信号Vdac做减法，然后再经过放大器放大2倍，得到余差模拟输出电压Vres1，即第二级电路的输入电压Vin2；后续每级电路以此类推。
公式表示如下：
Vres＝2*(Vin-Vdac)
其中，Vres为余差模拟输出电压；Vin为每级电路的输入电压；Vdac为每级电路的输入电压Vin经过子模数转换器和子数模转换器后得到的模拟输出电压；Vref为固定值的参考电压，电压值根据流水线模数转换器的设计规格参数确定；Vout是每级电路的输出电压；D为每级电路的输入电压经过子数模转换器后得到的二进制BCD码的数字输出。
对式(2)进行变形，得到Vout与Vin的对应关系为：
Vout＝2*Vin+s*Vref
其中，Vout是每级电路的输出电压；Vin为每级电路的输入电压；Vref为固定值的参考电压，电压值根据流水线模数转换器的设计规格参数确定；Vout是输出信号的电压值；S为转换参数。
由于现有的流水线在设计每级电路时，很难评估整级电路模块的性能是否满足整个流水线模数转换器的性能，大多是采用根据输入信号的电压值得到输出值，然后和实际仿真结果进行对比，但这样不能直观的像采样保持电路那样通过对输出直接做离散傅里叶变换(DFT)而得到其动态性能。基于此，本申请应运而生。
实施例
本申请设计思路为，根据式(3)变形得到Vin与Vout的对应关系：
Vin＝(Vout-s*Vref)/2
从式(4)可以看出，通过Vout恢复出输入电压Vin，而根据此输入信号Vin去做离散傅立叶变换(DFT)，则可以得到每级电路的信噪比(SNR)或信号噪声失真比(SNDR)性能指标。
第一种具体电路设计如下：
本申请利用CADENCE中的analogLib和ahdlLib两个自带库里的元器件搭建出此输出到输入的转换，如图2所示，D为每级电路的输出电压Vin经过子模数转换器后得到的二进制BCD码的数字输出，其中，D[1]为式(2)中D的高位，D[0]为式(2)中D的低位；
根据式(4)中Vin＝(Vout-s*Vref)/2可得：
图2左侧框图内元器件的搭建实现由D的取值得到(5)中的转换参数s，左侧框图具体电路连接为：
D[1]经反相器F1(not-gate)后得到节点电压M1，即与门Y2(and-gate)的第一输入电压，M1再经过反相器F2得到与门Y1的第一输入电压；
D[0]经反相器F3后得到节点电压M2，即与门Y1的第二输入电压，M2再经过反相器F4得到与门Y2的第二输入电压；
与门Y1的第一输入电压和第二输入电压进行与运算，得到或门H1(or-gate)的第一输入电压；与门Y2的第一输入电压和第二输入电压进行与运算，得到或门H1的第二输入电压；
或门H1的第一输入电压和第二输入电压进行或运算，得到压控电压源K1(VCVS)的第二输入电压，即转换参数s。
依据上述电路图，根据D计算s的具体计算流程如下：
以D的取值为10为例来说明，高位D[1]为1，低位D[0]为0：
D[1]经反相器F1后得到节点电压M1的值为0，即与门Y2(and-gate)的第一输入电压为0，M1再经反相器F2得到与门Y1的第一输入电压为1；
D[0]经反相器F3后得到节点电压M2的值为1，即与门Y1的第二输入电压1，M2再经过反相器F4得到与门Y2的第二输入电压为0；
与门Y1的第一输入电压1和第二输入电压1进行与运算，得到或门H1(or-gate)的第一输入电压1；与门Y2的第一输入电压0和第二输入电压0进行与运算，得到或门H1的第二输入电压0；
或门H1的第一输入电压1和第二输入电压0进行或运算，得到压控电压源K1(VCVS)的第二输入电压1；
节点电压M1作为压控电压源K1的第一输入电压与压控电压源K1的第二输入电压进行减法运算，得到乘法器C1的第一输入电压，即转换参数s的值1。
当D为01或00时，通过上述电路均可得到s的取值为0或-1。
图2中，在上述电路计算得到s后，根据式(5)通过后续电路得到Vin的电压值，后续电路的具体连接关系为：
压控电压源K2提供电压值为的电压，乘法器C1的第一输入电压与压控电压源K2的电压值进行乘法运算，得到压控电压源K4的第二输入电压；
每级电路的输出信号Vout经压控电压源K3后得到电压值为的电压值作为压控电压源K4的第一输入电压；
压控电压源K4的第一输入电压与第二输入电压进行减法运算，得到电压值Vin。
第二种具体电路设计如下：
本申请利用CADENCE中的analogLib和ahdlLib两个自带库里的元器件搭建出此输出到输入的转换，D′为每级流水线输出电压Vin经过子模数转换器后得到的热码；
其中，D′[1]为式(2)中D′的高位，D′[0]为式(2)中D′的低位，根据D′转换得到s具体为：
如图3所示，左侧框图内元器件的搭建实现由D′的取值得到(7)中的转换参数s，左侧框图具体电路连接为：D′[1]经反相器F5后得到压控电压源K5的第一输入电压；压控电压源K5的第一输入电压与D′[0]做减法运算，得到转换参数s。
图3中，在上述电路计算得到s后，根据式(5)通过后续电路得到Vin的电压值，后续电路的具体连接关系为：
压控电压源K2提供电压值为的电压，s作为乘法器C1的第一输入电压与压控电压源K2的电压值进行乘法运算，得到压控电压源K4的第二输入电压；
每级电路的输出信号Vout经压控电压源K3后得到电压值为的电压值作为压控电压源K4的第一输入电压；
压控电压源K4的第一输入电压与第二输入电压进行减法运算，得到电压值Vin。
基于上述电路连接，通过Vout可以恢复出输入信号Vin，对此输入信号Vin做离散傅立叶变换(DFT)就能够得到各级电路的动态新能，即信噪比或信号噪声失真比，进一步能够方便直观的评价各级电路的性能是否满足整个流水线模数转换器的性能要求，提高效率。
之所以具有这些优点，是因为本发明中采用CADENCE中自带库中元器件(理想元器件)来实现从整个流水线模数转换器每级电路的输出到输入的无损变换，因此，采用此方法能更加方便直观的评估出各级电路的性能是否满足整体流水线模数转换器的性能要求，提高效率。
根据所述公开的实施例，可以使得本领域技术人员能够实现或者使用本发明。对于本领域技术人员来说，这些实施例的各种修改是显而易见的，并且这里定义的总体原理也可以在不脱离本发明的范围和主旨的基础上应用于其他实施例。以上所述的实施例仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种流水线模数转换器中各级电路的设计方法，其特征在于，包括：
流水线模数转换器的模拟输入电压经每级电路流水线式处理后得到每级电路的模拟输出电压；
对所述每级电路的模拟输出电压进行逆运算，得到每级电路的同比输入电压；
根据所述每级电路的同比输入电压，得到每级电路在时域或频域的性能。
2.如权利要求1所述的流水线模数转换器中各级电路的设计方法，其特征在于，所述流水线模数转换器的模拟输入电压经每级电路流水线式处理后得到每级电路的模拟输出电压，具体为：
所述流水线模数转换器的模拟输入电压经过采样保持电路得到第一级电路的输入电压，第一级电路的输入电压经过子模数转换器后得到数字输出信号，然后数字输出信号经过子数模转换器后得到模拟输出信号，将第一级电路的输入电压与所述模拟输出信号做减法，然后再经过放大器放大2倍，得到余差模拟电压输出，即第二级电路的输入电压，依次类推得到每级电路的输出电压。
3.如权利要求2所述的流水线模数转换器中各级电路的设计方法，其特征在于，所述流水线模数转换器的模拟输入电压经每级电路流水线式处理后得到每级电路的模拟输出电压，包括：
Vout＝2*(Vin-Vdac)
其中，Vin为每级电路的输入电压；Vdac为每级电路的输入电压Vin经过子模数转换器和子数模转换器后得到的模拟输出电压；Vref为固定值的参考电压，电压值根据流水线模数转换器的设计规格参数确定；Vout是每级电路的输出电压。
4.如权利要求3所述的流水线模数转换器中各级电路的设计方法，其特征在于，所述对所述每级电路的模拟输出电压进行逆运算，得到每级电路的同比输入电压，包括：
Vout＝2*Vin+s*Vref
其中，Vin为每级电路的输入电压；Vref为固定值的参考电压，电压值根据流水线模数转换器的设计规格参数确定；Vout是每级电路的输出电压；s为转换参数。
5.如权利要求4所述的流水线模数转换器中各级电路的设计方法，其特征在于，根据每级电路的输入信号经过子模数转换器后得到二进制BCD码的数字输出D，对数字输出D经转换电路处理得到转换参数s；其中，
其中，D为每级电路的输入信号经过子模数转换器后得到的二进制BCD码的数字输出；Vref为固定值的参考电压，电压值根据流水线模数转换器的设计规格参数确定。
6.如权利要求5所述的流水线模数转换器中各级电路的设计方法，其特征在于，所述对所述每级电路的输出电压进行逆运算，得到每级流水线同比输入电压，具体为：每级电路的输入电压经过子模数转换器后得到二进制数字输出信号D，分离得到二进制数字输出信号D的高位D[1]和低位D[0]；
对每级数字输出信号的高位D[1]和低位D[0]经反相器、与门、或门、压控电压源得到s，然后s经乘法器和压控电压源处理后，得到每级电路的同比输入电压。
7.如权利要求6所述的流水线模数转换器中各级电路的设计方法，其特征在于，对数字输出信号D经转换电路处理得到转换参数s，具体为：
D[1]经反相器F1后得到与门Y2的第一输入电压M1，M1再经过反相器F2得到与门Y1的第一输入电压；D[0]经反相器F3后得到与门Y1的第二输入电压M2，M2再经过反相器F4得到与门Y2的第二输入电压；
与门Y1的第一输入电压和第二输入电压进行与运算，得到或门的第一输入电压；与门Y2的第一输入电压和第二输入电压进行与运算，得到或门H1的第二输入电压；
或门H1的第一输入电压和第二输入电压进行或运算得到压控电压源K1的第二输入电压；M1作为压控电压源K1的第一输入电压与压控电压源K1的第二输入电压进行减法运算，得到转换参数s。
8.如权利要求5所述的流水线模数转换器中各级电路的设计方法，其特征在于，所述对所述每级电路的模拟输出电压进行逆运算，得到每级电路的同比输入电压，具体为：每级电路的模拟输出电压即为下一级电路的输入电压，对每级电路的输入电压经过子模数转换器后得到热码D′，其中，
从热码D′中分离得到高位D′[1]和低位D′[0]；D′[1]经反相器后与D′[0]经压控电压源处理得到转换参数s，然后s经乘法器和压控电压源处理后，得到每级电路的同比输入电压。
9.如权利要求8所述的流水线模数转换器中各级电路的设计方法，其特征在于，D′[1]经反相器F5后得到压控电压源K5的第一输入电压；压控电压源K5的第一输入电压与D′[0]经压控电压源K5做减法运算，得到转换参数s。
10.如权利要求7或9所述的流水线模数转换器中各级电路的设计方法，其特征在于，所述s经乘法器和压控电压源处理后，得到每级电路的同比输入电压，具体为：
压控电压源K2提供电压值为的电压，s作为乘法器C1的第一输入电压与压控电压源K2的电压值进行乘法运算，得到压控电压源K4的第二输入电压；
每级电路的输出信号Vout经压控电压源K3后得到电压值为的电压值作为压控电压源K4的第一输入电压；
压控电压源K4的第一输入电压与第二输入电压进行减法运算，得到每级电路的同比输入电压Vin。
11.如权利要求1所述的流水线模数转换器中各级电路的设计方法，其特征在于，当流水线模数转换器的模拟输入电压进入每级电路后，根据要得到的N位的数字输出信号以及功耗，设置相应级数的级电路。
12.如权利要求1所述的流水线模数转换器中各级电路的设计方法，其特征在于，比较每级电路的同比输入电压与每级电路的输入电压，得出每级电路在时域上的性能。
13.如权利要求1所述的流水线模数转换器中各级电路的设计方法，其特征在于，对所述流水线同比输入电压做离散傅立叶变换，得出每级电路在频域上的性能。
14.如权利要求1-13中任意一项所述的流水线模数转换器中各级电路的设计方法，其特征在于，所述性能具体为SNR(信号噪声比)或者SNDR(信号噪声失真比)。
CN201810372508.2A 2018-04-24 2018-04-24 一种流水线模数转换器中各级电路的设计方法 Active CN108647406B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810372508.2A CN108647406B (zh) 2018-04-24 2018-04-24 一种流水线模数转换器中各级电路的设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810372508.2A CN108647406B (zh) 2018-04-24 2018-04-24 一种流水线模数转换器中各级电路的设计方法

Publications (2)

Publication Number Publication Date
CN108647406A true CN108647406A (zh) 2018-10-12
CN108647406B CN108647406B (zh) 2024-08-23

Family

ID=63747500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810372508.2A Active CN108647406B (zh) 2018-04-24 2018-04-24 一种流水线模数转换器中各级电路的设计方法

Country Status (1)

Country Link
CN (1) CN108647406B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116341455A (zh) * 2023-05-29 2023-06-27 深圳安森德半导体有限公司 一种使用bcd工艺的模数转换设计方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552609A (zh) * 2009-02-12 2009-10-07 苏州通创微芯有限公司 一种流水线模数转换器
CN101895295A (zh) * 2010-07-09 2010-11-24 复旦大学 采用运算放大器共享的低功耗流水线模数转换器
WO2010149002A1 (zh) * 2009-06-22 2010-12-29 中国电子科技集团公司第二十四研究所 流水线a/d转换器及其单冗余位数字校正方法
CN102332919A (zh) * 2011-07-21 2012-01-25 北京交通大学 一种模数转换器
CN102474262A (zh) * 2009-07-10 2012-05-23 Imec公司 交织的流水线二进制搜索a/d转换器
CN107359878A (zh) * 2017-08-17 2017-11-17 电子科技大学 一种基于最小量化误差的流水线adc的前端校准方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552609A (zh) * 2009-02-12 2009-10-07 苏州通创微芯有限公司 一种流水线模数转换器
WO2010149002A1 (zh) * 2009-06-22 2010-12-29 中国电子科技集团公司第二十四研究所 流水线a/d转换器及其单冗余位数字校正方法
CN102474262A (zh) * 2009-07-10 2012-05-23 Imec公司 交织的流水线二进制搜索a/d转换器
CN101895295A (zh) * 2010-07-09 2010-11-24 复旦大学 采用运算放大器共享的低功耗流水线模数转换器
CN102332919A (zh) * 2011-07-21 2012-01-25 北京交通大学 一种模数转换器
CN107359878A (zh) * 2017-08-17 2017-11-17 电子科技大学 一种基于最小量化误差的流水线adc的前端校准方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
邓青;刘海涛;吴俊杰;张理振;: "一种基于时间交织流水线架构的高速ADC设计", 现代雷达, no. 05 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116341455A (zh) * 2023-05-29 2023-06-27 深圳安森德半导体有限公司 一种使用bcd工艺的模数转换设计方法

Also Published As

Publication number Publication date
CN108647406B (zh) 2024-08-23

Similar Documents

Publication Publication Date Title
US20140184434A1 (en) Analog/digital converter
EP3090488B1 (en) Combining a coarse adc and a sar adc
TWI479806B (zh) 類比至數位轉換系統
TW201306493A (zh) 模數轉換器及模數轉換方法
US8912942B2 (en) Successive-approximation-register analog-to-digital converter (SAR ADC) and method thereof
CN103095300A (zh) 逐次逼近模拟至数字转换器及转换方法
JP4014553B2 (ja) アナログデジタル変換器
CN105471431A (zh) 一种测试模数转换器差分线性误差和积分线性误差的方法
CN108647406B (zh) 一种流水线模数转换器中各级电路的设计方法
KR101960180B1 (ko) 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로
US8704695B2 (en) Analog-to-digital converter
CN104143983A (zh) 连续逼近式模拟数字转换器及其方法
CN104113337B (zh) 一种流水线模数转换器
CN102195651B (zh) 一种高速模数转换器
US7535399B2 (en) Reference voltage shifting technique for optimizing SNR performance in pipeline ADCs with respect to input signal
Yasser et al. A comparative analysis of optimized low-power comparators for biomedical-adcs
CN106656189B (zh) 一种多级折叠内插型模数转换器及其译码方法
Gaude et al. Design and Simulation of 4-Bit Flash Analog to Digital Converter (ADC) for High-Speed Applications
CN109067401B (zh) 用于检测传感器信号的sigma-delta调制器
CN113839675B (zh) 基于非50%占空比采样时钟的流水线式模数转换器
Du et al. A/D converter architectures for energy-efficient vision processor
JP2812169B2 (ja) Ａ／ｄ変換装置
JP4121969B2 (ja) アナログデジタル変換器
US7986258B2 (en) Analog-digital conversion cell and analog-digital converter
KR100474685B1 (ko) 휴대용기기에 사용되는 저전력 아날로그/디지털 컨버터장치 및 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant