CN109067401B - 用于检测传感器信号的sigma-delta调制器 - Google Patents

用于检测传感器信号的sigma-delta调制器 Download PDF

Info

Publication number
CN109067401B
CN109067401B CN201810682864.4A CN201810682864A CN109067401B CN 109067401 B CN109067401 B CN 109067401B CN 201810682864 A CN201810682864 A CN 201810682864A CN 109067401 B CN109067401 B CN 109067401B
Authority
CN
China
Prior art keywords
signal
dac
output
sigma
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810682864.4A
Other languages
English (en)
Other versions
CN109067401A (zh
Inventor
胡蓉彬
胡刚毅
李儒章
王健安
陈光炳
王育新
付东兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 24 Research Institute
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN201810682864.4A priority Critical patent/CN109067401B/zh
Publication of CN109067401A publication Critical patent/CN109067401A/zh
Application granted granted Critical
Publication of CN109067401B publication Critical patent/CN109067401B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/46—Analogue/digital converters using delta-sigma modulation as an intermediate step using a combination of at least one delta-sigma modulator in series with at least one analogue/digital converter of a different type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明提供一种用于检测传感器信号的sigma‑delta调制器，包括：运算跨导放大器，用于检测待测信号并将其与VDAC之间差值放大转换成第一电流信号、第二电流信号；比较器，用于比较第一电流信号与第二电流信号各自之间的积分电压输出比较值；触发器，与比较器与时钟信号相连，用于锁存比较器的比较值；增减计数器，用于对比较器的输出结果计数并输出二进制数的累积值；二进制移位器，用于对累积值向右移两位；加法器，用于将锁存的比较值与移位的累积值相加输出累加值；DAC电路，用于对累加值数模转换输出电压VDAC。sigma‑delta调制器具有较高的灵敏度与精度，能够检测和量化传感器输出的微弱信号，由于其功耗极低，能实现传感器与传感器信号处理电路的单芯片集成。

Description

用于检测传感器信号的sigma-delta调制器
技术领域
本发明涉及集成电路技术领域，特别是涉及一种用于检测传感器信号的sigma-delta调制器。
背景技术
传感器作为电子设备感知自然界信息必不可少的部件，已广泛应用在工业控制、汽车、医疗、消费电子等领域。随着物联网的发展和智能设备的普及，传感器迎来了新的发展机遇，无论是数量还是种类，人们对传感器的需求日益增多，同时对性能的要求也更加严格。作为传感器系统中至关重要的一部分，传感器读出(处理)电路也面临着同样的挑战。
然而，一般传感器输出信号十分微弱，只有几十豪伏的数量级，检测如此微弱的信号用一般的ADC很难达到要求的精度。同时，现有技术采用低噪声放大器把传感器输出的微弱信号放大后送到ADC转换成数字信号，但低噪声放大器的引入增加了系统设计难度，增加了系统功耗，不利于传感器与传感器信号处理电路的单芯片集成；另外，虽然一般sigma-delta调制器的信号输入范围也有几百微伏，但不能用于直接检测传感器输出信号，因此，亟需一种调制器能够检测出传感器的微弱信号(几十毫伏的数量级)。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种用于检测传感器信号的sigma-delta调制器，用于解决现有技术中调制器无法检测到传感器微弱信号的问题。
为实现上述目的及其他相关目的，本发明提供一种用于检测传感器信号的sigma-delta调制器，
运算跨导放大器，用于检测来自所述传感器的待测信号并将所述待测信号与DAC电路的VDAC之间差值放大转换成第一电流信号、第二电流信号；
比较器，与所述运算跨导放大器相连，用于比较第一电流信号与第二电流信号各自之间的积分电压并输出比较值；
触发器，与所述比较器与时钟信号相连，用于根据所述时钟信号锁存所述比较器的比较值；
增减计数器，与所述触发器与时钟信号相连，用于根据所述时钟信号对所述比较器的输出结果增、减计数并输出二进制数的累积值；
二进制移位器，与所述增减计数器相连，用于对二进制的所述累积值向右移两位；
加法器，与所述触发器、二进制移位器相连，用于将锁存的比较值与移位的累积值相加输出累加值；
DAC电路，与所述加法器相连，用于对所述累加值进行数模转换输出电压VDAC。
优选地，所述运算跨导放大器为差分对称结构。
优选地，所述运算跨导放大器包括为待测信号的输入级Vin+和Vin-，为输出电压的输入级VDAC+和VDAC-、输出级与共模反馈电路，其中所述共模反馈电路使输出级输出共模电平。
优选地，所述运算跨导放大器采用偏置电流动态分配技术动态分配电流。
优选地，所述比较器两个输入端对应连接第一电容、第二电容，第一电流信号、第二电流信号充对应充电于第一电容、第二电容各自形成第一积分电压与第二积分电压。
优选地，还包括反相电路，所述反相电路连接在比较器输出端与触发器输入端之间。
优选地，所述反向电路为多级反相器，所述多级反相器依次串联。
优选地，所述多级反相器为四个依次串联的反相器。
优选地，还包括低通数字滤波器，与所述加法器相连，用于对所述累加值进行滤波抽取输出所述待测信号的数字量化信号。
优选地，所述触发器为D类触发器。
如上所述，本发明的用于检测传感器信号的sigma-delta调制器，具有以下有益效果：
本发明在积分电路之前引入运算跨导放大器，提高了调制器的灵敏度与精度，同时，采用多级反相器提升比较器的灵敏度，采用加减计数器对比较器输出进行累积，实现数字积分作用，还有使用多重对称、偏置动态分配的该技术提高运算跨导放大器的性能，因此，本发明的sigma-delta调制器具有较高的灵敏度与精度，能够检测和量化传感器输出的微弱信号(几十毫伏数量级)，由于其具有极低的功耗，能实现传感器与传感器信号处理电路的单芯片集成。
附图说明
图1显示为本发明提供的一种sigma-delta调制器电路图；
图2显示为本发明提供的一种待测信号Vin大于DAC输出sigma-delta调制器工作时序图；
图3显示为本发明提供的一种待测信号Vin小于DAC输出sigma-delta调制器工作时序图；
图4显示为本发明提供的一种基于低通滤波的sigma-delta调制器电路图；
图5显示为本发明提供的一种sigma-delta调制器中运算跨导放大器的电路图；
图6显示为本发明提供的非交叠时钟时序图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1，为本发明提供的一种sigma-delta调制器电路图，用于检测传感器输入信号，其具体包括：
运算跨导放大器OTA，用于检测来自所述传感器的待测信号并将所述待测信号与DAC电路的VDAC之间差值放大转换成第一电流信号、第二电流信号；
比较器comparator，与所述运算跨导放大器相连，用于比较第一电流信号与第二电流信号各自之间的积分电压并输出比较值；
触发器，与所述比较器与时钟信号相连，用于根据所述时钟信号锁存所述比较器的比较值；
增减计数器up/down counter，与所述触发器与时钟信号相连，用于根据所述时钟信号对所述比较器的输出结果增、减计数并输出二进制数的累积值；
二进制移位器shifter，与所述增减计数器相连，用于对二进制的所述累积值向右移两位；
加法器sum，与所述触发器、二进制移位器相连，用于将锁存的比较值与移位的累积值相加输出累加值；
DAC电路，与所述加法器相连，用于对所述累加值进行数模转换输出电压VDAC。
优选地，所述触发器优选为D类触发器，用于锁存比较值。
在本实施例中，运算跨导放大器OTA把传感器输出的待检测信号Vin与DAC输出VDAC间的差值放大后转换成电流信号I1和I2后分别用于给电容器C1和C2充电。第一电流I1和第二电路I2给第一电容器C1和第二电容器C2充电的行为构成了第一积分器：其中，电容器C1对电流I1积分得到第一积分电压V1；第一电容C1对电流I1积分形成第二积分电压V2。比较器comparator比较电压V1和电压V2，输出1位比较结果。D触发器在时钟信号CLK的上升沿到来时锁存比较器的1位比较结果。增减计算器up/down counter根据D触发器锁存的结果进行+1或者-1计数；当增减计算器up/down counter对比较器的输出结果进行计数的行为构成了第二积分器，积分的结果为m位二进制数。二进制移位器shifter把增减计算器up/downcounter的计数结果向右移两位以实现数值除4的效果，这样可避免第二积分器在工作过程中溢出。移出的2位两位二进制数扔掉，因此二进制移位器shifter的输出为m-2位二进制数。加法器sum把D触发器的1位输出和二进制移位器shifter的m-2位输出相加，相加后的m-2位二进制数结果送到DAC转换成模拟信号VDAC，待检测信号Vin与DAC的输出VDAC分别送到运算跨导放大器正、反相输入端。
在上述实施例的基础上，如图1所示，还包括反相电路，所述反相电路连接在比较器输出端与触发器输入端之间，所述反向电路为多级反相器，所述多级反相器依次串联；所述多级反相器为四个依次串联的反相器连接于在比较器的输出端，如反相器T1、T2、T3和T4，对输出的信号进行整形用于增加比较器的灵敏度。
具体地，详见图2，待测信号Vin大于DAC输出sigma-delta调制器工作时序图，如果待检测信号Vin大于DAC的输出信号VDAC，第一电流I1给第一电容C1充电，第二电流I2给第二电容C2放电，第一积分电压V1上升，第二积分电压V2下降。当第一积分电压V1高于第二积分电压V2时，比较器comparator输出高电平(数字1)，反相器T4也输出高电平。当时钟CLK上升沿到来时，反相器T4输出的高电平被D触发器锁存。加法器sum的输出会增加1，引起DAC的输出增加一个台阶。如果DAC的输出VDAC仍然低于待检测信号Vin，在下一个时钟上升沿到来时，增减计算器up/down counter进行+1计数，增减计算器输出增加1。由于二进制移位器shifter把增减计算器up/down counter的输出进行二进制右移两位后，移出的两位被丢掉，所以二进制移位器shifter输出不会立刻增加1。加法器sum的输出累加值不会改变，DAC的输出VDAC也不会改变。但是在接下来的时钟上升沿到来时，增减计算器up/down counter继续进行+1计数，直到累积4个+1，二进制移位器shifter的输出+1，加法器sum的输出也+1，引起DAC的输出VDAC增加一个台阶。如图2所示，这样的过程将会一直持续下去，直到DAC的输出VDAC超过待检测信号Vin为止。
具体地，详见图3，为本发明提供的一种待测信号Vin小于DAC输出sigma-delta调制器工作时序图，如果待检测信号Vin小于DAC的输出信号VDAC，第一电流I1给第一电容C1放电，第二电流I2给第二电容C2充电，第一积分电压V1下降，第二积分电压V2上升。当第一积分电压V1低于第二积分电压V2时，比较器comparator输出低电平(数字0)，反相器T4也输出低电平。当时钟CLK上升沿到来时，反相器T4输出的低电平被D触发器锁存。加法器sum的输出会减1，引起DAC的输出的VDAC会降低一个台阶。如果DAC的输出VDAC仍然高于待检测信号Vin，在下一个时钟上升沿到来时，增减计算器up/down counter进行-1计数，增减计算器输出减少1。由于二进制移位器shifter把增减计算器up/down counter的输出进行二进制右移两位后，移出的两位被丢掉，所以二进制移位器shifter输出不会立刻减少1。加法器sum的输出不会改变，DAC的输出VDAC也不会改变。但是在接下来的时钟上升沿到来时，增减计算器up/down counter继续进行-1计数，直到累积4个-1，二进制移位器shifter的输出-1，加法器sum的输出也-1，引起DAC输出VDAC也降低一个台阶。如图3所示，这样的过程将会一直持续下去，直到DAC的输出VDAC低于待检测信号Vin为止。
不管在何种情况下，最终DAC输出VDAC将会围绕待检测信号Vin波动，如图2、图3所示。所述比较器两个输入端对应连接第一电容、第二电容，第一电流信号、第二电流信号充对应充电于第一电容、第二电容各自形成第一积分电压与第二积分电压，对比较器输出进行累积，实现数字积分作用，同时，比较器compartor和二进制移位器shifter引入的量化噪声被移到了高频段。如图4，为本发明提供的一种基于低通滤波的sigma-delta调制器电路图，在图1的基础上，还包括低通数字滤波器LP，其与所述加法器sum相连，用于对所述累加值进行滤波抽取输出所述待测信号的数字量化信号，即，得到具有较高信噪比的待检测信号的数字量化信号，该数字量化信号位数n通常大于m-2。
详见图5，为本发明提供的一种sigma-delta调制器中运算跨导放大器的电路图。为了增加信号检测灵敏度，抑制噪声干扰，图1中运算跨导放大器OTA采用差分对称结构，图1中待检测信号Vin和VDAC在图5中采用差分信号形式：
图5中电路由四部分组成：为待测信号的输入级Vin+和Vin-，为输出电压的输入级VDAC+和VDAC-、输出级与共模反馈电路CMFB，所述共模反馈电路使输出级输出共模电平CMFB。共模反馈电路CMFB用于设定OTA的输出共模电平，Vin+和Vin-输入级、VDAC+和VDAC-输入级、输出级和共模反馈电路CMFB都采用全差对称电路，另外两个输入级电路也相互对称。另外，图5中所述运算跨导放大器电路还采用偏置电流动态分配技术动态分配电流，如输出级中两个对称的偏置电流源Ie和If在非交叠时钟CLKa和CLKb的驱动下，在输出级的左右分支电路动态分配电流。偏置电流源Ia和Ib，偏置电流源Ic和Id，也分别在两个输入级的左右分支电路板动态分配电流。另外对称NMOS晶体管N1和N2的电流也在输出级的左右两支动态分配。其中，非交叠时钟信号如图6所示。
在本实施例中，如图5所示，如果Vin+大于Vin-，电流I4大于I3；如果VDAC+大于VDAC-，电流I5大于I6。电流I7与I8的大于取决于{(Vin+)-(Vin-)}与{(VDAC+)-(VDAC-)}的大小关系。当{(Vin+)-(Vin-)}大于{(VDAC+)-(VDAC-)}，电流I8大于I7，Vout+对负载电容器充电(图1中C1)，Vout-对负载电容器放电(图1中C2)；当{(Vin+)-(Vin-)}小于{(VDAC+)-(VDAC-)}，电流I8小于I7，Vout+对负载电容器放电，Vout-对负载电容器充电，采用多重对称结构、偏置动态分配的该技术提高运算跨导放大器的性能。
综上所述，本发明在积分电路之前引入运算跨导放大器，提高了调制器的灵敏度与精度，同时，采用多级反相器提升比较器的灵敏度，采用加减计数器对比较器输出进行累积，实现数字积分作用，还有使用多重对称、偏置动态分配的该技术提高运算跨导放大器的性能，因此，本发明的sigma-delta调制器具有较高的灵敏度与精度，能够检测和量化传感器输出的微弱信号(几十毫伏数量级)，由于其具有极低的功耗，能实现传感器与传感器信号处理电路的单芯片集成。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种用于检测传感器信号的sigma-delta调制器，其特征在于，包括：
运算跨导放大器，用于检测来自所述传感器的待测信号并将所述待测信号与DAC电路的VDAC之间差值放大转换成第一电流信号、第二电流信号；
比较器，与所述运算跨导放大器相连，用于比较第一电流信号与第二电流信号各自之间的积分电压并输出比较值；
触发器，与所述比较器与时钟信号相连，用于根据所述时钟信号锁存所述比较器的比较值；
反相电路，连接在比较器输出端与触发器输入端之间，所述反相电路为多级反相器，所述多级反相器依次串联；
增减计数器，与所述触发器与时钟信号相连，用于根据所述时钟信号对所述比较器输出结果进行计数并输出二进制数的累积值，其中，若所述待测信号大于所述DAC电路的VDAC，累计加“1”使得所述VDAC增加至少一个台阶，直到所述VDAC高于所述待测信号为止；若所述待测信号小于所述DAC电路的VDAC，累计减“1”使得所述VDAC减少至少一个台阶，直到所述VDAC低于所述待测信号为止；
二进制移位器，与所述增减计数器相连，用于对二进制的所述累积值向右移两位；
加法器，与所述触发器、二进制移位器相连，用于将锁存的比较值与移位的累积值相加输出累加值；
DAC电路，与所述加法器相连，用于对所述累加值进行数模转换输出电压VDAC。
2.根据权利要求1所述的用于检测传感器信号的sigma-delta调制器，其特征在于，所述运算跨导放大器为差分对称结构。
3.根据权利要求2所述的用于检测传感器信号的sigma-delta调制器，其特征在于，所述运算跨导放大器包括为待测信号的输入级Vin+和Vin-，为输出电压的输入级VDAC+和VDAC-、输出级与共模反馈电路，其中，所述共模反馈电路使输出级输出共模电平。
4.根据权利要求1所述的用于检测传感器信号的sigma-delta调制器，所述运算跨导放大器采用偏置电流动态分配技术动态分配电流。
5.根据权利要求1所述的用于检测传感器信号的sigma-delta调制器，其特征在于，所述比较器两个输入端对应连接第一电容、第二电容，第一电流信号、第二电流信号充对应充电于第一电容、第二电容各自形成第一积分电压与第二积分电压。
6.根据权利要求1所述的用于检测传感器信号的sigma-delta调制器，其特征在于，所述多级反相器为四个依次串联的反相器。
7.根据权利要求1所述的用于检测传感器信号的sigma-delta调制器，其特征在于，还包括低通数字滤波器，与所述加法器相连，用于对所述累加值进行滤波抽取输出所述待测信号的数字量化信号。
8.根据权利要求1所述的用于检测传感器信号的sigma-delta调制器，其特征在于，所述触发器为D类触发器。
CN201810682864.4A 2018-06-28 2018-06-28 用于检测传感器信号的sigma-delta调制器 Active CN109067401B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810682864.4A CN109067401B (zh) 2018-06-28 2018-06-28 用于检测传感器信号的sigma-delta调制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810682864.4A CN109067401B (zh) 2018-06-28 2018-06-28 用于检测传感器信号的sigma-delta调制器

Publications (2)

Publication Number Publication Date
CN109067401A CN109067401A (zh) 2018-12-21
CN109067401B true CN109067401B (zh) 2022-05-17

Family

ID=64817931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810682864.4A Active CN109067401B (zh) 2018-06-28 2018-06-28 用于检测传感器信号的sigma-delta调制器

Country Status (1)

Country Link
CN (1) CN109067401B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7250886B1 (en) * 2006-03-20 2007-07-31 Dialog Semiconductor Gmbh Sigma-delta modulator
US7479910B1 (en) * 2007-09-26 2009-01-20 Medtronic, Inc. Capacitive digital-to-analog converter reset in an implantable medical device analog-to-digital converter
US7551109B1 (en) * 2007-03-14 2009-06-23 Ashmore Jr Benjamin H Method, system and apparatus for dual mode operation of a converter

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2696506A1 (en) * 2012-08-09 2014-02-12 Innovaciones Microelectronicas S.L. Two-stage analog-to-digital converter for high-speed image sensor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7250886B1 (en) * 2006-03-20 2007-07-31 Dialog Semiconductor Gmbh Sigma-delta modulator
US7551109B1 (en) * 2007-03-14 2009-06-23 Ashmore Jr Benjamin H Method, system and apparatus for dual mode operation of a converter
US7479910B1 (en) * 2007-09-26 2009-01-20 Medtronic, Inc. Capacitive digital-to-analog converter reset in an implantable medical device analog-to-digital converter

Also Published As

Publication number Publication date
CN109067401A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
US8907829B1 (en) Systems and methods for sampling in an input network of a delta-sigma modulator
US9312840B2 (en) LC lattice delay line for high-speed ADC applications
CN109889199B (zh) 一种带斩波稳定的σδ型和sar型混合型adc
CN102545901B (zh) 基于逐次比较量化器的二阶前馈Sigma-Delta调制器
US7049990B2 (en) Single loop feed-forward modulator with summing flash quantizer and multi-bit feedback
CN105356884B (zh) 基于Sigma-Delta模数转换器的传感器读出电路
US9236879B2 (en) A/D converter, image sensor device, and method of generating digital signal from analog signal
CN106027059A (zh) Δς 调制器
TWI526001B (zh) 類比數位轉換器
CN103297057A (zh) Sigma-Delta调变器及将模拟信号转换为数字信号的方法
CN103312333A (zh) 适用于Sigma-Delta ADC电路的零点优化积分器电路
US9419643B2 (en) Delta sigma modulator
JP2009260605A (ja) Δς変調器及びδς型ａｄ変換器
CN115276661A (zh) 一种超高分辨率的模数转换器
CN103312334B (zh) 适用于Sigma-Delta ADC电路的积分器电路
KR101960180B1 (ko) 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로
CN109067401B (zh) 用于检测传感器信号的sigma-delta调制器
US8466822B2 (en) Analog-to-digital conversion apparatus and signal processing system
CN103875185A (zh) 具有减少的量化级的多级σ-δ模数转换器
US20230327610A1 (en) Signal amplifying circuit and signal processing system and analog-to-digital converting system comprising the same
CN209134390U (zh) 一种动态比较器电路
CN103875184A (zh) 具有减少的量化级的多级σ-δ模数转换器
CN114785351A (zh) 一种具备正向输入型运放结构的模数转换器
Yasser et al. A comparative analysis of optimized low-power comparators for biomedical-adcs
CN111711452A (zh) 一种有源-无源噪声整形逐次逼近adc

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant