CN1691514A - 数字自我校正流水线式模拟数字转换器及相关方法 - Google Patents
数字自我校正流水线式模拟数字转换器及相关方法 Download PDFInfo
- Publication number
- CN1691514A CN1691514A CN 200410042085 CN200410042085A CN1691514A CN 1691514 A CN1691514 A CN 1691514A CN 200410042085 CN200410042085 CN 200410042085 CN 200410042085 A CN200410042085 A CN 200410042085A CN 1691514 A CN1691514 A CN 1691514A
- Authority
- CN
- China
- Prior art keywords
- analog
- digital
- converting unit
- pipeline system
- digital converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 14
- 238000012937 correction Methods 0.000 title description 16
- 230000001915 proofreading effect Effects 0.000 claims description 8
- 230000015654 memory Effects 0.000 claims description 4
- 230000008676 import Effects 0.000 claims description 3
- 102100021851 Calbindin Human genes 0.000 description 31
- 101000898082 Homo sapiens Calbindin Proteins 0.000 description 31
- 101001021643 Pseudozyma antarctica Lipase B Proteins 0.000 description 31
- 238000005259 measurement Methods 0.000 description 10
- 238000004422 calculation algorithm Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种流水线式模拟数字转换器,用来将一模拟输入讯号转换为一数字输出讯号,该流水线式模拟数字转换器包含有:多个模拟数字转换单元,依序地串接以形成一流水线,所述模拟数字转换单元具有多个数字输出端;一运算单元,耦接至所述模拟数字转换单元,用来在一第一模式时根据所述数字输出端上的讯号计算多个校正常数;以及一校正单元,耦接至该运算单元与所述模拟数字转换单元,用来在一第二模式时根据所述校正常数校正所述数字输出端上的讯号以产生该数字输出讯号。
Description
技术领域
本发明涉及一种模拟数字转换器及相关方法,特别是涉及一种数字自我校正流水线式模拟数字转换器及相关方法。
背景技术
流水线式模拟数字转换器(pipeline ADC)是一种在高速、高分辨率的模拟数字转换应用中很常见的架构。在没有使用任何修正(trim)或校正(calibration,包括模拟及数字方式)技巧的情形下,流水线式模拟数字转换器的分辨率会由于诸如:制程所造成的电容不匹配、或运算放大器有限的增益值等因素的限制,而大约只能达到十至十二位的分辨率。若要达到更高位的分辨率,则必须使用额外的电路或技巧才能实现。
请参阅美国专利US 5,499,027及US6,369,744。在上述两篇专利中,披露了具备数字自我校正(digitally self-calibrating)功能及其相关电路的流水线式模拟数字转换器。根据上述专利,一模拟数字转换器包含有一流水线架构,该流水线架构包含有多级模拟数字转换单元,而所述模拟数字转换单元可包含有一个输入级(inputs tage)及多个随后级(subsequentstages)。为了对其中一特定级模拟数字转换单元进行校正以消除前述各个因素所造成的误差,该模拟数字转换器相对应于该特定级转换单元还包含有一校正单元,而该模拟数字转换器则利用较低等级的转换单元、该校正单元、以及一组对应于该特定级转换单元的校正常数来对该特定级转换单元进行校正。
此处该组校正常数是在校正设定模式(calibration setup mode)时,利用将该特定级转换单元的输入讯号设定为不同的固定值,再纪录较低等级的输出值并做适当的运算而得,藉由此一设计,由于该组校正常数是在与一般正常工作模式相同的状况下所测量出来的,因此能够精准地代表电路中所存在的误差。
上述数字自我校正流水线式模拟数字转换器在进行该特定级转换单元的校正时,为了确保每一级转换单元均能精确地被校正,则在测量相对应于该特定级转换单元的该组校正常数时,需要在由较低等级的转换单元所传来的输出值为已去除误差影响后的理想值的情形下进行,也就是说,在实际应用上,会利用经过校正后的较低等级的输出值来进行校正常数的测量。如此一来,则使得校正常数的测量必须依照自较低等级开始依序往上的顺序进行,亦即,较高等级的校正常数的测量必须待较低等级的校正常数测量完成后才可进行。
发明内容
因此本发明的目的之一在于提供一种数字自我校正流水线式模拟数字转换器及相关方法。
依据本发明的实施例,披露了一种流水线式模拟数字转换器,用来将一模拟输入讯号转换为一数字输出讯号,该流水线式模拟数字转换器包含有:多个模拟数字转换单元,依序地串接以形成一流水线,所述模拟数字转换单元具有多个数字输出端;一运算单元,耦接至所述模拟数字转换单元,用来在一第一模式时根据所述数字输出端上的讯号计算多个校正常数;以及一校正单元,耦接至该运算单元与所述模拟数字转换单元,用来在一第二模式时根据所述校正常数校正所述数字输出端上的讯号以产生所述数字输出讯号。
依据本发明的实施例,还披露了一种流水线式模拟数字转换器的自我校正方法,该流水线式模拟数字转换器包含有多个模拟数字转换单元,依序地串接以形成一流水线,该方法包含有:在一第一模式时撷取所述模拟数字转换单元的输出讯号;依据被撷取的所述输出讯号计算多个校正常数,其中所述校正常数的计算可依照任意顺序进行;以及在一第二模式时依据所述校正常数校正所述模拟数字转换单元的输出讯号。
附图说明
图1为本发明一实施例的数字自我校正流水线式模拟数字转换器的示意图。
图2为图1的模拟数字转换器的中间误差系数量测条件的示意图。
图3为图1的模拟数字转换器的中间误差系数量测顺序的示意图。
附图符号说明
200数字自我校正流水线式模拟数字转换器 |
110流水线 |
112输入级 |
114-1,114-2,114-3,……,114-N随后级 |
116-1,116-2,116-3,……,116-N,118-1,118-2,118-3,……,118-N切换开关 |
220校正单元 |
222内存 |
230运算单元 |
Ain,D(0),D(1),……,D(N),Dout(0),Dout(1),……,Dout(N),ERA[I],ERB[I],Dout_wiCal(0),Dout_wiCal(1),……,Dout_wiCal(N)讯号 |
具体实施方式
请参阅图1,图1示出了依据本发明一实施例的数字自我校正流水线式模拟数字转换器200的示意图。流水线式模拟数字转换器200包含有一流水线架构110,流水线架构110中包含有一输入级112以及多个随后级114-1、114-2、…、114-N,依序串接(cascade)如图1所示。在本实施例接下来的说明中,流水线式模拟数字转换器200是以每级1.5位(1.5bits/stage)的架构为例,其电路组态及运作原理为本领域的技术人员所广泛悉知,故不于此赘述。本领域的技术人员应可理解,除了每级1.5位的应用外,本发明亦可配合每级1位(1bit/stage)或每级多位(multi-bit/stage)等其它流水线式模拟数字转换器的应用。
为了对流水线架构110的输出值进行校正以得到去除误差后的较精确输出值,图1中的流水线式模拟数字转换器200还包含有一校正单元220,耦接于流水线架构110中各级的数字输出值如图1所示,用来在正常工作模式(run mode)时依据储存于一内存222中的多组校正常数[CALA(I),CALB(I)](I=1~N)分别对各级的数字输出值进行校正操作。
而为了得到进行校正操作时所需的所述校正常数,图1中的流水线式模拟数字转换器200还包含有一运算单元230,耦接于流水线架构110中各级的数字输出值如图1所示,用来在误差测量模式(calibration mode)时,在各级的模拟及数字输入端强制输入不同的固定值的状况下,撷取各级的数字输出值以计算出相对应于每一级的校正常数[CALA(I),CALB(I)],储存在内存222中,进而供给校正单元220在正常工作模式时对各级的数字输出值进行校正。
值得注意的是,在本实施例中,误差测量模式时所强制输入的各个固定电压值(如图1中的+Vref/4及-Vref/4)或讯号值(如图1中由各级控制器所产生的C(1)、C(2)、…)是利用多个切换开关116-1~116-N、118-1~118-N来导入流水线架构110的各级当中。具体而言,当处于正常工作模式时,所有的切换开关116-1~116-N、118-1~118-N均会切换至将前一级的模拟及数字讯号传送至后一级的状态,以使得流水线式模拟数字转换器100发挥其模拟数字转换的功能,将自输入级112进入的模拟讯号Ain转换为自校正单元220输出的校正后数字输出值Dout_wiCal(0)~Dout_wiCal(N),以得到对应于模拟讯号Ain的数字数值;而当处于误差测量模式时,所述切换开关中的部份开关会选择性地将上述各个固定值强制输入至适当级,以使得运算单元230可撷取此时流水线架构110的输出值来作为计算校正常数的依据。其中所述切换开关116-1~116-N、118-1~118-N的电路组态及运作原理为本领域的技术人员所广泛悉知,故不于此赘述。
接下来将说明在误差测量模式时运算单元230计算校正常数[CALA(I),CALB(I)]的操作原理。在下面的例子当中是假设第五级之后的输出值因相对而言误差很小而可忽略其影响,在此情形之下,因较后级的输出值将无须经过校正,故将讨论局限于前四级的校正常数的计算。首先,运算单元230需要先从流水线架构中取出多组中间误差常数[ERA(J),ERB(J)](此处J的范围是依照精确度的需要来决定所需的中间误差常数的数量,如于本例中J=1~4)。请参阅图2,在本例中,中间误差常数ERA(J)=S1[J]-S2[J]-2^(N-J),ERB(I)=S3[J]-S4[J]-2^(N-J),其中量测值S1[J]、S2[J]、S3[J]、及S4[J]系为第J级114-J处于误差测量模式下时,第(J+1)级114-(J+1)至最后一级114-N所输出的数字输出值(即图1中的D(J+1)至D(N))所代表的数字值。上述的量测值S1[J]、S2[J]、S3[J]、及S4[J]的物理意义及量测条件分别如图2中的转换曲线图310、320及条件表330所示,其中转换曲线图310及320分别代表可能的两种误差状况,其意义为本领域的技术人员所广泛悉知。
在得到所有需要的中间误差常数[ERA(I),ERB(I)]后,运算单元2 30还进一步计算在运算模式中进行校正时所需的校正常数[CALA(I),CALB(I)],以上所述运算可使用许多不同的算法来完成。在下列例子的说明当中,为求表示的简化,仅将I=1~6的校正常数[CALA(I),CALB(I)]的计算原则列出,更低等级的校正常数可依相似原则类推得的。
算法的第一个例子为由下至上(bottom-up)的算法,亦即先假设较低级数的输出值为无须进行校正的理想值,由于本实施例是假设第五级之后的误差影响可忽略不计,则校正常数可由以下公式计算得出:
CALA(6)=0
CALB(6)=0
CALA(5)=0
CALB(5)=0
CALA(4)=ERA(4)
CALB(4)=ERB(4)
CALA(3)=ERA(3)+CALA(4)+CALB(4)
=ERA(3)+ERA(4)+ERB(4)
CALB(3)=ERB(3)+CALA(4)+CALB(4)
=ERB(3)+ERA(4)+ERB(4)
CALA(2)=ERA(2)+CALA(3)+CALB(3)
=ERA(2)+ERA(3)+ERB(3)+2(ERA(4)+ERB(4))
CALB(2)=ERB(2)+CALA(3)+CALB(3)
=ERB(2)+ERA(3)+ERB(3)+2(ERA(4)+ERB(4))
CALA(1)=ERA(1)+CALA(2)+CALB(2)
=ERA(1)+ERA(2)+ERB(2)+2(ERA(3)+ERB(3))+4(ERA(4)+ERB(4))
CALB(1)=ERB(1)+CALA(2)+CALB(2)
=ERB(1)+ERA(2)+ERB(2)+2(ERA(3)+ERB(3))+4(ERA(4)+ERB(4))而更低级数的校正常数均为0。
算法的第二个例子为由上至下(top-down)的算法,亦即先假设最高级数的输出值为无须进行校正的理想值,则校正常数可由以下公式计算得出:
CALA(1)=0
CALB(1)=0
CALA(2)=Round(-ERA(1)/2)
CALB(2)=Round(-ERB(1)/2)
CALA(3)=Round(-ERA(1)/4-ERA(2)/2)
CALB(3)=Round(-ERB(1)/4-ERB(2)/2)
CALA(4)=Round(-ERA(1)/8-ERA(2)/4-ERA(3)/2)
CALB(4)=Round(-ERB(1)/8-ERB(2)/4-ERB(3)/2)
CALA(5)=Round(-ERA(1)/16-ERA(2)/8-ERA(3)/4-ERA(4)/2)
CALB(5)=Round(-ERB(1)/16-ERB(2)/8-ERB(3)/4-ERA(4)/2)
CALA(6)=Round(-ERA(1)/32-ERA(2)/16-ERA(3)/8-ERA(4)/4-ERA(5)/2)
CALB(6)=Round(-ERB(1)/32-ERB(2)/16-ERB(3)/8-ERA(4)/4-ERA(5)/2)
……
其中Round为四舍五入函数,而更低级数的校正常数可依据相似原则类推得的。
算法的第三个例子则为由中间一特定级向前后级展开的算法,亦即先假设中间某一特定级数(例如第三级)的输出值为无须进行校正的理想值,则校正常数可由以下公式计算得出:
CALA(1)=ERA(1)+ERA(2)+ERB(2)
CALB(1)=ERB(1)+ERA(2)+ERB(2)
CALA(2)=ERA(2)
CALB(2)=ERB(2)
CALA(3)=0
CALB(3)=0
CALA(4)=Round(-ERA(3)/2)
CALB(4)=Round(-ERB(3)/2)
CALA(5)=Round(-ERA(3)/4-ERA(4)/2)
CALB(5)=Round(-ERB(3)/4-ERB(4)/2)
CALA(6)=Round(-ERA(3)/8-ERA(4)/4-ERA(5)/2)
CALB(6)=Round(-ERB(3)/8-ERB(4)/4-ERB(5)/2)
……
其中Round为四舍五入函数,而更低级数的校正常数可依据相似原则类推得的。
请注意,以上所提供用来计算校正常数的算法的三个例子仅为众多可能应用中的少数代表性实施方法,本领域的技术人员应可理解,其它能够得出可供校正单元220在正常工作模式时进行校正操作的校正常数的算法亦可使用在运算单元230当中。
接下来将说明在正常工作模式时校正单元220依据校正常数[CALA(I),CALB(I)]对流水线架构110的输出值进行校正以得到校正后的数字输出值Dout_wiCal(0)~Dout_wiCal(N)的操作原理。当运算单元230在误差测量模式中得到所需的校正常数[CALA(I),CALB(I)]后,校正单元220即可于正常工作模式中产生数字输出讯号Dout_wiCal的各位Dout_wiCal(I)如下(I=1~N):
若C(I)=-1,则Dout_wiCal(I)=D(I)-CALB(I)
若C(I)=0,则Dout_wiCal(I)=D(I)
若C(I)=+1,则Dout_wiCal(I)=D(I)+CALA(I)
如上所述,则本领域的技术人员应可理解,在上述本发明的实施例中所披露的数字自我校正流水线式模拟数字转换器200在决定中间误差常数[ERA(J),ERB(J)]时,可以依照任意的顺序进行中间误差常数[ERA(J),ERB(J)]的量测。请参考图3,图3为图1的模拟数字转换器200的随后级114-1、114-2、……的中间误差系数量测顺序的示意图。模拟数字转换器200的随后级114-1、114-2、……的中间误差系数量测顺序与其各级114-1、114-2、……的排列顺序无关,因此可以按照任意顺序量测。
使用本发明的实施例所述的数字自我校正流水线式模拟数字转换器及其相关方法,由于电容不匹配以及有限的操作放大器增益等因素所造成的误差均可显著地被减少或消除,进而得到较精确的模拟数字转换输出值。
以上所述仅为本发明的较佳实施例,凡依本发明的权利要求所做的均等变化与修饰,皆应属本发明专利的涵盖范围。
Claims (10)
1.一种流水线式模拟数字转换器,用来将一模拟输入讯号转换为一数字输出讯号,该流水线式模拟数字转换器包含有:
多个模拟数字转换单元,依序地串接以形成一流水线,所述模拟数字转换单元具有多个数字输出端;
一运算单元,耦接至所述模拟数字转换单元,用来在一第一模式时根据所述数字输出端上的讯号计算多个校正常数;以及
一校正单元,耦接至该运算单元与所述模拟数字转换单元,用来在一第二模式时根据所述校正常数校正所述数字输出端上的讯号以产生该数字输出讯号。
2.如权利要求1所述的流水线式模拟数字转换器,其中该运算单元可依照任意顺序计算所述校正常数。
3.如权利要求1所述的流水线式模拟数字转换器,还包含有多个切换开关,分别耦接于串接的所述模拟数字转换单元之间。
4.如权利要求3所述的流水线式模拟数字转换器,其中所述切换开关之一是在该第一模式时切换以使得多个固定值讯号输入所述模拟数字转换单元之一。
5.如权利要求3所述的流水线式模拟数字转换器,其中所述切换开关是在该第二模式时切换以使得每一模拟数字转换单元传送讯号至该流水线中的下一个模拟数字转换单元。
6.如权利要求1所述的流水线式模拟数字转换器,其中该校正单元还包含有一内存,用来记录所述校正常数。
7.如权利要求1所述的流水线式模拟数字转换器,其中该运算单元在计算所述校正常数时可假设在该第二模式时任意一特定模拟数字转换单元的数字输出端上的输出讯号为无须校正的理想值。
8.一种流水线式模拟数字转换器的自我校正方法,该流水线式模拟数字转换器包含有多个模拟数字转换单元,依序地串接以形成一流水线,该方法包含有:
在一第一模式时撷取所述模拟数字转换单元的输出讯号;
依据被撷取的所述输出讯号计算多个校正常数,其中所述校正常数的计算可依照任意顺序进行;以及
在一第二模式时依据所述校正常数校正所述模拟数字转换单元的输出讯号。
9.如权利要求8所述的方法,还包含有:
在该第一模式时,输入多个固定值讯号至所述模拟数字转换单元之一。
10.如权利要求8所述的方法,其中在计算所述校正常数的步骤中,假设在该第二模式时任意一特定模拟数字转换单元的输出讯号为无须校正的理想值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100420856A CN100442666C (zh) | 2004-04-30 | 2004-04-30 | 数字自我校正流水线式模拟数字转换器及相关方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100420856A CN100442666C (zh) | 2004-04-30 | 2004-04-30 | 数字自我校正流水线式模拟数字转换器及相关方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1691514A true CN1691514A (zh) | 2005-11-02 |
CN100442666C CN100442666C (zh) | 2008-12-10 |
Family
ID=35346697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100420856A Expired - Lifetime CN100442666C (zh) | 2004-04-30 | 2004-04-30 | 数字自我校正流水线式模拟数字转换器及相关方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100442666C (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101753139A (zh) * | 2008-12-11 | 2010-06-23 | 西门子公司 | 根据数字式数据值产生输出电压的电路单元和校准电路单元的方法 |
CN101888246A (zh) * | 2010-06-30 | 2010-11-17 | 中国电子科技集团公司第五十八研究所 | 具有误差校准功能的电荷耦合流水线模数转换器 |
CN101136633B (zh) * | 2006-08-28 | 2010-12-08 | 瑞昱半导体股份有限公司 | 一种用于时间交错式模拟数字转换器的校正装置 |
WO2010149002A1 (zh) * | 2009-06-22 | 2010-12-29 | 中国电子科技集团公司第二十四研究所 | 流水线a/d转换器及其单冗余位数字校正方法 |
CN101729069B (zh) * | 2008-10-27 | 2011-12-28 | 承景科技股份有限公司 | 具二进制错误容忍机制的逐渐逼近式模拟至数字转换器 |
CN103460605A (zh) * | 2011-03-31 | 2013-12-18 | 美国亚德诺半导体公司 | 具有误差校正的流水线adc |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5499027A (en) * | 1994-02-24 | 1996-03-12 | Massachusetts Institute Of Technology | Digitally self-calibrating pipeline analog-to-digital converter |
US6369744B1 (en) * | 2000-06-08 | 2002-04-09 | Texas Instruments Incorporated | Digitally self-calibrating circuit and method for pipeline ADC |
-
2004
- 2004-04-30 CN CNB2004100420856A patent/CN100442666C/zh not_active Expired - Lifetime
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101136633B (zh) * | 2006-08-28 | 2010-12-08 | 瑞昱半导体股份有限公司 | 一种用于时间交错式模拟数字转换器的校正装置 |
CN101729069B (zh) * | 2008-10-27 | 2011-12-28 | 承景科技股份有限公司 | 具二进制错误容忍机制的逐渐逼近式模拟至数字转换器 |
CN101753139A (zh) * | 2008-12-11 | 2010-06-23 | 西门子公司 | 根据数字式数据值产生输出电压的电路单元和校准电路单元的方法 |
CN101753139B (zh) * | 2008-12-11 | 2014-06-18 | 西门子公司 | 根据数字式数据值产生输出电压的电路单元和校准电路单元的方法 |
WO2010149002A1 (zh) * | 2009-06-22 | 2010-12-29 | 中国电子科技集团公司第二十四研究所 | 流水线a/d转换器及其单冗余位数字校正方法 |
CN101582696B (zh) * | 2009-06-22 | 2012-06-27 | 中国电子科技集团公司第二十四研究所 | 用于流水线a/d转换器的单冗余位数字校正方法 |
US8531323B2 (en) | 2009-06-22 | 2013-09-10 | No. 24Th Research Institute Of China Electronics Technology Group Corp | Pipelined analog-to-digital converter and its single redundancy bit digital correction technique |
CN101888246A (zh) * | 2010-06-30 | 2010-11-17 | 中国电子科技集团公司第五十八研究所 | 具有误差校准功能的电荷耦合流水线模数转换器 |
CN101888246B (zh) * | 2010-06-30 | 2012-12-19 | 中国电子科技集团公司第五十八研究所 | 具有误差校准功能的电荷耦合流水线模数转换器 |
CN103460605A (zh) * | 2011-03-31 | 2013-12-18 | 美国亚德诺半导体公司 | 具有误差校正的流水线adc |
CN103460605B (zh) * | 2011-03-31 | 2016-08-24 | 美国亚德诺半导体公司 | 具有误差校正的流水线adc |
Also Published As
Publication number | Publication date |
---|---|
CN100442666C (zh) | 2008-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9966967B2 (en) | High speed successive approximation analog-to-digital converter of two bits per cycle | |
CN103227642B (zh) | 逐次逼近寄存器模数转换器 | |
CN106877869B (zh) | 一种能提高电阻电容型逐次逼近模数转换器线性度的电容排序方法 | |
CN109150183B (zh) | 基于亚稳态检测的sar-adc的电容失配校准方法 | |
CN102843140B (zh) | 逐次逼近寄存器模数转换器及模数转换方法 | |
CN103916127B (zh) | 模拟/数字转换器 | |
US10084470B2 (en) | Analogue-digital converter of non-binary capacitor array with redundant bit and its chip | |
CN107359878B (zh) | 一种基于最小量化误差的流水线adc的前端校准方法 | |
CN111327324B (zh) | 一种适用于逐次逼近型模数转换器的电容阵列结构 | |
CN103580692A (zh) | 连续渐进式模拟数字转换器与模拟数字转换方法 | |
CN101355363A (zh) | 流水线式模数转换器以及增益误差校正方法 | |
CN110113050B (zh) | 一种应用于逐次逼近模数转换器的失配误差校正方法 | |
US9496888B1 (en) | Asynchronous SAR ADC with binary scaled redundancy | |
CN108134606B (zh) | 一种基于数字校准的流水线adc | |
TWI485990B (zh) | 類比/數位轉換器的測試裝置及測試方法 | |
CN1691514A (zh) | 数字自我校正流水线式模拟数字转换器及相关方法 | |
CN110880935A (zh) | 一种用于高速模数转换器的误差校准方法及系统 | |
CN110768671B (zh) | 一种用于逐次逼近型模数转换器的片外校准方法及系统 | |
CN110504966B (zh) | 一种模数转换器的校准系统及方法 | |
CN109462399B (zh) | 一种适用于逐次逼近模数转换器的后台电容失配校准方法 | |
CN105245227B (zh) | 用于图像传感器列级循环adc的数字校准方法 | |
CN105071811B (zh) | 一种提高逐次逼近模数转换器dnl/inl的位循环方法 | |
CN1691516A (zh) | 额外模数转换模块校正流水线式模数转换器的方法及装置 | |
CN112153313A (zh) | 用于cmos图像传感器的高速列级adc电路 | |
CN104518798B (zh) | 模拟数字转换装置及其方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20081210 |