CN101510762B

CN101510762B - 低电源电压全差动轨对轨放大电路

Info

Publication number: CN101510762B
Application number: CN2009100474596A
Authority: CN
Inventors: 隋晓红
Original assignee: Shanghai Jiaotong University
Current assignee: Shanghai Jiaotong University
Priority date: 2009-03-12
Filing date: 2009-03-12
Publication date: 2011-07-20
Anticipated expiration: 2029-03-12
Also published as: CN101510762A

Abstract

本发明涉及一种集成电路技术领域的低电源电压全差动轨对轨放大电路，包括正常阈值的NMOS管MN1、MN2、MIN、MAN1、MAN2、MLN1-MLN7，正常阈值的PMOS管MP1、MP2、MIP、MAP1、MAP2、MLP1-MLP7，除了MLP2、MLP3，其他NMOS管和PMOS管的衬底端分别接低电源VSS和高电源VDD。该电路采用一对PMOS管和一对NMOS管进行差动输入，同时采用一对附加PMOS管和一对附加NMOS管进行电流补偿，这样全差动轨对轨放大电路具有恒定的电流；采用电压平移电路，消除低电源电压下的输入共模范围的死区，实现低电源电压下的轨对轨输入。

Description

低电源电压全差动轨对轨放大电路

技术领域

本发明涉及到一种集成电路技术领域的轨对轨放大电路，特别是一种基于恒定电流的低电源电压全差动轨对轨放大电路。

背景技术

随着CMOS工艺特征尺寸的进一步减小，集成电路电源电压也随之不断降低，对于集成放大电路而言，共模输入范围随之减小。因此共模输入范围可以达到电源电压的轨对轨放大电路便成为模拟集成电路设计的关键部分，同时为了进一步增加信号的动态范围，并减小电路系统功耗，低电源电压全差动轨对轨放大电路已经成为模拟集成电路设计的重点。

经对现有技术的文献检索发现，J.F.Duque-Carrillo等人在ElectronicsLetters(电子快报期刊)(2002年，9期，页码：396-397)上发表的(“Robustand universal constant-gm circuit techniques”)(鲁棒性的恒定跨导电路设计技术)，该文中提出轨对轨放大电路采用恒定跨导方式进行设计，该方法适用于双端输入单端输出的电路结构。其不足在于：该方法在轨对轨放大电路中使用时，运算放大器的电流不是恒定的，所以这样电路结构无法适用于全差动轨对轨放大电路。

发明内容

本发明针对上述现有技术的不足，提出了一种低电源电压全差动轨对轨放大电路。该电路采用一对PMOS(P型金属-氧化物-半导体场效应管)管和一对NMOS(N型金属-氧化物-半导体场效应管)管进行差动输入，同时采用一对附加PMOS管和一对附加NMOS管进行电流补偿，这样全差动轨对轨放大电路具有恒定的电流；采用电压平移电路，消除低电源电压下的输入共模范围的死区，实现低电源电压下的轨对轨输入。

本发明是通过以下技术方案实现的，本发明包括NMOS管MN1、MN2、MIN、MAN1、MAN2、MLN1-MLN7，PMOS管MP1、MP2、MIP、MAP1、MAP2、MLP1-MLP7，除了MLP2、MLP3，其他NMOS管和PMOS管的衬底端分别接低电源VSS和高电源VDD。对一定的CMOS工艺线而言，该发明中所有的NMOS管或PMOS管均具有相同的工艺参数。

其中：NMOS管MN1、MN2、MIN、MAN1、MAN2以及PMOS管MP1、MP2、MIP、MAP1、MAP2与电流累积电路构成了基于电流补偿的全差动轨对轨放大电路。MN1、MN2、MP1、MP2为差动输入MOS对管，MIN和MIP为恒流电流源；MP1、MN1的栅电极端接同相输入信号Vip，MP2、MN2的栅电极端接反相输入信号Vin；MN1和MN2的源端接MIN的漏端，MN1和MN2的漏端分别接MLN6和MLN7的漏端，并接入电流累积电路，Vo为双端输出电压信号；MP1和MP2的源端接MIP的漏端，MP1和MP2的漏端分别接MLP2和MLP3的漏端，并接入电流累积电路。MIN和MIP的栅电极端分别接偏置电压信号VN1和VP1，MAP1、MAP2和MAN1、MAN2分别构成了MP1、MP2和MN1、MN2的补偿对管；输入电压信号接近VSS时，输入对管MN1、MN2关断，此时对应的补偿对管MAN1、MAN2导通，使得恒流源MIN的电流流入电流累积电路中；输入电压信号接近VDD时，输入对管MP1、MP2关断，此时对应的补偿对管MAP1、MAP2导通，使得恒流源MIP的电流流入电流累积电路中；从而保证了电流累积电路部分电流和静态工作点的稳定，此时引入共模负反馈便可以实现基于电流补偿的全差动的轨对轨放大电路结构。MAN1、MAN2的栅端接VN1，漏端和源端分别接MN1和MN2的漏端和源端，MAP1、MAP2的栅端接VP1，漏端和源端分别接MP1和MP2的漏端和源端。

MOS管MLN1-MLN7和MLP1-MLP7构成电压平移电路，MLN1、MLN2的栅端分别接同相输入信号Vip和反相输入信号Vin，漏端均接高电源VDD，MLN1、MLN2的源端分别接MLP2、MLP3的栅端；MLN3、MLN4的栅端均接偏置电压VN1，源端均接低电源VSS，MLN3、MLN4的漏端分别接MLN1、MLN2的源端；MLN5的栅端接VN1，源端接VSS，MLN6、MLN7的栅端分别接MLP4、MLP5的源端，源端短接入MLN5的漏端，漏端分别接MN1、MN2的漏端；MLP1的栅端接偏置电压VP1，源端接VDD，MLP2、MLP3的衬底端与源端短接，并与MLP1的源端相连，MLP2、MLP3的漏端分别接MP1、MP2的漏端，MLP2、MLP3的栅端分别接MLN1、MLN2的源端；MLP4、MLP5的栅端分别接同相输入信号Vip和反相输入信号Vin，漏端均接VSS，源端分别接MLN6、MLN7的栅端；MLP6、MLP7的栅端均接VP1，源端均接VDD，漏端分别接MLN6、MLN7的栅端。

本发明中，当电源电压低于V_t，NMOS+|V_t，PMOS|+V_DS，NMOS+|V_DS，PMOS|时，V_t，NMOS和V_DS， _NMOS分别为NMOS管的阈值电压和漏源电压，V_t，PMOS和V_DS，PMOS分别为PMOS管的阈值电压和漏源电压，输入电压为电源电压一半时，便会产生死区。此时输入对管MP1、MP2、MN1、MN2以及MAP1、MAP2、MAN1、MAN2关闭。此时电压平移电路部分的MOS管开始工作，因此可以消除死区。

本发明以上的NMOS管和PMOS管都是正常阈值MOS管，正常阈值是相对于低阈值或高阈值MOS管而言，在低电源电压电路中，通常会采用低阈值的MOS管，本发明全部采用正常阈值的MOS管，没有低阈值管。针对MOS管特征尺寸大于等于0.13μm的CMOS工艺线而言，NMOS和PMOS管的正常阈值范围为0.6至0.8伏。

与现有技术相比，本发明具有如下有益效果：(1)通过一对附加PMOS管和一对附加NMOS管进行电流补偿，来确保全差动轨对轨运算放大器的电流稳定；(2)在低工作电源电压下，可以消除输入共模范围的死区，完全实现了轨对轨输入；(3)采用电压平移电路，采用正常阈值的MOS管，便可以消除输入共模范围的死区；(4)相对于采用低阈值输入对管的结构而言，本发明的电路结构可以大大减小成本。

附图说明

图1为本发明的总体电路结构示意图。

图2为本发明基于电流补偿的双端输出的轨对轨放大电路结构示意图。

具体实施方式

下面结合附图对本发明的实施例作详细说明：本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和过程，但本发明的保护范围不限于下述的实施例。

如图1所示，本实施例包括正常阈值的NMOS管MN1、MN2、MIN、MAN1、MAN2、MLN1-MLN7，正常阈值的PMOS管MP1、MP2、MIP、MAP1、MAP2、MLP1-MLP7，除了MLP2、MLP3，其他NMOS管和PMOS管的衬底端分别接低电源VSS和高电源VDD。

其中NMOS管MN1、MN2、MIN、MAN1、MAN2以及PMOS管MP1、MP2、MIP、MAP1、MAP2与电流累积电路构成了基于电流补偿的全差动轨对轨放大电路。

MOS管MLN1-MLN7和MLP1-MLP7构成电压平移电路。

MLN1、MLN2的栅端分别接同相输入信号Vip和反相输入信号Vin，漏端均接高电源VDD，MLN1、MLN2的源端分别接MLP2、MLP3的栅端；MLN3、MLN4的栅端均接偏置电压VN1，源端均接低电源VSS，MLN3、MLN4的漏端分别接MLN1、MLN2的源端；MLN5的栅端接VN1，源端接VSS，MLN6、MLN7的栅端分别接MLP4、MLP5的源端，源端短接入MLN5的漏端，漏端分别接MN1、MN2的漏端；MLP1的栅端接偏置电压VP1，源端接VDD，MLP2、MLP3的衬底端与源端短接，并与MLP1的源端相连，MLP2、MLP3的漏端分别接MP1、MP2的漏端，MLP2、MLP3的栅端分别接MLN1、MLN2的源端；MLP4、MLP5的栅端分别接同相输入信号Vip和反相输入信号Vin，漏端均接VSS，源端分别接MLN6、MLN7的栅端；MLP6、MLP7的栅端均接VP1，源端均接VDD，漏端分别接MLN6、MLN7的栅端。

其中MLN1-MLN7和MLP1-MLP7为Level Shifter电路部分的MOS管；当电源电压低于V_t，NMOS+|V_t，PMOS|+V_DS，NMOS+|V_DS，PMOS|时，输入电压为电源电压一半时，便会产生死区。此时输入对管MP1、MP2、MN1、MN2以及MAP1、MAP2、MAN1、MAN2关闭。此时Level Shifter部分的MOS管开始工作，因此可以消除死区，实现低电源电压条件下的正常工作。

如图2所示，本实施例基于电流补偿的全差动轨对轨放大电路示意图。

MN1、MN2、MP1、MP2、MAN1、MAN2、MAP1、MAP2、MIN、MIP与电流累积(CurrentSummmation)电路构成了基于电流补偿的全差动轨对轨放大电路。MP1、MN1的栅电极端接同相输入信号Vip，MP2、MN2的栅电极端接反相输入信号Vin；MN1和MN2的源端接MIN的漏端，MN1和MN2的漏端分别接MLN6和MLN7的漏端，并接入电流累积电路；MP1和MP2的源端接MIP的漏端，MP1和MP2的漏端分别接MLP2和MLP3的漏端，并接入电流累积电路。MIN和MIP的栅电极端分别接偏置电压信号VN1和VP1。MAN1、MAN2的栅端接VN1，漏端和源端分别接MN1和MN2的漏端和源端，MAP1、MAP2的栅端接VP1，漏端和源端分别接MP1和MP2的漏端和源端。

其中：VDD、VSS分别为电路的高、低电源电压，Vip和Vin为差动输入信号，MP1、MP2和MN1、MN2分别为差动输入PMOS和NMOS对管，保证输入信号为高、低电位时，流入电流累积电路中的电流不变；Vo为差动输出电压信号；PMOS管MIP和NMOS管MIN分别为PMOS和NMOS输入对管的恒流源，是该发明中需要进行电流补偿的恒流源；MAP1、MAP2和MAN1、MAN2分别构成了MP1、MP2和MN1、MN2的补偿对管；输入电压信号接近VSS时，输入对管MN1、MN2关断，此时对应的补偿对管MAN1、MAN2导通，使得恒流源MIN的电流流入电流累积电路中；输入电压信号接近VDD时，输入对管MP1、MP2关断，此时对应的补偿对管MAP1、MAP2导通，使得恒流源MIP的电流流入电流累积电路中；从而保证了电流累积电路部分电流和静态工作点的稳定，此时引入共模负反馈便可以实现全差动的放大电路结构。

以上述方式本发明提出了一种低电源电压全差动的轨对轨放大电路，在此电路中引入了恒定电流源和电压平移的理论来设计低电源电压全差动的轨对轨放大电路，该放大电路可应用于各种便携式的低电源电压的消费品领域。

Claims

1.一种低电源电压全差动轨对轨放大电路，其特征在于，包括第一至第十二NMOS管(MN1、MN2、MIN、MAN1、MAN2、MLN1-MLN7)，第一至第十二PMOS管(MP1、MP2、MIP、MAP1、MAP2、MLP1-MLP7)，第一至第十二NMOS管(MN1、MN2、MIN、MAN1、MAN2、MLN1-MLN7)的衬底端接低电源(VSS)，第一至第六、第十至第十二PMOS管(MP1、MP2、MIP、MAP1、MAP2、MLP1、MLP4-MLP7)的衬底端接高电源(VDD)，其中：第一至第五NMOS管(MN1、MN2、MIN、MAN1、MAN2)以及第一至第五PMOS管(MP1、MP2、MIP、MAP1、MAP2)与电流累积电路构成了基于电流补偿的全差动轨对轨放大电路，第一和第二NMOS管(MN1、MN2)和第一和第二PMOS管(MP1、MP2)为差动输入MOS对管，第三NMOS管(MIN)和第三PMOS管(MIP)为恒流电流源；第一PMOS管(MP1)、第一NMOS管(MN1)的栅电极端接同相输入信号(Vip)，第二PMOS管(MP2)、第二NMOS管(MN2)的栅电极端接反相输入信号(Vin)；第一和第二NMOS管(MN1、MN2)的源端接第三NMOS管(MIN)的漏端，第一和第二NMOS管(MN1、MN2)的漏端分别接第十二和第十二NMOS管(MLN6、MLN7)的漏端，并接入电流累积电路；第一和第二PMOS管(MP1、MP2)的源端接第三PMOS管(MIP)的漏端，第一和第二PMOS管(MP1、MP2)的漏端分别接第七和第八PMOS管(MLP2、MLP3)的漏端，并接入电流累积电路；第三NMOS管(MIN)和第三PMOS管(MIP)的栅电极端分别接第一偏置电压信号(VN1)和第二偏置电压信号(VP1)；第四和第五NMOS管(MAN1、MAN2)的栅端接第一偏置电压信号(VN1)，漏端和源端分别接第一和第二NMOS管(MN1、MN2)的漏端和源端，第四和第五PMOS管(MAP1、MAP2)的栅端接第二偏置电压信号(VP1)，漏端和源端分别接第一和第二PMOS管(MP1、MP2)的漏端和源端；

第六至第十二NMOS管(MLN1-MLN7)和第六至第十二PMOS管(MLP1-MLP7)构成电压平移电路，第六和第七NMOS管(MLN1、MLN2)的栅端分别接同相输入信号(Vip)和反相输入信号(Vin)，漏端均接高电源(VDD)，第六和第七NMOS管(MLN1、MLN2)的源端分别接第七和第八PMOS管(MLP2、MLP3)的栅端；第八和第九NMOS管(MLN3、MLN4)的栅端均接第一偏置电压信号(VN1)，源端均接低电源(VSS)，第八和第九NMOS管(MLN3、MLN4)的漏端分别接第一和第二NMOS管(MLN1、MLN2)的源端；第十NMOS管(MLN5)的栅端接第一偏置电压信号(VN1)，源端接低电源(VSS)，第十一和第十二NMOS管(MLN6、MLN7)的栅端分别接第九和第十PMOS管(MLP4、MLP5)的源端，源端短接入第十NMOS管(MLN5)的漏端，漏端分别接第一和第二NMOS管(MN1、MN2)的漏端；第六PMOS管(MLP1)的栅端接第二偏置电压信号(VP1)，源端接高电源(VDD)，第七和第八PMOS管(MLP2、MLP3)的衬底端与源端短接，并与第六PMOS管(MLP1)的源端相连，第七和第八PMOS管(MLP2、MLP3)的漏端分别接第一和第二PMOS管(MP1、MP2)的漏端，第七和第八PMOS管(MLP2、MLP3)的栅端分别接第六和第七NMOS管(MLN1、MLN2)的源端；第九和第十PMOS管(MLP4、MLP5)的栅端分别接同相输入信号(Vip)和反相输入信号(Vin)，漏端均接低电源(VSS)，源端分别接第十一和第十二NMOS管(MLN6、MLN7)的栅端；第十一和第十二PMOS管(MLP6、MLP7)的栅端均接第二偏置电压信号(VP1)，源端均接高电源(VDD)，漏端分别接第十一和第十二NMOS管(MLN6、MLN7)的栅端。

2.根据权利要求1所述的低电源电压全差动轨对轨放大电路，其特征是，当电源电压低于V_t，NMOS+|V_t，PMOS|+V_DS，NMOS+|V_DS，PMOS|时，即输入电压为电源电压一半时，便会产生死区，输入第一、第二、第四和第五PMOS管(MP1、MP2、MAP1、MAP2)和第一、第二、第四和第五NMOS管(MN1、MN2、MAN1、MAN2)关断，此时电压平移电路部分的MOS管开始工作，能消除死区；

所述的V_t，NMOS和V_DS，NMOS分别为NMOS管的阈值电压和漏源电压，V_t，PMOS和V_DS， _PMOS分别为PMOS管的阈值电压和漏源电压。

3.根据权利要求1所述的低电源电压全差动轨对轨放大电路，其特征是，所述的第一至第十二NMOS管和第一至第十二PMOS管的阈值范围为0.6伏至0.8伏。