CN117767886A - 输入对管背栅偏置电路、差分运算放大器和控制芯片 - Google Patents

Abstract

本申请提供了一种输入对管背栅偏置电路、差分运算放大器和控制芯片，输入对管背栅偏置电路包括：负载模块、差分对管模块和调节模块，负载模块的第一端用于接入电源电压；差分对管模块包括共源极连接的第一、第二放大管，第一放大管的背栅和第二放大管的背栅连接；调节模块第一端与第一、第二放大管的背栅连接，第二端与第一、第二放大管的源极连接，第三端用于接入电源电压，调节模块调节第一放大管和第二放大管的背栅电压，以调节第一放大管和第二放大管的阈值电压，使得第一放大管和第二放大管工作于饱和区。通过调节模块可以调节差分对管模块的阈值电压，使得差分对管模块可以工作在饱和区，从而保证差输入对管背栅偏置电路的运放增益。

Description

输入对管背栅偏置电路、差分运算放大器和控制芯片

技术领域

本申请涉及集成电路领域，并且更具体地，涉及一种输入对管背栅偏置电路、差分运算放大器和控制芯片。

背景技术

差分运算放大器具有提高输入信号的强度和清晰度、抑制共模噪声以及提高信噪比等优点，因此广泛应用在各种电路结构中。相关技术中的差分运算放大器中通常设置有差分对管和负载电路，差分对管中的其中一个放大管的栅极接入同相差分输入电压，差分对管中的另一个放大管的栅极接入反相差分输入电压，两个放大管的背栅皆与源极连接，两个放大管的漏极皆与负载电路中的负载管的漏极连接，负载电路中负载管的源极连接电源电压。

然而，当差分对管的同相差分输入电压和反相差分输入电压都很高，且等于电源电压时，差分对管的源极电压与电源电压之间的差值为几百毫伏。由于负载电路中的负载管需要工作在饱和区，因此，负载电路中负载管的漏极和源极之间的电压差需要保持在几百毫伏。如此，差分对管的源极电压和漏极电压之间的电压差只有几十毫伏左右，导致差分对管无法工作在饱和区，从而导致差分运算放大器的运放增益下降。

发明内容

为解决上述问题，本申请提供了一种输入对管背栅偏置电路、差分运算放大器和控制芯片，通过调节模块可以调节差分对管模块的阈值电压，使得差分对管模块可以工作在饱和区，从而保证输入对管背栅偏置电路的运放增益。

第一方面，本申请提供一种输入对管背栅偏置电路，包括负载模块、差分对管模块以及调节模块；负载模块的第一端用于接入电源电压，负载模块的第二端接地；差分对管模块包括共源极连接的第一放大管和第二放大管，第一放大管的漏极与负载模块的第三端连接，第一放大管的栅极接入同相差分输入电压，第二放大管的漏极与负载模块的第四端连接，第二放大管的栅极接入反相差分输入电压，第一放大管的背栅和第二放大管的背栅连接；调节模块的第一端与第一放大管的背栅以及第二放大管的背栅连接，第二端与第一放大管的源极以及第二放大管的源极连接，第三端用于接入电源电压，调节模块用于调节第一放大管和第二放大管的背栅电压，以调节第一放大管和第二放大管的阈值电压，使得第一放大管和第二放大管工作于饱和区。

基于本申请实施例提供的输入对管背栅偏置电路，可以通过调节模块调节第一放大管和第二放大管的背栅电压，以对应调节第一放大管和第二放大管的阈值电压，从而增大第一放大管和第二放大管的漏源电压，使得差分对管模块可以工作在饱和区，以避免对共模抑制比和电源抑制比造成影响，同时导致噪声性能下降的问题，从而保证输入对管背栅偏置电路的运放增益。

在一种可能的设计方式中，调节模块包括第一电流源、电阻、负载单元、第三放大管和第四放大管；电阻的一端与第一电流源的一端连接；第三放大管的栅极与第一放大管的源极以及第二放大管的源极连接，第三放大管的漏极与负载单元的第一端连接，第四放大管的栅极以及漏极分别与第一放大管的背栅以及第二放大管的背栅连接，第四放大管的漏极还与负载单元的第二端连接；第三放大管的源极与电阻的另一端连接，第四放大管的源极与第一电流源的一端连接；第三放大管用于接入第一放大管和第二放大管的源极电压，并根据源极电压调节第一放大管和第二放大管的背栅电压，以调节第一放大管和第二放大管的阈值电压，使得第一放大管和第二放大管工作于饱和区。

在一种可能的设计方式中，第一放大管、第二放大管、第三放大管和第四放大管均为NMOS，负载单元的第三端接入电源电压，第一电流源的另一端接地。

在一种可能的设计方式中，第一放大管、第二放大管、第三放大管和第四放大管均为PMOS，负载单元的第三端接地，第一电流源的另一端接入电源电压。

在一种可能的设计方式中，调节模块包括：第二电流源以及MOS管；MOS管的源极与第一放大管的背栅、第二放大管的背栅以及第二电流源的一端连接，MOS管的栅极与第一放大管的源极以及第二放大管的源极连接。

在一种可能的设计方式中，第一放大管、第二放大管和MOS管均为NMOS，MOS管的漏极接入电源电压，第二电流源的另一端接地。

在一种可能的设计方式中，输入对管背栅偏置电路还包括第三电流源，第三电流源的一端与第一放大管的源极以及第二放大管的源极连接，第三电流源的另一端接地。

在一种可能的设计方式中，第一放大管、第二放大管和MOS管均为PMOS，MOS管的漏极接地，第二电流源的另一端接入电源电压。

第二方面，本申请提供一种差分运算放大器，包括第一方面任一可选方式所述的输入对管背栅偏置电路。

第三方面，本申请提供一种控制芯片，包括第二方面所述的差分运算放大器。

附图说明

图1是相关技术中差分运算放大器的电路结构示意图一；

图2是相关技术中差分运算放大器的电路结构示意图二；

图3是本申请实施例提供的输入对管背栅偏置电路的电路结构示意图一；

图4是本申请实施例提供的输入对管背栅偏置电路的电路结构示意图二；

图5是本申请实施例提供的输入对管背栅偏置电路的电路结构示意图三；

图6是本申请实施例提供的输入对管背栅偏置电路的电路结构示意图四；

图7是本申请实施例提供的输入对管背栅偏置电路的电路结构示意图五；

图8是本申请实施例提供的输入对管背栅偏置电路的电路结构示意图六；

图9是本申请实施例提供的输入对管背栅偏置电路的电路结构示意图七。

其中，图中各附图标记：

1、差分运算放大器；11、负载模块；12、差分对管模块；2、输入对管背栅偏置电路；21、负载模块；22、差分对管模块；23、调节模块；

VIP、同相差分输入电压；VIN、反相差分输入电压；VDD、电源电压；VGS、栅源电压；VDS、漏源电压；Vth、阈值电压；M1、第一放大管；M2、第二放大管；M3、第三放大管；M4、第四放大管；M5、MOS管；I1、第一电流源；I2、第二电流源；I3、第三电流源；R、电阻；P1、第一PMOS管；P2、第二PMOS管；P3、第三PMOS管；P4、第四PMOS管；P5、第五PMOS管；P6、第六PMOS管；N1、第一NMOS管；N2、第二NMOS管；N3、第三NMOS管；N4、第四NMOS管；N5、第五NMOS管；N6、第六NMOS管；A、第一节点；B、第二节点；C、第三节点；D、第四节点；E、第五节点；F、第六节点。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置及电路的详细说明，以免不必要的细节妨碍本申请的描述。

目前，电路中通常设置有差分运算放大器，以提高电路中输入信号的强度和清晰度、抑制共模噪声以及提高信噪比。如图1所示，相关技术中的差分运算放大器1中通常设置有负载模块11和差分对管模块12，其中，负载模块11的第一端接入电源电压VDD，负载模块11的第二端接地，差分对管模块12通常包括共源极连接的第一放大管M1和第二放大管M2，第一放大管M1的漏极与负载模块11的第三端连接，第一放大管M1的栅极接入同相差分输入电压VIP，第二放大管M2的漏极与负载模块11的第四端连接，第二放大管M2的栅极接入反相差分输入电压VIN，第一放大管M1的背栅和第二放大管M2的背栅连接，并且与第一放大管M1和第二放大管M2的共源极连接。其中，差分运算放大器1还包括第三电流源I3，第三电流源I3的一端与第一放大管M1以及第二放大管M2的源极通过第一节点A连接，第三电流源I3的另一端接地。

如图2所示，负载模块11可以包括第一P型金属氧化物半导体场效应(Positivechannel Metal Oxide Semiconductor，PMOS)管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3以及第四NMOS管N4，当第一放大管M1和第二放大管M2为NMOS管时，其中，第一PMOS管的背栅与第二PMOS管P2的栅极连接，第一PMOS管的源极和第二PMOS管P2的源极分别接入电源电压VDD，第一PMOS管的漏极与第一放大管M1的漏极以及第三PMOS管P3的源极通过第二节点B连接，第二PMOS管的漏极与第二放大管M2的漏极以及第四PMOS管P4的源极通过第三节点C连接。第三PMOS管P3的背栅与第四PMOS管P4的栅极连接，第三PMOS管P3的漏极、第四PMOS管P4的漏极分别与第一NMOS管N1的漏极、第二NMOS管N2的漏极连接，第一NMOS管N1的栅极与第二NMOS管N2的背栅连接，第一NMOS管N1的源极、第二NMOS管N2的源极分别与第三NMOS管N3的漏极、第四NMOS管N4的漏极连接，第三NMOS管N3的栅极与第四NMOS管N4的背栅连接，第三NMOS管N3的源极与第四NMOS管N4的源极分别接地。

差分运算放大器1工作时，需要第一放大管M1和第二放大管M2工作在饱和区，这里，值得说明的是，第一放大管M1和第二放大管M2工作于饱和区需要满足两个条件，一个是第一放大管M1和第二放大管M2的栅源电压VGS需要大于或等于第一放大管M1和第二放大管M2的阈值电压Vth；另一个是第一放大管M1和第二放大管M2的漏源电压VDS需要大于或等于栅源电压VGS减去阈值电压Vth。当第一放大管M1和第二放大管M2接入的同相差分输入电压VIP和反相差分输入电压VIN都很高，且等于电源电压VDD时，此时第一节点A的电压等于同相差分输入电压VIP减去栅源电压VGS，第一放大管M1和第二放大管M2的源极电压与电源电压VDD之间的差值为几百毫伏，此时，第一放大管M1和第二放大管M2需要工作于饱和区。然而，当差分运算放大器1工作时，负载模块11中的放大管也需要工作在饱和区，即负载模块11中放大管的漏极和源极之间的电压差也需要保持在几百毫伏，此时，第一PMOS管P1和第二PMOS管P2的漏源电压VDS需要保持在几百毫伏，即第二节点B和第三节点C的电压会比电源电压VDD低几百毫伏。如此导致第一节点A与第二节点B之间的电压差以及第一节点A与第三节点C之间的电压差只有几十毫伏左右，即此时第一放大管M1和第二放大管M2的漏源电压VDS只有几十毫伏左右，不足以使得第一放大管M1和第二放大管M2工作在饱和区，导致差分运算放大器1的运放增益下降。

为此，本申请实施例提供一种输入对管背栅偏置电路、差分放大器和控制芯片，该输入对管背栅偏置电路可以通过调节模块调节差分对管模块的阈值电压，使得差分对管模块可以工作在饱和区，以避免对共模抑制比和电源抑制比造成影响，同时导致噪声性能下降的问题，从而保证输入对管背栅偏置电路的运放增益。

下面结合附图对本申请提供的输入对管背栅偏置电路、差分放大器和控制芯片进行示例性的介绍。

如图3所示，本申请提供的输入对管背栅偏置电路2可以包括负载模块21、差分对管模块22以及调节模块23，差分对管模块21包括共源极连接的第一放大管M1和第二放大管M2，第一放大管M1的漏极与负载模块21的第三端连接，第一放大管M1的栅极接入同相差分输入电压VIP，第二放大管M2的漏极与负载模块21的第四端连接，第二放大管21的栅极接入反相差分输入电压VIN。第一放大管M1的背栅和第二放大管M2的背栅连接，且与调节模块23的第一端连接，第一放大管M1的源极和第二放大管M2的源极与调节模块23的第二端连接，调节模块23的第三端接入电源电压VDD，调节模块23可以调节第一放大管M1和第二放大管M2的背栅电压，以调节第一放大管M1和第二放大管M2的阈值电压Vth，使得第一放大管M1和第二放大管M2工作于饱和区，以避免对共模抑制比和电源抑制比造成影响，同时导致噪声性能下降的问题，从而保证输入对管背栅偏置电路2的运放增益。

这里，值得说明的是，当第一放大管M1和第二放大管M2的类型不同时，调节模块23的具体连接方式也不同，下面以第一放大管M1和第二放大管M2皆为NMOS或第一放大管M1和第二放大管M2皆为PMSO为例，对本申请实施例所提供的输入对管背栅偏置电路2展开示例性的说明。同时，以输入对管背栅偏置电路2还包括上述第三电流源I3，负载模块21包括上述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3以及第四NMOS管N4为例展开示例性的说明。其中，第三电流源I3的另一端可以接地或者是接入电源电压VDD，第一放大管M1、第二放大管M2的漏极可以分别与第一PMOS管P1的漏极以及第三PMOS管P3的源极、第二PMOS管P2的漏极以及第四PMOS管P4的源极连接，也可以分别与第二NMOS管N2的源极以及第四NMOS管N4的漏极、第一NMOS管N1的源极以及第三NMOS管N3的漏极连接，其具体连接方式根据第一放大管M1和第二放大管M2的不同类型进行设置。

这里，值得说明的是，本申请实施例所提供的负载模块21也可以包括其他电路或器件，对此，本申请不做具体的限制。

第一种：以第一放大管M1和第二放大管M2皆为NMOS为例：

在一个示例中，调节模块23可以包括第一电流源I1、电阻R、负载单元231、第三放大管M3和第四放大管M4，其中，电阻R可以与第三放大管M3的源极连接，通过该电阻R以减小用于偏置第一放大管M1和第二放大管M2的背栅电压，以对应调节第一放大管M1和第二放大管M2的阈值电压Vth，从而保证输入对管背栅偏置电路2的运放增益。

示例性的，如图4所示，电阻R的一端与第一电流源I1的一端连接，电阻R的另一端与第三放大管M3的源极连接，第一电流源I1的一端与第四放大管M4的源极连接，第一电流源I1的另一端接地，第三放大管M3的栅极与第一放大管M1的源极以及第二放大管M2的源极连接，第三放大管M3的漏极与负载单元23的第一端连接，第四放大管M4的栅极以及漏极分别与第一放大管M1的背栅以及第二放大管M2的背栅连接，第四放大管M4的漏极还与负载单元23的第二端连接，负载单元23的第三端接入电源电压VDD。该示例下，第三放大管M3和第四放大管M4均为NMOS。此时，第四放大管M4的栅极以及漏极的电压等于第一放大管M1和第二放大管M2的源极电压，这个电压用于偏置第一放大管M1和第二放大管M2的背栅电压，以调节第一放大管M1和第二放大管M2的阈值电压Vth，使得第一放大管M1和第二放大管M2工作于饱和区，从而保证输入对管背栅偏置电路2的运放增益。

具体的，当电阻R的另一端与第三放大管M3的源极连接时，第四放大管M4的栅极以及漏极的电压等于第一放大管M1和第二放大管M2的源极电压减去电阻R和负载单元231产生的电流I的乘积，此时，由于第一放大管M1和第二放大管M2的背栅电压和第一节点A之间有压差，使得晶体管存在背栅效应，进而使得第一放大管M1和第二放大管M2的阈值电压Vth增加，如此，使得第一放大管M1和第二放大管M2的栅源电压VGS增加，即此时第一节点A的电压变低，使得第一放大管M1和第二放大管M2的漏源电压VDS增大，以使得第一放大管M1和第二放大管M2工作于饱和区，以避免对共模抑制比和电源抑制比造成影响，同时导致噪声性能下降的问题，从而保证输入对管背栅偏置电路2的运放增益。

可选的，负载单元231可以包括共栅电流镜，如图5所示，共栅电流镜可以包括第五PMOS管P5和第六PMOS管P6，第五PMOS管P5的栅极和第六PMOS管P6的栅极连接，第五PMOS管P5的源极和第六PMOS管P6的源极分别接入电源电压VDD，第五PMOS管N5的漏极、第六PMOS管N6的漏极分别与第三放大管M3的漏极、第四放大管M4的漏极连接。这里，值得说明的是，本申请提供的负载单元231还可以包括其他电路或器件，对此，本申请不做具体的限制。

可选的，负载单元231提供的电流I以及电阻R的阻值可以根据实际需求进行设置，对此，本申请不做具体的限制。

在另一个示例中，如图6所示，第三电流源I3的另一端可以接地，调节模块23可以包括第二电流源I2以及MOS管M5，MOS管M5的源极与第一放大管M1的背栅、第二放大管M2的背栅以及第二电流源I2的一端连接，且连接节点为第四节点D，MOS管M5的栅极与第一放大管M1的源极以及第二放大管M2的源极连接，MOS管M5的漏极接入电源电压VDD，第二电流源I2的另一端接地。MOS管M5为NMOS管，MOS管M5会实时检测而第一节点A的电压，此时，第四节点D的电压为同相差分输入电压VIP-两个栅源电压VGS，第一节点A的电压为同相差分输入电压VIP-一个栅源电压VGS，由于第四节点D与第一放大管M1的背栅以及第二放大管M2的背栅连接，第一节点A与MOS管M5的栅极连接，如此，即第四节点D的电压比第一节点A的电压低一个栅源电压VGS。当同相差分输入电压VIP、反相差分输入电压VIN以及电源电压VDD相等时，则此时，第一放大管M1和第二放大管M2的背栅电压比第一节点A的电压低一个栅源电压VGS，使得第一放大管M1和第二放大管M2的阈值电压Vth变大，则第一放大管M1和第二放大管M2的漏源电压VDS增大，即此时第一节点A的电压相比于相关技术中的电压更低。因此，此时第一放大管M1和第二放大管M2的漏源电压VDS足够大，以使得第一放大管M1和第二放大管M2工作于饱和区，从而保证输入对管背栅偏置电路2的运放增益。且，该示例下的调节模块23结构简单，制作成本较低。

第二种：以第一放大管M1和第二放大管M2皆为PMOS为例：

此情况下，如图7所示，第一放大管M1的漏极与第二NMOS管N2的源极以及第四NMOS管N4的漏极通过第五节点E连接，第二放大管M2的漏极与第一NMOS管N1的源极以及第三NMOS管N3的漏极通过第六节点F连接。

在一个示例中，调节模块23可以包括第一电流源I1、电阻R、负载单元231、第三放大管M3和第四放大管M4，其中，电阻R可以与第三放大管M3的源极连接，通过该电阻R以增大用于偏置第一放大管M1和第二放大管M2的背栅电压，以对应调节第一放大管M1和第二放大管M2的阈值电压Vth，从而保证输入对管背栅偏置电路2的运放增益。

示例性的，如图7所示，电阻R的一端与第一电流源I1的一端连接，电阻R的另一端与第三放大管M3的源极连接，第一电流源I1的一端与第四放大管M4的源极连接，第一电流源I1的另一端接入电源电压VDD，第三放大管M3的栅极与第一放大管M1的源极以及第二放大管M2的源极连接，第三放大管M3的漏极与负载单元23的第一端连接，第四放大管M4的栅极以及漏极分别与第一放大管M1的背栅以及第二放大管M2的背栅连接，第四放大管M4的漏极还与负载单元23的第二端连接，负载单元23的第三端接地。该示例下，第三放大管M3和第四放大管M4均为PMOS。此时，第四放大管M4的栅极以及漏极的电压等于第一放大管M1和第二放大管M2的源极电压，这个电压用于偏置第一放大管M1和第二放大管M2的背栅电压，以调节第一放大管M1和第二放大管M2的阈值电压Vth，使得第一放大管M1和第二放大管M2工作于饱和区，从而保证输入对管背栅偏置电路2的运放增益。

具体的，当电阻R的另一端与第三放大管M3的源极连接时，第四放大管M4的栅极以及漏极的电压等于第一放大管M1和第二放大管M2的源极电压叠加电阻R和负载单元231产生的电流I的乘积，此时，由于第一放大管M1和第二放大管M2的背栅电压和第一节点A之间有压差，使得晶体管存在背栅效应，进而使得第一放大管M1和第二放大管M2的阈值电压Vth进一步增加，如此，使得第一放大管M1和第二放大管M2的栅源电压VGS进一步增加，即此时第一节点A的电压进一步变低，使得第一放大管M1和第二放大管M2的漏源电压VDS进一步增大，以使得第一放大管M1和第二放大管M2工作于饱和区，从而保证输入对管背栅偏置电路2的运放增益。

可选的，负载单元231可以包括共栅电流镜，如图8所示，共栅电流镜可以包括第五NMOS管N5和第六NMOS管N6，第五NMOS管N5的栅极和第六NMOS管N6的栅极连接，第五NMOS管N5的源极和第六NMOS管N6的源极分别接地，第五NMOS管N5的漏极、六NMOS管N6的漏极分别与第三放大管M3的漏极、第四放大管M4的漏极连接。这里，值得说明的是，本申请提供的负载单元231还可以包括其他电路或器件，对此，本申请不做具体的限制。

在另一个示例中，如图9所示，第三电流源I3的另一端接入电源电压VDD，调节模块23可以包括第二电流源I2以及MOS管M5，MOS管M5的源极与第一放大管M1的背栅、第二放大管M2的背栅以及第二电流源I2的一端连接，且连接节点为第四节点D，MOS管M5的栅极与第一放大管M1的源极以及第二放大管M2的源极连接，MOS管M5的漏极接入接地，第二电流源I2的另一端电源电压VDD。MOS管M5为PMOS管，MOS管M5会实时检测而第一节点A的电压，此时，第四节点D的电压为同相差分输入电压VIP-两个栅源电压VGS，第一节点A的电压为同相差分输入电压VIP-一个栅源电压VGS，由于第四节点D与第一放大管M1的背栅以及第二放大管M2的背栅连接，第一节点A与MOS管M5的栅极连接，如此，即第四节点D的电压比第一节点A的电压低一个栅源电压VGS。当同相差分输入电压VIP、反相差分输入电压VIN以及电源电压VDD相等时，则此时，第一放大管M1和第二放大管M2的背栅电压比第一节点A的电压低一个栅源电压VGS，使得第一放大管M1和第二放大管M2的阈值电压Vth变大，则第一放大管M1和第二放大管M2的漏源电压VDS增大，即此时第一节点A的电压相比于相关技术中的电压更低。因此，此时第一放大管M1和第二放大管M2的漏源电压VDS足够大，以使得第一放大管M1和第二放大管M2工作于饱和区，从而保证输入对管背栅偏置电路2的运放增益。且，该示例下的调节模块23结构简单，制作成本较低。

综上，本申请实施例所提供的输入对管背栅偏置电路2可以通过调节模块23调节第一放大管M1和第二放大管M2的背栅电压，以对应调节第一放大管M1和第二放大管M2的阈值电压Vth，从而增大第一放大管M1和第二放大管M2的漏源电压VDS，使得差分对管模块22可以工作在饱和区，从而保证输入对管背栅偏置电路2的运放增益。

本申请实施例还提供一种差分运算放大器，包括上述任一可选方式所述的输入对管背栅偏置电路2以及其他电路，该差分运算放大器可以实现上述输入对管背栅偏置电路2的有益效果，对此，不再赘述。

这里，值得说明的是，本申请中的输入对管背栅偏置电路2可以应用在低电压供电电路，也可以应用在高电压供电电路，当其应用在高电压供电电路时，可以在电路响应的位置增设高压隔离管，以避免电路中的低压管被损坏，还可以增设额外的器件，对此，本申请不做具体的限制。

本申请实施例还提供一种控制芯片，包括上述实施例所述的差分运算放大器，对此，不再赘述。

应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种输入对管背栅偏置电路，其特征在于，所述输入对管背栅偏置电路包括：

负载模块，第一端用于接入电源电压，第二端接地；

差分对管模块，包括共源极连接的第一放大管和第二放大管，所述第一放大管的漏极与所述负载模块的第三端连接，所述第一放大管的栅极接入同相差分输入电压，所述第二放大管的漏极与所述负载模块的第四端连接，所述第二放大管的栅极接入反相差分输入电压，所述第一放大管的背栅和所述第二放大管的背栅连接；以及，

调节模块，第一端与所述第一放大管的背栅以及所述第二放大管的背栅连接，第二端与所述第一放大管的源极以及所述第二放大管的源极连接，第三端用于接入所述电源电压，所述调节模块用于调节所述第一放大管和所述第二放大管的背栅电压，以调节所述第一放大管和所述第二放大管的阈值电压，使得所述第一放大管和所述第二放大管工作于饱和区。

2.根据权利要求1所述的输入对管背栅偏置电路，其特征在于，所述调节模块包括：

第一电流源；

电阻，一端与所述第一电流源的一端连接；

负载单元；

第三放大管和第四放大管，所述第三放大管的栅极与所述第一放大管的源极以及所述第二放大管的源极连接，所述第三放大管的漏极与所述负载单元的第一端连接，所述第四放大管的栅极以及漏极分别与所述第一放大管的背栅以及所述第二放大管的背栅连接，所述第四放大管的漏极还与所述负载单元的第二端连接；所述第三放大管的源极与所述电阻的另一端连接，所述第四放大管的源极与所述第一电流源的一端连接；

所述第三放大管用于接入所述第一放大管和所述第二放大管的源极电压，并根据所述源极电压调节所述第一放大管和所述第二放大管的背栅电压，以调节所述第一放大管和所述第二放大管的阈值电压，使得所述第一放大管和所述第二放大管工作于饱和区。

3.根据权利要求2所述的输入对管背栅偏置电路，其特征在于，所述第一放大管、所述第二放大管、所述第三放大管和所述第四放大管均为NMOS，所述负载单元的第三端接入所述电源电压，所述第一电流源的另一端接地。

4.根据权利要求2所述的输入对管背栅偏置电路，其特征在于，所述第一放大管、所述第二放大管、所述第三放大管和所述第四放大管均为PMOS，所述负载单元的第三端接地，所述第一电流源的另一端接入所述电源电压。

5.根据权利要求1-4任一项所述的输入对管背栅偏置电路，其特征在于，所述调节模块包括：

第二电流源；以及，

MOS管，源极与所述第一放大管的背栅、所述第二放大管的背栅以及所述第二电流源的一端连接，栅极与所述第一放大管的源极以及所述第二放大管的源极连接。

6.根据权利要求5所述的输入对管背栅偏置电路，其特征在于，所述第一放大管、所述第二放大管和所述MOS管均为NMOS，所述MOS管的漏极接入所述电源电压，所述第二电流源的另一端接地。

7.根据权利要求6所述的输入对管背栅偏置电路，其特征在于，所述输入对管背栅偏置电路还包括：

第三电流源，一端与所述第一放大管的源极以及所述第二放大管的源极连接，另一端接地。

8.根据权利要求5所述的输入对管背栅偏置电路，其特征在于，所述第一放大管、所述第二放大管和所述MOS管均为PMOS，MOS管的漏极接地，所述第二电流源的另一端接入所述电源电压。

9.一种差分运算放大器，其特征在于，包括如权利要求1-8任一项所述的输入对管背栅偏置电路。

10.一种控制芯片，其特征在于，包括如权利要求9所述的差分运算放大器。