CN116346047A - 轨到轨运算放大器及其输入级结构 - Google Patents

轨到轨运算放大器及其输入级结构 Download PDF

Info

Publication number
CN116346047A
CN116346047A CN202111594328.7A CN202111594328A CN116346047A CN 116346047 A CN116346047 A CN 116346047A CN 202111594328 A CN202111594328 A CN 202111594328A CN 116346047 A CN116346047 A CN 116346047A
Authority
CN
China
Prior art keywords
transistor
voltage
terminal
pair
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111594328.7A
Other languages
English (en)
Inventor
马璇
满雪成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN202111594328.7A priority Critical patent/CN116346047A/zh
Publication of CN116346047A publication Critical patent/CN116346047A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本公开提供了一种轨到轨运算放大器及其输入级结构，该输入级结构包括：将差分输入电压转化为电流信号的差分输入对和cascode对；低压调制电路，用于在输入共模电压处于低压状态下控制该差分输入对的衬底偏置电位高于其源端电位，利用背栅调制效应使差分输入对的阈值电压大于cascode对的阈值电压，以维持该差分输入对和cascode对工作在饱和区；高压调制电路，用于当输入共模电压处于高压状态，给cascode对提供偏置电压，维持差分输入对和cascode对工作在饱和区。由此，本公开提出的运放输入级结构能在不降低运放共模输入范围的情况下使运放输入对管工作在“温室”状态，从而提高运放的共模抑制比/电源抑制比。

Description

轨到轨运算放大器及其输入级结构
技术领域
本公开涉及集成电路技术领域，具体涉及一种轨到轨运算放大器及其输入级结构。
背景技术
轨到轨输入运算放大器是一种可以在轨到轨输入共模电压范围内正常工作的运算放大器。在实际应用中我们希望运算放大器的输入对管工作在“温室”，即输入对管各端口电压差保持不变，以使运放具有好的共模抑制比/电源抑制比。
传统近轨到轨输入运放的输入级如图1a所示，M0和M1是运放的输入对管，在运放的输入共模电压变化时，M0和M1共同连接的源端电压同步变化，而M0和M1的漏端电压几乎不变，所以输入对管的源漏电压差发生了变化，影响输入对管的跨导(gm)和失调电压(offset)等参数，进而影响运放的共模抑制比/电源抑制比。
所以，一般会给运放的输入对管加cascode管来解决输入对管源漏电压变化的问题，如图1b和图1c所示，给输入对M0和M1加入cascode对管M2和M3，M2和M3的偏置电压跟随M0，M1输入共模电压变化。这样当输入共模电压变化时，偏置电压会跟随变化使M0和M1的漏端电压也同步变化，故输入对管的源漏电压变化不大，输入对管的参数基本不变，其运放的共模抑制比/电源抑制比较好。但在实际应用中，通常要求输入cascode对管的加入不能影响输入对管M0和M1的工作状态，cascode管也要工作在饱和区。但在无低阈值mos管使用的情况下，输入cascode管及辅助电路的加入会降低运放的输入共模范围，如图1b所示的输入级结构能满足输入共模电压的在高压范围(近电源电压)内的工作要求，而无法满足在低压(近地电压)范围内的工作要求；如图1c所示的输入级结构能满足输入共模电压的在低压范围内(近地电压)的工作要求，而无法满足在高压范围(近电源电压)内的工作要求。显然上述两种结构都无法满足运放的近轨到轨输入共模范围即在近轨到轨输入共模范围内，不影响输入对管M0和M1的工作状态，cascode管也要工作在饱和区的要求。
发明内容
为了解决上述技术问题，本公开提供了一种轨到轨运算放大器及其输入级结构。
一方面本公开提供了一种用于轨到轨运算放大器的输入级结构，包括：
差分输入对和cascode对，用于在输入共模电压的工作范围内根据第二偏置电压或该差分输入电压，选通该差分输入对漏端的输出路径，以提供第一电流和第二电流；
低压调制电路，用于在输入共模电压处于低压状态下根据第一偏置电压控制该差分输入对的衬底偏置电位高于其源端电位，利用背栅调制效应使该差分输入对的阈值电压大于cascode对的阈值电压，以维持该差分输入对和cascode对工作在饱和区；
高压调制电路，该高压调制电路的输入端连接前述差分输入对的源端，用于在前述输入共模电压处于高压状态下，给cascode对提供第二偏置电压，以维持该差分输入对和cascode对工作在饱和区。
进一步地，前述的差分输入对包括：
第一晶体管和第二晶体管，该第一晶体管的栅端与第二晶体管的栅端用于接入前述的差分输入电压，该第一晶体管的源端与第二晶体管的源端之间的连接节点作为第一节点，该第一晶体管的衬底端与第二晶体管的衬底端之间的连接节点作为第二节点。
进一步地，前述的低压调制电路包括：
第三晶体管，该第三晶体管的源端通过第一电流源连接到供电端，漏端与前述的第一节点连接，栅端接入第一偏置电压；
第四晶体管和第一电阻，该第四晶体管的源端与前述第三晶体管的源端共同连接第一电流源，其漏端串联连接第一电阻到前述的第一节点，栅端连接第三晶体管的栅端，且该第四晶体管和第一电阻的连接节点与前述的第二节点连接。
进一步地，前述的第三晶体管的衬底端与第四晶体管的衬底端共同连接该第三晶体管的源端。
进一步地，前述的cascode对包括：
第五晶体管和第六晶体管，该第五晶体管的源端与第六晶体管的源端共同连接前述第一晶体管的漏端，该第五晶体管的漏端与第六晶体管的漏端之间的连接节点作为第一输出端，用以提供前述的第一电流，该第五晶体管的栅端连接前述第一晶体管的栅端，该第六晶体管的栅端接入前述的第二偏置电压；
第七晶体管和第八晶体管，该第七晶体管的源端与第八晶体管的源端共同连接前述第二晶体管的漏端，该第七晶体管的漏端与第八晶体管的漏端之间的连接节点作为第二输出端，用以提供前述的第二电流，该第七晶体管的栅端连接前述第六晶体管的栅端，该第八晶体管的栅端连接前述第二晶体管的栅端。
进一步地，前述第五晶体管的衬底端与第六晶体管的衬底端共同连接该第五晶体管的源端，且前述第七晶体管的衬底端与第八晶体管的衬底端共同连接该第七晶体管的源端。
进一步地，前述的高压调制电路包括：
第九晶体管和第十晶体管，该第九晶体管的漏端连接供电端接入电源电压，其源端连接第十晶体管的漏端，其栅端与该第十晶体管的栅端共同连接前述第二晶体管的源端，该第十晶体管的源端用于提供前述的第二偏置电压；
第二电阻和第二电流源，该第二电阻的第一端连接前述第十晶体管的源端，其第二端连接第二电流源到地，
其中，前述的第九晶体管的衬底端与其自身的源端连接，第十晶体管的衬底端连接第二电阻和第二电流源的连接节点。
进一步地，前述的第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管的其中任一为金属氧化物半导体场效应晶体管。
进一步地，前述的第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管均为P沟道型的金属氧化物半导体场效应晶体管；
并且，前述的第九晶体管和第十晶体管均为N沟道型的金属氧化物半导体场效应晶体管。
另一方面本公开还提供了一种轨到轨运算放大器，其包括：
如前所述的输入级结构，该输入级结构用于将差分输入电压转化为差分电流；
放大级，用于将接收的该差分电流进行增益放大；
输出级，该输出级连接放大级，用于实现信号的输出。
本公开提供的轨到轨运算放大器及其输入级结构中，该输入级结构包括：将差分输入电压转化为电流信号的差分输入对和cascode对；低压调制电路，用于在输入共模电压处于低压状态下控制该差分输入对的衬底偏置电位高于其源端电位，利用背栅调制效应使差分输入对的阈值电压大于cascode对的阈值电压，以维持该差分输入对和cascode对工作在饱和区；高压调制电路，用于当输入共模电压处于高压状态，给cascode对提供偏置电压，维持差分输入对和cascode对工作在饱和区。由此，可根据输入共模电压的大小，利用低压调制电路或高压调制电路维持该差分输入对和cascode对始终工作在饱和区，从而能在不降低运放共模输入范围的情况下使运放输入对管工作在“温室”状态，提高运放的共模抑制比/电源抑制比。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚。
图1a示出传统运放的输入级结构的电路示意图；
图1b和图1c分别示出现有技术中改进的运放输入级结构的电路示意图；
图2示出本公开实施例提供的运放输入级结构的电路示意图；
图3示出图2所示运放输入级结构与现有技术中运放输入级结构各自的共模输入电压和失调电压的信号波形示意图；
图4示出本公开实施例提供的一种轨到轨运算放大器的结构示意图。
具体实施方式
为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的较佳实施例。但是，本公开可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。
带有运算放大器的电子系统的工业趋势正朝着由电池电源提供的较低的工作电压的方向发展。这样，放大器在应用时，除了要求具有传统运放的规定如高输入阻抗、低输入偏置电压、低噪声、宽带宽、高速度和充分的输出驱动能力以外，还要求低压单电源工作。虽然各种类型的输入级都由单电源电压源供电，但是放大器工作的低电压却因输入级的类型和集成电路的制造工艺而异。
为了得到足够的信噪比，运算放大器要求能够处理轨到轨的输入/输出电压范围。而轨到轨运算放大器是一种可以在轨到轨共模电压范围(通常称为轨到轨的电压范围)内正常工作的运算放大器。
下面，参照附图对本公开进行详细说明。
图2示出本公开实施例提供的运放输入级结构的电路示意图，图3示出图2所示运放输入级结构与现有技术中运放输入级结构各自的共模输入电压和失调电压的信号波形示意图。
参考图2，本公开实施例提供了一种用于轨到轨运算放大器的输入级结构200，其包括：
差分输入对220和cascode对230，用于在输入共模电压的工作范围内，根据第二偏置电压vbias或差分输入电压(vin和vip)，选通该差分输入对220漏端的输出路径，以提供第一电流pl1和第二电流pl2；
低压调制电路210，该低压调制电路210用于在前述输入共模电压处于低压状态下，根据第一偏置电压vb控制电流流经电阻R1产生的压差，使该差分输入对220的衬底偏置电位高于其源端电位，利用背栅调制效应使该差分输入对220的阈值电压大于cascode对230的阈值电压，以维持该差分输入对220和cascode对230工作在饱和区；
高压调制电路240，该高压调制电路240的输入端连接前述差分输入对220的源端，用于在前述输入共模电压处于高压状态下低压调制电路210的背栅调制效应失效时，给cascode对230提供第二偏置电压vbias，以维持该差分输入对220和cascode对230工作在饱和区。
进一步的，参考图2，在本实施例中，前述的差分输入对220包括：
第一晶体管M0和第二晶体管M1，该第一晶体管M0的栅端与第二晶体管M1的栅端用于接入前述的差分输入电压(vin和vip)，该第一晶体管M0的源端与第二晶体管M1的源端之间的连接节点作为第一节点，该第一晶体管M0的衬底端与第二晶体管M1的衬底端之间的连接节点作为第二节点。
进一步地，在本实施例中，前述的低压调制电路210包括：
第三晶体管M01，该第三晶体管M01的源端通过第一电流源I1连接到供电端，接入电源电压VDD，其漏端与前述的第一节点连接，栅端接入第一偏置电压vb；
第四晶体管M02和第一电阻R1，该第四晶体管M02的源端与前述第三晶体管M01的源端共同连接第一电流源I1，其漏端串联连接第一电阻R1到前述的第一节点，栅端连接第三晶体管M01的栅端，且该第四晶体管M02和第一电阻R1的连接节点与前述的第二节点连接，用于在该第四晶体管M02导通期间，钳位控制该第一晶体管M0与第二晶体管M1的衬底偏置电位，其中，前述的第三晶体管M01的衬底端与第四晶体管M02的衬底端共同连接该第三晶体管M01的源端。
进一步地，在本实施例中，前述的cascode对230包括：
第五晶体管M2和第六晶体管M3，该第五晶体管M2的源端与第六晶体管M3的源端共同连接前述第一晶体管M0的漏端，该第五晶体管M2的漏端与第六晶体管M3的漏端之间的连接节点作为第一输出端，用以提供前述的第一电流pl1，该第五晶体管M2的栅端连接前述第一晶体管M0的栅端，该第六晶体管M3的栅端接入前述的第二偏置电压vbias；
第七晶体管M4和第八晶体管M5，该第七晶体管M4的源端与第八晶体管M5的源端共同连接前述第二晶体管M1的漏端，该第七晶体管M4的漏端与第八晶体管M5的漏端之间的连接节点作为第二输出端，用以提供前述的第二电流pl2，该第七晶体管M4的栅端连接前述第六晶体管M3的栅端，该第八晶体管M5的栅端连接前述第二晶体管M1的栅端。
进一步地，在本实施例中，第五晶体管M2的衬底端与第六晶体管M3的衬底端共同连接该第五晶体管M2的源端，且第七晶体管M4的衬底端与第八晶体管M5的衬底端共同连接该第七晶体管M4的源端。
进一步地，在本实施例中，前述的高压调制电路240包括：
第九晶体管M6和第十晶体管M7，该第九晶体管M6的漏端连接供电端接入电源电压VDD，其源端连接第十晶体管M7的漏端，其栅端与该第十晶体管M7的栅端共同连接前述第二晶体管M1的源端，该第十晶体管M7的源端用于提供前述的第二偏置电压vbias；
第二电阻R2和第二电流源I2，该第二电阻R2的第一端连接第十晶体管M7的源端，其第二端连接第二电流源I2到地，
其中，该第九晶体管M6的衬底端与其自身的源端连接，该第十晶体管M7的衬底端连接第二电阻R2和第二电流源I2之间的连接节点。
进一步地，在本实施例中，前述的第一晶体管M0、第二晶体管M1、第三晶体管M01、第四晶体管M02、第五晶体管M2、第六晶体管M3、第七晶体管M4、第八晶体管M5、第九晶体管M6和第十晶体管M7的其中任一为金属氧化物半导体场效应晶体管(Metal OxideSemiconductor Field Effect Transistor，MOSFET，以下简称为MOS管)。
进一步地，该第一晶体管M0、第二晶体管M1、第三晶体管M01、第四晶体管M02、第五晶体管M2、第六晶体管M3、第七晶体管M4和第八晶体管M5均为P沟道型的MOS管；
并且，第九晶体管M6和第十晶体管M7均为N沟道型的MOS管。
参考图2，在本实施例中，第十晶体管M7的宽长比W/L较小，在高压调制电路240工作时，其栅源电压VgsM7较大。前述的cascode对230为加入的输入cascode结构，而在实际应用中，通常要求输入cascode对管的加入不能影响差分输入对220中的PMOS管M0和PMOS管M1的工作状态，PMOS管M0和PMOS管M1仍要工作在亚阈值区或饱和区，即Vds大于vdsat(饱和漏源电压)，而相比于图1b所示和图1c所示的输入级结构，本公开实施例的输入级200中，既增加有低压调制电路210也增加有高压调制电路240，能根据输入共模电压vi_cm(该输入共模电压vi_cm为差分输入电压vin和vip的共模电压，下同)的大小，合理调节输入对管的阈值电压和cascode对的偏置电压，从而不限制输入共模电压vi_cm的最小和最大输入电压(前述的低压和高压状态)，还能提高电路的CMRR/PSRR。
具体的，当输入共模电压vi_cm较低时(即前述的低压状态，例如为0V)，第二偏置电压vbias为：vi_cm+VgsM0,M1-VgsM7，这个电压值很低会迫使产生该第二偏置电压vbias的高压调制电路240的尾电流源(第二电流源)I2进入线性区，而高压调制电路240失效不工作。此时低压调制电路210有效进入工作状态，输入对管(PMOS管M01和PMOS管M02)的部分尾电流经过第一电阻R1流入差分输入对管(PMOS管M0和PMOS管M1)，由于背栅调制效应，该PMOS管M0和PMOS管M1的导通电压vth较大，从而使得输入对管PMOS管M0和PMOS管M1的源漏电压：Vds＝VgsM0,M1-VgsM2,M5>vdast。
但当输入共模电压vi_cm较高时(即前述的高压状态，例如接近电源电压VDD)，低压调制电路210中的分流PMOS管M02会先进入线性区，使流过第一电阻R1的电流大大减小，而后低压调制电路210失效不工作。此时产生该第二偏置电压vbias的高压调制电路240有效，开始工作，该第二偏置电压：vbias＝vi_cm+VgsM0,M1-VgsM7，运放的差分输入对管PMOS管M0和PMOS管M1的的源漏电压：vds＝VgsM7-VgsM3,M4，通过NMOS管M7的尺寸设计，能使该差分输入对管PMOS管M0和PMOS管M1的源漏电压vds>vdsat(饱和漏源电压)。在高压调制电路240中，NMOS管M6和第二电阻R2的加入使NMOS管M7可工作在“温室”状态，从而使该输入级结构200电路的CMRR较好，而第二偏置电压vbias的电位控制旨在给PMOS管M3和M4提供偏置，以更好的满足VdsM0,M1>vdsatM0,M1。
当输入共模电压vi_cm在其中间电位范围时，两部分电路共同工作。
结合图1b～图3，传统输入级结构(b)、(c)和本公开实施例提出的输入级结构进行对比，其各自的输入共模电压vin_cm与运放失调offset关系的对比如图3所示，由此可见，本公开实施例提出的输入级结构200能拓宽输入共模电压范围，保证了近轨到轨运放的输入级结构的高CMRR/PSRR。
因此，本公开实施例提供的用于轨到轨运放的输入级结构200，能在不影响运放共模输入范围的情况下，使运放的差分输入对管工作在“温室”状态，提高其电路的CMRR/PSRR。
图4示出本公开实施例提供的一种轨到轨运算放大器的结构示意图。
参考图4，另一方面本公开还提供了一种轨到轨运算放大器300，其包括：
如前所述的输入级结构200，该输入级结构200用于根据差分输入电压(vin和vip)生成差分电流，即第一电流pl1和第二电流pl2；
放大级310，用于将接收的第一电流pl1和第二电流pl2进行增益放大；
输出级320，该输出级320连接放大级310，用于实现信号的输出。
在本实施例中，因该轨到轨运算放大器300具有前述实施例中所述的输入级结构200，所以同样可实现上述实施例中的技术效果。
需要说明的是，在上述实施例中，仅详述轨到轨运放中差分输入对的PMOS管对的电路情况，对于常规轨到轨运放，其差分输入对中不仅包含有PMOS管对，还包含有NMOS管对，根据相类似的原理，本领域普通技术人员也可设置该NMOS管对的输入cascode结构及其低压调制电路和高压调制电路，以实现上述实施例中相同的技术效果。
综上所述，本公开实施例提供的轨到轨运算放大器300及其输入级结构200，其中，该输入级结构200包括：将差分输入电压(vin和vip)转化为电流信号(第一电流pl1和第二电流pl2)的差分输入对220和cascode对230；低压调制电路210，用于在输入共模电压处于低压状态下控制该差分输入对220的衬底偏置电位高于其源端电位，利用背栅调制效应使差分输入对220的阈值电压大于cascode对230的阈值电压，以维持该差分输入对220和cascode对230工作在饱和区；高压调制电路240，用于当输入共模电压处于高压状态，给cascode对230提供第二偏置电压vbias，以维持差分输入对220和cascode对230工作在饱和区。由此，可根据输入共模电压的大小，利用低压调制电路210或高压调制电路240维持该差分输入对220和cascode对230始终工作在饱和区，从而能在不降低运放共模输入范围的情况下使运放输入对管工作在“温室”状态，同时提高运放输入级结构的共模抑制比/电源抑制比。
应当说明的是，在本公开的描述中，需要理解的是，术语“上”、“下”、“内”等指示方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本公开的限制。
此外，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本公开所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本公开的保护范围之中。

Claims (10)

1.一种用于轨到轨运算放大器的输入级结构，其特征在于，包括：
差分输入对和cascode对，用于在输入共模电压的工作范围内将差分输入电压转化为电流信号，并根据第二偏置电压或差分输入电压，选通所述差分输入对漏端的输出路径，以提供第一电流和第二电流；
低压调制电路，用于在输入共模电压处于低压状态下根据第一偏置电压控制所述差分输入对的衬底偏置电位高于其源端电位，利用背栅调制效应使所述差分输入对的阈值电压大于所述cascode对的阈值电压，以维持该差分输入对和cascode对工作在饱和区；
高压调制电路，所述高压调制电路的输入端连接所述差分输入对的源端，用于在所述输入共模电压处于高压状态给所述cascode对提供第二偏置电压，以维持所述差分输入对和所述cascode对工作在饱和区。
2.根据权利要求1所述的输入级结构，其特征在于，所述差分输入对包括：
第一晶体管和第二晶体管，所述第一晶体管的栅端与所述第二晶体管的栅端用于接入所述差分输入电压，所述第一晶体管的源端与所述第二晶体管的源端之间的连接节点作为第一节点，所述第一晶体管的衬底端与所述第二晶体管的衬底端之间的连接节点作为第二节点。
3.根据权利要求2所述的输入级结构，其特征在于，所述低压调制电路包括：
第三晶体管，所述第三晶体管的源端通过第一电流源连接到供电端，漏端与所述第一节点连接，栅端接入所述第一偏置电压；
第四晶体管和第一电阻，所述第四晶体管的源端与所述第三晶体管的源端共同连接所述第一电流源，其漏端连接所述第一电阻到所述第一节点，栅端连接所述第三晶体管的栅端，且所述第四晶体管和所述第一电阻的连接节点与所述第二节点连接。
4.根据权利要求3所述的输入级结构，其特征在于，所述第三晶体管的衬底端与所述第四晶体管的衬底端共同连接所述第三晶体管的源端。
5.根据权利要求4所述的输入级结构，其特征在于，所述cascode对包括：
第五晶体管和第六晶体管，所述第五晶体管的源端与所述第六晶体管的源端共同连接所述第一晶体管的漏端，所述第五晶体管的漏端与所述第六晶体管的漏端之间的连接节点作为第一输出端，用以提供所述第一电流，所述第五晶体管的栅端连接所述第一晶体管的栅端，所述第六晶体管的栅端接入所述第二偏置电压；
第七晶体管和第八晶体管，所述第七晶体管的源端与所述第八晶体管的源端共同连接所述第二晶体管的漏端，所述第七晶体管的漏端与所述第八晶体管的漏端之间的连接节点作为第二输出端，用以提供所述第二电流，所述第七晶体管的栅端连接所述第六晶体管的栅端，所述第八晶体管的栅端连接所述第二晶体管的栅端。
6.根据权利要求5所述的输入级结构，其特征在于，所述第五晶体管的衬底端与所述第六晶体管的衬底端共同连接所述第五晶体管的源端，且所述第七晶体管的衬底端与所述第八晶体管的衬底端共同连接所述第七晶体管的源端。
7.根据权利要求6所述的输入级结构，其特征在于，所述高压调制电路包括：
第九晶体管和第十晶体管，所述第九晶体管的漏端连接供电端接入电源电压，其源端连接所述第十晶体管的漏端，其栅端与所述第十晶体管的栅端共同连接所述第二晶体管的源端，所述第十晶体管的源端用于提供所述第二偏置电压；
第二电阻和第二电流源，所述第二电阻的第一端连接所述第十晶体管的源端，其第二端连接所述第二电流源到地，
其中，所述第九晶体管的衬底端与其自身的源端连接，所述第十晶体管的衬底端连接所述第二电阻和所述第二电流源的连接节点。
8.根据权利要求7所述的输入级结构，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管、所述第九晶体管和所述第十晶体管的其中任一为金属氧化物半导体场效应晶体管。
9.根据权利要求8所述的输入级结构，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管均为P沟道型的金属氧化物半导体场效应晶体管；
并且，所述第九晶体管和所述第十晶体管均为N沟道型的金属氧化物半导体场效应晶体管。
10.一种轨到轨运算放大器，其特征在于，包括：
如权利要求1～9中任一项所述的输入级结构，所述输入级结构用于将差分输入电压转化为差分电流；
放大级，用于将接收所述差分电流并进行增益放大；
输出级，所述输出级连接所述放大级，用于实现信号的输出。
CN202111594328.7A 2021-12-24 2021-12-24 轨到轨运算放大器及其输入级结构 Pending CN116346047A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111594328.7A CN116346047A (zh) 2021-12-24 2021-12-24 轨到轨运算放大器及其输入级结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111594328.7A CN116346047A (zh) 2021-12-24 2021-12-24 轨到轨运算放大器及其输入级结构

Publications (1)

Publication Number Publication Date
CN116346047A true CN116346047A (zh) 2023-06-27

Family

ID=86890138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111594328.7A Pending CN116346047A (zh) 2021-12-24 2021-12-24 轨到轨运算放大器及其输入级结构

Country Status (1)

Country Link
CN (1) CN116346047A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030197555A1 (en) * 2002-04-19 2003-10-23 Botker Thomas L. Integrated current mirror in output stage of operational amplifier
US20070159249A1 (en) * 2005-12-28 2007-07-12 Nec Electronics Corporation Differential amplifier and display device using the same
US20100033463A1 (en) * 2008-08-05 2010-02-11 Nec Electronics Corporation Operational amplifier circuit and display panel driving apparatus
US20110025654A1 (en) * 2009-07-30 2011-02-03 Renesas Electronics Corporation Differential amplifier circuit, data line driver using the same, and liquid crystal display apparatus
CN102158216A (zh) * 2010-01-14 2011-08-17 瑞萨电子株式会社 接收电路
CN103414441A (zh) * 2013-08-21 2013-11-27 中国电子科技集团公司第二十四研究所 输出共模电压稳定的开环放大器
CN203840288U (zh) * 2014-05-05 2014-09-17 华侨大学 一种用于两级差分放大器的连续时间共模反馈电路
CN107733382A (zh) * 2017-09-11 2018-02-23 天津大学 自偏置轨到轨恒定跨导放大器
CN110166009A (zh) * 2019-04-30 2019-08-23 思瑞浦微电子科技（苏州）股份有限公司 一种输入耐压保护架构
WO2020186333A1 (en) * 2019-03-18 2020-09-24 Frederic Nabki Ultra wideband (uwb) transmitter and receiver circuits
CN112825476A (zh) * 2019-11-20 2021-05-21 圣邦微电子（北京）股份有限公司 一种运算放大器
CN113131886A (zh) * 2020-01-15 2021-07-16 圣邦微电子（北京）股份有限公司 一种运算放大器

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030197555A1 (en) * 2002-04-19 2003-10-23 Botker Thomas L. Integrated current mirror in output stage of operational amplifier
US20070159249A1 (en) * 2005-12-28 2007-07-12 Nec Electronics Corporation Differential amplifier and display device using the same
US20100033463A1 (en) * 2008-08-05 2010-02-11 Nec Electronics Corporation Operational amplifier circuit and display panel driving apparatus
US20110025654A1 (en) * 2009-07-30 2011-02-03 Renesas Electronics Corporation Differential amplifier circuit, data line driver using the same, and liquid crystal display apparatus
CN102158216A (zh) * 2010-01-14 2011-08-17 瑞萨电子株式会社 接收电路
CN103414441A (zh) * 2013-08-21 2013-11-27 中国电子科技集团公司第二十四研究所 输出共模电压稳定的开环放大器
CN203840288U (zh) * 2014-05-05 2014-09-17 华侨大学 一种用于两级差分放大器的连续时间共模反馈电路
CN107733382A (zh) * 2017-09-11 2018-02-23 天津大学 自偏置轨到轨恒定跨导放大器
WO2020186333A1 (en) * 2019-03-18 2020-09-24 Frederic Nabki Ultra wideband (uwb) transmitter and receiver circuits
CN110166009A (zh) * 2019-04-30 2019-08-23 思瑞浦微电子科技（苏州）股份有限公司 一种输入耐压保护架构
CN112825476A (zh) * 2019-11-20 2021-05-21 圣邦微电子（北京）股份有限公司 一种运算放大器
CN113131886A (zh) * 2020-01-15 2021-07-16 圣邦微电子（北京）股份有限公司 一种运算放大器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
FRANCESCO CENTURELLI ET AL.: "A 0.3V, Rail-to-Rail, Ultralow-Power, Non-Tailed, Body-Driven, Sub-Threshold Amplifier", 《APPLIED SCIENCE》, 11 March 2021 (2021-03-11), pages 1 - 16 *
张海军等: "一种基于衬底偏置的超低压CMOS运算放大器", 《电路与系统学报》, vol. 11, no. 1, 28 February 2006 (2006-02-28), pages 12 - 15 *
申晶等: "一种低功耗CMOS并行双频低噪声放大器", 《吉林大学学报(工学版)》, vol. 43, no. 02, 31 March 2013 (2013-03-31), pages 485 - 490 *

Similar Documents

Publication Publication Date Title
EP2652872B1 (en) Current mirror and high-compliance single-stage amplifier
US8149055B2 (en) Semiconductor integrated circuit device
CN110011627B (zh) 一种宽输入范围高共模抑制比运算跨导放大器
JP4850669B2 (ja) 低電圧低電力ａｂ級出力段
CN110729995B (zh) 一种电平转换电路及电平转换方法
US11316483B2 (en) Input voltage endurance protection architecture
CN109274340B (zh) 一种宽带限幅放大器电路
US20020089377A1 (en) Constant transconductance differential amplifier
US6127891A (en) Low voltage class AB amplifier with gain boosting
US7777575B2 (en) Circuit with single-ended input and differential output
KR100499855B1 (ko) 가변 이득 증폭기
US7714651B2 (en) Apparatus and method for low power rail-to-rail operational amplifier
CN113131886B (zh) 一种运算放大器
KR20050064115A (ko) 출력 전류의 왜곡이 보상된 트랜스컨덕터 회로
CN108964617A (zh) 运算放大器电路
CN116346047A (zh) 轨到轨运算放大器及其输入级结构
CN112511110B (zh) 一种高线性度可编程增益放大器
CN112965567B (zh) 一种低噪声电压驱动缓冲器
US6844781B1 (en) Dual differential-input amplifier having wide input range
CN107896096A (zh) 采样保持电路前端宽带放大器
CN210536611U (zh) 一种缓冲近电源电压的cmos缓冲器
CN113271073B (zh) 一种可重构运算跨导放大器
CN111384940B (zh) 一种高线性度宽摆幅cmos电压跟随器
Hussain et al. A 45nm ultra-low power operational amplifier with high gain and high CMRR
CN116760371B (zh) 用于轨到轨输入运算放大器的偏置电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination