CN109491437B - 一种线性稳压器电路 - Google Patents
一种线性稳压器电路 Download PDFInfo
- Publication number
- CN109491437B CN109491437B CN201910032168.3A CN201910032168A CN109491437B CN 109491437 B CN109491437 B CN 109491437B CN 201910032168 A CN201910032168 A CN 201910032168A CN 109491437 B CN109491437 B CN 109491437B
- Authority
- CN
- China
- Prior art keywords
- electrically connected
- tube
- pmos tube
- twenty
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003381 stabilizer Substances 0.000 title abstract description 6
- 230000001105 regulatory effect Effects 0.000 claims abstract description 22
- 230000009123 feedback regulation Effects 0.000 claims abstract description 6
- 230000001276 controlling effect Effects 0.000 claims abstract description 5
- 230000000087 stabilizing effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及集成电路技术领域，其目的在于提供一种线性稳压器电路。所采用的技术方案是：一种线性稳压器电路，包括启动电路、低功耗基准电路和输出反馈调节电路，其中：启动电路，控制低功耗基准电路脱离简并态，并与电源电压输出端电连接；低功耗基准电路，在启动电路的控制下脱离简并态，以将电源电压转换为基准电流源，然后将基准电流源输送至输出反馈调节电路，并与电源电压输出端电连接；输出反馈调节电路，与低功耗基准电路电连接，以接收由低功耗基准电路提供的基准电流源，然后根据基准电流源产生反馈输出电压。本发明电路结构简单，方便调试。
Description
技术领域
本发明涉及集成电路技术领域，特别是涉及一种线性稳压器电路。
背景技术
线性稳压器使用在其线性区域内运行的晶体管或FET,从应用的输入电压中减去超额的电压，产生经过调节的输出电压，线性稳压器电路具有提供热过载保护、安全限流等特性，广泛运用于各种电子产品中。
现有技术中，线性稳压器电路的电路原理图如图1所示，主要包括：运算放大器、调整晶体管PMOS和电阻R1和R2组成的电阻反馈网络；所述运算放大器的反向输入端与电压参考信号VREF相连，所述运算放大器的输出端与所述调整晶体管PMOS的栅极相连接，所述调整晶体管PMOS的源极与电源电压VDD相连接，所述调整晶体管PMOS的漏极与电阻R1的一端相连接，所述电阻R1的另一端、电阻R2的一端与运算放大器的正向输入端相连接，所述电阻R2的另一端接地；其中，电压参考信号VREF作为低压差线性稳压器的输入信号，所述调整晶体管PMOS的漏极与电阻R1相连接的一端作为低压差线性稳压器输出端VOUT。输入端VREF一般来自基准源电路产生的高精度基准电压，低压差线性稳压器通过高增益的运算放大器的负反馈作用，使得运算放大器的正、反向输入端电压相等，即VREF＝Vx，Vbg为基准输出，Vx为电阻反馈网络的反馈点电压，且Vx＝[R2/(R1+R2)]×VOUT，所以有：VOUT＝(1+R1/R2)×VREF。但是现有技术中的线性稳压器电路整体结构复杂，现有电路为考虑环路稳定性需要进行相位补偿，补偿电路随着不同的负载则参数变化较大，造成电路设计调试难度大，调试不便。
发明内容
为了解决现有技术存在的上述问题，本发明提供了一种线性稳压器电路。
本发明采用的技术方案是：
一种线性稳压器电路，包括启动电路、低功耗基准电路和输出反馈调节电路，其中：
启动电路，控制低功耗基准电路脱离简并态，并与电源电压输出端电连接；
低功耗基准电路，在启动电路的控制下脱离简并态，以将电源电压转换为基准电流源，然后将基准电流源输送至输出反馈调节电路，并与电源电压输出端电连接；
输出反馈调节电路，与低功耗基准电路电连接，以接收由低功耗基准电路提供的基准电流源，然后根据基准电流源产生反馈输出电压。
优选的，所述低功耗基准电路包括电流产生电路、电流镜、第三PMOS管、第六PMOS管、第七PMOS管、第五电阻、第六电阻、第二十六NMOS管、第二十五NMOS管、第二十一电阻和第二十二电阻；所述电流镜的第一接线端与电源电压输出端电连接，所述电流镜的第一接线端还与第三PMOS管的源极电连接，所述电流镜的第二接线端与第三PMOS管的栅极电连接，所述电流镜的第三接线端通过第二十一电阻与电源地端电连接，所述电流镜的第三接线端还与第七PMOS管的栅极电连接，所述电流镜的第二接线端还分别与电流产生电路的第一接线端和启动电路电连接，所述电流镜的第四接线端通过第二十二电阻与电流产生电路的第二接线端电连接，所述电流产生电路的第二接线端还分别与启动电路和输出反馈调节电路电连接，所述电流产生电路的第三接线端与电源地端电连接；所述第三PMOS管的漏极与第六PMOS管的源极电连接，所述第三PMOS管的栅极与第六PMOS管的栅极电连接，所述第六PMOS管的漏极与第七PMOS管的源极电连接，所述第七PMOS管的漏极依次通过第五电阻和第六电阻与第二十六NMOS管的漏极电连接，所述第二十六NMOS管的漏极与栅极电连接，所述第二十六NMOS管的源极与第二十五NMOS管的漏极电连接，所述第二十五NMOS管的漏极与栅极电连接，所述第二十五NMOS管的源极与电源地端电连接；所述第七PMOS管的漏极、所述第五电阻和第六电阻的结合点分别与输出反馈调节电路电连接。
优选的，所述电流产生电路包括第十四NMOS管、第二十七NMOS管、第三电阻、第四电阻、第二十八NMOS管和第二十九NMOS管；所述第十四NMOS管的漏极为电流产生电路的第一接线端，所述第十四NMOS管的源极和第二十七NMOS管的漏极电连接，所述第十四NMOS管的栅极和第二十七NMOS管的栅极均与第二十八NMOS管的漏极电连接，所述第二十七NMOS管的源极为电流产生电路的第三接线端，所述第二十七NMOS管的源极与第二十九NMOS管的源极电连接，所述第二十九NMOS管的漏极与第二十八NMOS管的源极电连接，所述第二十八NMOS管的栅极为电流产生电路的第二接线端，所述第二十八NMOS管的栅极与第二十九NMOS管均依次通过第三电阻和第四电阻与第二十八NMOS管的漏极电连接。
优选的，所述电流镜包括第四PMOS管、第十九PMOS管、第十二PMOS管、第五PMOS管、第三十PMOS管和第十三PMOS管，所述第四PMOS管的漏极为电流镜的第一接线端，所述第四PMOS管的漏极与第五PMOS管的漏极电连接，所述第四PMOS管的栅极为电流镜的第二接线端，所述第四PMOS管的栅极分别与第五PMOS管的栅极、第十九PMOS管的漏极、第三十PMOS管的漏极和第十二PMOS管的源极电连接，所述第四PMOS管的源极与第十九PMOS管的漏极电连接，所述第十九PMOS管的源极与第十二PMOS管的漏极电连接，所述第十二PMOS管的栅极为电流镜的第三接线端，所述第十二PMOS管的栅极与第十三PMOS管的栅极电连接，所述第十二PMOS管的源极与第十四NMOS管的漏极电连接，所述第十三PMOS管的源极为电流镜的第四接线端，所述第十三PMOS管的漏极与第三十PMOS管的源极电连接，所述第三十PMOS管的漏极与第五PMOS管的源极电连接。
优选的，所述启动电路包括第三十七PMOS管、第三十五PMOS管、第三十四PMOS管、第三十六PMOS管、第三十八PMOS管、第三十九PMOS管、第二十二NMOS管和第二十三NMOS管；所述第三十七PMOS管的源极与电源电压输出端电连接，所述第三十七PMOS管的漏极与第三十五PMOS管的源极电连接，所述第三十七PMOS管的栅极、所述第三十五PMOS管的栅极、第三十四PMOS管的栅极、第三十六PMOS管的栅极、第三十八PMOS管的栅极和第三十九PMOS管的栅极均与电源地端电连接，所述第三十五PMOS管的漏极与第三十四PMOS管的源极电连接，所述第三十四PMOS管的漏极与第三十六PMOS管的源极电连接，所述第三十六PMOS管的漏极与第三十八PMOS管的源极电连接，所述第三十八PMOS管的漏极与第三十九PMOS管的源极电连接，所述第三十九PMOS管的漏极分别与第二十二NMOS管的栅极和第二十三NMOS管的漏极电连接，所述第二十二NMOS管的漏极与电流产生电路的第一接线端电连接，所述第二十二NMOS管的源极和第二十三NMOS管的源极均与电源地端电连接，所述第二十三NMOS管的栅极与电流产生电路的第二接线端电连接。
优选的，所述输出反馈调节电路包括第二NMOS管、第一NMOS管、第九NMOS管、第十一NMOS管、第十八NMOS管、第十NMOS管、第八PMOS管、第二十PMOS管、第二十一PMOS管和第十五PMOS管；所述第二NMOS管的栅极与第七PMOS管的漏极电连接，所述第二NMOS管的漏极与电源电压输出端电连接，所述第二NMOS管的源极分别与第一NMOS管的漏极、第八PMOS管的源极和第二十PMOS管的漏极电连接，所述第一NMOS管的栅极与第五电阻和第六电阻的结合点电连接，所述第一NMOS管的源极分别与第九NMOS管的漏极和第八PMOS管的栅极电连接，所述第九NMOS管的源极、第十一NMOS管的源极、第十八NMOS管的源极和第十NMOS管的源极均与电源地端电连接，所述第九NMOS管的栅极分别与电流产生电路的第二接线端、第十八NMOS管的栅极和第十NMOS管的漏极电连接，所述第十一NMOS管的栅极与第十NMOS管的栅极电连接，所述第十一NMOS管的漏极与第十五PMOS管的漏极电连接，所述第十八NMOS管的漏极与第二十一PMOS管的漏极电连接，所述第十NMOS管的栅极与漏极电连接，所述第十NMOS管的漏极与第八PMOS管的漏极电连接，所述第二十PMOS管的漏极为线性稳压输出端，所述第二十PMOS管的源极、所述第二十一PMOS管的源极和第十五PMOS管的源极与电源电压输出端电连接，所述第二十一PMOS管的栅极分别与第十五PMOS管的栅极和第十五PMOS管的漏极电连接。
本发明的有益效果集中体现在，电路结构简单，方便调试。具体来说，在工作过程中，启动电路控制低功耗基准电路脱离简并态，然后低功耗基准电路在脱离简并态后输出基准电流源至输出反馈调节电路，最后输出反馈调节电路输出反馈输出电压至低功耗设备，在此过程中，启动电路实时对低功耗基准电路进行控制，低功耗基准电路实时调节输出的基准电流源，以使输出反馈电路输出稳定的电压，线性稳压器电路整体不需运算放大器进行调节，电路结构简单，无需补偿网络，方便调试。
附图说明
图1是现有技术中的线性稳压器电路的电路原理图
图2是本发明中线性稳压器电路的电路原理图；
图3是本发明中线性稳压器电路的输出电压随电源电压变化时的输出波形图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合附图2和3进一步阐述本实施例。
实施例：
一种线性稳压器电路，如图2所示，包括启动电路、低功耗基准电路和输出反馈调节电路，其中：
启动电路，控制低功耗基准电路脱离简并态，并与电源电压输出端电连接。应当理解的是，当低功耗基准电路正常工作时有两种稳定状态，第一种是工作状态，此时低功耗基准电路有电流输出；第二种是低功耗基准电路中的元器件均处于关闭的零电流状态，即简并态，此时低功耗基准电路无电流输出，但其也能建立起稳定态，当低功耗基准电路处于简并态时，低功耗基准电路不能够正常启动，其无法输出基准电流源，因而简并态需要避免。启动电路用于控制低功耗基准电路不处于简并态，以保证低功耗基准电路的正常工作。
低功耗基准电路，在启动电路的控制下脱离简并态，以将电源电压转换为基准电流源，然后将基准电流源输送至输出反馈调节电路，并与电源电压输出端电连接。应当理解的是，低功耗基准电路用于提供反馈调节电路的基准电流源。
输出反馈调节电路，与低功耗基准电路电连接，以接收由低功耗基准电路提供的基准电流源，然后根据基准电流源产生反馈输出电压。应当理解的是，输出反馈电路设置有输出反馈输出电压的输出端，输出反馈电路的输出端与低功耗设备电连接，用于向低功耗设备供电。
需要说明的是，在工作过程中，启动电路控制低功耗基准电路脱离简并态，然后低功耗基准电路在脱离简并态后输出基准电流源至输出反馈调节电路，最后输出反馈调节电路输出反馈输出电压至低功耗设备，在此过程中，启动电路实时对低功耗基准电路进行控制，低功耗基准电路实时调节输出的基准电流源，以使输出反馈电路输出稳定的电压，线性稳压器电路整体不需运算放大器进行调节，电路结构简单，无需补偿网络，方便调试。
进一步的，所述低功耗基准电路包括电流产生电路、电流镜、第三PMOS管M3、第六PMOS管M6、第七PMOS管M7、第五电阻R5、第六电阻R6、第二十六NMOS管M26、第二十五NMOS管M25、第二十一电阻R21和第二十二电阻R22；所述电流镜的第一接线端与电源电压输出端电连接，所述电流镜的第一接线端还与第三PMOS管M3的源极电连接，所述电流镜的第二接线端与第三PMOS管M3的栅极电连接，所述电流镜的第三接线端通过第二十一电阻R21与电源地端电连接，所述电流镜的第三接线端还与第七PMOS管M7的栅极电连接，所述电流镜的第二接线端还分别与电流产生电路的第一接线端和启动电路电连接，所述电流镜的第四接线端通过第二十二电阻R22与电流产生电路的第二接线端电连接，所述电流产生电路的第二接线端还分别与启动电路和输出反馈调节电路电连接，所述电流产生电路的第三接线端与电源地端电连接；所述第三PMOS管M3的漏极与第六PMOS管M6的源极电连接，所述第三PMOS管M3的栅极与第六PMOS管M6的栅极电连接，所述第六PMOS管M6的漏极与第七PMOS管M7的源极电连接，所述第七PMOS管M7的漏极依次通过第五电阻R5和第六电阻R6与第二十六NMOS管M26的漏极电连接，所述第二十六NMOS管M26的漏极与栅极电连接，所述第二十六NMOS管M26的源极与第二十五NMOS管M25的漏极电连接，所述第二十五NMOS管M25的漏极与栅极电连接，所述第二十五NMOS管M25的源极与电源地端电连接；所述第七PMOS管M7的漏极、所述第五电阻R5和第六电阻R6的结合点分别与输出反馈调节电路电连接。
进一步的，所述电流产生电路包括第十四NMOS管M14、第二十七NMOS管M27、第三电阻R3、第四电阻R4、第二十八NMOS管M28和第二十九NMOS管M29；所述第十四NMOS管M14的漏极为电流产生电路的第一接线端，所述第十四NMOS管M14的源极和第二十七NMOS管M27的漏极电连接，所述第十四NMOS管M14的栅极和第二十七NMOS管M27的栅极均与第二十八NMOS管M28的漏极电连接，所述第二十七NMOS管M27的源极为电流产生电路的第三接线端，所述第二十七NMOS管M27的源极与第二十九NMOS管M29的源极电连接，所述第二十九NMOS管M29的漏极与第二十八NMOS管M28的源极电连接，所述第二十八NMOS管M28的栅极为电流产生电路的第二接线端，所述第二十八NMOS管M28的栅极与第二十九NMOS管M29均依次通过第三电阻R3和第四电阻R4与第二十八NMOS管M28的漏极电连接。
需要说明的是，所述电流产生电路的第二接线端的电压设为电压V2，电流产生电路中第二十八NMOS管M28的漏极的电压设为电压V1，则电流产生电路的电流大小为(V2-V1)/(R3+R4)。本实施例中，所述第七PMOS管M7的漏极的电压为基准电压VA所述第五电阻R5和第六电阻R6的结合点的电压为基准电压VB。所述电流镜可使电流产生电压中的第十四NMOS管M14与第二十八NMOS管M28有电流流过，从而产生电压V1和电压V2，同时也使得第三PMOS管M3、第六PMOS管M6有电流流过，从而产生基准电压VA和基准电压VB。另外，所述低功耗基准电路中第二十六NMOS管M26的漏极的电压设为V3，其中，基准电压VA的表达式为：VA＝{(V2-V1)/(R3+R4)}×(R5+R6)+V3，基准电压VB的表达式为：VB＝{(V2-V1)/(R3+R4)}×R5+V3。
进一步的，所述电流镜包括第四PMOS管M4、第十九PMOS管M19、第十二PMOS管M12、第五PMOS管M5、第三十PMOS管M30和第十三PMOS管M13，所述第四PMOS管M4的漏极为电流镜的第一接线端，所述第四PMOS管M4的漏极与第五PMOS管M5的漏极电连接，所述第四PMOS管M4的栅极为电流镜的第二接线端，所述第四PMOS管M4的栅极分别与第五PMOS管M5的栅极、第十九PMOS管M19的漏极、第三十PMOS管M30的漏极和第十二PMOS管M12的源极电连接，所述第四PMOS管M4的源极与第十九PMOS管M19的漏极电连接，所述第十九PMOS管M19的源极与第十二PMOS管M12的漏极电连接，所述第十二PMOS管M12的栅极为电流镜的第三接线端，所述第十二PMOS管M12的栅极与第十三PMOS管M13的栅极电连接，所述第十二PMOS管M12的源极与第十四NMOS管M14的漏极电连接，所述第十三PMOS管M13的源极为电流镜的第四接线端，所述第十三PMOS管M13的漏极与第三十PMOS管M30的源极电连接，所述第三十PMOS管M30的漏极与第五PMOS管M5的源极电连接。应当理解的是，本实施例中，通过启动电路将第四PMOS管M4的栅级电压拉至到地，使得低功耗基准电路脱离简并态之后再关闭启动电路，由此实现启动电路控制低功耗基准电路脱离简并态的目的，从而保证低功耗基准电路的正常工作。
进一步的，所述启动电路包括第三十七PMOS管M37、第三十五PMOS管M35、第三十四PMOS管M34、第三十六PMOS管M36、第三十八PMOS管M38、第三十九PMOS管M39、第二十二NMOS管M22和第二十三NMOS管M23；所述第三十七PMOS管M37的源极与电源电压输出端电连接，所述第三十七PMOS管M37的漏极与第三十五PMOS管M35的源极电连接，所述第三十七PMOS管M37的栅极、所述第三十五PMOS管M35的栅极、第三十四PMOS管M34的栅极、第三十六PMOS管M36的栅极、第三十八PMOS管M38的栅极和第三十九PMOS管M39的栅极均与电源地端电连接，所述第三十五PMOS管M35的漏极与第三十四PMOS管M34的源极电连接，所述第三十四PMOS管M34的漏极与第三十六PMOS管M36的源极电连接，所述第三十六PMOS管M36的漏极与第三十八PMOS管M38的源极电连接，所述第三十八PMOS管M38的漏极与第三十九PMOS管M39的源极电连接，所述第三十九PMOS管M39的漏极分别与第二十二NMOS管M22的栅极和第二十三NMOS管M23的漏极电连接，所述第二十二NMOS管M22的漏极与电流产生电路的第一接线端电连接，所述第二十二NMOS管M22的源极和第二十三NMOS管M23的源极均与电源地端电连接，所述第二十三NMOS管M23的栅极与电流产生电路的第二接线端电连接。
需要说明的是，所述启动电路的工作原理如下：设第三十七PMOS管M37、第三十五PMOS管M35、第三十四PMOS管M34、第三十六PMOS管M36、第三十八PMOS管M38和第三十九PMOS管M39为PMOS管组，所述电流产生电路中第十四NMOS管M14的漏极的电压设为电压V5，所述第二十二NMOS管M22的栅极的电压设为电压V7，当电源输入电压较低时，电压V7被PMOS管组上拉，电压V5则被拉低，此时低功耗基准电路启动；当电源输入电压较高时，电压V2升高，从而拉低电压V7，进而断开第二十二NMOS管M22与电压V5的连接。
进一步的，所述输出反馈调节电路包括第二NMOS管M2、第一NMOS管M1、第九NMOS管M9、第十一NMOS管M11、第十八NMOS管M18、第十NMOS管M10、第八PMOS管M8、第二十PMOS管M20、第二十一PMOS管M21和第十五PMOS管M15；所述第二NMOS管M2的栅极与第七PMOS管M7的漏极电连接，所述第二NMOS管M2的漏极与电源电压输出端电连接，所述第二NMOS管M2的源极分别与第一NMOS管M1的漏极、第八PMOS管M8的源极和第二十PMOS管M20的漏极电连接，所述第一NMOS管M1的栅极与第五电阻R5和第六电阻R6的结合点电连接，所述第一NMOS管M1的源极分别与第九NMOS管M9的漏极和第八PMOS管M8的栅极电连接，所述第九NMOS管M9的源极、第十一NMOS管M11的源极、第十八NMOS管M18的源极和第十NMOS管M10的源极均与电源地端电连接，所述第九NMOS管M9的栅极分别与电流产生电路的第二接线端、第十八NMOS管M18的栅极和第十NMOS管M10的漏极电连接，所述第十一NMOS管M11的栅极与第十NMOS管M10的栅极电连接，所述第十一NMOS管M11的漏极与第十五PMOS管M15的漏极电连接，所述第十八NMOS管M18的漏极与第二十一PMOS管M21的漏极电连接，所述第十NMOS管M10的栅极与漏极电连接，所述第十NMOS管M10的漏极与第八PMOS管M8的漏极电连接，所述第二十PMOS管M20的漏极为线性稳压输出端，所述第二十PMOS管M20的源极、所述第二十一PMOS管M21的源极和第十五PMOS管M15的源极与电源电压输出端电连接，所述第二十一PMOS管M21的栅极分别与第十五PMOS管M15的栅极和第十五PMOS管M15的漏极电连接。
需要说明的是，本实施例中，设线性稳压输出端电压为电压VD，设第一NMOS管M1的源极的电压为电压VC，所述第十一NMOS管M11、第十NMOS管M10、第八PMOS管M8、第二十PMOS管M20、第二十一PMOS管M21和第十五PMOS管M15组成输出反馈调节电路的输出反馈环路，输出反馈环路可使电压VD钳位在电压VC加上M8的栅极与源极之间的电压差,所述第二NMOS管M2输送的电压受限于电压VA减去第二NMOS管M2的栅极与源极之间的电压差。
本实施例中，线性稳压器电路的输出电压随电源电压变化时的输出波形图如图3所示，当电源输出电压较低时，线性稳压器电路由输出反馈调节电路通过基准电压VB、电压VC和电压VD来反馈输出，整个电压输出在电压VB；当电源输出电压高于电压VA与第二十PMOS管M20的栅极到源极的电压和时，则线性稳压器电路由第二十PMOS管M20通过基准电压VA和电压VD来反馈输出电压。
需要说明的是，本发明采用多个NMOS管、PMOS管及电阻即可实现，功耗大大降低，同时由于组成元器件简单，无需额外的MASK层次或特殊工艺(如BCD工艺)即可实现，使得本发明的成本低，同时支持较低的输入电压。有效避免了现有技术中线性稳压器电路的功耗较大、不能满足目前低功耗设备的应用、若为了降低功耗则芯片面积大等缺陷。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (5)
1.一种线性稳压器电路，其特征在于：包括启动电路、低功耗基准电路和输出反馈调节电路，其中：
启动电路，控制低功耗基准电路脱离简并态，并与电源电压输出端电连接；
低功耗基准电路，在启动电路的控制下脱离简并态，以将电源电压转换为基准电流源，然后将基准电流源输送至输出反馈调节电路，并与电源电压输出端电连接；
输出反馈调节电路，与低功耗基准电路电连接，以接收由低功耗基准电路提供的基准电流源，然后根据基准电流源产生反馈输出电压；
所述低功耗基准电路包括电流产生电路、电流镜、第三PMOS管(M3)、第六PMOS管(M6)、第七PMOS管(M7)、第五电阻(R5)、第六电阻(R6)、第二十六NMOS管(M26)、第二十五NMOS管(M25)、第二十一电阻(R21)和第二十二电阻(R22)；所述电流镜的第一接线端与电源电压输出端电连接，所述电流镜的第一接线端还与第三PMOS管(M3)的源极电连接，所述电流镜的第二接线端与第三PMOS管(M3)的栅极电连接，所述电流镜的第三接线端通过第二十一电阻(R21)与电源地端电连接，所述电流镜的第三接线端还与第七PMOS管(M7)的栅极电连接，所述电流镜的第二接线端还分别与电流产生电路的第一接线端和启动电路电连接，所述电流镜的第四接线端通过第二十二电阻(R22)与电流产生电路的第二接线端电连接，所述电流产生电路的第二接线端还分别与启动电路和输出反馈调节电路电连接，所述电流产生电路的第三接线端与电源地端电连接；所述第三PMOS管(M3)的漏极与第六PMOS管(M6)的源极电连接，所述第三PMOS管(M3)的栅极与第六PMOS管(M6)的栅极电连接，所述第六PMOS管(M6)的漏极与第七PMOS管(M7)的源极电连接，所述第七PMOS管(M7)的漏极依次通过第五电阻(R5)和第六电阻(R6)与第二十六NMOS管(M26)的漏极电连接，所述第二十六NMOS管(M26)的漏极与栅极电连接，所述第二十六NMOS管(M26)的源极与第二十五NMOS管(M25)的漏极电连接，所述第二十五NMOS管(M25)的漏极与栅极电连接，所述第二十五NMOS管(M25)的源极与电源地端电连接；所述第七PMOS管(M7)的漏极、所述第五电阻(R5)和第六电阻(R6)的结合点分别与输出反馈调节电路电连接。
2.根据权利要求1所述的一种线性稳压器电路，其特征在于：所述电流产生电路包括第十四NMOS管(M14)、第二十七NMOS管(M27)、第三电阻(R3)、第四电阻(R4)、第二十八NMOS管(M28)和第二十九NMOS管(M29)；所述第十四NMOS管(M14)的漏极为电流产生电路的第一接线端，所述第十四NMOS管(M14)的源极和第二十七NMOS管(M27)的漏极电连接，所述第十四NMOS管(M14)的栅极和第二十七NMOS管(M27)的栅极均与第二十八NMOS管(M28)的漏极电连接，所述第二十七NMOS管(M27)的源极为电流产生电路的第三接线端，所述第二十七NMOS管(M27)的源极与第二十九NMOS管(M29)的源极电连接，所述第二十九NMOS管(M29)的漏极与第二十八NMOS管(M28)的源极电连接，所述第二十八NMOS管(M28)的栅极为电流产生电路的第二接线端，所述第二十八NMOS管(M28)的栅极与第二十九NMOS管(M29)均依次通过第三电阻(R3)和第四电阻(R4)与第二十八NMOS管(M28)的漏极电连接。
3.根据权利要求2所述的一种线性稳压器电路，其特征在于：所述电流镜包括第四PMOS管(M4)、第十九PMOS管(M19)、第十二PMOS管(M12)、第五PMOS管(M5)、第三十PMOS管(M30)和第十三PMOS管(M13)，所述第四PMOS管(M4)的漏极为电流镜的第一接线端，所述第四PMOS管(M4)的漏极与第五PMOS管(M5)的漏极电连接，所述第四PMOS管(M4)的栅极为电流镜的第二接线端，所述第四PMOS管(M4)的栅极分别与第五PMOS管(M5)的栅极、第十九PMOS管(M19)的漏极、第三十PMOS管(M30)的漏极和第十二PMOS管(M12)的源极电连接，所述第四PMOS管(M4)的源极与第十九PMOS管(M19)的漏极电连接，所述第十九PMOS管(M19)的源极与第十二PMOS管(M12)的漏极电连接，所述第十二PMOS管(M12)的栅极为电流镜的第三接线端，所述第十二PMOS管(M12)的栅极与第十三PMOS管(M13)的栅极电连接，所述第十二PMOS管(M12)的源极与第十四NMOS管(M14)的漏极电连接，所述第十三PMOS管(M13)的源极为电流镜的第四接线端，所述第十三PMOS管(M13)的漏极与第三十PMOS管(M30)的源极电连接，所述第三十PMOS管(M30)的漏极与第五PMOS管(M5)的源极电连接。
4.根据权利要求3所述的一种线性稳压器电路，其特征在于：所述启动电路包括第三十七PMOS管(M37)、第三十五PMOS管(M35)、第三十四PMOS管(M34)、第三十六PMOS管(M36)、第三十八PMOS管(M38)、第三十九PMOS管(M39)、第二十二NMOS管(M22)和第二十三NMOS管(M23)；所述第三十七PMOS管(M37)的源极与电源电压输出端电连接，所述第三十七PMOS管(M37)的漏极与第三十五PMOS管(M35)的源极电连接，所述第三十七PMOS管(M37)的栅极、所述第三十五PMOS管(M35)的栅极、第三十四PMOS管(M34)的栅极、第三十六PMOS管(M36)的栅极、第三十八PMOS管(M38)的栅极和第三十九PMOS管(M39)的栅极均与电源地端电连接，所述第三十五PMOS管(M35)的漏极与第三十四PMOS管(M34)的源极电连接，所述第三十四PMOS管(M34)的漏极与第三十六PMOS管(M36)的源极电连接，所述第三十六PMOS管(M36)的漏极与第三十八PMOS管(M38)的源极电连接，所述第三十八PMOS管(M38)的漏极与第三十九PMOS管(M39)的源极电连接，所述第三十九PMOS管(M39)的漏极分别与第二十二NMOS管(M22)的栅极和第二十三NMOS管(M23)的漏极电连接，所述第二十二NMOS管(M22)的漏极与电流产生电路的第一接线端电连接，所述第二十二NMOS管(M22)的源极和第二十三NMOS管(M23)的源极均与电源地端电连接，所述第二十三NMOS管(M23)的栅极与电流产生电路的第二接线端电连接。
5.根据权利要求4所述的一种线性稳压器电路，其特征在于：所述输出反馈调节电路包括第二NMOS管(M2)、第一NMOS管(M1)、第九NMOS管(M9)、第十一NMOS管(M11)、第十八NMOS管(M18)、第十NMOS管(M10)、第八PMOS管(M8)、第二十PMOS管(M20)、第二十一PMOS管(M21)和第十五PMOS管(M15)；所述第二NMOS管(M2)的栅极与第七PMOS管(M7)的漏极电连接，所述第二NMOS管(M2)的漏极与电源电压输出端电连接，所述第二NMOS管(M2)的源极分别与第一NMOS管(M1)的漏极、第八PMOS管(M8)的源极和第二十PMOS管(M20)的漏极电连接，所述第一NMOS管(M1)的栅极与第五电阻(R5)和第六电阻(R6)的结合点电连接，所述第一NMOS管(M1)的源极分别与第九NMOS管(M9)的漏极和第八PMOS管(M8)的栅极电连接，所述第九NMOS管(M9)的源极、第十一NMOS管(M11)的源极、第十八NMOS管(M18)的源极和第十NMOS管(M10)的源极均与电源地端电连接，所述第九NMOS管(M9)的栅极分别与电流产生电路的第二接线端、第十八NMOS管(M18)的栅极和第十NMOS管(M10)的漏极电连接，所述第十一NMOS管(M11)的栅极与第十NMOS管(M10)的栅极电连接，所述第十一NMOS管(M11)的漏极与第十五PMOS管(M15)的漏极电连接，所述第十八NMOS管(M18)的漏极与第二十一PMOS管(M21)的漏极电连接，所述第十NMOS管(M10)的栅极与漏极电连接，所述第十NMOS管(M10)的漏极与第八PMOS管(M8)的漏极电连接，所述第二十PMOS管(M20)的漏极为线性稳压输出端，所述第二十PMOS管(M20)的源极、所述第二十一PMOS管(M21)的源极和第十五PMOS管(M15)的源极与电源电压输出端电连接，所述第二十一PMOS管(M21)的栅极分别与第十五PMOS管(M15)的栅极和第十五PMOS管(M15)的漏极电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910032168.3A CN109491437B (zh) | 2019-01-14 | 2019-01-14 | 一种线性稳压器电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910032168.3A CN109491437B (zh) | 2019-01-14 | 2019-01-14 | 一种线性稳压器电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109491437A CN109491437A (zh) | 2019-03-19 |
| CN109491437B true CN109491437B (zh) | 2024-03-22 |
Family
ID=65714500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910032168.3A Active CN109491437B (zh) | 2019-01-14 | 2019-01-14 | 一种线性稳压器电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109491437B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116520925B (zh) * | 2023-03-20 | 2024-03-26 | 电子科技大学 | 一种宽输入电压范围自基准线性稳压器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106055012A (zh) * | 2016-07-15 | 2016-10-26 | 上海璜域光电科技有限公司 | 一种提高电源抑制比的高速ldo电路 |
| CN107168442A (zh) * | 2017-06-21 | 2017-09-15 | 西安电子科技大学 | 带隙基准电压源电路 |
| CN107831819A (zh) * | 2017-09-20 | 2018-03-23 | 矽力杰半导体技术(杭州)有限公司 | 一种基准电压源以及包括其的基准电流源 |
| CN209086776U (zh) * | 2019-01-14 | 2019-07-09 | 成都凡米科技有限公司 | 一种线性稳压器电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3678692B2 (ja) * | 2001-10-26 | 2005-08-03 | 沖電気工業株式会社 | バンドギャップ基準電圧回路 |
-
2019
- 2019-01-14 CN CN201910032168.3A patent/CN109491437B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106055012A (zh) * | 2016-07-15 | 2016-10-26 | 上海璜域光电科技有限公司 | 一种提高电源抑制比的高速ldo电路 |
| CN107168442A (zh) * | 2017-06-21 | 2017-09-15 | 西安电子科技大学 | 带隙基准电压源电路 |
| CN107831819A (zh) * | 2017-09-20 | 2018-03-23 | 矽力杰半导体技术(杭州)有限公司 | 一种基准电压源以及包括其的基准电流源 |
| CN209086776U (zh) * | 2019-01-14 | 2019-07-09 | 成都凡米科技有限公司 | 一种线性稳压器电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109491437A (zh) | 2019-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110632972B (zh) | 一种应用于抑制ldo输出电压过冲的方法及电路 | |
| CN109213254B (zh) | 一种电源管理电路及其芯片 | |
| CN103383585A (zh) | 一种宽输入范围超低温漂带隙基准电压源 | |
| TWI692923B (zh) | 電壓基準源電路及低功耗電源系統 | |
| CN109491437B (zh) | 一种线性稳压器电路 | |
| CN103631306A (zh) | 具有低温度系数的电流源基准电路 | |
| CN113110678B (zh) | 基于低电源电压bandgap高可靠的启动电路及控制方法 | |
| CN113157041B (zh) | 一种宽输入带隙基准电压源 | |
| TW459170B (en) | Reference voltage generator with monitoring and start up means | |
| CN114200994A (zh) | 一种低压差线性稳压器和激光测距电路 | |
| CN106444947A (zh) | 一种用于无电容型ldo的补偿电路 | |
| CN112448568B (zh) | 一种过压钳位电路 | |
| CN113359918B (zh) | 一种可输出低噪声和高psrr的ldo电路 | |
| CN208752489U (zh) | 一种电池管理芯片中的电源管理电路 | |
| CN209086776U (zh) | 一种线性稳压器电路 | |
| CN114815951B (zh) | 一种可减小温度影响的电路结构 | |
| CN203084588U (zh) | 稳压器 | |
| CN211827060U (zh) | 一种缓冲器及稳压器 | |
| CN110362149A (zh) | 电压产生电路 | |
| KR20090014559A (ko) | 비교기를 이용한 밴드갭 기준회로 | |
| CN103558893A (zh) | 一种超低功耗高性能的ldo电路 | |
| CN117311440B (zh) | 斜坡补偿电路 | |
| CN107844154B (zh) | 稳压电路 | |
| CN219960577U (zh) | 射频前端电路 | |
| CN116827106B (zh) | 一种高精度高可靠性的电路结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information |
Inventor after: Li Zhuodong Inventor after: Wang Xiaobo Inventor after: Wang Zhongke Inventor after: Lai Bo Inventor after: Wu Yingqiang Inventor after: Li Tao Inventor after: Chen Wei Inventor after: Guo Kui Inventor before: Li Zhuodong Inventor before: Wu Zhantuo Inventor before: Wang Xiaobo Inventor before: Wang Zhongke Inventor before: Lai Bo Inventor before: Wu Yingqiang Inventor before: Li Tao Inventor before: Chen Wei Inventor before: Guo Kui |
|
| CB03 | Change of inventor or designer information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |