CN107168442A - 带隙基准电压源电路 - Google Patents

带隙基准电压源电路 Download PDF

Info

Publication number
CN107168442A
CN107168442A CN201710473104.8A CN201710473104A CN107168442A CN 107168442 A CN107168442 A CN 107168442A CN 201710473104 A CN201710473104 A CN 201710473104A CN 107168442 A CN107168442 A CN 107168442A
Authority
CN
China
Prior art keywords
nmos tube
circuit
transistor
pmos
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710473104.8A
Other languages
English (en)
Other versions
CN107168442B (zh
Inventor
王松林
王辉
冯爽
毛金华
周志辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201710473104.8A priority Critical patent/CN107168442B/zh
Publication of CN107168442A publication Critical patent/CN107168442A/zh
Application granted granted Critical
Publication of CN107168442B publication Critical patent/CN107168442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种带隙基准电压源电路，主要解决现有带隙基准电路使用运算放大器引入输入失调的问题。它由耗尽型NMOS管M1‑M3、NMOS管M8‑M11、PMOS管M4‑M7、M12、晶体管Q1‑Q3及电阻R1‑R2连接组成。其中晶体管Q2、Q3的基极连在电阻R1两端，这两个晶体管与M2、M3构成两个放大器，M4和M5的漏极作为这两个放大器的输出，并与M6‑M9、M11构成的LDO稳压电路相连，形成反馈调节回路；晶体管Q1的基极与集电极上方的电阻R1的上端相连，使晶体管Q1工作在饱和区。本发明电路结构简单，避免了使用运算放大器引起的输入电压失调，提高了电源抑制比和基准电压精度，可用于模拟集成电路。

Description

带隙基准电压源电路
技术领域
本发明属于电路技术领域，特别涉及一种电压源结构，可用于模拟集成电路。
背景技术
带隙基准电路通常是用来提供基准电压。传统的带隙基准电压源，具体实现如图1所示，其由运算放大器EA、两个晶体管T1、T2和三个分压电阻R0-R2组成，第一个晶体管T1的基极与发射极电压VBE1和第二个晶体管T2的基极与发射极电压VBE2均拥有负温度特性。第一个晶体管T1的基极与运算放大器EA的正向端相连，因为运放的“虚短”特性，使第一分压电阻R0上端连接运放负向端的节点电压等于正向端电压VBE1，因此在第一分压电阻R0上得到具有正温度特性的电压差VBE1-VBE2。通过调整第一分压电阻R0和第二分压电阻R1的比例关系，使正负温度特性电压的温度系数叠加等于零，最终得到零温度系数的基准电压。但是，这种传统带隙基准电路中的运算放大器会引入输入失调电压，从而影响系统的输出，此外，电路中的电源噪声很容易造成带隙基准电路不稳定。
发明内容
本发明的目的在于针对上述现有技术的不足，提供了一种带隙基准电压源电路，以避免输入失调电压的产生，提高输出基准电压的精度，减小电源噪声对基准电压稳定性的影响。
为了实现上述目的，本发明的带隙基准电压源电路，包括：核心电路和启动电路，电路在上电时启动电路会驱使核心电路摆脱简并偏置点，核心电路工作后启动电路关闭，其特征在于：
核心电路包括放大单元和LDO稳压单元，
所述放大单元，其包括两个晶体管Q2-Q3、两个耗尽型NMOS管M2-M3、两个PMOS管M4-M5；第二晶体管Q2和第三晶体管Q3的基极分别连接在第一分压电阻R1的两端，得到正温度系数特性的电压差，这两个晶体管Q2、Q3分别与第二耗尽型NMOS管M2和第三耗尽型NMOS管M3串联，构成两个共源级放大器，用于对输入的变化电压进行放大；该两个共源级放大器分别与第四PMOS管M4和第五PMOS管M5的漏极串联连接，构成全差分放大电路，并将全差分放大电路的输出作为LDO稳压单元的输入；
所述LDO稳压单元，其包括两个PMOS管M6-M7、两个NMOS管M8-M9、一个耗尽型NMOS管M1、一个晶体管Q1以及两个分压电阻R1、R2；第六PMOS管M6和第七PMOS管M7作为LDO稳压单元的输入分别与第八NMOS管M8和第九NMOS管M9串联，第七PMOS管M7和第九NMOS管M9的共漏端与第一耗尽型NMOS管M1的栅极连接，以控制与第一耗尽型NMOS管M1串联的两个分压电阻R1、R2和第一晶体管Q1的支路电流；第一分压电阻R1的两端分别与第二晶体管Q2和第三晶体管Q3的基极相连，形成反馈回路以稳定第二分压电阻R2上端的输出基准电压。
本发明与现有技术相比，具有如下优点：
1、本发明电路通过直接将晶体管Q2、Q3的基极电压连在第一分压电阻R1两端，得到了正温度系数的电压差，避免了使用运算放大器而产生的输入失调电压，提高了基准电压的精度；
2、本发明核心电路的放大单元由于使用了全差分放大电路的结构不仅可以用于提供正温度系数电压差，还可以将电压变化进行放大，既提高了电路的控制精度，又提高电源抑制比，从而减小了电源噪声对基准电压的影响；
3、本发明由于核心电路的LDO稳压单元中加入了工作在饱和区的晶体管，提高了电路对基准电压变化检测的灵敏度，最终提高了基准电压的精度。
仿真实验表明：本发明在-40-125℃温度范围内电路具有6ppm/℃以下的温度系数，在低频下具有-123dB的电源电压抑制比和启动时间稳定在5us左右的特点。
附图说明
图1是传统的带隙基准电压源电路示意图。
图2是本发明带隙基准电压源电路示意图。
具体实施方式
以下结合附图对本发明的实施例进行详细说明。
参照图2，本发明的带隙基准电压源电路包括核心电路和启动电路，启动电路用于在上电时驱使核心电路摆脱简并偏置点，核心电路工作后将启动电路关闭，通过核心电路输出基准电压。
所述核心电路包括放大单元和LDO稳压单元。
该放大单元，其包括两个晶体管Q2-Q3、两个耗尽型NMOS管M2-M3、两个PMOS管M4-M5，即第二晶体管Q2、第三晶体管Q3、第二耗尽型NMOS管M2、第三耗尽型NMOS管M3、第四PMOS管M4和第五PMOS管M5；该第二晶体管Q2和第三晶体管Q3的基极分别连接在第一分压电阻R1的两端，得到正温度系数特性的电压差ΔVBE，这种电路结构避免了使用运算放大器而产生的输入失调电压，提高了基准电压的精度；这两个晶体管Q2、Q3的集电极分别与第二耗尽型NMOS管M2和第三耗尽型NMOS管M3的漏极相连，构成两个共源级放大器，用于对输入的变化电压进行放大；这两个共源级放大器分别与第四PMOS管M4和第五PMOS管M5的漏极相连，构成全差分放大电路，这种电路结构，不仅提高了电路的控制精度，还提高了电源抑制比，从而减小了电源噪声对基准电压VREF的影响；
该LDO稳压单元，其包括两个PMOS管M6-M7、两个NMOS管M8-M9、一个耗尽型NMOS管M1、一个晶体管Q1以及两个分压电阻R1、R2，即第六PMOS管M6、第七PMOS管M7、第八NMOS管M8、第九NMOS管M9、第一耗尽型NMOS管M1、第一晶体管Q1、第一分压电阻R1和第二分压电阻R2；该第六PMOS管M6和第七PMOS管M7作为LDO稳压单元的输入，他们的漏极分别与第八NMOS管M8和第九NMOS管M9的漏极串联，第七PMOS管M7和第九NMOS管M9的共漏端与第一耗尽型NMOS管M1的栅极连接，以控制与第一耗尽型NMOS管M1串联的两个分压电阻R1、R2和第一晶体管Q1的支路电流；第一分压电阻R1的两端分别与第二晶体管Q2和第三晶体管Q3的基极相连，形成反馈回路以稳定第二分压电阻R2上端的输出基准电压VREF，其中第一晶体管Q1的基极与集电极上方的第一分压电阻R1的上端相连，这种电路连接结构使第一晶体管Q1工作在饱和区，此时第一晶体管Q1会随集电极电压微弱的改变而得到一个变化明显的集电极电流，从而提高电路对基准电压变化检测的灵敏度，最终提高带隙基准电压VREF的精度。
所述启动电路，其包括两个NMOS管和一个PMOS管，即第十NMOS管M10、第十一NMOS管M11和第十二PMOS管M12；该第十NMOS管M10和第十二PMOS管M12的共漏端与第十一NMOS管M11的栅极连接，电路上电时第十二PMOS管M12处于常通状态，使第十一NMOS管M11的栅极电压为高电平，第十一NMOS管M11因此导通并驱使核心电路摆脱简并偏置点，核心电路工作后，第十NMOS管M10会拉低第十一NMOS管M11的栅极电压，第十一NMOS管M11因此关断并使启动电路关闭。
以上描述仅是本发明的一个具体实例，不构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修正与改变，但是这些基于本发明思想的修正和改变仍然在本发明的权利要求保护范围之内。

Claims (3)

1.一种带隙基准电压源电路，包括：核心电路和启动电路，电路在上电时启动电路会驱使核心电路摆脱简并偏置点，核心电路工作后启动电路关闭，其特征在于：
核心电路包括放大单元和LDO稳压单元，
所述放大单元，其包括两个晶体管Q2-Q3、两个耗尽型NMOS管M2-M3、两个PMOS管M4-M5；第二晶体管Q2和第三晶体管Q3的基极分别连接在第一分压电阻R1的两端，得到正温度系数特性的电压差，这两个晶体管Q2、Q3分别与第二耗尽型NMOS管M2和第三耗尽型NMOS管M3串联，构成两个共源级放大器，用于对输入的变化电压进行放大；该两个共源级放大器分别与第四PMOS管M4和第五PMOS管M5的漏极串联连接，构成全差分放大电路，并将全差分放大电路的输出作为LDO稳压单元的输入；
所述LDO稳压单元，其包括两个PMOS管M6-M7、两个NMOS管M8-M9、一个耗尽型NMOS管M1、一个晶体管Q1以及两个分压电阻R1、R2；第六PMOS管M6和第七PMOS管M7作为LDO稳压单元的输入分别与第八NMOS管M8和第九NMOS管M9串联，第七PMOS管M7和第九NMOS管M9的共漏端与第一耗尽型NMOS管M1的栅极连接，以控制与第一耗尽型NMOS管M1串联的两个分压电阻R1、R2和第一晶体管Q1的支路电流；第一分压电阻R1的两端分别与第二晶体管Q2和第三晶体管Q3的基极相连，形成反馈回路以稳定第二分压电阻R2上端的输出基准电压VREF。
2.根据权利要求以所述的电路，其特征在于所述的启动电路包括两个NMOS管，即第十NMOS管M10、第十一NMOS管M11和一个PMOS管，即第十二PMOS管M12；该第十NMOS管M10和第十二PMOS管M12的共漏端与第十一NMOS管M11的栅极连接，电路上电时第十二PMOS管M12处于常通状态，使第十一NMOS管M11的栅极电压为高电平，第十一NMOS管M11因此导通并驱使核心电路摆脱简并偏置点，核心电路工作后，第十NMOS管M10会拉低第十一NMOS管M11的栅极电压，第十一NMOS管M11因此关断并使启动电路关闭。
3.根据权利要求以所述的电路，其特征在于第一晶体管Q1的基极与集电极上方的第一分压电阻R1的上端相连，以使第一晶体管Q1工作在饱和区，且随集电极电压微弱的改变而得到一个变化明显的集电极电流，提高带隙基准电压的精度。
CN201710473104.8A 2017-06-21 2017-06-21 带隙基准电压源电路 Active CN107168442B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710473104.8A CN107168442B (zh) 2017-06-21 2017-06-21 带隙基准电压源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710473104.8A CN107168442B (zh) 2017-06-21 2017-06-21 带隙基准电压源电路

Publications (2)

Publication Number Publication Date
CN107168442A true CN107168442A (zh) 2017-09-15
CN107168442B CN107168442B (zh) 2019-02-19

Family

ID=59819959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710473104.8A Active CN107168442B (zh) 2017-06-21 2017-06-21 带隙基准电压源电路

Country Status (1)

Country Link
CN (1) CN107168442B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109491437A (zh) * 2019-01-14 2019-03-19 成都凡米科技有限公司 一种线性稳压器电路
WO2020233382A1 (zh) * 2019-05-17 2020-11-26 东南大学 一种低温漂极低功耗线性稳压器
CN113067466A (zh) * 2021-05-19 2021-07-02 上海鸿晔电子科技股份有限公司 一种电压源电路及电源管理芯片
TWI795124B (zh) * 2021-10-05 2023-03-01 旺宏電子股份有限公司 用於產生參考電壓的參考電壓電路
WO2023169512A1 (zh) * 2022-03-09 2023-09-14 圣邦微电子（北京）股份有限公司 一种无内部补偿电容功耗恒定的ldo电路和方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131592A (zh) * 2007-09-20 2008-02-27 华中科技大学 高电源抑制的带隙基准源
CN101840240A (zh) * 2010-03-26 2010-09-22 东莞电子科技大学电子信息工程研究院 一种可调式多值输出的基准电压源
US20110012581A1 (en) * 2009-07-15 2011-01-20 Aicestar Technology(Suzhou) Corporation Bandgap circuit having a zero temperature coefficient
CN103186156A (zh) * 2011-12-30 2013-07-03 上海质尊溯源电子科技有限公司 一种超低功耗高性能带隙基准源
CN104503528A (zh) * 2014-12-24 2015-04-08 电子科技大学 一种降低失调影响的低噪声带隙基准电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131592A (zh) * 2007-09-20 2008-02-27 华中科技大学 高电源抑制的带隙基准源
US20110012581A1 (en) * 2009-07-15 2011-01-20 Aicestar Technology(Suzhou) Corporation Bandgap circuit having a zero temperature coefficient
CN101840240A (zh) * 2010-03-26 2010-09-22 东莞电子科技大学电子信息工程研究院 一种可调式多值输出的基准电压源
CN103186156A (zh) * 2011-12-30 2013-07-03 上海质尊溯源电子科技有限公司 一种超低功耗高性能带隙基准源
CN104503528A (zh) * 2014-12-24 2015-04-08 电子科技大学 一种降低失调影响的低噪声带隙基准电路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109491437A (zh) * 2019-01-14 2019-03-19 成都凡米科技有限公司 一种线性稳压器电路
CN109491437B (zh) * 2019-01-14 2024-03-22 成都凡米科技有限公司 一种线性稳压器电路
WO2020233382A1 (zh) * 2019-05-17 2020-11-26 东南大学 一种低温漂极低功耗线性稳压器
US11175686B2 (en) 2019-05-17 2021-11-16 Southeast University Low-temperature drift ultra-low-power linear regulator
CN113067466A (zh) * 2021-05-19 2021-07-02 上海鸿晔电子科技股份有限公司 一种电压源电路及电源管理芯片
CN113067466B (zh) * 2021-05-19 2022-06-24 上海鸿晔电子科技股份有限公司 一种电压源电路及电源管理芯片
TWI795124B (zh) * 2021-10-05 2023-03-01 旺宏電子股份有限公司 用於產生參考電壓的參考電壓電路
US11675384B2 (en) 2021-10-05 2023-06-13 Macronix International Co., Ltd. Reference voltage generator with extended operating temperature range
WO2023169512A1 (zh) * 2022-03-09 2023-09-14 圣邦微电子（北京）股份有限公司 一种无内部补偿电容功耗恒定的ldo电路和方法

Also Published As

Publication number Publication date
CN107168442B (zh) 2019-02-19

Similar Documents

Publication Publication Date Title
CN106959723B (zh) 一种宽输入范围高电源抑制比的带隙基准电压源
CN107168442A (zh) 带隙基准电压源电路
CN105388953B (zh) 一种具有高电源抑制比的带隙基准电压源
CN108958348B (zh) 一种高电源抑制比的带隙基准源
CN103488227B (zh) 一种带隙基准电压电路
CN103558890B (zh) 一种具有高增益高抑制比的带隙基准电压源
CN101630176B (zh) 低电压cmos带隙基准电压源
CN105955382B (zh) 一种自偏置高电源抑制比基准电路
CN207488871U (zh) 一种采用新型缓冲器的cmos低压差线性稳压器
CN108037791A (zh) 一种无运放的带隙基准电路
CN103399611A (zh) 高精度无电阻带隙基准电压源
CN103197716A (zh) 一种降低失调电压影响的带隙基准电压电路
CN105955384B (zh) 一种非带隙基准电压源
CN109164867A (zh) 全mos基准电流产生电路
CN107992146A (zh) 一种无运放带隙基准电路
CN110879627A (zh) 一种具有电流输出能力的带隙基准电压的拓扑结构
CN107102680A (zh) 一种低噪声低压差线性稳压器
CN103412596A (zh) 一种基准电压源
CN101149628B (zh) 一种基准电压源电路
CN108427468A (zh) 一种低温漂快速瞬态响应高电源抑制比带隙基准电压源
CN105320198B (zh) 一种低功耗高psrr带隙基准源
CN109828630B (zh) 一种与温度无关的低功耗基准电流源
CN105867499B (zh) 一种实现基准电压源低压高精度的电路及方法
CN106940580B (zh) 一种低功耗带隙基准源及电源装置
CN104216458B (zh) 一种温度曲率互补基准源

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant