CN102158070B - 具有增强的电源供应抑制的电子电路 - Google Patents
具有增强的电源供应抑制的电子电路 Download PDFInfo
- Publication number
- CN102158070B CN102158070B CN2010102195805A CN201010219580A CN102158070B CN 102158070 B CN102158070 B CN 102158070B CN 2010102195805 A CN2010102195805 A CN 2010102195805A CN 201010219580 A CN201010219580 A CN 201010219580A CN 102158070 B CN102158070 B CN 102158070B
- Authority
- CN
- China
- Prior art keywords
- current
- output
- input
- load
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/14—Arrangements for reducing ripples from dc input or output
- H02M1/15—Arrangements for reducing ripples from dc input or output using active elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
一种具有增强的电源供应抑制的电子电路,包括:消除电路,所述消除电路包括:输入端,用于接收参考信号;输出端,用于产生消除电流;以及调整器电路,所述调整器电路包括:差分晶体管对,用于输出差分电流;负载,耦接所述差分晶体管对,所述负载包括:第一输入端,用于接收所述消除电流;第二输入端,用于接收所述差分电流;以及输出端,用于输出所述消除电流与所述差分电流之和;以及传输晶体管,具有输入端与输出端,所述传输晶体管的输入端耦接于所述负载的输出端,所述传输晶体管的输出端用于基于所述消除电流与所述差分电流之和产生输出电流。本发明仅利用较少的时间和成本即可实现脉动消除的效果。
Description
技术领域
本发明涉及电源供应脉动抑制(Power Supply Ripple Rejection)的增强方案,尤其涉及具有增强的电源供应抑制的电子电路。
背景技术
电源管理控制系统包括并入到便携式(portable)电子装置(例如膝上型计算机、手提式电子装置以及移动电话)中的电压调整器,以从变化的输入电压供应器(voltage supply)产生稳定的输出电压。通常电源供应抑制比(PowerSupply Rejection Ratio,PSRR)是运算放大器(operational amplifier,op-amp)以及基于op-amp的低压差(Low-Dropout,LDO)调整器的一个重要参数,其中PSRR是一种电源供应脉动抑制的度量。很多种类的电路使用相同的电源供应线VDD,脉动电压使得VDD处的DC电压变差。脉动电压通常具有复杂的波形,所述复杂波形的频率从DC至几百千赫。为了op-amp电路正常运作,op-amp必须能够抑制输出位置的非必要脉动,能够抑制的频率越高越好。另外,若利用LDO调整器清除脉动,则必须能够提供相同种类的抑制。电路的高PSRR指数(80dB~100dB)表示有能力提供良好的电压脉动抑制。
事实上,利用与PSRR相反的电源供应增益比(Power Supply Gain Ratio,PSGR)会更加方便。这样,PSGR等于负的PSRR(单位为dB)。用于op-amp或LDO的PSGR在低频(从DC至几千赫兹)时表现良好(通常为–80dB)。之后,PSGR随着频率以20dB/(10倍)的速率退化。因此,高频PSGR指数很差。请参考图1。图1为op-amp与LDO的PSGR指数增强和未增强时的频率响应的示意图。图1中实曲线12为现有技术的不良高频PSGR指数。因此,目的在于利用改善获得如图1中虚曲线14所示在更高频率时的更好PSGR指数。
其中,接近的现有技术是作者为Mohamed El-Nozahi、Ahmed Amer、Joselyn Torres、Kamran Entesari以及Edgar Sanchez-Sinencio,题目名为“A25mA0.13μm CMOS LDO Regulator with Power-Supply Rejection BetterThan–56dB up to10MHz Using a Feedforward Ripple-Cancellation Technique”的ISSCC技术论文文摘,第330-331页,2009年2月发表。
请参考图2。图2为根据现有技术应用前馈(feedforward)消除技术的LDO调整器20的方块示意图。LDO调整器20利用前馈放大器22与加法放大器24产生通向传输晶体管MP栅极的消除路径。误差放大器26的输出也是加法放大器24的输入。因此,上述论文中的技术修改具有电源供应脉动的传输晶体管MP的栅极电压以在输出VOUT获得脉动消除以用于高频。因此现有技术中的电路需要修改LDO调整器20以包括加法放大器24,以执行误差放大器26的输出电压与电源供应脉动电压的相加以驱动传输晶体管MP的栅极。然而,为了应用加法放大器24,需要花费很大力气以重新设计电路,所以导致现有技术中的LDO调整器20的魅力有限。另外,不同电路的电路重新设计不同,需要一种在很多情况下都可执行的常规设计。
发明内容
有鉴于此,本发明提供具有增强的电源供应抑制的电子电路。
一种具有增强的电源供应抑制的电子电路,包括:消除电路,所述消除电路包括:输入端,用于接收参考信号;第一电容器,耦接于所述输入端,用于接收所述参考信号并产生第一输入电流;第二电容器,耦接于所述输入端,用于接收所述参考信号并产生第二输入电流;差分电流放大器,包括:第一输入端,用于从所述第一电容器接收所述第一输入电流;第二输入端,用于从所述第二电容器接收所述第二输入电流;第一输出端,用于输出第一输出电流;以及第二输出端,用于输出第二输出电流;以及输出端,用于产生消除电流,其中所述消除电流包括所述第一输出电流与所述第二输出电流;以及调整器电路,所述调整器电路包括:差分晶体管对,用于输出差分电流;负载,耦接所述差分晶体管对,所述负载包括:第一输入端,用于接收所述消除电流;第二输入端,用于接收所述差分电流;以及输出端,用于输出所述消除电流与所述差分电流之和;以及传输晶体管,具有输入端与输出端,所述传输晶体管的输入端耦接于所述负载的输出端,所述传输晶体管的输出端用于基于所述消除电流与所述差分电流之和产生输出电流。
本发明仅利用较少的时间和成本即可实现脉动消除的效果。
以下为根据多个图式对本发明的较佳实施例进行详细描述,所属技术领域技术人员阅读后应可明确了解本发明的目的。
附图说明
图1为op-amp与LDO的PSGR指数增强和未增强时的频率响应10的示意图。
图2为根据现有技术应用前馈消除技术的LDO调整器20的方块示意图。
图3为根据第一实施例用于获得op-amp与LDO的PSRR增强的电路50的方块示意图。
图4为用于获得op-amp与LDO的PSRR增强的电路50的晶体管结构示意图。
图5为根据第二实施例用于获得op-amp与LDO的PSRR增强的电路80的方块示意图。
图6为根据第二实施例用于获得op-amp与LDO的PSRR增强的电路80的晶体管示意图。
图7为显示图4中电路利用米勒补偿的彷真结果计算的PSGR指数与现有技术彷真结果相比较的频率响应图表120的示意图。
图8为显示图4中电路利用阿华加补偿的彷真结果计算的PSGR指数与现有技术彷真结果相比较的频率响应图表130的示意图。
图9为显示CX如何需要根据方程式(21)与方程式(22)来决定以与过程、温度以及负载电流无关的方块图140的示意图。
图10为根据第三实施例显示图9中的一个实施方式用于获得op-amp与LDO的PSRR增强的电路150的方块示意图。
具体实施方式
下面描述的电路通过将从电源供应脉动得到的电流(利用电容器)与误差放大器差分对输出电流相加,可以达到与图2中现有技术相同的结果。由于电流相加不需要额外的电路,因此基本上不需要改变op-amp或LDO,整体电路更加简单。换句话说,本法明可以应用于任何op-amp或LDO设计。
所述技术的原理首先涉及一些项的定义。
Op-amp或LDO的PSGR定义如下:
其中,P(s)是电源供应增益,P(s)的定义如下:
其中,VO(s)是当将脉动电压VP(s)加到电源供应端VDD时电路输出处的脉动电压。电路处于开环状态,没有输入信号。
另外,A(s)(1)中的是信号增益,定义为:
其中,VO(s)是当将信号电压VI(s)应用于输入时电路输出处的信号电压。电路处于开环状态,在VDD处没有脉动。方程式(1)至(3)中的“s”是拉普拉斯变换(Laplace Transform)频率变量,表示所有量都是频率的功能。
现在借助小信号分析,假设op-amp或LDO是两级设计。小信号参数为:gm1为第一级跨导,gm2为第二级跨导,gm3为阿华加补偿(Ahuja compensation)中补偿晶体管的跨导,C1为负载第一级的寄生电容,C2为负载第二级的全部电容,r1为第一级的输出电阻,r2为第二级的输出电阻或净负载(net load)电阻,CC为补偿电容,RC为米勒补偿(Miller compensation)中的补偿电阻。
情况1:米勒补偿(Miller compensation):
通过小信号分析以及设置RC=1/gm2,可以发现:
以及
其中,D(s)是“s”的三次多项式,系数由C1,C2,CC,R1,R2以及RC决定但并不由gm1决定。
PSGR根据(1)(4)以及(5)表示为:
从方程式(6)可以看出,忽略“s”的三次项,PSGR在fa=1/2πCCgm2r1r2时具有零点,此时零点恰好与补偿频率响应的主极点(dominant pole)相同,因此是非常低的频率。为了提高PRGR相应,应当尽量将零点转移到更高的频率。
现在若通过在电容器CX上施加脉动电压VP(s)而获得脉动消除电流,并且与输入差分对(跨导gm1)电流相加,则通过将sCX代替gm1可利用方程式(5)在电路的输出发现消除电流的贡献,其中sCX是CX的跨导。以对抗通常出现在输出的电源供应脉动的方式加入消除电流,因此方程式(4)修改为:
(4a)
利用(4a)、(5)以及(1),并且选择CX=CC,PSGR现在表示为:
比较方程式(7)与(6)可以看出,通过将低频零点fa偏移无限远,可以将其完全清除。因此高频RSGR得以提高。然而,“s”的二次项仍然存在,形成发送零点,因此会导致PSGR在频率处升高之前的下落,如图1中虚曲线所示。通常,fb的频率足够高,是fa的好几十倍。fb之上PSGR的升高源于寄生电容导致的方程式(7)分子中“s”的高次项,本理论并未将此考虑进去。
情况2:阿华加补偿:
与之前相同,可通过小信号分析发现:
这种情况下,fa=1/2πC1r1时PSGR的零点比主极点频率高但并未足够高。此处D(s)与gm1无关。因此可以利用由在电容器CX上施加脉动电压而获得的消除电流来修改方程式(8):
(8a)
选择C1=gm2r2CX,可以利用(8a)、(9)以及(1)得到新的PSGR表达式:
可以看出,方程式(11)中PSGR的零点fa已经完全清除。然而,由于本理论忽略了源于寄生电容的“s”的高次项,使得这种情况下任何“s”的二次项都会出现图1(虚曲线)中的fb,而且并未在上述其他方程序中表现出来。
请注意,gm2r2是第二级的DC增益。需要CX=C1/gm2r2用于脉动消除。因此,利用第二级的DC增益固定的阿华加补偿会更加方便。米勒补偿需要CX=CC而阿华加补偿没有此限制。然而与米勒补偿相比,阿华加补偿的fb很可能更高。
请参考图3与图4。图3为根据第一实施例用于获得op-amp与LDO的PSRR增强的电路50的方块示意图。图4为用于获得op-amp与LDO的PSRR增强的电路50的晶体管结构示意图。图3中,差分对62(图中简称为Diff.Pair)、负载64、输出驱动的传输晶体管MPD以及电流源IL构成二级op-amp60。尾部电流源I0的VSUP是P-型差分对晶体管的VDD,是N-型差分对晶体管的GND。图4中,将op-amp60配置为LDO调整器。差分对62由MP1与MP2组成,负载64由MP4至MP7以及MN11至MN14组成。若利用米勒补偿,则节点X与节点Z相连;若利用阿华加补偿,则节点X与节点Y相连,并且电阻RC=0。VREF是调整器的参考电压并且与由RA和RB产生的已调整电压OUT的一部分进行比较。IL是负载电流。
图3中还包括消除电路52,消除电路52接收参考信号并产生消除电流,消除电路52包括具有增益控制的差分电流放大器54。差分电流放大器54是电流输入/电流输出反相放大器,具有由数字控制字控制的可变增益k(0<k<1)。其他实施例中,具有增益控制的差分电流放大器可由具有固定增益的差分电流放大器代替。电容器CA与电容器CB连接于差分电流放大器54的两个输入。电容器CA与电容器CB的另一端连接电源供应端VDD。其他实施例中,具有可变电容的电容器可被电容器CA或电容器CB代替。因此,本领域技术人员应了解,可替换电容器具有固定或可变的电容和/或替换电流放大器具有固定或可调的增益。
如图4所示,已调整共源共栅(cascode)级MN5、MN7、MN9、MP8以及MN6、MN8、MN10、MP9形成差分电流放大器54的输入电路,它们提供非常低的输入阻抗至CA与CB,因此,通过电容器的跨导将VDD上的脉动电压vrip转换为ic1=sCAvrip与ic2=sCBvrip。如图4所示,利用一对相同的电流分段(current segmenting)数模转换器(Digital-to-Analog Converter,DAC)56将电流ic1与ic2进行因子为k的缩放,这与用因子k缩放电容器CA与电容器CB相同。因子k的值由输入至差分电流放大器54的控制字决定。接着,在负载64将输出电流–kic1和输出电流–kic2与来自差分对62的信号电流+/–is相加。两对电流应用于负载64的不同节点处,但最终在负载64的单一输出端相加。
图3显示具有何种极性的电流–kic1与电流–kic2应用于负载64。负载64上的正负号+/–表明,当“+”节点中电流增加时,连接于MPD的栅极的负载64的输出升高。“–”节点中电流减少时的效果也相同。因此可知,脉动电压vrip使得VDD与MPD的源极升高,电流ic1与电流ic2增加,而电流–kic1与电流–kic2减少。因此,若kic1>kic2,或者换句话说,CA>CB,则MPD的栅极仍然升高。另外,根据上述理论,若
k(CA–CB)=CX, (12)
其中CX=CC对于米勒补偿 (13)
以及CX=C1/gm2r2对于阿华加补偿 (14)
具有vrip的MPD的VGS中的改变为零并且获得了期望的脉动消除。
实际中,缩放因子k为(CA–CB)的精确调整提供了方法以获得最大的脉动抑制。请注意,有可能得到CB=0并且CA=CX。利用阿华加补偿时,若第二级增益gm2r2很大,则可在MPD的栅极和源极之间利用额外的电容CD以获得的CX可实现值。这可以从方程式(14)中看出,现在将C1(C1实质上是MPD的栅极-源极电容)加入CD。
请参考图5与图6。图5为根据第二实施例用于获得op-amp与LDO的PSRR增强的电路80的方块示意图。图6为根据第二实施例用于获得op-amp与LDO的PSRR增强的电路80的晶体管示意图。固定消除电路82中的电流放大器84的增益(为了一致)并且利用数字控制字数字地调整电容器CA的电容。这样可以与改变电流放大器84的增益达到相同效果。其他实施例中,可利用具有增益控制的差分电流放大器(与图3中差分电流放大器54相似)代替具有固定增益的电流放大器84。本领域技术人员可知,可替换电容器具有固定或可变的电容和/或替换电流放大器具有固定或可调的增益。
op-amp100中包括差分对102以及负载104。电流放大器84的输出–ic1和–ic2直接与op-amp80的差分对102的输出电流+/–is相加,其中op-amp80运作在缓冲模式中。电流–ic1和–ic2与电流+/–is的和由负载104接收,并且负载104将结果差分信号的和转换为单一端信号以驱动输出传输晶体管MPD的栅极。向负载104应用正确极性的电流–ic1和–ic2的要求与以前相同。图6中的补偿是米勒补偿。
将图3与图4中的第一实施例与图5与图6中的第二实施例的特性相结合可得到其他实施例。
请参考图7。图7为显示图4中电路利用米勒补偿的彷真结果计算的PSGR指数与现有技术彷真结果相比较的频率响应的示意图。图4中虚曲线124显示通过在负载64将电流相加而利用消除的电路的彷真结果。实曲线122显示未利用消除的电路的彷真结果。
请参考图8。图8为显示图4中电路利用阿华加补偿的彷真结果计算的PSGR指数与现有技术彷真结果相比较的频率响应的示意图。图4中虚曲线134显示通过在负载64将电流相加而利用消除的电路的彷真结果。实曲线132显示未利用消除的电路的彷真结果。
图4与图6中描述的电源供应脉动消除方案加设由于过程、温度以及负载电流变化导致的与精确消除的任何偏离,都会由利用数字控制字的连续校准进行检测。然而,保持合理良好消除的更简单方法是追踪并且考虑偏离的所有根源起因。因此,下面的会讨论应用于LDO设计的方案和想法。首先应更进一步地考虑CX的表达式:
对于米勒补偿,CX的更精确的表达式为:
对于op-amp驱动电容性负载,gm2r2与gm2r1非常大,因此方程式(13)是正确的。但是对于LDO,第二级增益gm2r2可能非常小,而gm2r1非常大,因此方程式(15)应写为:
然而,对于阿华加补偿,方程式(14)已经是LDO的一个合理精确的表达式。
现在,第二级增益gm2r2与过程、温度以及负载电流无关。因此,根据方程式(14)与方程式(16),需要追踪gm2r2中的变化并且相应地调整CX。
米勒补偿:
为了更容易追踪第二级的增益变化首先修改方程式(16)。任何晶体管,包括传输晶体管MPD(具有跨导gm2),对于具有负载电阻r2、负载电流IL以及输出电压VO的LDO:
gm2VDsat=2IL (17)
VO=ILr2 (18)
其中,VDsat是传输晶体管的过激励电压。利用方程式(17)与方程式(18)可将方程式(16)修改为:
若VGS是栅极-源极电压的大小并且VTH是MPD的临界电压,则:
VDsat=VGS-VTH (20)
在方程式(19)中利用方程式(20)可得到最终表达式:
方程式(21)是方程式(16)具有易测量的量的形式。
阿华加补偿:
以相同方式,方程式(14)可写为:
因此阿华加补偿的方程式(22)与方程式(21)相同。
请参考图9。图9为显示CX如何需要根据方程式(21)与方程式(22)来决定以与过程、温度以及负载电流无关的方块图140的示意图。请注意,取决于利用米勒补偿或是阿华加补偿,需要利用不同的方程式用于计算CX,如下所示,方程式(21)与方程式(22)可合称为公式(A)。
方块图140中,LDO142提供LDO输出电压VO与传输晶体管的栅极-源极电压VGS。临界电压产生器144提供传输晶体管的临界电压VTH。利用VO、VGS以及VTH用于产生区块146中的量并且在区块148中利用用于根据公式(A)决定CX的值。
请参考图10。图10为根据第三实施例显示图9中的一个实施方式用于获得op-amp与LDO的PSRR增强的电路150的方块示意图,第三实施例提供精确的脉动消除而无需米勒补偿的连续校准。图10中,在主LDO152中,当利用米勒补偿时,节点X与节点Z连接。其中参考输入VREF、主误差放大器EA、MPD、RA、RB、RC以及CC构成主LDO152。RL是负载电阻,RC与CC是补偿组件。另外,参考输出VO、辅助误差放大器EA1、MPR、RC1以及CC1构成辅助LDO154,辅助LDO154承载小电流IO。多个MPR单元构造出MPD,因此MPR与MPD是单元匹配的。根据图中所示的连接关系,主LDO152与辅助LDO154具有相同的输出电压VO。因为MPD与MPR是单元匹配的,并且它们具有相同的汲极-源极电压|VDS|=VDD–VO,因此它们的临界电压VTH一定相同。选择IO与MPR的高宽比(aspect ratio)使得MPR恰好处于弱反转(weak inversion)的边缘,因此MPR的栅极-源极电压为|VGS_MPR|=VTH。另外需要注意,|VGS_MPD|=VGS。那么,MPD与MPR的栅极电压差为:VG2–VG1=(VDD–|VGS_MPR|)–(VDD–|VGS_MPD|)=|VGS_MPD|–|VGS_MPR|=VGS–VTH。
A/D转换器160用于转换VG2–VG1=VGS–VTH且电压参考为2pVO。选择缩放因子“p”使得2pVO=(VGS–VTH)的最大值。因此,A/D转换器160的A/D输出是一个与(VGS–VTH)/2VO成比例的数。A/D转换器160可为接受差分输入的任何奈奎斯特转换器。A/D转换器160的输出总线用于通过切换SW0至SWn-1连接/断开电容组(capacitor bank)156中的电容。
方程式(23)由方程式(21)得到并且方程式(23)显示n-比特A/D转换后如何表示CX:
设计电容器组156以实施方程式(23)中的CX。电容器组156具有一个与补偿电容器CC等同的固定电容器,通过SW0至SWn-1开启或关闭其他电容器(实施CX的可变部分)。若bi=1,则关闭SWi;否则开启SWi。CC是MOM/PIP电容器而C1实际上是MPD的栅极-源极电容器。因此利用匹配CC的MOM/PIP电容器aiCC与匹配MPD的PMOS电容器aiC1的并联来实施切换电容器Cvi,其中i=0、1、2…n-1。
向EA的负载供应脉动消除电流的电流放大器158是单位增益电流放大器,并且电容器组仅仅与电流放大器158的一个输入端连接,电流放大器158的另一个输入端没有使用。
当利用阿华加补偿时,主LDO152中的节点Z与节点Y连接并且RC=0。利用图10中的实施方式,可将方程式(22)进行转换:
因此,根据方程式(24),需要设置图10的电容器156中CC=0。
综上所述,上述所有实施例中,都将从晶体管的差分对输出的差分电流与消除电流相加并且在负载处输出电流相加的和。将从负载输出的电流和输入到传输晶体管用于产生输出电流。实施上述变化不需要电路显著的改变。无需LDO或op-amp的改变,也不需要额外的加法放大器。因此,仅利用较少的时间和成本即可实现脉动消除的效果。
上述的实施例仅用来例举本发明的实施态样,以及阐释本发明的技术特征,并非用来限制本发明的范畴。任何所属技术领域技术人员可依据本发明的精神轻易完成的改变或均等性的安排均属于本发明所主张的范围,本发明的权利范围应以权利要求为准。
Claims (9)
1.一种具有增强的电源供应抑制的电子电路,其特征在于,包括:
消除电路,所述消除电路包括:
输入端,用于接收参考信号;
第一电容器,耦接于所述输入端,用于接收所述参考信号并产生第一输入电流;
第二电容器,耦接于所述输入端,用于接收所述参考信号并产生第二输入电流;
差分电流放大器,包括:第一输入端,用于从所述第一电容器接收所述第一输入电流;第二输入端,用于从所述第二电容器接收所述第二输入电流;第一输出端,用于输出第一输出电流;以及第二输出端,用于输出第二输出电流;以及
输出端,用于产生消除电流,其中所述消除电流包括所述第一输出电流与所述第二输出电流;以及
调整器电路,所述调整器电路包括:差分晶体管对,用于输出差分电流;负载,耦接所述差分晶体管对,所述负载包括第一输入端、第二输入端及输出端,其中,所述负载的第一输入端用于接收所述消除电流,所述负载的第二输入端用于接收所述差分电流,所述负载的输出端用于输出所述消除电流与所述差分电流之和;以及传输晶体管,具有输入端与输出端,所述传输晶体管的输入端耦接于所述负载的输出端,所述传输晶体管的输出端用于基于所述消除电流与所述差分电流之和产生输出电流。
2.根据权利要求1所述的具有增强的电源供应抑制的电子电路,其特征在于,所述负载的第一输入端是用于接收所述消除电流的一对输入,所述负载的第二输入端是用于接收所述差分电流的一对输入。
3.根据权利要求1所述的具有增强的电源供应抑制的电子电路,其特征在于,所述负载的输出端是用于输出所述消除电流与所述差分电流之和的单一输出。
4.根据权利要求1所述的具有增强的电源供应抑制的电子电路,其特征在于,所述差分电流放大器进一步包括控制输入信号,所述控制输入信号用于控制所述差分电流放大器的可变增益,藉此所述差分电流放大器利用所述可变增益放大所述第一输入电流与所述第二输入电流以分别产生所述第一输出电流与所述第二输出电流。
5.根据权利要求4所述的具有增强的电源供应抑制的电子电路,其特征在于,所述第一电容器与所述第二电容器都具有固定电容值。
6.根据权利要求1所述的具有增强的电源供应抑制的电子电路,其特征在于,所述差分电流放大器具有固定增益。
7.根据权利要求6所述的具有增强的电源供应抑制的电子电路,其特征在于,所述第一电容器具有可变电容值。
8.根据权利要求1所述的具有增强的电源供应抑制的电子电路,其特征在于,所述调整器电路是低压差调整器电路。
9.根据权利要求1所述的具有增强的电源供应抑制的电子电路,其特征在于,所述调整器电路是运算放大器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/704,506 | 2010-02-11 | ||
US12/704,506 US8427122B2 (en) | 2010-02-11 | 2010-02-11 | Enhancement of power supply rejection for operational amplifiers and voltage regulators |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102158070A CN102158070A (zh) | 2011-08-17 |
CN102158070B true CN102158070B (zh) | 2013-11-06 |
Family
ID=44353185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010102195805A Active CN102158070B (zh) | 2010-02-11 | 2010-07-07 | 具有增强的电源供应抑制的电子电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8427122B2 (zh) |
CN (1) | CN102158070B (zh) |
TW (1) | TW201128343A (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2988184B1 (fr) | 2012-03-15 | 2014-03-07 | St Microelectronics Rousset | Regulateur a faible chute de tension a stabilite amelioree. |
FR2988869A1 (fr) * | 2012-04-03 | 2013-10-04 | St Microelectronics Rousset | Regulateur a faible chute de tension a etage de sortie ameliore |
US9753473B2 (en) | 2012-10-02 | 2017-09-05 | Northrop Grumman Systems Corporation | Two-stage low-dropout frequency-compensating linear power supply systems and methods |
CN103986423B (zh) * | 2013-02-07 | 2017-05-24 | 瑞昱半导体股份有限公司 | 三级晶体管串迭的功率放大器 |
US8885691B1 (en) * | 2013-02-22 | 2014-11-11 | Inphi Corporation | Voltage regulator for a serializer/deserializer communication application |
US9577508B2 (en) | 2013-05-15 | 2017-02-21 | Texas Instruments Incorporated | NMOS LDO PSRR improvement using power supply noise cancellation |
US9170593B2 (en) | 2013-05-16 | 2015-10-27 | Fairchild Semiconductor Corporation | Voltage regulator with improved line rejection |
FR3007857B1 (fr) * | 2013-06-26 | 2018-11-16 | Stmicroelectronics (Rousset) Sas | Regulateur pour circuit integre |
US9886044B2 (en) * | 2015-08-07 | 2018-02-06 | Mediatek Inc. | Dynamic current sink for stabilizing low dropout linear regulator (LDO) |
JP6661496B2 (ja) * | 2016-09-08 | 2020-03-11 | 株式会社東芝 | 電源回路 |
US11592854B2 (en) | 2020-10-30 | 2023-02-28 | Texas Instruments Incorporated | Linear voltage regulator |
US11789478B2 (en) * | 2022-02-22 | 2023-10-17 | Credo Technology Group Limited | Voltage regulator with supply noise cancellation |
CN115202429B (zh) * | 2022-06-23 | 2024-04-05 | 上海维安半导体有限公司 | 应用于低压差线性稳压器中固定和可调版本切换的电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6559623B1 (en) * | 2002-06-01 | 2003-05-06 | Integration Associates Inc. | In-rush current control for a low drop-out voltage regulator |
CN101464699A (zh) * | 2007-12-21 | 2009-06-24 | 辉芒微电子(深圳)有限公司 | 具有高电源抑制比的低压差线性稳压器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007249712A (ja) * | 2006-03-16 | 2007-09-27 | Fujitsu Ltd | リニアレギュレータ回路 |
US7907003B2 (en) * | 2009-01-14 | 2011-03-15 | Standard Microsystems Corporation | Method for improving power-supply rejection |
-
2010
- 2010-02-11 US US12/704,506 patent/US8427122B2/en active Active
- 2010-06-03 TW TW099117945A patent/TW201128343A/zh unknown
- 2010-07-07 CN CN2010102195805A patent/CN102158070B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6559623B1 (en) * | 2002-06-01 | 2003-05-06 | Integration Associates Inc. | In-rush current control for a low drop-out voltage regulator |
CN101464699A (zh) * | 2007-12-21 | 2009-06-24 | 辉芒微电子(深圳)有限公司 | 具有高电源抑制比的低压差线性稳压器 |
Also Published As
Publication number | Publication date |
---|---|
US20110193540A1 (en) | 2011-08-11 |
CN102158070A (zh) | 2011-08-17 |
US8427122B2 (en) | 2013-04-23 |
TW201128343A (en) | 2011-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102158070B (zh) | 具有增强的电源供应抑制的电子电路 | |
CN101419477B (zh) | 提供多输出电压的可控低压差线性稳压电路 | |
KR100765591B1 (ko) | 저전압 광대역 연산 증폭기 | |
CN102707754B (zh) | 低压差线性稳压电路 | |
CN102045035B (zh) | 一种低功耗宽带高增益高摆率单级运算跨导放大器 | |
EP2328056B1 (en) | Low-dropout linear regulator (LDO), method for providing an LDO and method for operating an LDO | |
KR20140089814A (ko) | 저전압 강하 레귤레이터 | |
US11009901B2 (en) | Methods and apparatus for voltage regulation using output sense current | |
US10175707B1 (en) | Voltage regulator having feedback path | |
CN105955390A (zh) | 低压差线性稳压器模块、芯片及通信终端 | |
KR20180030963A (ko) | 선형 레귤레이터 | |
CN106155162A (zh) | 一种低压差线性稳压器 | |
US11016519B2 (en) | Process compensated gain boosting voltage regulator | |
CN116470890B (zh) | 迟滞比较电路及电子设备 | |
KR20130034852A (ko) | 저전압 강하 레귤레이터 | |
CN113467559B (zh) | 一种应用于ldo的自适应动态零点补偿电路 | |
CN115016594A (zh) | 低压差线性稳压器 | |
CN113342108B (zh) | 并联运放零点补偿电路 | |
Abdi et al. | Dynamic current-boosting based FVF for output-capacitor-less LDO regulator | |
Giustolisi et al. | A 50‐mA 1‐nF Low‐Voltage Low‐Dropout Voltage Regulator for SoC Applications | |
CN116755507B (zh) | 一种稳压电路和供电装置 | |
CN109036301B (zh) | 一种基于硬件电路自动补偿的远端电压补偿方法 | |
US20180024581A1 (en) | Space and power-saving multiple output regulation circuitry | |
CN116360539A (zh) | 一种增强电源噪声抑制的线性稳压器 | |
Chandra et al. | A three-stage CMOS operational amplifier with high gain and phase margin |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |