CN112417801A

CN112417801A - 一种时序路径的老化仿真分析方法

Info

Publication number: CN112417801A
Application number: CN202011440411.4A
Authority: CN
Inventors: 郭超; 董森华; 陈彬; 江荣贵; 石华俊
Original assignee: Huada Empyrean Software Co Ltd
Current assignee: Huada Empyrean Software Co Ltd
Priority date: 2020-12-11
Filing date: 2020-12-11
Publication date: 2021-02-26

Abstract

本发明提供一种时序路径的老化仿真分析方法，包括以下步骤：1）基于时序路径搭建电路网表；2）在所述电路网表中的各个单元模块之间插入第一电阻；3）在所述电路网表中的各个单元模块的输出端插入第二电阻，并通过电容接地；4）在所述电路网表中的各个单元模块的输入端插入第三电阻，并通过电压激励源接地；5）进行应力仿真；6）将应力仿真结果代入时序仿真的网表，运行SPICE时序仿真。本发明在应力仿真与时序仿真的电路网表中添加不影响仿真精度的控制元件，并对时序路径中各单元模块独立设定信号翻转率与信号占空比，从而实现对时序路径中各单元老化条件的动态控制。

Description

一种时序路径的老化仿真分析方法

技术领域

本发明涉及EDA设计领域，特别涉及一种时序路径的老化仿真分析方法。

背景技术

随着半导体工艺尺寸的急剧缩小及芯片集成度的不断提高，电子电路在使用过程中的老化现象变得异常严重。老化效应会导致晶体管的性能下降，阈值电压升高，逻辑单元的翻转变慢，最终引起数字电路逻辑失效。老化效应与半导体的制造工艺相关，同时也受工作电压、温度、信号翻转率（Switch Activity, SA）及信号占空比（Signal Probability,SP）的影响。在老化的不同层次，数字电路会有不同的性能表现，老化是影响数字电路可靠性的主要因素之一。

导致数字电路老化有多种因素，一般为偏压温度不稳定性（Bias TemperatureInstability，BTI）、热载流子注入（Hot Carrier Injection，HCI）、经时介质击穿（TimeDependent Dielectric Breakdown，TDDB）及电迁移（Election Migration，EM）等效应，其中又以BTI和HCI为主。在对数字电路做老化仿真分析时主要有以下两种方案：

第一种方案：建立老化库（Aging Library），将老化过程中的电压、温度、信号翻转率及信号占空比作为应力（Stress）条件，应用到各单元模块，进行应力仿真；然后基于应力仿真的结果和老化的时间，调整单元模块中的晶体管的模型参数；用模型参数修正以后的晶体管特性来模拟老化以后的器件开关行为，采用类似建立标准单元时序库（Timing Library）的方式来建立老化库。得到老化库以后，可以运行静态时序分析（Static TimingAnalysis, STA），用老化库替换STA流程中的单元时序库，由此得到包含老化效应的时序分析结果。值得注意的是，在建立老化库的过程中，各个单元的应力仿真及时序仿真是相互独立的，单元之间没有信号传递。

第二种方案：抽取数字电路中多条关键路径（Critical Path），将老化过程中的电压、温度、信号翻转率及信号占空比施加到多条关键路径上，依次进行应力仿真与时序仿真，通过时序仿真的结果直接得到各条关键路径老化后的性能指标，并判断老化后是否能满足预设的设计要求。此方案的应力仿真及时序仿真中，多条关键路径保持着完整的电路拓扑结构，关键路径中的各单元之间有信号传递。

以上两种方案中，第一种方案实际上是采取了静态时序分析的方式，有速度快，覆盖率高的优点，但同时也代入了静态时序分析的缺点，比如时序库查表方式的误差、基于电路拓扑结构的物理效应无法代入等，尤其在先进工艺的低功耗设计中，时钟信号的波形在传递的过程中存在着严重的非线性，进一步增加了查表方式的误差；而第二种方案采用的是动态时序分析，直接基于电路拓扑结构用仿真电路模拟器（SPICE）进行分析，信号在各个单元间传递时保持了实际的波形，确保了仿真结果有极高的精确度。但基于时序路径的SPICE仿真存在着运行时间较长的缺点，无法对设计中的所有路径集合进行分析，因此只能选择多条关键路径，运行第二种方案中的动态时序分析。

在相关技术中，当采用第二种方案进行动态时序分析时，要求应力仿真和时序仿真保持完全相同的电路拓扑结构，以确保应力仿真时各个单元模块中的晶体管的特性参数，能一一对应地映射到时序仿真的电路结构中。由于动态分析时各单元模块的上下级之间信号是天然传递的，在应力仿真时施加在各单元模块上的信号翻转率和信号占空比是一致的。

发明内容

为了解决现有技术存在的不足，本发明的目的在于提供一种时序路径的老化仿真分析方法，在应力仿真与时序仿真的电路网表中添加不影响仿真精度的控制元件，并对时序路径中各单元模块独立设定信号翻转率与信号占空比，从而实现对时序路径中各单元老化条件的动态控制。

为实现上述目的，本发明提供的时序路径的老化仿真分析方法，包括以下步骤：

1）基于时序路径搭建电路网表；

2）在所述电路网表中的各个单元模块之间插入第一电阻；

3）在所述电路网表中的各个单元模块的输出端插入第二电阻，并通过电容接地；

4）在所述电路网表中的各个单元模块的输入端插入第三电阻，并通过电压激励源接地；

5）进行应力仿真；

6）将应力仿真结果代入时序仿真的网表，运行SPICE时序仿真；

进一步地，所述电容的值分别为各个单元模块各自的负载值。

进一步地，所述电压激励源，其通过用户对各个单元模块分别设定信号翻转率、信号占空比与工作频率进行构造。

进一步地，所述步骤5）进一步包括以下步骤：

41）将所述第二电阻和第三电阻设定为极小值，所述极小值小于或等于0.01；

42）将第一电阻设定为极大值，所述极大值大于等于1.0e⁸；

43）运行SPICE应力仿真。

更进一步地，所述步骤6）进一步包括以下步骤：

51）将步骤5）中的应力仿真的结果代入时序仿真；

52）将第三电阻和第二电阻设定为极大值，所述极大值大于或等于1.0e⁸；

53）将第一电阻设定为极小值，所述极小值小于或等于0.01。

为实现上述目的，本发明还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行上述的时序路径的老化仿真分析方法的步骤。

为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述的时序路径的老化仿真分析方法的步骤。

本发明的技术方案具有如下优点：

1）电路网表中的各个单元模块的输入激励源可由用户单独设定，直接作用于应力仿真；在时序仿真时，各个单元模块恢复了信号逐级传递的方式，由于各个模块间额外添加的电阻阻值很小，不会影响老化后时序仿真的精确度。

2）在本发明的技术方案中，应力仿真与时序仿真采用了完全相同的电路拓扑结构，满足了SPICE仿真器运行老化仿真的要求。

3）在本发明的技术方案中，时序路径中的各个单元在应力仿真时采用了不同的电压激励源作为应力条件，包括信号翻转率、信号占空比及频率。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：

图1为根据本发明的时序路径的老化仿真分析方法的流程图；

图2为常规应力仿真与时序仿真的示意图；

图3为根据本发明的实施方式的包含控制元件的应力仿真与时序仿真示意图。

具体实施方式

以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。

图1为根据本发明的时序路径的老化仿真分析方法的流程图，下面将参考图1，对本发明的时序路径的老化仿真分析方法进行详细描述。

首先，在步骤101，基于时序路径搭建电路网表。

在该步骤中，根据电路的时序路径，搭建电路网表。

在步骤102，断开电路网表中各个单元模块间的连接，在其间插入第一电阻Rn(i)。

在该步骤中，将电阻值为Rn(i)的第一电阻插入各个单元模块之间断开的位置处，各个单元模块通过该第一电阻Rn(i)连接。其中，i=1,2,…n，n为各个单元模块间的连接的个数之和。不同位置处的Rn(i)的值可以相同也可以不同。

在步骤103，构造各个单元模块的输出端。

在该步骤中，在各个单元模块的输出端分别连接一个电阻值为Rs(i)第二电阻，然后分别将第二电阻Rs(i)另一端连接电容，电容另一端接地，其中，i=1,2…m，m为各个单元模块输出端的个数之和；电容值分别为各个单元模块各自的负载值，其可以通过查询时序路径报告或其它方式获取。

另外，不同输出端处的Rs(i)值可以相同可以不同。

在步骤104，构造各个单元模块的输入端。

在该步骤中，在各个单元模块的输入端分别连接电阻值为Rs’(i)的第三电阻，第三电阻Rs’(i)的另一端分别连接一个构造的电压激励源，构造的电压激励源的另一端接地。其中，i=1,2…k，k为各个单元模块输入端的个数之和。

其中，该构造的电压激励源可以通过用户对各个单元模块分别设定信号翻转率、信号占空比与工作频率来进行构造。该构造的电压激励源是为各个模块独立构造的。

在步骤105，进行应力仿真。

在该步骤中，将各个第二电阻Rs和第三电阻Rs’设定为一个很小值，例如0.01；将第一电阻Rn设定为一个极大值，例如1.0e⁸。运行SPICE应力仿真，此时各个单元模块上下级的连接近似为断开，各电压激励源的信号通过Rs’(i)连接到相应单元模块输入端，步骤103中的添加的电容也通过小电阻连接到了相应单元模块的输出端。

在下文中，如无特别指出，Rs指代Rs(1), Rs(2), … Rs(m)；Rs’指代Rs’(1)，Rs’(2)，…，Rs’(k)，Rn指代Rn(1)，Rn(2)，…，Rn(n)。

在步骤106，将应力仿真结果代入时序仿真的网表，运行SPICE时序仿真。

在该步骤中，将步骤105中应力仿真的结果代入时序仿真。此时时序路径中的各个晶体管参数已经发生变化，代表老化以后的参数特性。将第三电阻Rs’和第二电阻Rs设定为极大值，例如1.0e⁸，则各个单元模块的输入端与构造的电压激励源近似为断开，输出端与步骤103中添加的电容近似为断开；将Rn设定为一个很小值，例如0.01，则各个单元模块的上下级连接畅通，信号可以在单元模块之间传递。

在以上步骤中，应力仿真与时序仿真采用了完全相同的电路拓扑结构，区别在于，应力仿真时第二电阻Rs和第三电阻Rs’为很小值，第一电阻Rn为极大值；时序仿真时，第二电阻Rs和第三电阻Rs’为极大值，第一电阻Rn为很小值。

图2为常规应力仿真与时序仿真的示意图，在对时序路径进行SPICE老化仿真，由于SPICE仿真器要求老化仿真和时序仿真的电路拓扑结构完全相同，时钟信号在上下级模块之间传递，图2中倒相器U1的输入信号的占空比（Duty Ratio, DR）为0.4，频率（Frequency, Freq）为500MHz；在不考虑上升沿与下降沿转换时间的差异时，下一级模块U2的输入信号的占空比为0.6，频率同样为500MHz。各个模块的的输入应力条件由前一级信号及模块决定，工程师无法单独设定各个模块的老化应力条件。

对图2中的电路结构根据本发明所述的方法进行调整，调整步骤具体如下：

1）将U1、U2、U3之间的连接断开，分别插入电阻值为Rn(1)、Rn(i)、Rn(n)的电阻。

2）在U1的输出端连接电阻值为Rs(1)的电阻，电阻的另一端连接一个电容，电容的另一端接地；电容值为U1在时序路径中的负载值，可以通过查询时序路径报告或其它方式获取。

3）根据单元模块U1给定的信号翻转率、信号占空比及工作频率，创建一个电压激励源。在此示例中，U1的老化应力条件为占空比0.4，频率为500MHz的电压激励源信号。

4）在U1的输入端连接电阻值为Rs’(1)的电阻，电阻的另一端连接步骤3）中创建的电压激励源，电压激励源的另一端接地。

5）对U2、U3及其它单元模块，参照步骤2），3），4）的方法，分别设置各自在输入端的电压激励源和输出端的负载电容。

调整后的电路图如图3所示。在电路初始拓扑结构中添加了两大类电阻元件，（Rs，Rs’）与Rn。

6）设定Rs和Rs’为0.01，Rn为1.0e⁸，运行SPICE应力仿真。

7）将步骤6）中应力仿真的结果代入时序仿真的网表，设定Rs和Rs’为1.0e⁸，Rn为0.01，运行SPICE时序仿真，得到包含老化效应的时序仿真结果。

由于单条时序路径是整个电路的一个子集，路径中的各个单元模块，在电路中被多条路径复用，各自的信号翻转率与信号占空比在老化时间区间以内是不一定相同的。当采用图2所示的初始的时序路径进行老化仿真时，上下级模块的信号翻转率与信号占空比是天然传递的，不支持用户对各个单元模块单独设定。而采用本发明提出的方案后，如图3所示，各个单元模块的输入激励源可由用户单独设定，直接作用于应力仿真；而在时序仿真时，各个单元模块恢复了信号逐级传递的方式，由于各个模块间额外添加的电阻阻值很小，不会影响老化后时序仿真的精确度。

本发明提供的一种时序路径的老化仿真方法，是在应力仿真与时序仿真的电路网表中添加不影响仿真精度的控制元件，并对时序路径中各单元模块独立设定信号翻转率与信号占空比，从而实现对时序路径中各单元老化条件的动态控制。本发明提供的一种时序路径的老化仿真方法在实现过程中具有以下特点：

（1）应力仿真时，时序路径中各个单元模块通过大电阻实现近似断路。

（2）应力仿真时，自定义的电压激励源，通过小电阻连接到单元模块的输入端；单元模块的等效电容负载，通过小电阻连接到单元模块输出端。

（3）时序仿真时，时序路径中各个单元模块通过小电阻实现通路，小电阻的电阻值需要足够小，以保证时序仿真的精确度无明显影响。

（4）时序仿真时，外加的电压激励源与外加的各个单元模块的等效负载电容，通过大电阻与时序路径实现近似断路。

另外，本发明所述的老化仿真方法，不限于SPICE仿真所采用的仿真器名称及类型，也不限于SPICE老化分析所采用的老化模型。

本发明的一个实施例中，还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述的时序路径的老化仿真分析方法的步骤。

本发明的一个实施例中，还提供了一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述的时序路径的老化仿真分析方法的步骤，所述时序路径的老化仿真分析方法参见前述部分的介绍，不再赘述。

本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种时序路径的老化仿真分析方法，其特征在于，包括以下步骤：

1）基于时序路径搭建电路网表；

2）在所述电路网表中的各个单元模块之间插入第一电阻；

5）进行应力仿真；

6）将应力仿真结果代入时序仿真的网表，运行SPICE时序仿真。

2.根据权利要求1所述的时序路径的老化仿真分析方法，其特征在于，所述电容的值分别为各个单元模块各自的负载值。

3.根据权利要求1所述的时序路径的老化仿真分析方法，其特征在于，所述电压激励源，其通过用户对各个单元模块分别设定信号翻转率、信号占空比与工作频率进行构造。

4.根据权利要求1所述的时序路径的老化仿真分析方法，其特征在于，所述步骤5）进一步包括以下步骤：

42）将第一电阻设定为极大值，所述极大值大于等于1.0e⁸；

43）运行SPICE应力仿真。

5.根据权利要求1所述的时序路径的老化仿真分析方法，其特征在于，所述步骤6）进一步包括以下步骤：

51）将步骤5）中的应力仿真的结果代入时序仿真；

53）将第一电阻设定为极小值，所述极小值小于或等于0.01。

6.一种电子设备，其特征在于，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行权利要求1至5任一项所述的时序路径的老化仿真分析方法步骤。

7.一种计算机可读存储介质，其上存储有计算机指令，其特征在于，所述计算机指令运行时执行权利要求1至5任一项所述的时序路径的老化仿真分析方法的步骤。