CN116227410A - 电路仿真方法及设备 - Google Patents

电路仿真方法及设备 Download PDF

Info

Publication number
CN116227410A
CN116227410A CN202310189182.0A CN202310189182A CN116227410A CN 116227410 A CN116227410 A CN 116227410A CN 202310189182 A CN202310189182 A CN 202310189182A CN 116227410 A CN116227410 A CN 116227410A
Authority
CN
China
Prior art keywords
circuit
power bus
simulated
performance
performance requirement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310189182.0A
Other languages
English (en)
Inventor
吴增泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202310189182.0A priority Critical patent/CN116227410A/zh
Publication of CN116227410A publication Critical patent/CN116227410A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本公开提供了一种电路仿真方法及设备，涉及半导体技术领域，应用于待仿真电路，该待仿真电路中包括电源总线和连接至该电源总线的至少一个负载；其中，外部电源通过开关连接至上述电源总线；上述方法包括：根据待仿真电路的设计数据库，获取待仿真电路对应的网表与标准寄生参数格式文件，该标准寄生参数格式文件中包括上述电源总线对应的参数、上述开关的器件参数和所有上述负载的器件参数；基于上述网表与标准寄生参数格式文件，对待仿真电路进行仿真；根据仿真结果，确定上述电源总线的性能是否满足待仿真电路的性能需求。本公开可以准确评估电源总线的性能，以使电源总线能够满足待仿真电路的性能需求。

Description

电路仿真方法及设备
技术领域
本公开涉及半导体技术领域，尤其涉及一种电路仿真方法及设备。
背景技术
集成电路的设计流程通常包括电路设计、前仿真、版图设计和后仿真等。其中，后仿真指的是在版图设计完成以后，结合电路的寄生参数和各种电路单元之间的连线情况来进行仿真，并基于仿真结果对电路进行分析，以确保电路符合设计要求。
目前，随着存储芯片的时钟频率越来越高、面积越来越小，如何准确评估电源总线(Power Bus)的性能，使电源总线能够满足存储芯片的性能需求，是目前亟需解决的技术问题。
发明内容
本公开提供了一种电路仿真方法及设备，可以准确评估电源总线的性能，使电源总线能够满足待仿真电路的性能需求。
第一方面，本公开实施例提供了一种电路仿真方法，应用于待仿真电路，所述待仿真电路中包括电源总线和连接至所述电源总线的至少一个负载；其中，外部电源通过开关连接至所述电源总线；所述方法包括：
根据所述待仿真电路的设计数据库，获取所述待仿真电路对应的网表与标准寄生参数格式文件，所述标准寄生参数格式文件中包括所述电源总线对应的参数、所述开关的器件参数和所有所述负载的器件参数；
基于所述网表与所述标准寄生参数格式文件，对所述待仿真电路进行仿真；
根据所述待仿真电路的仿真结果，确定所述电源总线的性能是否满足所述待仿真电路的性能需求。
在一些可行的实施方式中，所述电源总线对应的参数包括所述电源总线对应的自身电阻和/或寄生电容。
在一些可行的实施方式中，所述电源总线包括第一电源总线，所述外部电源包括第一电源，所述开关包括至少一个第一晶体管；
每一所述第一晶体管的第一极与所述第一电源连接，第二极与所述第一电源总线连接，栅极接收所述待仿真电路中的第一驱动信号；
其中，所述开关的器件参数包括所有所述第一晶体管的特征尺寸参数。
在一些可行的实施方式中，所述电源总线还包括第二电源总线，所述外部电源还包括第二电源，所述开关还包括至少一个第二晶体管；
每一所述第二晶体管的第一极与所述第二电源连接，第二极与所述第二电源总线连接，栅极接收所述待仿真电路中的第二驱动信号；
其中，所述开关的器件参数还包括所有所述第二晶体管的特征尺寸参数。
在一些可行的实施方式中，所述负载的器件参数包括所述负载中器件的电阻和电容。
在一些可行的实施方式中，所述待仿真电路中还包括连接至所述电源总线的电容器；
所述标准寄生参数格式文件中还包括所述电容器的参数信息。
在一些可行的实施方式中，所述根据所述待仿真电路的仿真结果，确定所述电源总线的性能是否满足所述待仿真电路的性能需求，包括：
根据所述待仿真电路的仿真结果，确定所述负载和所述电源总线连接的节点处的电压值；
根据所述电压值，确定所述电源总线的性能是否满足所述待仿真电路的性能需求。
在一些可行的实施方式中，所述根据所述电压值，确定所述电源总线的性能是否满足所述待仿真电路的性能需求，包括：
根据所述电压值，确定所述电源总线在版图中的宽度是否满足所述待仿真电路的性能需求。
在一些可行的实施方式中，所述根据所述电压值，确定所述电源总线的性能是否满足所述待仿真电路的性能需求，包括：
根据所述电压值，确定所述电源总线上连接的所述开关的数量是否满足所述待仿真电路的性能需求。
在一些可行的实施方式中，所述根据所述电压值，确定所述电源总线的性能是否满足所述待仿真电路的性能需求，包括：
基于所述电压值的变化对所述待仿真电路的信号时序的影响情况，确定所述负载和所述电源总线连接的节点处的电压阈值；
根据所述电压值以及所述电压阈值，确定所述电源总线的性能是否满足所述待仿真电路的性能需求。
在一些可行的实施方式中，还包括：
若所述电源总线的性能不满足所述待仿真电路的性能需求，则增大所述电源总线在版图中的宽度。
在一些可行的实施方式中，还包括：
若所述电源总线的性能不满足所述待仿真电路的性能需求，则增加所述电源总线上连接的所述开关的数量。
在一些可行的实施方式中，还包括：
若所述电源总线的性能不满足所述待仿真电路的性能需求，则增加所述电容器的数量，或者调整所述电容器的电容值，或者调整所述电容器的分布位置。
第二方面，本公开实施例提供了一种电路仿真装置，应用于待仿真电路，所述待仿真电路中包括电源总线和连接至所述电源总线的至少一个负载；其中，外部电源通过开关连接至所述电源总线；所述装置包括：
获取模块，用于根据所述待仿真电路的设计数据库，获取所述待仿真电路对应的网表与标准寄生参数格式文件，所述标准寄生参数格式文件中包括所述电源总线对应的参数、所述开关的器件参数和所有所述负载的器件参数；
仿真模块，用于基于所述网表与所述标准寄生参数格式文件，对所述待仿真电路进行仿真；
处理模块，用于根据所述待仿真电路的仿真结果，确定所述电源总线的性能是否满足所述待仿真电路的性能需求。
第三方面，本公开实施例提供了一种电子设备，包括：至少一个处理器和存储器；
所述存储器存储计算机执行指令；
所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述至少一个处理器执行如第一方面提供的电路仿真方法。
第四方面，本公开实施例提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机执行指令，当计算机执行所述计算机执行指令时，实现如第一方面提供的电路仿真方法。
本公开实施例提供的电路仿真方法及设备，在进行后仿真时，根据待仿真电路的设计数据库，获取待仿真电路对应的网表与标准寄生参数格式文件，该标准寄生参数格式文件中包括电源总线对应的参数、电源总线上连接的开关的器件参数和负载的器件参数；基于上述网表与标准寄生参数格式文件，对待仿真电路进行仿真，可以使仿真过程更能接近待仿真电路的实际工作情况；进而根据仿真结果，可以准确评估出电源总线的性能，使电源总线能够满足待仿真电路的性能需求。
附图说明
图1为本公开实施例中提供的一种待仿真电路的结构示意图一；
图2为本公开实施例中提供的一种电路仿真方法的步骤流程示意图；
图3为本公开实施例中提供的一种待仿真电路的结构示意图二；
图4为本公开实施例中提供的一种电路仿真方法的另一步骤流程示意图；
图5为本公开实施例中提供的一种电路仿真装置的程序模块示意图；
图6为本公开实施例提供的一种电子设备的硬件结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。此外，虽然本公开中公开内容按照示范性一个或几个实例来介绍，但应理解，可以就这些公开内容的各个方面也可以单独构成一个完整实施方式。
需要说明的是，本公开中对于术语的简要说明，仅是为了方便理解接下来描述的实施方式，而不是意图限定本公开的实施方式。除非另有说明，这些术语应当按照其普通和通常的含义理解。
本公开中说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似或同类的对象或实体，而不必然意味着限定特定的顺序或先后次序，除非另外注明。应该理解这样使用的用语在适当情况下可以互换，例如能够根据本公开实施例图示或描述中给出那些以外的顺序实施。
此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖但不排他的包含，例如，包含了一系列组件的产品或设备不必限于清楚地列出的那些组件，而是可包括没有清楚地列出的或对于这些产品或设备固有的其它组件。当本公开中称某个元件被“连接”到另一元件时，它可以直接连接到其它元件，或者也可以存在中间元件，通过该中间元件连接到其它元件。
本公开实施例中使用的术语“模块”，是指任何已知或后来开发的硬件、软件、固件、人工智能、模糊逻辑或硬件或/和软件代码的组合，能够执行与该元件相关的功能。
本公开实施例可以应用于半导体技术领域，例如可以应用于集成电路的设计流程中。
在一些实施方式中，集成电路的设计流程通常包括电路设计、前仿真、版图设计和后仿真等。其中，电路设计是依据电路功能完成电路的设计；前仿真是对电路功能的仿真，包括功耗、电流、电压、温度、输入输出特性等参数的仿真；版图设计是依据所设计的电路生成电路版图的过程；后仿真是在版图设计完成后，提取电路中的寄生参数，并将提取的寄生参数添加到电路中进行的仿真。
目前，利用标准寄生参数格式(Standard Parasitic Format，SPF)文件进行的后仿真是不带电源总线的寄生参数的，所有电源的输出电压都是采用理想电压值，即默认电源无内阻，也无寄生阻抗，由此仿真设备的电源端是获取不到电源总线的电压压降(IRdrop)的，因此也就无法准确评估出电源总线的性能。
其中，上述寄生参数可以包括寄生电容、寄生电阻、寄生电感等。寄生电容本身不是电容，“寄生”的含义是本来没有在那个地方设计电容，但由于有许多相邻近而又不同电位的金属导体，它们之间必定有着一定的电容量，又由于这些导体并不是特意为了产生这样的电容而存在，所以称这些意外出现的电容为“寄生电容”，这种电容没有独立存在的价值，它“寄生”在起其它作用的金属导体的身上。根据电容的原理可以知道，电容是由两个极板和绝缘介质构成的，那么寄生电容是无法避免的，比如一个电路有很多导线，导线与导线之间就会形成寄生电容。寄生电容会影响电路高速工作的能力，有时会引起电路的不稳定性，产生寄生振荡，甚至产生不需要的交流信号短路。
寄生电阻是集成电路设计中产生的多余电阻，而且寄生电阻是可累计的，随着集成度的提高，寄生电阻将会增大，从而导致集成电路性能的下降。
寄生电感是寄生在导线或其它元器件上的电感。一般来说，有导线的地方就会有寄生电感，寄生电感的大小不仅会影响集成电路的瞬态电压和电流，同时也会影响集成电路的损耗。
其中，SPF文件可以是指仿真过程中文件扩展名为“.spf”的文件。SPF文件可以包含电路单元之间的互联线电阻、寄生电容、互联逻辑关系等信息。
其中，IR drop是指在集成电路中电源和地网络上电压下降和升高的一种现象。随着半导体工艺的不断演进，金属互连线的宽度越来越窄，电阻值不断变大(供电电压也越来越小)，IR drop的效应会越来越明显。IR drop主要分为两种。一种是静态的IR drop，另外一种则是动态的IR drop。静态IR drop现象产生的原因主要是电源网络的金属连线的分压，是由于金属连线的自身电阻分压造成的，电流经过内部电源连线的时候产生电源压降，所以静态IR drop主要跟电源网络的结构和连线细节有关。动态IR drop是电源在电路开关切换的时候电流波动引起的电压压降，这种现象产生在时钟的触发沿，时钟沿跳变不仅带来自身的大量晶体管开关，同时带来组合逻辑电路的跳变，往往在短时间内在整个芯片上产生很大的电流，这个瞬间的大电流引起了IR drop现象，同时开关的晶体管数量越多，越容易触发动态IR drop现象。
在现有技术中，以动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)为例，随着DRAM的时钟频率越来越高、面积越来越小，如何准确评估电源总线的性能，使电源总线能够满足存储芯片的性能需求，是目前亟需解决的技术问题。
面对上述技术问题，本公开实施例中提供了一种电路仿真方法及设备，在进行后仿真时，带上所有电源总线的参数、电源总线上连接的开关的器件参数以及负载的器件参数，使后仿真过程能够更接近待仿真电路的实际工作情况，从而有利于准确评估电源总线的性能，使电源总线能够满足存储芯片的性能需求。详细过程可以参照以下实施例。
本公开实施例中提供的电路仿真方法应用于待仿真电路，该待仿真电路可以理解为是上述存储芯片，也可以理解为是上述存储芯片中的一个电路模块。
在一些实施例中，上述待仿真电路中可以包括多种元器件、导线、电源总线等。其中，上述电源总线采用了电源总线技术，各个元器件悬挂在电源总线上，又称之为悬挂式总线。
在一些实施例中，上述电源总线为受开关控制的电源总线，例如，在待仿真电路休眠时关闭该电源总线(否则该电源总线的漏电会很大)，在待仿真电路正常工作时打开该电源总线，从而可以在待仿真电路休眠时省电，正常工作时保证电路运行速度。
参照图1，图1为本公开实施例中提供的一种待仿真电路的结构示意图一。
在一些实施例中，上述待仿真电路中包括电源总线100和连接至电源总线100的至少一个负载101；其中，外部电源V1通过开关102连接至电源总线100。
在一些实施例中，上述电源总线100上可以不连接电容，由此可以使上述电源总线100在掉电后上电的速度足够快；或者，上述电源总线100上也可以连接电容，由此可以降低上述电源总线100的IR drop，提升上述电源总线100的性能。
参照图2，图2为本公开实施例中提供的一种电路仿真方法的步骤流程示意图。在本公开一些实施例中，上述电路仿真方法包括：
S201、根据待仿真电路的设计数据库，获取待仿真电路对应的网表与SPF文件，该SPF文件中包括电源总线对应的参数、开关的器件参数和所有负载的器件参数。
其中，在电路设计中，网表通常是用于描述电路元件相互之间连接关系的，一般来说是一个遵循某种标记语法的文本文件。
可选的，该网表中可以包括待仿真电路的电路描述语句，如电路的连接方式、构成电路的元件、器件、电源节点等的属性、参数、标识信息等。
在本公开一些实施例中，上述网表中还可以包括仿真中需要输出的信息(即待仿真电路中的哪些节点要作为输出端输出仿真结果)，以及仿真中需要输入的待仿真电路的信息。
在本公开一些实施例中，上述电源总线对应的参数包括上述电源总线对应的自身电阻和/或寄生电容。
其中，上述电源总线对应的自身电阻和寄生电容均与上述电源总线的宽度、长度相关。在一些实施方式中，上述电源总线对应的参数可以是上述电源总线的宽度、长度等，在仿真过程中由仿真设备根据该参数确定出上述电源总线对应的自身电阻和/或寄生电容。
在一些实施方式中，上述SPF文件中包括待仿真电路中各个完整的电源总线的参数，即待仿真电路中的各个电源总线不会被分割，上述电源总线对应的自身电阻和/或寄生电容是各个完整的电源总线的自身电阻和/或寄生电容，由此可以保障获取到的电源总线对应的参数是准确的。
在本公开一些实施例中，上述开关的器件参数可以是指上述开关的特征尺寸信息，该特征尺寸可以是半导体器件中的最小尺寸。例如，在CMOS工艺中，特征尺寸典型代表为“栅极”的宽度，也即MOS器件的沟道长度。
同理，上述负载的器件参数也可以是指上述负载中各器件的特征尺寸信息。
S202、基于上述网表与SPF文件，对待仿真电路进行仿真。
在一些实施方式中，在基于待仿真电路生成电路版图后，基于获取的上述网表与SPF文件进行后仿真，得到待仿真电路的仿真结果。
S203、根据待仿真电路的仿真结果，确定电源总线的性能是否满足待仿真电路的性能需求。
在一些实施方式中，可以根据待仿真电路的仿真结果，来确定待仿真电路中上述负载和电源总线连接的节点处的电压值，然后根据该电压值与上述外部电源V1的输出电压，计算出上述负载和电源总线连接的节点处的IR drop，并根据计算出的IR drop，确定上述电源总线的性能是否满足待仿真电路的性能需求。
其中，待仿真电路中上述负载的数量无限制，可以是一个也可以是多个。当上述待仿真电路中包括多个上述负载时，可以根据待仿真电路的仿真结果，来确定上述各个负载和电源总线连接的节点处的电压值，然后根据该电压值与上述外部电源V1的输出电压，计算出上述各个负载和电源总线连接的节点处的IR drop，并根据计算出的IR drop，确定上述电源总线的性能是否满足待仿真电路的性能需求。
在本公开一些实施例中，上述IR drop可以是动态IR drop。
可以理解的是，上述电源总线的电压降低后，电路中晶体管的开关速度就会变慢，导致电路的性能降低。因此，对于高性能的电路设计，须将IR drop控制在很小的范围内。如果电路的全局IR drop过高，则逻辑门就有功能故障，使电路彻底失效，尽管逻辑仿真显示设计是正确的。而局部IR drop比较敏感，它只在一些特定的条件下才可能发生，例如所有的总线数据同步进行翻转，因此电路会间歇性的表现出一些功能故障。
在一些实施方式中，若上述计算出的IR drop大于预先设定的阈值，则可以确定上述电源总线的性能不能满足待仿真电路的性能需求；若上述计算出的IR drop小于或等于预先设定的阈值，则可以确定上述电源总线的性能能够满足待仿真电路的性能需求。
本公开实施例提供的电路仿真方法，在进行后仿真时，根据待仿真电路的设计数据库，获取待仿真电路对应的网表与SPF文件，该SPF文件中包括电源总线对应的参数、电源总线上连接的开关的器件参数和负载的器件参数；基于上述网表与SPF文件，对待仿真电路进行仿真，可以使仿真过程更能接近待仿真电路的实际工作情况；进而根据仿真结果，可以准确评估出电源总线的性能，使电源总线能够满足待仿真电路的性能需求。
基于上述实施例中所描述的内容，在本公开一些实施例中，上述电源总线包括第一电源总线，上述外部电源包括第一电源，上述开关包括至少一个第一晶体管。其中，每个第一晶体管的第一极与上述第一电源连接，第二极与上述第一电源总线连接，栅极接收待仿真电路中的第一驱动信号。
其中，上述开关的器件参数包括所有上述第一晶体管的特征尺寸参数。
可选的，在本公开一些实施例中，上述电源总线还包括第二电源总线，上述外部电源还包括第二电源，上述开关还包括至少一个第二晶体管。其中，每个第二晶体管的第一极与上述第二电源连接，第二极与上述第二电源总线连接，栅极接收待仿真电路中的第二驱动信号。
其中，上述开关的器件参数还包括所有上述第二晶体管的特征尺寸参数。
在本公开一些实施例中，上述第一晶体管与第二晶体管的特征尺寸参数可以是上述第一晶体管与第二晶体管的栅极宽度W。其中，晶体管的W越大，寄生电容越大。
示例性的，参照图3，图3为本公开实施例中提供的一种待仿真电路的结构示意图二。
在本公开一些实施例中，上述待仿真电路中的电源总线包括第一电源总线VCCZ与第二电源总线VSSZ；上述待仿真电路中的外部电源包括第一电源VCC与第二电源VSS；上述开关包括至少一个第一晶体管M1与至少一个第二晶体管M2。
其中，第一晶体管M1的第一极与第一电源VCC连接，第二极与第一电源总线VCCZ连接，栅极接收待仿真电路中的第一驱动信号EnN；第二晶体管M2的第一极与第二电源VSS连接，第二极与第二电源总线VSSZ连接，栅极接收待仿真电路中的第二驱动信号En。
可选的，第一晶体管M1的沟道类型与第二晶体管M2的沟道类型不同。例如，在一些实施方式中，第一晶体管M1可以为PMOS，第二晶体管M2可以为NMOS。
在一些实施方式中，在待仿真电路休眠时，利用第一驱动信号EnN与第二驱动信号En分别控制第一晶体管M1与第二晶体管M2截止，可以关闭第一电源总线VCCZ与第二电源总线VSSZ。在待仿真电路正常工作时，利用第一驱动信号EnN与第二驱动信号En分别控制第一晶体管M1与第二晶体管M2导通，可以打开第一电源总线VCCZ与第二电源总线VSSZ。
在本公开一些实施例中，上述待仿真电路还包括连接至上述第一电源总线VCCZ与第二电源总线VSSZ之间的负载101。
可选的，上述负载101中可以包括反相器、与非门等器件。上述SPF文件中包括负载101的器件参数。可选的，该器件参数包括负载101中各个器件的电阻和电容。
上述获取到的待仿真电路对应的SPF文件中还可以包括待仿真电路中除第一晶体管M1与所述第二晶体管M2之外剩余有效器件的特征尺寸信息，以及待仿真电路中除第一电源总线VCCZ与第二电源总线VSSZ之外剩余导线对应的自身电阻和/或寄生电容。
在本公开一些实施例中，为了提升上述电源总线的性能，上述待仿真电路中还可以包括连接至上述电源总线的电容器。上述SPF文件中还可以包括上述电容器的参数信息。
参照图4，图4为本公开实施例中提供的一种电路仿真方法的另一步骤流程示意图。在本公开一些实施例中，上述电路仿真方法包括：
S401、获取待仿真电路的设计数据库。
其中，上述待仿真电路的结构可以参照图1或图3所述的待仿真电路，此处不再赘述。
在一些实施方式中，上述设计数据库为基于LVS clean的设计数据库。
在集成电路设计过程中，版图设计完成后的验证工作包括设计规则检查(DesignRule Check，DRC)、版图与原理图一致性检查(LVS)等。其中，DRC主要目的是检查版图中所有因违反设计规则而引起潜在断路、短路或不良效应的物理验证过程。它对版图使用图形运算函数找出那些违反规则的地方。LVS主要目的是验证版图与电路原理图的电路结构是否一致，内容包括所有信号的电气连接关系是否一致、器件类型尺寸是否一致等，它将原始电路图的网表与版图中提取出来的电路图的网表加以比较。
在本公开一些实施方式中，可以在设计好的版图通过DRC与LVS之后，再获取上述设计数据库。
S402、基于上述设计数据库获取待仿真电路对应的网表。
S403、基于上述设计数据库获取待仿真电路对应的SPF文件。
其中，上述SPF文件包括电源总线对应的参数、开关的器件参数和负载的器件参数。
可选的，上述电源总线对应的参数包括电源总线对应的自身电阻和/或寄生电容。
在一些实施方式中，上述负载的器件参数包括所述负载中器件的电阻和电容。
在一些实施方式中，上述待仿真电路中还包括连接至电源总线的电容器；上述SPF文件中还包括上述电容器的参数信息。
S404、基于上述网表与SPF文件，对待仿真电路进行仿真。
在基于待仿真电路生成电路版图后，基于上述网表与SPF文件进行后仿真，得到待仿真电路的仿真结果。
S405、根据待仿真电路的仿真结果，确定电源总线的性能是否满足待仿真电路的性能需求。若是，则结束流程，若否，则需要改进电源总线，并返回修改上述设计数据库。
在本公开一些实施例中，可以根据待仿真电路的仿真结果，确定上述负载和电源总线连接的节点处的电压值；根据该电压值，确定电源总线的性能是否满足待仿真电路的性能需求。
其中，可以根据上述负载和电源总线连接的节点处的电压值与外部电源提供的电压值，计算出上述负载和电源总线连接的节点处的IR drop；根据计算出的IR drop，确定电源总线的性能是否满足待仿真电路的性能需求。
可选的，可以根据计算出的各个负载和电源总线连接的节点处的IR drop，确定所述电源总线在版图中的宽度是否满足待仿真电路的性能需求。
可以理解的是，电源总线在版图中的宽度越大，电源总线产生的IR drop越小。因此，当计算出的IR drop大于某个阈值时，可以确定版图中电源总线的宽度不满足待仿真电路的性能需求；当计算出的IR drop小于或等于上述阈值时，可以确定版图中电源总线的宽度满足待仿真电路的性能需求。
可选的，也可以根据计算出的各个负载和电源总线连接的节点处的IR drop，确定上述开关的数量是否满足待仿真电路的性能需求。
可以理解的是，电源总线上连接的上述开关的数量越多时，电源总线产生的IRdrop越小。因此，当计算出的IR drop大于某个阈值时，可以确定上述开关的数量不满足待仿真电路的性能需求，当计算出的IR drop小于或等于上述阈值时，可以确定上述开关的数量满足待仿真电路的性能需求。
在一些实施方式中，可以基于上述负载和电源总线连接的节点处的电压值的变化对待仿真电路的信号时序的影响情况，确定上述负载和电源总线连接的节点处的电压阈值；然后根据上述负载和电源总线连接的节点处的电压值以及上述电压阈值，确定电源总线的性能是否满足待仿真电路的性能需求。
可以理解的是，集成电路中标准单元的延迟取决于标准单元的实际输入电压，如果电压减少，则标准单元的延迟会增加。标准单元延迟的增加可能会影响芯片设计的性能。如果标准单元的可用电压低于特定水平，则该标准单元可能会完全停止工作，并可能导致芯片设计功能失效，或者有时IR drop在限制范围内，只有单元延迟增加，这也会影响芯片设计的建立和保持时序，有时会导致建立和保持时序失败。
在一些实施方式中，可以分析上述负载和电源总线连接的节点处的电压值变化对待仿真电路的信号时序的影响情况，确定出上述负载和电源总线连接的节点处的电压阈值，然后根据仿真结果中上述负载和电源总线连接的节点处的电压值以及该电压阈值，确定电源总线的性能是否满足待仿真电路的性能需求。例如，当仿真结果中上述负载和电源总线连接的节点处的电压值大于或等于该电压阈值时，确定电源总线的性能满足待仿真电路的性能需求；当仿真结果中上述负载和电源总线连接的节点处的电压值小于该电压阈值时，确定电源总线的性能不满足待仿真电路的性能需求。
在一些实施方式中，若电源总线的性能不满足待仿真电路的性能需求，则可以改进待仿真电路，并在改进待仿真电路后，根据改进方案更新待仿真电路的设计数据库。
可选的，改进待仿真电路的方式包括但不限于：
增大电源总线在版图中的宽度。
增加电源总线上连接的开关的数量。
增加电源总线上连接的电容器的数量；或者调整电源总线上连接的电容器的电容值；或者调整电源总线上连接的电容器的分布位置。
本公开实施例提供的电路仿真方法，在进行后仿真时，根据待仿真电路的设计数据库，获取待仿真电路对应的网表与SPF文件，该SPF文件中包括电源总线对应的参数、电源总线上连接的开关的器件参数和负载的器件参数；基于上述网表与SPF文件，对待仿真电路进行仿真，可以使仿真过程更能接近待仿真电路的实际工作情况；进而根据仿真结果，可以准确评估出电源总线的性能，当电源总线的性能不满足待仿真电路的性能需求时，通过改进待仿真电路，可以使电源总线能够满足待仿真电路的性能需求。
基于上述实施例中所描述的内容，本公开实施例中还提供一种电路仿真装置，应用于待仿真电路，该待仿真电路中包括电源总线和连接至所述电源总线的至少一个负载；其中，外部电源通过开关连接至所述电源总线。
参照图5，图5为本公开实施例中提供的一种电路仿真装置的程序模块示意图。在本公开一些实施方式中，该电路仿真装置包括：
获取模块501，用于根据所述待仿真电路的设计数据库，获取所述待仿真电路对应的网表与SPF文件，所述SPF文件中包括所述电源总线对应的参数、所述开关的器件参数和所有所述负载的器件参数。
仿真模块502，用于基于所述网表与所述SPF文件，对所述待仿真电路进行仿真。
处理模块503，用于根据所述待仿真电路的仿真结果，确定所述电源总线的性能是否满足所述待仿真电路的性能需求。
本公开实施例提供的电路仿真装置，在进行后仿真时，根据待仿真电路的设计数据库，获取待仿真电路对应的网表与SPF文件，该SPF文件中包括电源总线对应的参数、开关的器件参数和负载的器件参数；基于上述网表与SPF文件，对待仿真电路进行仿真，可以使仿真过程更能接近待仿真电路的实际工作情况；进而根据仿真结果，可以准确评估出电源总线的性能，使电源总线能够满足待仿真电路的性能需求。
在一种可行的实施方式中，所述电源总线对应的参数包括所述电源总线对应的自身电阻和/或寄生电容。
在一种可行的实施方式中，所述电源总线包括第一电源总线，所述外部电源包括第一电源，所述开关包括至少一个第一晶体管；每一所述第一晶体管的第一极与所述第一电源连接，第二极与所述第一电源总线连接，栅极接收所述待仿真电路中的第一驱动信号；其中，所述开关的器件参数包括所有所述第一晶体管的特征尺寸参数。
在一种可行的实施方式中，所述电源总线还包括第二电源总线，所述外部电源还包括第二电源，所述开关还包括至少一个第二晶体管；每一所述第二晶体管的第一极与所述第二电源连接，第二极与所述第二电源总线连接，栅极接收所述待仿真电路中的第二驱动信号；其中，所述开关的器件参数还包括所有所述第二晶体管的特征尺寸参数。
在一种可行的实施方式中，所述负载的器件参数包括所述负载中器件的电阻和电容。
在一种可行的实施方式中，所述待仿真电路中还包括连接至所述电源总线的电容器；所述标准寄生参数格式文件中还包括所述电容器的参数信息。
在一种可行的实施方式中，处理模块503用于：
根据所述待仿真电路的仿真结果，确定所述负载和所述电源总线连接的节点处的电压值；根据所述电压值，确定所述电源总线的性能是否满足所述待仿真电路的性能需求。
在一种可行的实施方式中，处理模块503用于：
根据所述电压值，确定所述电源总线在版图中的宽度是否满足所述待仿真电路的性能需求。
在一种可行的实施方式中，处理模块503用于：
根据所述电压值，确定所述电源总线上连接的所述开关的数量是否满足所述待仿真电路的性能需求。
在一种可行的实施方式中，处理模块503用于：
基于所述电压值的变化对所述待仿真电路的信号时序的影响情况，确定所述负载和所述电源总线连接的节点处的电压阈值；根据所述电压值以及所述电压阈值，确定所述电源总线的性能是否满足所述待仿真电路的性能需求。
在一种可行的实施方式中，处理模块503还用于：
若所述电源总线的性能不满足所述待仿真电路的性能需求，则增大所述电源总线在版图中的宽度。
在一种可行的实施方式中，处理模块503还用于：
若所述电源总线的性能不满足所述待仿真电路的性能需求，则增加所述电源总线上连接的所述开关的数量。
在一种可行的实施方式中，处理模块503还用于：
若所述电源总线的性能不满足所述待仿真电路的性能需求，则增加所述电容器的数量，或者调整所述电容器的电容值，或者调整所述电容器的分布位置。
需要说明的是，本公开实施例中获取模块501、仿真模块502及处理模块503具体执行的内容可以参阅图1至图4所示实施例中相关内容，此处不做赘述。
进一步的，基于上述实施例中所描述的内容，本公开实施例中还提供了一种电子设备，该电子设备包括至少一个处理器和存储器；其中，存储器存储计算机执行指令；上述至少一个处理器执行存储器存储的计算机执行指令，以实现如上述实施例中描述的电路仿真方法中的各个步骤，本实施例此处不再赘述。
为了更好的理解本公开实施例，参照图6，图6为本公开实施例提供的一种电子设备的硬件结构示意图。
如图6所示，本实施例的电子设备60包括：处理器601以及存储器602；其中：
存储器602，用于存储计算机执行指令；
处理器601，用于执行存储器存储的计算机执行指令，以实现上述实施例中描述的电路仿真方法中的各个步骤，具体可以参见前述方法实施例中的相关描述。
可选地，存储器602既可以是独立的，也可以跟处理器601集成在一起。
当存储器602独立设置时，该设备还包括总线603，用于连接存储器602和处理器601。
进一步的，基于上述实施例中所描述的内容，本公开实施例中还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机执行指令，当处理器执行计算机执行指令时，以实现如上述实施例中描述的电路仿真方法中的各个步骤，本实施例此处不再赘述。
在本公开所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，上述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
上述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，在本公开各个实施例中的各功能模块可以集成在一个处理单元中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个单元中。上述模块集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。

Claims (16)

1.一种电路仿真方法，其特征在于，应用于待仿真电路，所述待仿真电路中包括电源总线和连接至所述电源总线的至少一个负载；其中，外部电源通过开关连接至所述电源总线；所述方法包括：
根据所述待仿真电路的设计数据库，获取所述待仿真电路对应的网表与标准寄生参数格式文件，所述标准寄生参数格式文件中包括所述电源总线对应的参数、所述开关的器件参数和所有所述负载的器件参数；
基于所述网表与所述标准寄生参数格式文件，对所述待仿真电路进行仿真；
根据所述待仿真电路的仿真结果，确定所述电源总线的性能是否满足所述待仿真电路的性能需求。
2.根据权利要求1所述的方法，其特征在于，所述电源总线对应的参数包括所述电源总线对应的自身电阻和/或寄生电容。
3.根据权利要求1所述的方法，其特征在于，所述电源总线包括第一电源总线，所述外部电源包括第一电源，所述开关包括至少一个第一晶体管；
每一所述第一晶体管的第一极与所述第一电源连接，第二极与所述第一电源总线连接，栅极接收所述待仿真电路中的第一驱动信号；
其中，所述开关的器件参数包括所有所述第一晶体管的特征尺寸参数。
4.根据权利要求3所述的方法，其特征在于，所述电源总线还包括第二电源总线，所述外部电源还包括第二电源，所述开关还包括至少一个第二晶体管；
每一所述第二晶体管的第一极与所述第二电源连接，第二极与所述第二电源总线连接，栅极接收所述待仿真电路中的第二驱动信号；
其中，所述开关的器件参数还包括所有所述第二晶体管的特征尺寸参数。
5.根据权利要求1所述的方法，其特征在于，所述负载的器件参数包括所述负载中器件的电阻和电容。
6.根据权利要求1所述的方法，其特征在于，所述待仿真电路中还包括连接至所述电源总线的电容器；
所述标准寄生参数格式文件中还包括所述电容器的参数信息。
7.根据权利要求1所述的方法，其特征在于，所述根据所述待仿真电路的仿真结果，确定所述电源总线的性能是否满足所述待仿真电路的性能需求，包括：
根据所述待仿真电路的仿真结果，确定所述负载和所述电源总线连接的节点处的电压值；
根据所述电压值，确定所述电源总线的性能是否满足所述待仿真电路的性能需求。
8.根据权利要求7所述的方法，其特征在于，所述根据所述电压值，确定所述电源总线的性能是否满足所述待仿真电路的性能需求，包括：
根据所述电压值，确定所述电源总线在版图中的宽度是否满足所述待仿真电路的性能需求。
9.根据权利要求7所述的方法，其特征在于，所述根据所述电压值，确定所述电源总线的性能是否满足所述待仿真电路的性能需求，包括：
根据所述电压值，确定所述电源总线上连接的所述开关的数量是否满足所述待仿真电路的性能需求。
10.根据权利要求7所述的方法，其特征在于，所述根据所述电压值，确定所述电源总线的性能是否满足所述待仿真电路的性能需求，包括：
基于所述电压值的变化对所述待仿真电路的信号时序的影响情况，确定所述负载和所述电源总线连接的节点处的电压阈值；
根据所述电压值以及所述电压阈值，确定所述电源总线的性能是否满足所述待仿真电路的性能需求。
11.根据权利要求8所述的方法，其特征在于，还包括：
若所述电源总线的性能不满足所述待仿真电路的性能需求，则增大所述电源总线在版图中的宽度。
12.根据权利要求9所述的方法，其特征在于，还包括：
若所述电源总线的性能不满足所述待仿真电路的性能需求，则增加所述电源总线上连接的所述开关的数量。
13.根据权利要求6所述的方法，其特征在于，还包括：
若所述电源总线的性能不满足所述待仿真电路的性能需求，则增加所述电容器的数量，或者调整所述电容器的电容值，或者调整所述电容器的分布位置。
14.一种电路仿真装置，其特征在于，应用于待仿真电路，所述待仿真电路中包括电源总线和连接至所述电源总线的至少一个负载；其中，外部电源通过开关连接至所述电源总线；所述装置包括：
获取模块，用于根据所述待仿真电路的设计数据库，获取所述待仿真电路对应的网表与标准寄生参数格式文件，所述标准寄生参数格式文件中包括所述电源总线对应的参数、所述开关的器件参数和所有所述负载的器件参数；
仿真模块，用于基于所述网表与所述标准寄生参数格式文件，对所述待仿真电路进行仿真；
处理模块，用于根据所述待仿真电路的仿真结果，确定所述电源总线的性能是否满足所述待仿真电路的性能需求。
15.一种电子设备，其特征在于，包括：至少一个处理器和存储器；
所述存储器存储计算机执行指令；
所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述至少一个处理器执行如权利要求1至13任一项所述的电路仿真方法。
16.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机执行指令，当计算机执行所述计算机执行指令时，实现如权利要求1至13任一项所述的电路仿真方法。
CN202310189182.0A 2023-02-27 2023-02-27 电路仿真方法及设备 Pending CN116227410A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310189182.0A CN116227410A (zh) 2023-02-27 2023-02-27 电路仿真方法及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310189182.0A CN116227410A (zh) 2023-02-27 2023-02-27 电路仿真方法及设备

Publications (1)

Publication Number Publication Date
CN116227410A true CN116227410A (zh) 2023-06-06

Family

ID=86580258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310189182.0A Pending CN116227410A (zh) 2023-02-27 2023-02-27 电路仿真方法及设备

Country Status (1)

Country Link
CN (1) CN116227410A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117313599A (zh) * 2023-10-10 2023-12-29 上海合芯数字科技有限公司 电路仿真方法、装置、电子设备及介质
CN117422005A (zh) * 2023-12-19 2024-01-19 杭州四维映射软件有限公司 一种模拟电路仿真误差自动控制的方法及应用

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117313599A (zh) * 2023-10-10 2023-12-29 上海合芯数字科技有限公司 电路仿真方法、装置、电子设备及介质
CN117313599B (zh) * 2023-10-10 2024-05-14 上海合芯数字科技有限公司 电路仿真方法、装置、电子设备及介质
CN117422005A (zh) * 2023-12-19 2024-01-19 杭州四维映射软件有限公司 一种模拟电路仿真误差自动控制的方法及应用
CN117422005B (zh) * 2023-12-19 2024-03-29 杭州四维映射软件有限公司 一种模拟电路仿真误差自动控制的方法及应用

Similar Documents

Publication Publication Date Title
CN116227410A (zh) 电路仿真方法及设备
US6728942B2 (en) Method and system for predictive MOSFET layout generation with reduced design cycle
US20130338991A1 (en) Integrated circuit simulation using analog power domain in analog block mixed signal
US7240304B2 (en) Method for voltage drop analysis in integreted circuits
US6807656B1 (en) Decoupling capacitance estimation and insertion flow for ASIC designs
US20090243658A1 (en) Semiconductor integrated circuit device and method for manufacturing the same
US6567773B1 (en) Use of static noise analysis for integrated circuits fabricated in a silicon-on-insulator process technology
US20220067264A1 (en) Chip design method, design device, computer device and storage medium
US20150356229A1 (en) Physical cell electromigration data generation
US20050204318A1 (en) Method for optimal use of direct fit and interpolated models in schematic custom design of electrical circuits
CN105488287A (zh) 时序修正方法和电子装置
TW201729343A (zh) 實體設計中之電阻減緩
US20100306608A1 (en) Circuit States
US8997032B2 (en) Method for input/output design of chip
Kashyap et al. A nonlinear cell macromodel for digital applications
US7200829B2 (en) I/O circuit power routing system and method
CN116227411A (zh) 电路仿真方法及设备
CN116167324A (zh) 电路仿真方法及设备
US8464195B1 (en) Integrated circuit clock analysis with macro models
CN111046621B (zh) 回滞类器件的esd行为级模型电路
Firouzi et al. Modeling and estimation of power supply noise using linear programming
CN114365139A (zh) 用于对管芯上电容器进行建模和仿真的系统和方法
US20030195736A1 (en) Method of storing cross-hierarchy coupling data in a hierarchical circuit model
JP4855283B2 (ja) 半導体集積回路の設計装置
JPH08314992A (ja) 消費電力計算方式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination