KR200302441Y1 - 소켓 테스트 장치 - Google Patents

소켓 테스트 장치 Download PDF

Info

Publication number
KR200302441Y1
KR200302441Y1 KR20-2002-0035022U KR20020035022U KR200302441Y1 KR 200302441 Y1 KR200302441 Y1 KR 200302441Y1 KR 20020035022 U KR20020035022 U KR 20020035022U KR 200302441 Y1 KR200302441 Y1 KR 200302441Y1
Authority
KR
South Korea
Prior art keywords
socket
pcb
channel
resistance value
value
Prior art date
Application number
KR20-2002-0035022U
Other languages
English (en)
Inventor
이일영
변동면
강태원
김세웅
Original Assignee
(주)세미뱅크
이일영
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)세미뱅크, 이일영 filed Critical (주)세미뱅크
Priority to KR20-2002-0035022U priority Critical patent/KR200302441Y1/ko
Application granted granted Critical
Publication of KR200302441Y1 publication Critical patent/KR200302441Y1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • G01R1/0466Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/20Measuring earth resistance; Measuring contact resistance, e.g. of earth connections, e.g. plates
    • G01R27/205Measuring contact resistance of connections, e.g. of earth connections
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 고안은 반도체 디바이스를 테스트하기 위한 소켓의 각 컨텍터 핀의 저항값 측정을 정밀하게 행하고, 또한 이의 측정을 자동화하여 비용 및 작업 인력의 소모를 줄이도록 한 소켓 테스트 장치를 제공하는데 그 목적이 있다.
이러한 목적은, 캘리브레이션 피씨비의 각 채널에 대한 저항값 및 소켓이 장착된 피씨비의 각 채널에 대한 저항값을 획득하기 위한 접촉 유니트; 상기 접촉 유니트로부터 입력되는 저항값을 채널링하여 각 채널에서의 저항값을 순차적을 출력하는 멀티플렉서; 상기 멀티플렉서에서 출력되는 캘리브레이션 피씨비의 각 채널값을 메모리에 저장한 다음, 소켓이 장착된 피씨비의 각 채널값과의 차이값을 계산하는 저항 측정부; 상기 각 요소의 동작을 제어하고, 저항 측정부의 계산된 값을 디스플레이부로 출력하는 컨트롤러; 상기 컨트롤러의 출력을 디스플레이하는 디스플레이부;로 구성됨으로써 달성된다.

Description

소켓 테스트 장치{Apparatus for Testing Socket}
본 고안은 소켓 테스트 장치에 관한 것으로, 특히 반도체 디바이스를 테스트하기 위하여 사용되는 소켓의 컨텍터의 양호 및 불량 상태를 테스트하기 위한 소켓테스트 장치에 관한 것이다.
일반적으로, 반도체 디바이스 즉 반도체 칩의 양호 및 불량을 판단하기 위하여 디바이스를 소켓에 장착한 다음 온도, 전압 등의 각종 특성을 테스트하게 된다.
이러한 테스트 과정 중에 디바이스 자체의 문제로 인하여 불량 판정이 발생하는 경우도 있지만 소켓의 불량, 예를 들면 소켓에 장착된 컨텍터 핀 등의 불량으로 인하여 디바이스가 불량으로 판정되는 경우도 발생한다.
소켓에서 불량이 발생한 경우 어느 컨텍터 핀에서 불량이 발생하였는지를 확인하기 위하여 일일이 수작업으로 컨텍터 핀의 저항값을 측정하게 되는데, 저항 측정 장치의 측정 프로브를 각 컨텍터 단자에 일일이 접촉시켜 저항값이 규정된 값보다 큰 컨텍터 핀이 있는 경우 소켓을 불량으로 판정하게 된다.
그러나 이 경우 일일이 수작업으로 소켓의 불량을 확인하여야하기 때문에 많은 시간과 인력이 소요된다.
또한, 컨텍터 핀 자체가 갖는 고유 저항값이 극히 미세하고, 반면에 저항 측정 장치의 고유 저항 및 프로브 배선에서의 저항값이 컨텍터 핀의 저항값보다 월등히 큰 값이기 때문에 정밀한 측정이 이루어지지 못하여 소켓의 불량 판정 자체도 신뢰성이 떨어지는 문제점이 발생한다.
이러한 이유 때문에 디바이스의 불량이 아닌 경우 단순히 소켓의 불량으로 예측 판정하여 고가의 소켓을 폐기 처분함으로써 비용적인 부담이 증가되고, 이는 결국 테스트 비용을 증가시킴으로써 반도체 디바이스의 가격이 증대되는 원인이 되는 문제점이 있다.
본 고안은 상기와 같은 문제를 해결하기 위하여 창안된 것으로서, 반도체 디바이스를 테스트하기 위한 소켓의 각 컨텍터 핀의 저항값 측정을 정밀하게 행하고, 또한 이의 측정을 자동화하여 비용 및 작업 인력의 소모를 줄이도록 한 소켓 테스트 장치를 제공하는데 그 목적이 있다.
도 1 은 본 고안 소켓 테스트 장치의 구조를 보인 개략도.
도 2 는 캘리브레이션 피씨비의 구조를 보인 도.
도 3 은 소켓을 테스트할 때 사용되는 피씨비의 구조를 보인 도.
도 4 는 소켓이 피씨비에 장착되어 테스트가 행해질 때의 상태를 설명하기 위한 단면도.
도 5 는 본 고안 소켓 테스트 장치의 회로 블록을 보인 도.
도 6 은 본 고안 소켓 테스트의 개념을 설명하기 위한 도.
도 7 은 캘리브레이션 피씨비를 이용하여 각 채널에서의 저항값의 변화 상태를 보인 도.
도 8 은 도 7 의 데이터를 화면상에 수치적으로 보인 도.
도 9 및 도 10 은 소켓이 장착된 피씨비의 각 채널에서의 저항값을 측정하여 화면상에 보인 도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 측정 테이블 200 : 피씨비
210 : 캘리브레이션 피씨비 211 : 패드
212 : 패턴 213 : 단자
220 : 소켓 피씨비 221 : 패드
222 : 패턴 223 : 단자
300 : 컨텍트 구조물 400 : 실린더
500 : 실린더 샤프트 600 : 실린더
700 : 소켓 800 : 접촉 유니트
900 : 멀티플렉서 910 : 저항 측정부
920 : 메모리 930 : 컨트롤러
940 : 디스플레이부
상기의 목적을 달성하기 위한 본 고안 소켓 테스트 장치는,
캘리브레이션 피씨비의 각 채널에 대한 저항값 및 소켓이 장착된 피씨비의 각 채널에 대한 저항값을 획득하기 위한 접촉 유니트;
상기 접촉 유니트로부터 입력되는 저항값을 채널링하여 각 채널에서의 저항값을 순차적을 출력하는 멀티플렉서;
상기 멀티플렉서에서 출력되는 켈리브레이션 피씨비의 각 채널값을 메모리에 저장하고, 소켓이 장착된 피씨비의 각 채널값과의 차이값을 계산하는 저항 측정부;
상기 각 요소의 동작을 제어하고, 저항 측정부의 계산된 값을 디스플레이부로 출력하는 컨트롤러;
상기 컨트롤러의 출력을 디스플레이하는 디스플레이부;로 구성됨을 특징으로 한다.
상기 접촉 유니트는, 측정 테이블 상에 캘리브레이션 피씨비 또는 소켓이 장착된 피씨비가 위치하고, 그 상부에는 상기 캘리브레이션 피씨비의 패드 또는 소켓의 컨텍터와 접촉하여 폐회로 루프를 구성하는 컨텍트 구조물이 구비되며, 그 컨텍터 구조물을 상기 캘리브레이션 피씨비의 패드 또는 소켓의 컨텍터와 접촉하도록 상하 이동시키는 제 1 이동 수단이 구비됨과 아울러 상기 제 1 이동 수단을 수평이동시키는 제 2 이동 수단을 구비한다.
이와같이 구성되는 본 고안을 첨부한 도면을 참조하여 상세히 설명한다.
도 1 은 본 고안 소켓 테스트 장치의 구조를 보인 개략도로서, 측정 테이블(100)의 상부에 먼저 캘리브레이션(Calibration) 피씨비 또는 소켓이 장착된 피씨비가 장착되고, 실린더(400)의 구동에 의하여 컨텍트 구조물(300)이 'B'방향으로 하향 이동함으로써 하여 상기 피씨비(200)와 접촉하게 된다.
상기 컨텍트 구조물(300)은 도전성이 높은 물질로 된 것으로, 예를 들면 베릴륨동, 금 또는 금도금 물질, 은 또는 은도금 물질 등이 사용될 수 있으며, 본 발명에서는 예를 들어 구리 뭉치의 구조를 사용한다.
상기 피씨비(200)와 접촉되어 저항값의 측정이 완료되면 실린더(400)가 구동하여 컨텍트 구조물(300)을 'B'방향으로 상향 이동시키게 되고, 다시 실린더(600)가 구동하여 샤프트(500)를 'A'방향의 우측으로 이동시킴으로써 상기 실린더(400)및 컨텍트 구조물(300)을 우측으로 이동시키게 된다.
그러면, 피씨비(200)가 완전히 노출되어 다른 피씨비로의 교체가 수월하게 되는 것이다.
다른 피씨비가 측정 테이블(100)상에서 교체되면 실린더(600)가 구동하여 샤프트(500)를 'A'방향의 좌측으로 이동시켜 실린더(400)와 컨텍트 구조물(300)이 피씨비(200)의 상부로 이동하게 되고, 실린더(400)가 구동하여 컨텍트 구조물(300)을 하향 이동시켜 피씨비(200)와 전기적으로 접촉하게 되는 것이다.
도 2 는 캘리브레이션 피씨비의 구조를 보인 도로서, 캘리브레이션 피씨비(210)는 소켓의 양측 리드가 닿는 패드(211)가 일체로 형성된다.
또한, 그 패드(211)의 바깥쪽으로는 각 채널에 대하여 패턴(212)이 형성되며, 그 패턴(212)의 단부는 프로브가 각각 접속되기 위한 단자(213)가 형성되어 있다.
여기서 채널이란 소켓의 리드 단자와 동일한 개념이다.
상기 단자(213)에 구리 뭉치로 형성된 컨텍트 구조물(300)이 접촉되어 각 단자가 쇼트(short)된 상태의 폐회로 루프를 구성시키게 된다.
도 3 은 소켓을 테스트할 때 사용되는 피씨비의 구조를 보인 도로서, 이 소켓 피씨비(220)는 소켓의 리드 단자와 동일한 개수의 패드(221)가 형성되어 소켓의 리드 단자가 이의 패드(221)와 접촉된다.
상기 각 패드(221)에는 각 채널에 대하여 패턴(222)이 형성되며, 그 패턴(222)의 단부는 프로브가 각각 접속되기 위한 단자(223)가 형성되어 있다.
또한, 소켓의 리드 단자가 정확히 상기 패드(221)에 접촉될 수 있도록 가이드 홀(224)이 소켓 피씨비(220)의 양측에 형성되어 있다
마찬가지로, 상기 단자(223)에 구리 뭉치로 형성된 컨텍트 구조물(300)이 각 단자(223)에 접촉된다.
도 4 는 소켓을 테스트할 때 사용되는 소켓 피씨비(220)에 소켓이 장착되고, 그 상부로부터 컨텍트 구조물(300)이 접촉되는 상태를 설명하기 위한 단면도로서, 피씨비(220)의 가이드 홀(224)에 소켓(700)의 가이드 돌기(710)가 삽입되어 소켓(700) 내부의 각 컨텍터 핀(도시하지 않음)이 해당되는 각 패드(221)의 위치에 정확히 접촉된다.
상기 소켓(700)의 상부로부터 컨텍트 구조물(300)이 하향 이동하여 소켓(700)의 컨텍터 핀과 접촉하게 되는데, 이때 상기 컨텍트 구조물(300)이 소켓(700)에 접촉할 때 그 충격을 완화시키기 위하여 상하 탄성을 갖는 푸셔(340)를 구비하게 된다.
이 푸셔(340)는 상기 컨텍트 구조물(300)의 저면 내측에 구비된 푸셔 하우징(320)에 삽입되어 고정되고, 상기 푸셔(340)의 상측은 탄성체(330)에 의해 탄성지지된다.
그러므로, 컨텍트 구조물(300)이 하향 이동하여 소켓(700)에 접촉할 때 먼저 푸셔(340)가 탄성을 가지고 접촉되어 충격을 완화시킨 다음 이후 컨텍트 구조물(300)의 몸체가 소켓(700)의 컨텍터에 접촉되는 것이다.
다음으로, 소켓(700)의 각 컨텍터 핀의 저항감을 측정하는 과정을 설명한다.
도 5 는 본 고안 소켓 테스트 장치의 회로 블록을 보인 도로서, 도 1 에 도시한 바와 같이 측정 테이블(100), 피씨비(200), 컨텍트 구조물(300), 실린더(500, 600)으로 구성된 접촉 유니트(800)(별도의 부호 '800'으로 지정함)로부터 캘리브레이션 피씨비(210)의 저항값을 멀티플렉서(900)에서 입력받은 다음 이를 멀티플렉싱즉 채널링을 하게 되는데, 말일 66개의 채널을 가지는 경우 멀티플렉서(900)는 66개의 각 채널에 대해 순차적으로 멀티플렉싱을 행하게 된다.
이로 인해, 캘리브레이션 피씨비(210)의 각 채널에 대한 저항값이 저항 측정부(910)로 입력되어 메모리(920)에 저장된다.
이후 상기 접촉 유니트(800)로부터 소켓을 테스트하기 위한 소켓 피씨비(220)로의 저항값을 멀티플렉서(900)에서 입력받아 멀티플렉싱한 다음 저항 측정부(910)로 제공하게 되면, 저항 측정부(910)는 메모리(920)에 저장된 각 채널에 대한 캘리브레이션 저항값과 소켓 피씨비(220)의 각 채널에 대한 저항값의 차이를 계산하게 된다.
즉, 소켓의 각 컨텍터 핀의 저항값이 계산되어지는 것이다.
이를 좀 더 자세히 설명한다.
측정 테이블(100)에 캘리브레이션 피씨비(210)가 올려지면 컨트롤러(930)는 실린더(400)를 구동하여 컨텍트 구조물(300)이 캘리브레이션 피씨비(210)에 접촉하도록 한다.
이로 인해, 도 6 에 도시한 바와 같이 'A'의 폐회로 루프가 형성되며, 소켓피씨비(220)는 제외된 상태가 된다.
즉, 캘리브레이션 피씨비(210)의 패드(211)와 패턴(212)의 자체 저항(R1, R2), 멀티플렉서(900)의 자체의 회로(PCB Pattern) 저항(R5, R7) 및 멀티플렉서 릴레이 저항(R6), 폐회로를 구성하는 배선(Probe Wire) 저항(R3, R4)값이 각 채널별로 측정되어 메모리(920)에 저장됨과 아울러 컨트롤러(930)에 의해 디스플레이부(940)로 출력되어 화면에 표기된다.
이때, 이러한 각 채널에 대한 캘리브레이션 데이터 즉 저항값을 도 7 에 그래프로 표시하였는 바, 66개의 각 캘리브레이션 채널에 대하여 총 5 회의 측정을 반복하여 행하였다.
그 결과 도시한 바와 같이 각 채널에서의 저항값 변화는 거의 발생하지 않고 일정한 범위내에서 그 저항값이 분포한다.
즉, 채널간의 저항값의 차이는 발생하였다하더라도 근본적으로 한 채널에서의 저항값 변화는 거의 발생하지 않는 것을 보여준다.
이는 곧 본 고안에 의한 캘리브레이션 데이터가 신뢰성을 갖고 있다는 것을의미한다.
도 8 은 이러한 각 캘리브레이션 데이터의 각 채널에 대한 평균값을 수치화하여 나타내는 디스플레이부(940)를 통한 화면을 보여주는 도로서, 화면의 우측 상단에 표기된 캘리브레이션 데이터의 범위(RANGE 2, RANGE 3)인 0.0801Ω∼0.3000Ω의 범위내에 모든 채널의 각 저항값이 분포되어 있는 경우를 보여준다.
66개의 각 채널에 대한 저항값은 우측에 표기된 바와 같이 순차적으로 나타난다. 이는 현재 메모리(920)에 저장된 값인 것이다.
다음으로, 측정 테이블(100)에 소켓 피씨비(220)가 올려지면 컨트롤러(930)는 또한 실린더(400)를 구동하여 컨텍트 구조물(300)이 캘리브레이션 피씨비(210)에 접촉하도록 한다.
이로 인해, 도 6 에 도시한 바와 같이 'B'의 폐회로 루프가 형성되며, 캘리브레이션 피씨비(210)는 제외된 상태가 된다.
즉, 소켓 피씨비(220)의 패드(221)와 패턴(222)의 자체 저항(R8, R10), 그리고 컨텍터 핀 저항(R9), 멀티플렉서(900)의 자체의 회로(PCB Pattern) 저항(R5, R7) 및 멀티플렉서 릴레이 저항(R6), 폐회로를 구성하는 배선(Probe Wire) 저항(R3, R4)값이 각 채널별로 측정되어 메모리(920)에 저장된다.
이때, 저항 측정부(910)는 메모리(920)에 저장된 캘리브레이션 피씨비(210)의 각 채널별 저항값과 소켓 피씨비(220)의 각 채널별 저항값의 차이값을 각각 계산하여 도 9 에 도시한 바와 같이 디스플레이부(940)를 통하여 출력하게 된다.
이러한 각 채널별 저항값은 순수한 컨텍터 핀의 저항값이 되는 것이다. 즉,컨텍터 핀이 포함되지 않은 시스템 전체의 저항값과 컨텍터 핀의 저항값이 포함된 전체 시스템의 저항값의 차이는 곧 컨텍터 핀 자체의 고유한 저항인 것이다.
도 9 는 소켓이 장착된 피씨비의 각 채널에서의 저항값을 측정하여 화면상에 보인 도로서, 우측에는 이러한 각 채널별 저항값의 차이가 표기되어 있다.
8번 채널의 저항값 즉, 컨텍터 핀의 저항값이 0.2325, 35번 채널의 저항값이 0.2678Ω으로 나타나 있어 다른 컨텍터 핀의 저항값보다 지나치게 크므로 즉, 불량으로 판정할 수 있는 0.2001Ω이상의 범위에 해당하므로 해당 컨텍터 핀의 불량이 발생한 경우라는 것을 알 수 있다
한편, 비록 0.2001Ω이상의 범위에 있지 않다고 하더라도 위험 수준인 0.0801Ω∼0.20000Ω의 범위에 든 컨텍터 핀(4번, 5번, 19번, 22번, 29번)도 확인할 수 있다.
따라서, 불량이 발생한 컨텍터 핀만을 쉽게 확인하여 교체할 수 있어 고가의 소켓을 재사용할 수 있으며, 불량이 예고되는 컨텍트 핀 즉 위험 수준의 컨텍터 핀도 필요에 따라서 적절히 교체함으로서 신뢰성있는 소켓의 재사용이 가능한 것이다.
이렇게 디스플레이부(940)를 통해 디스플레이되는 화면 좌측 상단에는 캘리브레이션 피씨비(210)를 측정하였을 때 특정 저항값 범위내(RANGE 1, RANG2, RANGE 3, RANG 4)에서의 채널 빈도수가 나타나는데 모두 0.0801Ω∼0.30000Ω의 범위(RANGE 2, RANGE 3)에 있는 것을 쉽게 확인할 수 있다.
또한, 화면의 좌측 중간에는 소켓이 장착된 피씨비(220)를 측정하였을 때 특정 저항값 범위내에서의 채널 빈도수가 나타나는데, 0.0801Ω∼0.30000Ω의 범위(RANGE 2, RANGE 3)에 60개의 채널이 존재하고, 0.3001Ω이상의 범위(RANGE 3, RANCE 4, RANGE 5)에서 6개의 불량 채널이 나타난 것을 알 수 있다.
마지막으로, 화면의 좌측 하단에는 상기 두 피씨비(210, 220)의 채널 빈도수의 차이값이 특정 저항값 범위내에서 나타나는 빈도수가 차례로 표기되는데, 0.0000Ω∼0.0800Ω의 범위(RANGE 1)에 59개의 채널이 양호한 상태로 존재하고, 0.0801Ω이상의 범위(RANGE 2, RANGE 3, RANGE 4)에서 7개의 불량 채널이 나타난것을 한눈에 쉽게 알 수 있는 것이다.
도 10 은 소켓이 장착된 피씨비의 각 채널에서의 저항값을 측정하여 화면상에 보인 도의 다른 실시 예로서, 우측의 상단에는 각 채널별 저항값의 차이가 표기되어 있다.
1번부터 66번 채널의 수치적인 저항값이 나타나 있고, 그 우측 하단에는 각 채널에 대한 저항값의 크기가 그래프화 되어 시각적으로 표시됨으로써 저항값이 월등 큰 경우나 작은 경우의 채널에 따른 저항값의 크기를 쉽게 확인할 수 있도록 한다.
화면의 좌측 상단에는 상기 두 피씨비(210, 220)의 채널 빈도수의 차이값이 특정 저항값 범위내에서 나타나는 빈도수가 차례로 표기되고, 좌측 하단에는 측정된 데이터에 대한 통계창이 구비되는데 이는 아이템(Min, Max, Average, Mean, Median,..)에 따른 각 값이 표기된 창이다.
이와 같은 본 고안 소켓 테스트 장치는, 소켓의 각 컨텍터의 저항간을 정밀하게 측정함으로써 업무 효율을 향상시킴과 아울러 소켓의 유지 보수가 용이하므로 설비 가동률, 생산성의 향상시키고, 불량 컨텍터만의 교체로 인한 고가의 소켓을 재사용함으로써 원가절감의 효과가 있다.
또한, 소켓이나 피씨비 뿐만 아니라 여타의 고정밀도의 측정을 요하는 분야에서도 폭넓게 활용할 수 있을 것이다.

Claims (7)

  1. 캘리브레이션 피씨비의 각 채널에 대한 저항값 및 소켓이 장착된 피씨비의 각 채널에 대한 저항값을 획득하기 위한 접촉 유니트;
    상기 접촉 유니트로부터 입력되는 저항값을 채널링하여 각 채널에서의 저항값을 순차적을 출력하는 멀티플렉서;
    상기 멀티플렉서에서 출력되는 캘리브레이션 피씨비의 각 채널값을 메모리에 저장한 다음, 소켓이 장착된 피씨비의 각 채널값과의 차이값을 계산하는 저항 측정부;
    상기 각 요소의 동작을 제어하고, 저항 측정부의 계산된 값을 디스플레이부로 출력하는 컨트롤러;
    상기 컨트롤러의 출력을 디스플레이하는 디스플레이부;로 구성됨을 특징으로 하는 소켓 테스트 장치.
  2. 제 1 항에 있어서, 접촉 유니트는
    측정 테이블 상에 캘리브레이션 피씨비 또는 소켓이 장착된 피씨비가 위치하고, 그 상부에는 상기 캘리브레이션 피씨비의 패드 또는 소켓의 컨텍터와 접촉하여 폐회로 루프를 구성하는 컨텍트 구조물이 구비되며, 그 컨텍터 구조물을 상기 캘리브레이션 피씨비의 패드 또는 소켓의 컨텍터와 접촉하도록 상하 이동시키는 제 1 이동 수단으로 구성됨을 특징으로 하는 소켓 테스트 장치.
  3. 제 2 항에 있어서, 상기 제 1 이동 수단을 수평 이동시키는 제 2 이동 수단을 구비하는 것을 특징으로 하는 소켓 테스트 장치.
  4. 제 2 항에 있어서, 상기 콘텍트 구조물은 도전성일 높은 물질로 구성되고, 그 내측 저면에는 소켓과 접촉 시 충격을 완화시키기 위한 상하 탄성을 가진 푸셔가 구비된 것을 특징으로 하는 소켓 테스트 장치.
  5. 제 1 또는 제 2 항 어느 한 항에 있어서, 캘리브레이션 피씨비는 각 채널에 대한 패드가 서로 합쳐져 하나의 패드로 구성되는 것을 특징으로 하는 소켓 테스트 장치.
  6. 제 1 항에 있어서, 저항 측정부에 입력되는 캘리브레이션 피씨비의 저항값은 소켓이 장착된 피씨비의 저항값이 제외된 상태에서 폐회로 루프를 형성하는 모든 저항값이 포함된 값인 것을 특징으로 하는 소켓 테스트 장치.
  7. 제 1 항에 있어서, 저항 측정부에 입력되는 소켓이 장착된 피씨비의 저항값은 캘리브레이션 피씨비의 저항값이 제외된 상태에서 폐회로 루프를 형성하는 모든 저항값이 포함된 값인 것을 특징으로 하는 소켓 테스트 장치.
KR20-2002-0035022U 2002-11-22 2002-11-22 소켓 테스트 장치 KR200302441Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20-2002-0035022U KR200302441Y1 (ko) 2002-11-22 2002-11-22 소켓 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20-2002-0035022U KR200302441Y1 (ko) 2002-11-22 2002-11-22 소켓 테스트 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0056633A Division KR100491137B1 (ko) 2002-09-17 2002-09-17 소켓 테스트 방법

Publications (1)

Publication Number Publication Date
KR200302441Y1 true KR200302441Y1 (ko) 2003-02-05

Family

ID=49399720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20-2002-0035022U KR200302441Y1 (ko) 2002-11-22 2002-11-22 소켓 테스트 장치

Country Status (1)

Country Link
KR (1) KR200302441Y1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907929B1 (ko) * 2007-06-26 2009-07-16 주식회사 하이닉스반도체 반도체 칩의 푸르브 테스트장치 및 테스트방법
KR101113299B1 (ko) * 2011-01-11 2012-03-13 주식회사에스더블유이 반도체 부품의 테스트용 소켓에 결합되는 피씨비 및 이를 이용한 반도체 부품의 테스트 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907929B1 (ko) * 2007-06-26 2009-07-16 주식회사 하이닉스반도체 반도체 칩의 푸르브 테스트장치 및 테스트방법
US7737712B2 (en) 2007-06-26 2010-06-15 Hynix Semiconductor, Inc. Probe-testing device and method of semiconductor device
KR101113299B1 (ko) * 2011-01-11 2012-03-13 주식회사에스더블유이 반도체 부품의 테스트용 소켓에 결합되는 피씨비 및 이를 이용한 반도체 부품의 테스트 방법

Similar Documents

Publication Publication Date Title
US5818247A (en) Method and apparatus for testing internal circuit
CN109557376B (zh) 电阻测定装置、基板检查装置以及电阻测定方法
KR100491137B1 (ko) 소켓 테스트 방법
KR20120102230A (ko) 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법
US7106081B2 (en) Parallel calibration system for a test device
KR200302441Y1 (ko) 소켓 테스트 장치
KR100791050B1 (ko) 핀 드라이버를 구비한 연성회로기판의 검사 시스템 및 검사방법
US3946310A (en) Logic test unit
KR100336420B1 (ko) 브레드보드를이용한전기/전자로직실험장치
KR100618147B1 (ko) 인쇄회로기판 검사장치
KR102649845B1 (ko) 반도체 소자 테스터 지그
CN221765620U (zh) 一种接线端子连续电流冲击测试仪
JP3667645B2 (ja) 汎用型バーンインボード
KR100718457B1 (ko) 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법
JP4863786B2 (ja) 接触試験装置および接触試験方法
KR20050067759A (ko) 반도체 검사장치
KR20020087931A (ko) 조절가능한 경계 스캔 경로를 가지는 인쇄회로 어셈블리
JP6733199B2 (ja) 検査装置、検査方法及び検査プログラム
KR0179093B1 (ko) 테스트 어댑터 보드 체크기
KR200181401Y1 (ko) 반도체 집적회로 테스트용 다중 인터페이스 보드
KR20050067760A (ko) 반도체 검사장치
JPH0427134A (ja) 半導体dcパラメータ測定装置
KR200409825Y1 (ko) 이디비의 기능 검사장치
JP2005091316A (ja) 電気回路のための異常検出方法及び異常検出装置
KR0148977B1 (ko) 부품정밀검사를 위한 보정회로

Legal Events

Date Code Title Description
U107 Dual application of utility model
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040113

Year of fee payment: 3

EXTG Extinguishment