JPS63172389A - Ｉｃメモリカ−ド - Google Patents
Ｉｃメモリカ−ドInfo
- Publication number
- JPS63172389A JPS63172389A JP62003015A JP301587A JPS63172389A JP S63172389 A JPS63172389 A JP S63172389A JP 62003015 A JP62003015 A JP 62003015A JP 301587 A JP301587 A JP 301587A JP S63172389 A JPS63172389 A JP S63172389A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- switch
- card
- selection switch
- memory block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 241001455214 Acinonyx jubatus Species 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は情報処理装置等の外部メモリとして用いられる
ＩＣメモリカードに関する。
ＩＣメモリカードに関する。
（従来の技術）
第２図に従来のメモリカードの構成を示す。
第２図から明らかなようにメモリカード１は１つのメモ
リブロック６１ｒ：内蔵し、このメモリブロックの容量
に応じたアドレス信号２、データ信号３、制御信号（１
−Ｌ／Ｗ信号、イネーブル信号）４．５を備えていた。
リブロック６１ｒ：内蔵し、このメモリブロックの容量
に応じたアドレス信号２、データ信号３、制御信号（１
−Ｌ／Ｗ信号、イネーブル信号）４．５を備えていた。
別の構成として将来予想されるメモリカードの容量を見
込んでアドレス信号を余分に準備する方式のものがあっ
た。
込んでアドレス信号を余分に準備する方式のものがあっ
た。
（発明が解決しようとする問題点）
しかし、前者の方式については、メモリ容量が装置設計
時に決定されてしまうため後でインタフェース仕様を変
えることができずカードメモリ容量の増加は不可能で、
したがってメモリ容量を大きくするためには初期に決定
した容量のカードを複数枚用意する必要があった。
時に決定されてしまうため後でインタフェース仕様を変
えることができずカードメモリ容量の増加は不可能で、
したがってメモリ容量を大きくするためには初期に決定
した容量のカードを複数枚用意する必要があった。
後者の方式においては、近年の集積１ヒ技術の進歩を先
取りして、インタフェースを決定しておくため増加予足
分のアドレスだけ別に信号線を用意する必要があった。
取りして、インタフェースを決定しておくため増加予足
分のアドレスだけ別に信号線を用意する必要があった。
そして準備しておいたアドレスを使い切ｎば前者と同じ
結果を招くこととなる。また１ｇｃ置本体ａｌｌには予
想さ几るメモリ増加分を考１シしたシステムメモリマツ
プを設電しておく必要があり、回路の増加にもつながっ
ていた。
結果を招くこととなる。また１ｇｃ置本体ａｌｌには予
想さ几るメモリ増加分を考１シしたシステムメモリマツ
プを設電しておく必要があり、回路の増加にもつながっ
ていた。
本発明の目的は上記欠点を解決するもので。
複数のメモリブロックを用意シ、インタフェース線を各
メモリブロックに選択的に接続することにより、効率的
に用いることができるようにしたＩＣメモリカードを提
供することにある。
メモリブロックに選択的に接続することにより、効率的
に用いることができるようにしたＩＣメモリカードを提
供することにある。
（問題点を解決するための手段〉
前記目的を達成するために本発明によるＩＣメモリカー
ドは複数のメモリチップまたはメモクチ２１群と、選択
スイッチと、前記選択スイッチの状態を解読するデコー
ダと、カードイネーブル信号と前記デコーダの対応出刃
との論理積を採り、その出力を前記複数のメモリチップ
またはメモリチップ＃の各チップセレクト端子にそれぞ
れ与える論理積回路とからなり、カードイネーブル信号
と選択スイッチの状六によってアクセスすべきメモリチ
ップまたはメモリ群ヲ選択するように構成されている。
ドは複数のメモリチップまたはメモクチ２１群と、選択
スイッチと、前記選択スイッチの状態を解読するデコー
ダと、カードイネーブル信号と前記デコーダの対応出刃
との論理積を採り、その出力を前記複数のメモリチップ
またはメモリチップ＃の各チップセレクト端子にそれぞ
れ与える論理積回路とからなり、カードイネーブル信号
と選択スイッチの状六によってアクセスすべきメモリチ
ップまたはメモリ群ヲ選択するように構成されている。
（実 施 例）
以下、図面を参照して本発明をさらに詳しく説明する。
ｆＩ４１１１２１は本発明によるＩＣメモリカードの一
実施例を示すブロック図である。
実施例を示すブロック図である。
ＩＣカードｌにはカードのインタフェース信号であるア
ドレス信号２、データ信号３．）（、ｅａｄ／Ｗｒｉｔ
ｅ信号４およびイネーブル信号５がそれぞれ複数本設け
られている。メモリブロック６および７のアドレス信号
線、データ信号俵、１（ｒｅａｄ ／Ｗｒｉ ｔｅ 信
号線はそれぞれ並列に接続されていて、ＩＣメモリカー
ドのアドレス信号線、データ信号線、几ｅａｄ／Ｗｒｉ
ｔｅ信号線となる。
ドレス信号２、データ信号３．）（、ｅａｄ／Ｗｒｉｔ
ｅ信号４およびイネーブル信号５がそれぞれ複数本設け
られている。メモリブロック６および７のアドレス信号
線、データ信号俵、１（ｒｅａｄ ／Ｗｒｉ ｔｅ 信
号線はそれぞれ並列に接続されていて、ＩＣメモリカー
ドのアドレス信号線、データ信号線、几ｅａｄ／Ｗｒｉ
ｔｅ信号線となる。
インタフェース信号で示すアドレス数はメモリブロック
６か７のいずれか一方のメモリしかアクセスできない。
６か７のいずれか一方のメモリしかアクセスできない。
選択スイッチ８はメモリブロック６または７のいずれか
を選択するためのスイッチで、スイッチオンのときはメ
モリブロック６が、スイッチオンのときはメモリブロッ
ク７が選択される。
を選択するためのスイッチで、スイッチオンのときはメ
モリブロック６が、スイッチオンのときはメモリブロッ
ク７が選択される。
選択スイッチ８の状態信号はデコーダ９に入力され、デ
コーダ信号１０と１１に分配される。
コーダ信号１０と１１に分配される。
分配されたデコーダ信号１０．１１はそれぞれアントゲ
−）１２．１３の一方の入力に接続される。
−）１２．１３の一方の入力に接続される。
アンドゲート１２および１３の他方の入力にはイネーブ
ル信号５が入力される。
ル信号５が入力される。
したがって、選択スイッチ８によってメモリブロックを
選択し、イネーブル信号を入力することによりいずれか
のメモリブロックを用いることができる。
選択し、イネーブル信号を入力することによりいずれか
のメモリブロックを用いることができる。
以上、本実施例ではメモリチップが２個の場合について
説明したが、２以上のメモリチップの場合も同様に適用
できる。かかる場合、スイッチの数を増力口するか、ま
たは多値スイッチを設けることとなる。
説明したが、２以上のメモリチップの場合も同様に適用
できる。かかる場合、スイッチの数を増力口するか、ま
たは多値スイッチを設けることとなる。
（発明の効果）
本発明は以上説明したように２以上のメモリチップまた
はメモリチップ＃を設け、カードに実装したスイッチに
よりメモリチップまたはメモリチップ＃を選択できるよ
うに構成されて論るので装置設計後の実装技術の進歩に
応じてカードメモリ容量の増加に谷筋に対応できる効果
がある。
はメモリチップ＃を設け、カードに実装したスイッチに
よりメモリチップまたはメモリチップ＃を選択できるよ
うに構成されて論るので装置設計後の実装技術の進歩に
応じてカードメモリ容量の増加に谷筋に対応できる効果
がある。
すなわち、装置設計時において決定したＩＣカードメモ
リ容量を本体装置のインタフェースを変更することなく
増加することが可能となり。
リ容量を本体装置のインタフェースを変更することなく
増加することが可能となり。
ＩＣカードを複数枚用意したり、新規に設計したりする
ことはなくなる。
ことはなくなる。
第１図は本発明によるＩＣメモリカードの一実施例を示
すブロック図、第２図は従来のＩＣメモリカードの構成
を示すブロック図である。 ｌ・・・ＩＣメモリカード ２・・・アドレスインタフェース信号 ３・・・チータインタフエース信号 ４ ＝ Ｗｅ ａｄ ／ Ｗｒ ｉ ｔ ｅ信号５・・
・イネーブル信号 ６ 、７ ・・・メモリブロック ８・・・選択スイッチ ９・・・デコーダ１０ 、
１１・・・デコーダ信号 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 爵２１図 ２２図
すブロック図、第２図は従来のＩＣメモリカードの構成
を示すブロック図である。 ｌ・・・ＩＣメモリカード ２・・・アドレスインタフェース信号 ３・・・チータインタフエース信号 ４ ＝ Ｗｅ ａｄ ／ Ｗｒ ｉ ｔ ｅ信号５・・
・イネーブル信号 ６ 、７ ・・・メモリブロック ８・・・選択スイッチ ９・・・デコーダ１０ 、
１１・・・デコーダ信号 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 爵２１図 ２２図
Claims (1)
- 複数のメモリチップまたはメモリチップ群と、選択ス
イッチと、前記選択スイッチの状態を解読するデコーダ
と、カードイネーブル信号と前記デコーダの対応出力と
の論理積を採り、その出力を前記複数のメモリチップま
たはメモリチップ群の各チップセレクト端子にそれぞれ
与える論理積回路とからなり、カードイネーブル信号と
選択スイッチの状態によってアクセスすべきメモリチッ
プまたはメモリ群を選択することを特徴とするＩＣメモ
リカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62003015A JPS63172389A (ja) | 1987-01-09 | 1987-01-09 | Ｉｃメモリカ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62003015A JPS63172389A (ja) | 1987-01-09 | 1987-01-09 | Ｉｃメモリカ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63172389A true JPS63172389A (ja) | 1988-07-16 |
Family
ID=11545512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62003015A Pending JPS63172389A (ja) | 1987-01-09 | 1987-01-09 | Ｉｃメモリカ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63172389A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5025415A (en) * | 1988-09-28 | 1991-06-18 | Fujitsu Limited | Memory card |
| JPH03254499A (ja) * | 1990-03-05 | 1991-11-13 | Mitsubishi Electric Corp | 半導体記憶装置 |
| WO2004047111A1 (ja) * | 2002-11-15 | 2004-06-03 | Sony Corporation | データ記憶装置 |
-
1987
- 1987-01-09 JP JP62003015A patent/JPS63172389A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5025415A (en) * | 1988-09-28 | 1991-06-18 | Fujitsu Limited | Memory card |
| JPH03254499A (ja) * | 1990-03-05 | 1991-11-13 | Mitsubishi Electric Corp | 半導体記憶装置 |
| WO2004047111A1 (ja) * | 2002-11-15 | 2004-06-03 | Sony Corporation | データ記憶装置 |
| US7490198B2 (en) | 2002-11-15 | 2009-02-10 | Sony Corporation | Data storage apparatus that includes a plurality of nonvolatile memories in which no data is erased after the data storage apparatus is removed from a host apparatus |
| KR100985096B1 (ko) | 2002-11-15 | 2010-10-04 | 소니 주식회사 | 데이터 기억장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960019715A (ko) | 반도체장치 | |
| JPS62149093A (ja) | 連続したアドレススペ−スを与えるメモリシステム | |
| US5373467A (en) | Solid state memory device capable of providing data signals on 2N data lines or N data lines | |
| JPS63172389A (ja) | Ｉｃメモリカ−ド | |
| EP0369022B1 (en) | Parallel signal processing system | |
| US5463560A (en) | Semiconductor integrated circuit device | |
| JPH0734184B2 (ja) | チップ選択端子対を備える半導体装置 | |
| JPH0365745A (ja) | Ｉｃカード | |
| JPH0279294A (ja) | データ長変更可能メモリ | |
| KR0154719B1 (ko) | 집적도를 높인 반도체 메모리 장치 | |
| US6499089B1 (en) | Method, architecture and circuitry for independently configuring a multiple array memory device | |
| KR960018117A (ko) | 집적회로의 랜덤 액세스 메모리 및 이를 테스팅하는 방법 | |
| JPS5842544B2 (ja) | メモリ−カ−ドのブロック選択装置 | |
| US5784574A (en) | Control unit for data transmission | |
| JPS61231640A (ja) | メモリ制御装置 | |
| JPH0553923A (ja) | 主記憶装置制御回路 | |
| SU1345259A1 (ru) | Запоминающее устройство с многоформатным доступом к данным | |
| JPH0447589A (ja) | 半導体メモリ | |
| JPH0344304B2 (ja) | ||
| JPH01248395A (ja) | マルチプレクサ | |
| JPH04109350A (ja) | データ書込み制御装置 | |
| JPH06131519A (ja) | Ｉｃカード | |
| JPS63237191A (ja) | メモリｉｃカ−ド | |
| JPH05257882A (ja) | データ処理装置 | |
| JPH01224987A (ja) | メモリ装置 |