JPH01248395A - マルチプレクサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体メモリ等に搭載されるマルチプレクサに
関するものであり、特に素子数を低減して構成の簡素化
を図ると共に高性能化を図る技術に関するものである。

〔従来の技術〕

半導体メモリは、データを記憶するメモリセルを縦横に
配置したメモリセルアレイと、メモリセルアレイに対し
てデータを読み書きする周辺回路とから成る。メモリセ
ルアレイは、メモリセル選択信号を伝送するワード線と
データに対応づけられた信号を伝送するビット線との交
点にメモリセルを配置して構成される。同一ワード線上
に配置されたメモリセルは、周辺回路のひとつであるワ
ード線選択回路によって一括して選択され、データ読出
し又は書込みが可能な状態に制御される。

ごこで、半導体メモリの外部から同時に読め書き可能な
情報量は１ワードまたはワードデータと呼ばれ、数〜数
十個のメモリセルを用いて記憶される。例えば、１個当
たり１ビツトの情報を記ｔα可能なメモリセルを用いる
場合、８ビツトで構成された１ワードはメモリセル８個
で記憶可能である。

通常、ワード線上には多数のメモリセルが配置されてお
り、１ワ一ド以上のデータを記憶可能な構成になってい
る。このような場合、選択状態にあるメモリセルの中か
らデータ読み書きの対象となるメモリセルを特定する機
能が周辺回路に必要になる。この機能を果たす回路のこ
とを半導体メモリでは特にマルチプレクサと呼んでいる
。

従来のマルチプレクサの構成を第５図に示す。

第５図では、マルチプレクサ周辺の構成も付記している
。同図において、１はメモリセルアレイ、２はワード″
ｆＬＦＡ選択回路、３はマルチプレクサ制御回路、４は
マルチプレクサである。また、Ｍ（ｐ、Ｑ）、（ｐ−帆
・・・、　７）　、　（ｑ・０．・・・・、７）はメモ
リセル、ＢＩ、（ｐ、　ｑ）　；　（ｐ＝ｏ、　　・、
７）、（ｑ＝ｏ、・・・・、７）はビット線、ＷＬはワ
ード線である。第５図では、メモリセルアレイ１および
ワード線選択回路２の右端部、そして最右端のり−ト線
ＷＩ、を記載している。ワード線選択回路２はＸアドレ
スａに基づいてワード線選択信号を出力する。マルチプ
レクサ制御回路３はＹアドレスｂに基づいてマルチプレ
クサ制御信号を出力する。マルチプレクサ４において、
Ｄ（ｋｌ；（ｋ＝ｏ、・・・・、７）はデータバス、Ｉ
］はスイッチである。スイッチＨは、第６図（ａ）に示
すように、ビット線ＢＬ（ｐ、ｑ）とデータバスＤ　Ｔ
ｋ＋の電気的な接続関係をトランスファゲートＴＧに人
力されるマルチプレクサ制御信号ＤＥＣに従って接続状
態または切離し状態に切り換える。第５図に示すマルチ
プレクサ４は、■ワードが８ビツトで構成される場合の
一構成例を示している。すなわち、Ｙアドレスｂに基づ
きマルチプレクサ制御回路３によって、ビット線１３Ｌ
　（ｐ、　ｑ）　；　（ｑ−転・・・・、７）とデータ
バスＤ　（ｋ］　；　（ｋ・０．・・・・、７）の交点
に配置された８個のスイッチＨは連動して導通状態また
は非導通状態に制御される。Ｙアドレスｂとマルチプレ
クサ４によって選択されるメモリセルＭ（Ｉｌｌ、ＣＩ
）の対応関係を第７図に示す。なお、ここでの説明で用
いているＹアドレスｂは、第７図では水平方向アクセス
時のＹアドレスＣに相当する。例えば２番目のメモリセ
ルグループＭ（１，ｑ）；（ｑ・０．・・・・、７）に
対してメモリ外部から１ワードのデータを読み書きする
場合、ＹアドレスＣとして“ＯＯ］　”をマルチプレク
サ制御回路３に入力する。これにより、ビット線ＢＬ（
Ｌｑ）；（ｑ・０．・・・・、７）とデータバスＤ（ｋ
）；（ｋ＝ｏ、・・・・、７）の交点に配置された８個
のスイッチＨが連動して導通状態となる。導通状態とな
っているスイッチＨを二重の正方形で第５図中に示して
いる。

画像処理の分野等のように二次元的性格を持つデータを
扱う場合は、半導体メモリに対して論理的に水平方向ま
たは垂直方向の２方向から読み書きすなわちアクセスで
きると、データ処理を効率良く行なえ有効であることが
多い。水平および垂直アクセスについて、第７図の例を
用いて以下に詳述する。通常の読み書きを水平方向アク
セスとするならば、垂直方向アクセスとは、第７図中に
破線で示すように、各ワー）・の第ｑビット目を１ワー
ドとするアクセス法である。すなわち、垂直方向アクセ
スでは、メモリセルＭ　（ｐ、　ｑ）　；　（ｐ＝ｏ、
・・・・、７）を１グループとして半導体メモリ外部か
ら読み書きすることになる。第７図で、ｄは垂直方向ア
クセス時のＹアドレスである。既に述べたように、同一
ワード線上のメモリセルＭ（ｐ、ｑ）は、ワード線選択
回路２によって一括して選択され半導体メモリ内部で読
み書き可能な状態となる。従って、マルチプレクサ４に
、垂直方向アクセス用のマルチプレクサをイ」加するこ
とにより、従来技術で上記の水平および垂直方向アクセ
スが実現可能である。その−構成例を第８図に示す。

第８図において、５は水平／垂直アクセス用マルチプレ
クサであり、Ｄ　（ｋｌ　；　（ｋ−帆・・・・、７）
は水平アクセス時に用いるデータバス、Ｄ　’　（ｋｌ
；（ｋ＝ｏ、・・・・、７）は垂直アクセス時に用いる
データバスである。３はマルチプレクサ制御回路であり
、水平アクセス時と垂直アクセス時で共通に用いるＹア
ドレスｂと、アクセス方向を選択する水平／垂直切換え
信号Ｃとを入力し、マルチプレクザ制ｉｎ信号をマルチ
プレクサ５に出力する。また、Ｈは水平アクセス用スイ
ッチ、■は垂直アクセス用スイッチである。スイッチＩ
」またはスイッチ■によるビット線ＢＬ（ｐ、ｑ）とデ
ータバスＤ　（ｋＬ　　Ｄ　’　（ｋ）との接続関係を
第６１］ｆａ１．　（ｂ）に示ず。その他の構成要素１
．２、Ｍ（ｐ、ｑ）、　Ｂ　Ｌ　（ｐ、ｑ）；（ｐ・０
．・・・、、７）、（ｑ−〇、・　、７）は第５図中に
示した構成要素と同一である。水平方向のアクセスは第
５図に示す従来例と同しであるので省略する。垂直方向
アクセス時には、Ｙアドレスｂに基づきマルチプレクザ
制御門路３によって、ビット線Ｂ　Ｌ　（ｐ、ｑ）　；
（ｐ・１．・、１．。

７）とデータバスＤ′［ｋｌ　；　（ｋ＝ｏ　、　０．
・・、７）の交点に配置された８個のスイッチ■か連動
して導通状態または非導通状態に制御される。−例とし
て、２番目のメモリセルグループＭ　（ｐ、　１）　；
　（ｐ・１１１．・・、７）に対して１ワードのデータ
を読み書きする場合、ビット線Ｂ　Ｌ　（ｐ、　１）　
；　（ｐ・］、・・・・、７）とデータバスＤ１Ｆｋ＋
　：　（ｋ＝ｏ、　１．・・、７）の交点に配置された
スイッチ■か連動して導通状態となる。第８図では、導
通状態にあるスイッチＶを二重の正方形で表わしている
。

〔発明が解決しようとする課題〕

水平／垂直アクセス用のマルチプレクサを第８図に示す
ように従来技術で構成した場合、次に述べるような問題
がある。まず、水平アクセス用データバスＤ　（ｋｌ　
；　（ｋ・０．・、・・、７）と垂直アクセス用データ
バスＤ“（ｋｌ　；　（ｋ・０．・・・・、７）から成
る２組のデータバスが必要である。マルチプレクサの占
有面積はデータバスの占有面積に強く依存するので、水
平／垂直アクセス用マルチプレクサの占有面積は、第５
図に示す水平アクセス専用マルチプレクサの２倍程度に
増大する。さらに、データバスに対応させてビット線毎
にＨおよび■の２組のスイッチを配置する必要があり、
マルチプレクサの素子数が２倍に増大する。つまり、従
来技術で水平／垂直アクセス用マルチプレクシを実現し
た場合、マルチプレクサの占有面積が増大し構成が複雑
になるという問題が生じる。

本発明はこのような点に鑑りでなされたものであり、そ
の目的とするところは、データバスおよびスイッチ数を
低域して構成の簡素化を図り、同等の機能を実現した水
平／垂直アクセス用マルチブレクザを提供することにあ
る。

〔課題を解決するための手段〕

このような目的を達成するために本発明の第１の発明に
よるマルチプレクサは、ヒツト線とデータバスの中間に
配置され、ビット線を介してメモリセルにデータを読み
書きする時にメモリセルを一定の規則でグルーピングし
て特定するマルチプレクサにおいて、ビット線とデータ
バスを接続または切離しするスイッチをメモリセルを複
数の異なるグルーピング規則で特定できるようにビット
線毎に複数段Ｌ−１、スイッチを前記データバスに配置
するようにしたものである。

また、本発明の第２の発明によるマルチプレクサは、ピ
ント線とデータバスの中間に配置され、ビット線を介し
てメモリセルにデータを読み書きする時にメモリセルを
一定の規則でグルービングして特定するマルチプレクサ
において、ビット線とデータバスとを接続または切離し
するスイッチを連動して導通状態または非導通状態に制
御することによりグルーピングし、グルービングされた
スイッチをピッｌ−綿方向またはデータバス方向に循環
させて配置するようにしたものである。

〔作用〕

本発明によるマルチプレクサにおいては、従来のマルチ
プレクサと同等の占有面積で水平／垂直方向アクセス機
能を実現できる。

〔実施例〕

本発明の第１の発明は水平アクセス用データバスと垂直
アクセス用データバスを共通化し、水平方向アクセス時
に用いるスイッチと垂直方向アクセス時に用いるスイッ
チの両方のスイッチを同一データハスに配置することを
主要な特徴とする。

従来技術で構成可能な水平／垂直アクセス用マルチプレ
クサとはマルチプレクサの占有面積をｌ／２に低減でき
ることが異なる。すなわち、水平／垂直アクセス用マル
チプレクサを、いずれか一方だけがアクセス可能な場合
に相当する通常のマルチプレクサの占有面積で実現でき
る。

次に、第１の発明によるマルチプレクサの一実施例につ
いて説明する。この実施例を第１図に示す。同図におい
て、６は水平／垂直アクセス用マルチプレクサ、Ｄ　”
　（ｋ）　；　（ｋ・０１．・、・、７）は水平方向ア
クセス時と垂直方向アクセス時で共通化されたデータバ
スである。その他の構成要素１〜３、Ｍ（ｐ、ｑ）、　
Ｂ　Ｌ　（ｐ、ｑ）　；　（ｐ＝ｏ、・・・・、７）、
（ｑ・０．・・・・、７）は第８図中に示した構成要素
と同一である。データバスＤ　”　（ｋ）　；　（ｋ・
帆、、、、、７）は、第８図に示した水平方向アクセス
用データバスＤ　（ｋ）　；　（ｋ＝ｏ、−９・・、７
）と垂直方向アクセス用データバスＤ　’　（ｋｌ；（
ｋ・０．・・、、、７）を共通化した構成に相当する。

データバスＤ　Ｆｋ）　；　（ｋ・０．・・・・、７）
上には、水平方向アクセス時に用いるスイッチ１１と垂
直方向アクセス時に用いるスイッチＶが共に集積されて
いる。Ｓもスイッチであり、水平アクセス時にも垂直ア
クセス時にも用いられることはスイッチＨ，Ｖと異なる
。

また、水平／垂直アクセス時で共用するスイッチＳの数
だけ、マルチプレクサを構成するスイッチ数を削減でき
る。

第１図に示した実施例の動作は、水平方向アクセス時と
垂直アクセス時で同一のデータバスＤ　＋１（ｋｌ；（
ｋ＝ｏ、・・・・、７）を用いることを除いて、第８Ｍ
に示した水平／垂直アクセス用マルチプレクザの動作と
同様である。

マルチプレクサの占有面積はデータバスの占有面積に強
く依存する。従って、水平方向アクセス用データバスと
垂直方向アクセス用データバスを共通化したことにより
、マルチプレクサの占有面積を１／２程度に低減できる
。また、マルチプレクサを構成するスイッチの一部を水
平方向アクセス時と垂直方向アクセス時で共用すること
ができる。従って、マルチプレクサを少ない素子数で実
現でき、構成の簡素化に寄与できる。

第１の発明の実施例では、１ワードが８ビットで構成さ
れ、８ワードすなわち６４ビツトのデータを記憶する６
４個のメモリセルが１本のワード線に接続された場合に
ついてマルチプレクサの構成例を示した。さらに多くの
ワード即ちこれを記憶するメモリセルがワード線に接続
される場合は、第１図に示した配列パターンのスイッチ
Ｈ，Ｖ。

Ｓを１グループとし、必要なグループ数だけメモリセル
に対応させて配置することにより同等の構成を実現でき
る。一般に１ワードをＮビットで構成する場合は、Ｎワ
ードを記憶するＮ２個のメモリセルを１グループとし同
様の規則でスイッチＨ、Ｖ、Ｓを配置することにより、
同様の構成が実現可能であり同等の効果を得る。

第１の発明の実施例ではビット線当たり２個のスイッチ
を用い、これらを１組のデータバスｐ　ｕ（ｋ）；（ｋ
＝ｏ、・・・・、７）の交点に上に配置して水平／垂直
アクセスを可能にする例を示した。上記２個のスイッチ
の配列規則を変えることにより、水平／垂直だけでなく
、ラインアクセス／ブロックアクセス等、異なる規則で
メモリセルをグルーピングして半導体メモリにアクセス
可能である。１ワードを８ビツトで構成する場合を想定
して、ラインアクセス／ブロックアクセスにおけるメモ
リセルのグルーピングの一例を第２図に示す。Ｍ（ｐ’
＋ｑ’、　ｂ）　；　（ｐ’・０．・・・・、３）、（
ｑ’−０，・・・・、　３）　、　（ｂ・０，１）はメ
モリセルであり、ワード線選択回路２によりメモリ内部
で一括して読み書き可能な状態に制御される。そして、
マルチプレクサにより、ラインアクセス時には８個のメ
モリセルが論理上１０つ×８カラムのライン形式で選択
され、メモリ外部から読み書き可能な状態となる。一方
、ブロックアクセス時には第２図に示すように８個のメ
モリセルが論理上４０つ×２カラムのブロック形式で選
択される。ビット線当たり２個以上のスイッチＨ９ｖ、
Ｓを配置する場合も同様である。第２図で、ｆはライン
アクセス時のＹアドレス、ｇはブロックアクセス時のＹ
アドレスである。

上記のように、第１の発明には、従来技術で構成された
水平／垂直アクセス用マルチプレクサに比べて、構成を
簡単化できる利点がある。しかし、データバスの寄生容
量という見地から両者を比較すれば、必ずしも有利であ
るとは言えない。寄生容量は信号の伝達時間、消費電力
を決定する重要な要因であり、回路設計上は少なく方が
望ましい。

データバスの寄生容量にはスイッチ部の寄生容量、配線
容量などがあり、特にスイッチ部寄生容量の影響が大で
ある。第１の発明では、共通化されたデータバスＤ　”
　（ｋ）　；　（ｋ＝ｏ、・・・・、７）に、水平方向
アクセス時に用いるスイッチＨと垂直方向アクセス時に
用いるスイッチＶを配置している。データバスの寄生容
量は同一ワード線に接続されるメモリセル故に依存して
増大するので、第１の発明を大容量メモリに適用する場
合はデータバスの寄生容量が問題になる。

次に示す第２の発明では、データバスの寄生容量の増大
を招くことなく、第１の発明と同等の機能を実現する水
平／垂直アクセス用マルチプレクサを提供する。

本発明の第２の発明は、■水平アクセス用データバスと
垂直アクセス用データバスを共通化すること、■ビット
線とデータバスの交点に配置されるスイッチの配列方法
において、水平方向アクセス時に連動して導通状態また
は非導通状態に制御される一連のスイッチをビット線方
向またはデータバス方向に循環させて配置すること、■
データバス間で信号を入れ換える切換え回路を用いるこ
とを主要な特徴とする。第２の発明によるマルチプレク
サは、従来技術で構成可能な水平／垂直アクセス用マル
チプレクサとはマルチプレクサの占有面積およびスイッ
チ数１／２に低減できることが異なる。すなわち、水平
／垂直アクセス用マルチプレクサを、いずれか一方だけ
がアクセス可能な場合に相当する通常のマルチプレクサ
の占有面積および素子数で実現できる。

第２の発明の実施例を第３図に示す。同図において、７
は水平／垂直アクセス用マルチプレクサ、ＤＢ［ｋｌ；
（ｋ・０．・・・・、７）は水平方向アクセス時と垂直
方向アクセス時で共通化されたデータバスである。その
他の構成要素１〜３、Ｍ（ｐ、ｑ）、　Ｂ　Ｌ　（ｐ、
ｑ）　；　（ｐ＝ｏ、・・・・、７）　、　（ｑ＝Ｏ，
・・・・、７）は第８図中に示した構成要素と同一であ
る。データバスＤＢ（ｋｌ；（ｋ・０、・・・・、７）
は第８図に示した水平方向アクセス用データバスＤ　＋
に＋　：　（ｋ＝ｏ、・・・・、７）と垂直方向アクセ
ス用データバスＤ’（ｋｌ；（ｋ・０．、、、、．７）
を共通化した構成に相当する。データバスＤＢ（ｋ）；
（ｋ・０．・・・・、７）上には、水平方向アクセス時
と垂直方向アクセス時で共通に用いるスイッチＲを配置
する。第３図に示した実施例では、メモリセルＭ（ｐ、
ｑ）；（ｑ−〇、・・・・３７）に対応した８個のスイ
ッチＲを１グループとし、全部で８グル一プ６４個のス
イッチＲを用いている。さらに、グループ内８個のスイ
ッチＲの配列順序が、グループ毎にビット線方向に順次
１個ずつ循環するように配置している。これにより、水
平方向アクセス時と垂直方向アクセス時でスイッチＲを
共用することを可能にしている。

８はバレルシフタ等の切換え回路であり、Ｙアドレスｂ
に基づいてデータバス間で信号を入れ換える目的で用い
る。

水平方向アクセス時にはＹアドレスｂに基づいてマルチ
プレクサ７によってメモリセルＭ（＋）、ｑ）；（ｑ・
０３．・・、、７）が−括して選択される。例えば、２
番目のメモリセフレグループ が選択される。メモリセルＭ（１，ｑ）；（ｑ−帆・・
・・１６）の出力データはデータバスＤ　Ｂ　（ｑ＋１
＞によって、またメモリセルＭ（Ｌ７）の出力データは
データバスＤ　Ｂ　（０）によって切換え回路８まで伝
送される。

そして、切換え回路８で、データ入出力並びの順に並び
換えられ、外部出力される。第２図に示す第１の発明の
実施例では、データバスＤ　Ｂ　（ｑｌからメモリセル
Ｍ（１，ｑ）のデータが外部出力される。

また、垂直方向アドレス時には、Ｙアドレスｂ乙こ基づ
いてマルチプレクサ７によってメモリセルＭ（ｐ．ｑ）
；（ｐ・０，・・・・、７）が−括して選択される。例
えば、２番目のメモリセルグループ 、・・・・、７）が選択される。メモリセルＭ　（ｐ，
　１）　；　（ｐ＝０、・・・・、６）の出力データは
データバスＤ　Ｂ　（ｐ＋１）によって、メモリセルＭ
（７．１＞の出力データはデータバスＤ　Ｂ　（０）に
よって切換え回路８まで伝送される。そして、切換え回
路８で、データ入出力並びの順に並び換えられ、外部出
力される。第２図に示す実施例では、データバスＤＢ（
ρ）からメモリセルＭ（ｐ，１）のデータが外部出力さ
れる。

水平方向アクセスまたは垂直方向アクセスにおいて外部
からデータを書き込む場合は、データの流れる方向が逆
になることを除いて、上記のデータ読出しの場合と同様
である。

マルチプレクサの占有面積はデータバスの占有面積に強
く依存する。第３図から明らかなように、第２の発明で
は水平方向アクセス用データバスと垂直方向アクセス用
デークハスを共通化しており、マルチプレクサの占有面
積を１／２程度に低減できる。また、回路性能上問題と
なるデータバスの寄生容量は同一データハスに接続され
るスイッチ数に強く依存する。第２の発明では、マルチ
プレクサを構成するスイッチＲの全てを水平方向アクセ
ス時と垂直方向アクセス時で共用可能であり、第８図に
示した従来技術で構成されたマルチプレクサに比べてス
イッチの数を１／２に低減できる。

換言すれば、水平方向または垂直方向アクセスだけが可
能な従来のマルチプレクサの規模で、水平／垂直アクセ
ス用マルチプレクザを実現可能であり、同等の回路性能
を達成できる。

第２の発明の実施例では、１ワードが８ビツトで構成さ
れ、８ワードずなわち６４ビツトのデータを記憶する６
４個のメモリセルが１本のワード線に接続された場合に
ついてマルチプレクサの一構成例を示した。さらに多く
のワード即らこれを記憶するメモリセルがワード線に配
置される場合は、第３図に示した配列バクーンのスイッ
チＲを１グループとし、必要なグループ数だりメモリセ
ルに対応させて配置することにより同等の構成を実現で
きる。一般に１ワードをＮビットで構成する場合は、Ｎ
ワードを記憶するＮ２個のメモリセルを１グループとし
同様の規則でスイッチＲを配置することになる。すなわ
ち、Ｎ２個のスイッチＲを用い、Ｎ個のスイッチＲを順
に循環させてＮ組配置することにより、同様の構成が実
現可能であり同等の効果を得る。この時、データバスは
Ｎビット伝送用に少なくともＮ本必要であり、ハレルシ
フク等の切換え回路はＮビット用を用いる。

なお、Ｎ組のスイッチを循環配置する時、第３図に示し
たように１つずつ順に循環させなりればならないという
制約はなく、■グループを構成するＮ組のスイッチで重
複した配列がなければよい。

大容量な半導体メモリでは、アクセス時間の短縮を狙っ
てメモリアレイを分割構成することが行なわれる。メモ
リアレイを分割構成した場合、サブメモリアレイ毎にマ
ルチプレクサを必要とするが、データバス間で信号を入
れ換える交換回路はサブメモリアレイ間で共通化可能で
ある。また、サブメモリアレイ毎に交換回路を配置して
水平／垂直アクセス用マルチプレクサを構成することに
より、以下に述べるように論理上のラインアクセス／ブ
ロックアクセスの２アクセス方法を実現できる。第２の
実施例として２分割構成されたメモリアレイに第２の発
明を通用し、ラインアクセス／ブロックアクセスを可能
にする例を第４図に示す。メモリアレイは、サブメモリ
アレイ＃０および＃１に２分割されている。各サブメモ
リアレイ内で、１′はメモリセルアレイ、２１はワード
線選択回路、５′はマルチプレクサ、３′はマルチプレ
クサ制御回路である。またＤ　＊（ｈｌ：（ｋ＝０．−
−−−１７）はデータバスであり、Ｄ　＊　（ｋｌの偶
数番はサブメモリアレイ＃０、奇数番はサブメモリアレ
イ＃１に接続されている。サブメモリアレイ毎に４本、
合計８本のデータバスを用いており、１ワードが８ピン
トで構成される場合を想定している。第２図は、既に述
べたように、ラインアクセスおよびブロックアクセスに
おけるＹアドレスとメモリセルＭ（ｐ’、ｑ’、ｂ）；
（ｐ’−帆・・・・＋３）、（ｑ’＝０．・・・・、３
）、（ｂ＝０．１）の対応関係を示したものである。こ
れより、メ−Ｅ　ＩＪ　セＪＬｔＭ　（ｐ’　、Ｑ’　
、Ｏ）をサブメモリアレイ＃０に、またメモリセルＭ（
ｐ”、ｑ’、１）をサブメモリアレイ＃１に割り当てる
と、第２の発明においてもラインアクセス／ブロックア
クセスというアクセス方が容易に実現できることが判る
。

まず、ラインアクセス時には水平／垂直切換え信号ｅで
゛水平”を選択する。この時、サブメモリアクセス＃０
からメモリセルＭ（ｐｌｑ’　　”、Ｏ）；（ｑ’−〇
、・・・・、３〉、サブメモリアレイ＃１からＭ（ｐ’
、ｑ’、１）；（ｑ’・帆・・・・、３）、合計８個の
メモリセルが論理上１０つ×８カラムのライン形式で選
択される。

一方、ブロックアクセス時には、水平／垂直切換え信号
ｅで“垂直”を選択する。これにより、ザブメモリアレ
イ＃０からメモリセルＭ（ｐ、ｑ”　、０）　；　（ｐ
’−０，・・・・、３）、ザブメモリアレイ＃１からＭ
（ｐ’、ｑ’、１）：（ｐ″・０．・・・・、３）、合
計８個のメモリセルが論理上４０つ×２カラムのブロッ
ク形式で選択される。ラインアクセス／ブロックアクセ
スの切換えは、画像処理等で用いられるメモリに適用し
て有効な機能である。

論理」二のカラム方向に選択されるメモリセル数は分割
数を変えることによって自由に設定可能である。また、
第２の発明の第２の実施例では１ワードが８ビツトで構
成される例を示したが、１ワードを構成するビット数に
制限はない。

〔発明の効果〕

以上説明したように本発明の第１の発明によるマルチプ
レクサは、ビット線とデータバスを接続または切離しす
るスイッチをメモリセルを複数の異なるグルーピング規
則で特定できるようにビット線毎に複数設け、スイッチ
をデータバスに配置したことにより、データバスを従来
と同数にできるので、従来のマルチプレクサと同等の占
有面積で、水平／垂直アクセス機能を実現できるという
利点がある。また、データバスに切換え回路を必要とし
ないので、マルチプレクサの制御が簡単であるという利
点がある。第１の発明によるマルチプレクサにおいては
、データバスの寄生容量が従来のマルチプレクサに比べ
て若干大であり、大規模メモリではデータ伝達時間、消
費電力等の回路性能が問題となることから、小規模な半
導体メモリに適用すると効果大である。

また第２の発明によるマルチプレクサは、ビット線とデ
ータバスとを接続または切離しするスイッチを連動して
導通状態または非導通状態に制御することによりグルー
ピングし、グルーピングされたスイッチをビット線方向
またはデータバス方向に循環させて配置したことにより
、データバスおよびスイッチ共に従来と同数にできるの
で、従来のマルチプレクサと同等の占有面積で、水平／
垂直アクセス機能を実現できるという利点がある。

また、バレルシフタ等の切換え回路をデータバス」二に
配置すれば、水平／垂直アクセス用データバスの寄生容
量を従来のマルチプレクサと同等に抑えることが可能で
あり、同等の回路性能を達成できるという利点がある。

さらに、上記切換え回路は半導体メモリに少なくとも１
個搭載すれば十分であることから、大規模メモリでは切
換え回路の占有面積がチップ面積に与える影響は小であ
る。

すなわち、第２の発明によるマルチプレクサは特に大容
量メモリに適用すると効果大である。

【図面の簡単な説明】

第１図は第１の発明の実施例を示す系統図、第２図はラ
インアクセス／ブロックアクセスにおけるＹアドレスと
メモリセルの対応関係を示す説明図、第３図は第２の発
明の第１の実施例を示す系統図、第４図は第２の発明の
第２の実施例を示す系統図、第５図は従来のマルチプレ
クサの構成を示す系統図、第６図はスイッチ部の構成を
示す回路図、第７図は水平／垂直アクセスにおいてＹア
ドレスとメモリセルの対応関係を示す説明図、第８図は
従来技術で構成された水平／垂直アクセス用マルチプレ
クサの構成を示す系統図である。 １．１′・・・メモリセルアレイ、２．２′・・・ワー
ド線選択回路、３，３“・・・マルチプレクサ制御回路
、４，５．５’、６．７・・・マルチプレクサ、８・・
・切換え回路、Ｍ（ｐ、ｑ）；（ｐ・Ｏ，、、、、，７
）、（ｑ＝Ｏ，、−９゜、７）　、　Ｍ（ｐ’、ｑ’、
ｂ）；（ｐ’＝０．、・・・、　３）　、　（ｑ’　＝
Ｏ，・・・・、３）、（ｂ＝０．１＞・・・メモリセル
、Ｂ　Ｌ　（ｐ、　ｑ）　；　（ｐ＝ｏ、・・・・、７
）、（Ｑ・０．・・・・、７）・・・ピッＩ・線、Ｉ］
ｋｌ、Ｄ“（ｋｌ、Ｄ”（ｋｌ、　　ＤＢ（ｋｌ；（ｋ
−転・・・・、７）・・・データバス、Ｈ，Ｖ、Ｓ、Ｒ
・・・スイッチ。

Claims (2)

【特許請求の範囲】
1. （１）ビット線とデータバスの中間に配置され、前記ビ
   ット線を介してメモリセルにデータを読み書きする時に
   前記メモリセルを一定の規則でグルーピングして特定す
   るマルチプレクサにおいて、前記ビット線と前記データ
   バスを接続または切離しするスイッチを前記メモリセル
   を複数の異なるグルーピング規則で特定できるように前
   記ビット線毎に複数設け、前記スイッチを前記データバ
   スに配置したことを特徴とするマルチプレクサ。
2. （２）ビット線とデータバスの中間に配置され、前記ビ
   ット線を介してメモリセルにデータを読み書きする時に
   前記メモリセルを一定の規則でグルーピングして特定す
   るマルチプレクサにおいて、前記ビット線と前記データ
   バスとを接続または切離しするスイッチを連動して導通
   状態または非導通状態に制御することによりグルーピン
   グし、前記グルーピングされたスイッチをビット線方向
   またはデータバス方向に循環させて配置したことを特徴
   とするマルチプレクサ。