KR970002413B1 - 버스정보처리기의 정보저장장치(Trace memory module in the Bus Information Processing Unit) - Google Patents

버스정보처리기의 정보저장장치(Trace memory module in the Bus Information Processing Unit) Download PDF

Info

Publication number
KR970002413B1
KR970002413B1 KR1019940007771A KR19940007771A KR970002413B1 KR 970002413 B1 KR970002413 B1 KR 970002413B1 KR 1019940007771 A KR1019940007771 A KR 1019940007771A KR 19940007771 A KR19940007771 A KR 19940007771A KR 970002413 B1 KR970002413 B1 KR 970002413B1
Authority
KR
South Korea
Prior art keywords
data
signal
unit
control
address
Prior art date
Application number
KR1019940007771A
Other languages
English (en)
Other versions
KR950029959A (ko
Inventor
한종석
송용호
기안도
윤석한
Original Assignee
재단법인 한국전자통신연구소
양승택
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 양승택 filed Critical 재단법인 한국전자통신연구소
Priority to KR1019940007771A priority Critical patent/KR970002413B1/ko
Publication of KR950029959A publication Critical patent/KR950029959A/ko
Application granted granted Critical
Publication of KR970002413B1 publication Critical patent/KR970002413B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Multi Processors (AREA)

Abstract

내용없음.

Description

버스정보처리기의 정보저장장치(Trace memory module in the Bus Information Processing Unit)
제1도는 본 발명의 정보저장부의 개략적 상관관계를 나타낸 블록도.
제2도는 본 발명의 저장 핵심부의 개략적 내부구조를 나타낸 블록도.
제3도는 본 발명의 가변 블록화를 나타낸 블록도.
* 도면의 주요부분에 대한 부호의 설명
1 : 정보저장부 2 : 저장핵심부
3 : 어드레스 경로 정합부 4 : 선택제어 경로 정합부
5 : 기능제어부 6 : 프로세서부
7 : 응답기부 8 : 버스 정합부
9a,...,9n-1,9n : 검색 메모리 블록 10a,..,10n-1,10n : 데이타 입력 버퍼
11a,..,11n-1,11n : 데이타 출력버퍼 12 : 주변제어로직
13a,..,13n-1,13n : 정합부의 선택제어신호
본 발명은 버스정보처리기의 정보저장장치에 관한 것이다. 버스정보처리기의 정보저장부(Trace memory module)는 시스템버스에 구동되는 신호들을 저장명령에 따라 저장하였다가 요청기(requester)로부터의 데이타 요청시 저장된 데이타를 제공해 주는 역할을 한다.
본 발명은 정보저장부의 단순한 데이타 입출력외에 부가적인 기능을 추가하여 본 발명의 정보저장부(1)를 이용하는 다른 자원들이 정보저장부(1)의 검색 메모리를 충분히 효율적으로 사용할 수 있도록 하고, 검색 메모리의 데이타 검색 및 데이타 처리(processing)를 보다 빠르고 용이하게 수행할 수 있도록 하기 위한 버스정보처리기의 정보저장장치를 제공하는데 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에서는 첨부 도면에 의거하여 그 상세한 설명을 한다.
먼저, 제1도는 본 발명의 정보저장부(1)와 버스정보처리기의 다른 모듈(module)간의 개략적 상관관계 블록도를 나타낸다.
버스정보처리기(Bus Information Processing Unit)의 정보저장부(1)는 검색 메모리 및 주변제어로직등 저장핵심부(Trace Memory Core)(2)와 어드레스 경로 및 선택제어경로를 위한 정합부(interface logic)(3,4)로 구성된다.
상기 어드레스 경로 정합부(3)는 어드레스 경로를 위해 기능제어부(function controleer module)(5) 및 프로세서부(CPU module)(6)와 응답기부(ResPonder module)(7)에서 제공되는 어드레스 신호를 입력으로 받아 제어상태신호(control status signal)('A')에 따라 멀티플렉싱(multiplexing)하여 저장핵심부(2)로 출력한다.
그 제어상태신호('A')는 기능제어부(5)에서 관리하며, 제어상태신호('A')가 이진수 '100'일때는 기능제어부(5)의 어드레스신호('B1')를 선택하여 쓰기 동작을 수행하고, 제어상태신호('A')가 '010'일때는 프로세서부(6)의 어드레스신호('B2')를 선택하여 읽기 동작을 수행하며, 제어상태신호('A')가 이진수 '010'일때는 응답기부(7)의 어드레스신호('B3')를 선택하여 역시 읽기 동작을 수행한다.
상기 어드레스신호('B1','B2','B3')중 선택된 하나의 어드레스신호('B4')는저장핵심부(2)내의 검색메모리 블록에서 데이타를 쓰고 읽을 주소로 사용된다.
또한, 상기 선택제어 경로 정합부(4)는 검색 메모리 선택제어(memory select control)경로를 위해 프로세서부(6)와 응답기부(7)로부터 선택제어신호를 입력으로 받아 제어상태신호에 따라 멀티플렉싱하여 저장핵심부(2)로 출력한다.
선택제어 경로 정합부(4)는 3비트의 제어상태신호('A')중 하위 2비트만 사용한다.
프로세서부(6)에서 구동하는 선택제어신호('C1')나 응답기부(7)에서 구동하는 선택제어신호('C2')는 모두 읽기시에만 동작을 하기 때문에 기능제어부(5)의 어드레스신호('B1')를 선택하여 쓰기 동작을 수행하는 상태인 이진수 '100'일때는 동작하지 않는다.
따라서, 제어상태신호('A')가 이진수 '010'일때 어드레스 경로 정합부(3)는 프로세서부(6)의 어드레스 신호('B2')을 선택하고('B4'), 선택제어 경로 정합부(4)는 프로세서부(6)의 선택제어신호('C1')을 선택하여('C3') 저장핵심부(2)내에서 선택제어신호('C3')(13a-13n)에 해당하는 검색 메모리 블럭의 데이타를 읽는 동작을 수행한다.
또한, 제어상태신호('A')가 이진수 '001'일때 어드레스 경로 정합부(3)는 응답기부(7)의 어드레스 신호('B3')를 선택하고('B4'), 선택제어 경로 정합부(4)는 응답기부(7)의 선택제어신호('C2')을 선택하여('C3') 저장 핵심부(2)내에서 선택제어신호('C3')(13a-13n)에 해당하는 검색 메모리 블럭의 데이타를 읽는 동작을 수행한다.
이와 같은 상기 저장핵심부(2)는 상기 정합부(3,4)에서 출력되는 어드레스 신호(17비트)('B4')와 선택제어신호(10비트)('C3'), 버스정합부(Bus interface module)(8)에서 제공되는 시스템 버스 데이타 신호(282비트) 및 외부 데이타 신호(1비트), 기능제어부(5)에서 제공되는 시간 정보(time sequence)(32비트)('E') 그리고 제어상태신호(3비트)를 입력으로 받아 제어상태신호('A')에 따라 검색 메모리(9a,..,9n)의 해당 어드레스 데이타(시스템 버스 데이타, 외부 데이타, 시간 정보)를 쓰거나 읽는 동작을 수행하고, 데이타 읽기시 선택제어신호('C3')(13a-13n)에 해당하는 검색 메모리 블록의 데이타만을 읽어 출력하는 정보저장부(1)의 핵심부이다.
제1도에서 버스정합부(8)는 시스템버스로부터 데이타(282비트)를 받고 버스정합부(8)내부에서 1비트 데이타신호를 생성하여 정보저장부(1)에 전송한다.
전송된 데이타('D')는 기능제어부(5)에서 생성된 시간 정보('E')와 함께 정보저장부(1)에 기록된다. 이때 기능제어부(5)는 제어상태신호('A')를 이진수 '100'으로 구동하여 쓰기 상태임을 알리고, 정보저장부(1)의 어드레스 경로정합부(3)는 기능제어부(5)의 어드레스 신호('B1')을 선택하여('B4') 저장핵심부(2)내 검색 메모리 블록의 선택된 어드레스에 데이타를 저장한다.
선택제어 경로정합부(4)는읽기시만 동작하여 쓰기시에는 동작하지 않는다.
정보저장부(1)에 쓰기 동작시 데이타(시스템 버스 데이타, 외부 데이타, 시간 정보)를 동시에 기록하며, 읽기 동작시 해당 제어선택신호('C3')(13a-13n)에 따라 하나의 검색 메모리 블록의 데이타(32비트)('F')만 읽어 지역버스(Local bus)로 전송한다.
즉, 기능제어부(5)에서 관리하는 제어상태신호('A')에 따라 정보저장부(1)에 데이타를 쓰는 동작과 읽는 동작을 수행하는데, 데이타를 쓰는 동작은 기능제어부(5)에서 수행하며, 이때 제어상태신호('A')는 이진수'100'이 된다.
정보저장부(1)에 기록되는 데이타는 버스정합부(8)에서 전송되는 데이타(시간 정보)로서 기능제어부(5)에서 구동하는 어드레스 신호('B1')에 해당하는 검색 메모리 영역에 동시에 기록되기 때문에 선택제어신호('C3')(13a-13n)는 사용되지 않는다.
또한, 데이타를 읽는 동작은 프로세서부(60)와 응답기부(7)에서 배타적으로 수행하며, 이때 제어상태신호('A')는 프로세서부(6)에서 읽기 동작을 수행할때 이진수'010'이 되고, 응답기부(7)에서 읽기 동작을 수행할때 이진수'001'이 된다. 읽기 동작은 쓰기 동작과 달리 선택제어신호('C3')(13a-13n)에 따라 정보저장부(1)의 저장핵심부(2)를 구성하는 검색 메모리 블록별로 읽어 지역버스로 전송한다.
쓰기 동작시 데이타를 동시에 기록하기 때문에 시스템 버스에 구동되는 신호들을 매 클럭마다 저장할 수 있으며, 읽기 동작시 필요한 데이타만을 검색 메모리 블록별로 검색할 수 있고, 시간 정보를 이용하여 필요한 데이타만을 처리할 수 있기 때문에 데이타 검색 및 데이타 처리를 보다 빠르고 용이하게 수행할 수 있다.
다음에, 제2도는 본 발명의 정보저장부(1)중 저장핵심부(2)의 개략적 내부 구조를 나타낸다. 정보저장부(2)는 검색 메모리 블록(9a,..9n)과 데이타 입력버퍼(10a,..10n)과 데이타 출력버퍼(11a,,.11n), 그리고 주변 제어로직(12)으로 구성된다.
본 발명에서는 저장핵심부(2)를 구성하는 검색 메모리 블록의 수와 데이타 입력버퍼의 수, 그리고 데이타 출력 버퍼의 수에 제한을 두지 않기 위하여 임의의 구성을 나내는 첨자 'n'기호를 사용한다. 물론, 검색 메모리 블록의 수와 입출력 버퍼의 수는 동일해야 하며, 제1도의 예시를 볼때, 제2도의 검색 메모리 블록수는 10개이고, '블록 n'은 '블록 9'에 해당하고, '블록 n-1'은 '블록 8'에 해당한다. 또한 데이타 입력버퍼와 데이타 출력버퍼의 경우 각각 10개씩 존재하며 첨자 'n'은 'j'를, 첨자 'n-1'은 'i'를 지칭한다.
상기 제1도의 버스정합부(8)는 쓰기 기능 수행시 시스템버스에 구동된 데이타를 제공하고, 이 버스정합부(8)에서 제공되는 데이타('D')는 32비트씩 데이타 입력버퍼(10a,..,10n-1)를 통해 각 검색 메모리 블록(9a,..9n-1)에 저장되며, 또한 쓰기 기능 수행시 기능제어부(5)는 메모리 주소외에 시간 정보(제1도의 'E') 데이타를 제공하고, 이 기능제어부(5)에서 제공되는 시간 정보('E')는 데이타 입력버퍼(10n)를 통해 검색 메모리의 마지막 블록(9n)에 저장된다. 위에서 언급한 시간 정보 데이타는 다른 클럭에 구동된 시스템버스 데이타간에 연관 관계를 제공하여 다음의 읽기 동작에서 시간 정보 데이타만을 이용하여 특정 데이타를 쉽고 빠르게 검색할 수 있도록 하고, 또한 기본적인 시간 정보외에 기능제어부(5)에서 필요한 정보를 포함할 수 있으며, 이 정보는 기능제어부(5)에서 필요한 정보를 포함할 수 있으며, 이 정보는 기능제어부(5)에서 임의로 정할 수 있다. 이때, 상기 데이타 입력버퍼(10a,..10n)의 제어는 주변제어로직(12)에서 제어상태신호('A')를 입력으로 받아 수행한다.
즉, 주변제어로직(12)은 제어상태신호('A')에 따라 검색 메모리 블록(9a,..9n)에 대한 읽기/쓰기(read/write)신호를 생성하는데, 제어상태신호('A')가 이진수 '100'일때 쓰기 신호를 생성하고, 제어상태신호('A')가 이진수 '010'이거나 '001'일때 읽기 신호를 생성한다.
쓰기 신호가 구동되면 데이타 입력버퍼(10a,..10n)는 모두 활성화(active)되어 데이타(시스템 버스 데이타, 외부 데이타, 시간 정보)를 검색 메모리 블록(9a,.9n)에 전송하고, 검색 메모리 블록은 쓰기 동작을 수행하여 해당 어드레스('B4')의 기억장소에 데이타를 기록한다. 쓰기 동작시 데이타가 동시에 기록되기 때문에 선택제어신호('C3')(13a-13n)는 동작하지 않는다.
읽기 동작신호가 구동되면 데이타 입력버퍼(10a,..10n)는 모두 비활성화(inactive)되고, 검색 메모리 블록(9a,..9n)은 해당 선택제어신호('C3')(13a-13n)에 따라 해당 어드레스의 기억장소에서 데이타를 읽어내는읽기 동작을 수행한다. 데이타 출력버퍼(11a,..11n)는 데이타 입력버퍼와 다르게 동시에 활성화 되는것이 아니고 선택제어신호('C3')(13a-13n)에 따라 선택적으로 활성화된다. 이 선택제어신호('C3')(13a,..,13n)는 한번에 하나의 검색 메모리 블록과 하나의 데이타 출력 버퍼만 동작할 수 있도록 구동된다.
상기 제1도의 기능제어부(5)에서 제공되는 시간 정보('E')는 초기화시 모두 로직 0값으로 구동되며, 유효 시간 정보를 나타내기 위하여 최상위 비트(the most significant bit)를 로직 1값으로 세팅(setting)하여 구동된다.
이것은 초기화값과 유효시간 정보를 쉽게 구분할 수 있도록 하므로써 빠른 데이타 검색을 지원하고, 초기화시 시간 정보만을 초기화시키므로써 데이타를 초기화시키기 위한 부가적인 로직이 필요없게 된다.
제3도는 본 발명의 검색 메모리 블록(9a,..9n)을 가변적으로 이용할 수 있도록 한 검색 메모리 가변 블록화를 나타낸 도면이다.
본 발명의 검색 메모리 블록(9a,..9n)을 전체 하나의 검색 메모리 영역(14)으로 사용할 수도 있다. 또한, 요구에 따라 여러개의 검색 메모리 영역(15a,..15n)으로 세분하여 사용할 수 있도록 하므로써 사용목적에 따라 다양하게 검색 메모리를 이용할 수 있다. 이는 각 검색 메모리 블록(9a,..9n)순서에 따라 순차적으로 데이타를 저장하는 방식이 아니라 전체 검색 메모리 블록(9a,..9n)을 병렬로 연결하여 큰 데이타 폭(wide bandwidth)을 지원하는 하나의 검색 메모리로 인식하므로써 메모리 영역을 자유롭게 사용하게 하고, 또한 어드레스 신호('B4')와 시간 정보('E')를 이용하여 각 데이타간의 시간간격을 제어하게 하므로써 구현된다.
하나의 검색 메모리 영역(14)은 트리거 조건(trigger condition)에 부합되는 데이타를 중심으로 최대한의 연속된 주변 데이타를 검색할 수 있어 순서적으로 어떠한 사건들이 전개되는지 파악할 수 있고, 세분화된 여러개의 검색 메모리 영역(15a,..15n)은 비록 각 영역의 크기는 작지만, 동일 트리거 조건에 부합되는 여러 데이타를 중심으로 전개되는 상황들을 비교할 수 있어 보다 정확한 상황을 예측할 수 있도록 한다.
본 발명의 정보저장부(1)는 외부 구성요소, 즉 기능제어부(5), 프로세서부(6), 응답기부(7)에서 효율적으로 데이타를 저장, 관리, 검색, 처리할 수 있도록 한다. 정보저장부(1)의 검색 메모리 블록(9a,..9n)은 상기 어드레스 신호('B4')와 시간 정보('E')를 이용하여 가변 블록 저장 방법을 제공하며, 식(1)은 어드레스 신호('B4')와 가변 블록 메모리 영역간의 관계를 나타낸다.
식 (1) s=2AL, b=2A-AL
s=각 가변 블록 영역의 크기,
b=가변 블록영역의 수,
AL=하위 어드레스 신호선의 크기,
A=어드레스 신호선의 크기
예를 들어, 17비트 크기의 어드레스 신호선일때(즉, A=17)를 가정하면, 전체 하나의 검색 메모리 영역으로 사용할 경우(즉, AL=17), 총 128K개의 클럭동안 구동된 데이타를 검색할 수 있으며, 1024개의 검색 메모리 영역으로 사용할 경우(즉, AL=7), 각 메모리 영역당 128개의 클럭동안 구동된 데이타를 검색할 수 있다. 여러개의 검색 메모리 영역(15a,..15n)으로 사용할 경우, 각 메모리 영역은 시간적 순서에 따라 구동되지만 각 메모리 영역간의 시간간격은 어떠한 연관관계도 가지지 않는다.
상술한 바에 의거하여 정보저장부(1)가 정보들을 관리하는 구성 및 방법을 설명하면 다음과 같다.
저장 기능과 출력기능 , 즉 쓰기와 읽기는 동시에 수행되지 않고 상호 배탁적으로 동작된다. 쓰기와 읽기를 궁극적으로 제어하는 신호가 제어상태신호('A')이며 제어상태신호는 3비트로 구성되어 각 비트는 기능제어부(5), 프로세서부(6), 응답기부(7)의 제어권을 나타낸다. 즉, 이진수 '100'일때 기능제어부(5)에서 정보저장부(1)를 이용하고, 이진수'010'일때 프로세서부(6)에서 정보저장부(1)를 이용하고, 이진수'001'일때 응답기부(7)에서 정보저장부(1)를 이용한다. 이때, 기능제어부(5)는 쓰기 기능만을 수행하며, 프로세서부(6)와 응답기부(7)는 읽기 기능만을 수행하기 때문에 정보저장부(1)는 제어상태신호를 이용하여 읽기 기능 또는 쓰기 기능을 수행하게 된다.
이러한 읽기 동작과 쓰기 동작을 수행하기 위해서는 메모리 주소가 필요하며, 이때 메모리 주소를 제공하는 주체가 각각 기능제어부(5), 프로세서부(6), 응답기부(7)가 된다. 즉, 메모리 주소('B4')를 제공하는 상기 3개의 주체중에서 제어권을 가진 하나의 주체를 제어상태신호('A')에 따라 선택한다. 그 예를들면, 기능제어부(5)에서 제어권을 가진 경우, 즉 '100'일때, 내부 10개의 검색 메모리 블록(제2도, 9a~9n)에 동시에 데이타를 쓰는 동작만을 수행하기 때문에 10개 검색 메모리 블록을 지정하는 신호('C3')는 기능제어부(5)에서 제공하지 않으면, 프로세서부(6)나 응답기부(7)에서 제어권을 가진 경우, 즉 '010' 또는 '001'일때에만 읽기 동작을 수행하기 위하여 10개의 검색 메모리 블록을 지정하는 신호를 제공하며, 제어상태신호('A')에 따라 하나의 주체를 결정하게 된다.
쓰기 기능에서 기능제어부(5)는 메모리 주소외에 시간 정보(제1도 E) 데이타를 제공하고, 버스정합부(8)는 시스템버스에 구동된 데이타를 제공한다. 시간 정보 데이타는 다른 클럭에 구동된 시스템버스 데이타간에 연관 관계를 제공하여 나중에 읽기 동작에서 시간 정보 데이타만을 이용하여 특정 데이타를 쉽고 빠르게 검색할 수 있도록 한다.
이러한 시간 정보 데이타는 기본적인 시간 정보외에 기능제어부(5)에서 임의로 정할 수 있다. 본 발명에서의 정보저장부(1)는 저장 장소 및 관리기능을 제공하여 정보저장부를 이용하는 다른 자원들이 상기 시간 정보를 이용하여 메모리를 전체 블록으로 사용하거나 또는 가변 블록으로 사용할 수 있도록 하므로써, 응용에 적합하고 효율적으로 사용할 수 있도록 한다.
또한, 읽기 기능시 32비트 데이타 폭을 제공하기 때문에 상기 시간 정보가 제공되지 않는다면 프로세서부(6)나 응답기부(7)는 모든 검색 메모리 블록에서 데이타를 읽어 비교해야 하므로 추가부담(overhead)이 발생한다.
위의 내용을 요약하면, 정보저장부(1)를 이용하는 다른 자원들은 시간 정보(제1도 E)를 이용하여 데이타 검색 및 처리를 보다 빠르고 용이하게 수행할 수 있으며, 메모리 주소와 시간 정보를 이용하여 가변블록 저장 방법 등 메모리를 응용에 적합하게 효율적으로 사용할 수 있다.
다음으로, 정보저장부(1)가 정보들을 저장하는 구성 및 방법을 설명하면 다음과 같다.
시스템버스에 매 클럭마다 282비트의 데이타가 구동되고 버스정합부(8)는 이 구동된 데이타와 버스정합부(8)에서 구동되는 1비트 데이타를 포함하는 총 283비트(제2도에서, 'D')의 데이타를 동시에 정보저장부(1)에 저장한다. 이 정보저장부(1)에 저장하는 제어권은 기능제어부(5)에서만 가지기 때문에 제어상태신호가 기능제어부(5)의 제어권을 알리는 이진수'100'일 때만 쓰기가 가능하다. 그리고 제어권이 프로세서부(6) 또는 응답기부(7)에 있을때 버스정합부(8)에서 매 클럭마다 제공되는 데이타는 상기 버스정합부(8)에서 제공되는 283비트이 데이타와 기능제어부(5)에서 제공되는 32비트의 시간 정보 데이타(제2도에서, 'E')이다.
상술한 바와 같이, 시간 정보 데이타는 기능제어부(5)에서 제공하며 단순한 시간 정보외에 필요한 부가정보를 포함할 수가 있다. 또한, 저장에 필요한 17비트의 메모리 주소(제1도에서, 'B1')는 역시 기능제어부(5)에서 제공하며, 어드레스 경로 정합부(3)는 제어상태신호를 이용하여 기능제어부(5)에서 제공되는 메모리 주소가 유효하도록 선택한다(제2도에서 선택된 신호는 'B4'임).
정보저장부(1)의 저장핵심부(2)내 주변제어로직(12)은 제어상태신호('A')가 이진수 '100'일 경우 검색 메모리 블록에 쓰기 제어신호인 이진수 0을 구동하고, 이진수10 또는 1일 경우 읽기 제어신호인 이진수1을 구동한다. 그리고 검색 메모리 블록(9a~9n)에 연결된 각 입력 버퍼(10a~10n)는 쓰기 제어신호인 이진수가 0일때 활성화되어 데이타를 검색 메모리 블록에 전송하고, 읽기 제어신호인 이진수1일때 비활성화되어 데이타를 전송하지 않는다. 검색 메모리 블록 선택제어신호는 쓰기 동작일 경우 모든 검색 메모리 블록이 선택되기 때문에 별도로 필요하지는 않다. 즉, 쓰기 동작일 경우 선택제어신호와 관계없이 모든 검색 메모리 블록이 활성화되며, 읽기 동작일 경우 선택제어신호(13a~13n)에 따라 해당 검색 메모리 블록만 활성화된다. 쓰기 동작시 출력 버퍼(11a~11n)를 비활성화시키기 위해 선택제어신호는 모두 이진수 1로 구동된다.
마지막으로, 본 발명의 정보저장부(1)가 저장된 정보들을 출력하는 구성 및 방법을 설명하면 다음과 같다.
읽기 기능 즉, 출력은 프로세서부(6)나 응답기부(7)에서 정보저장부(1)에 대한 제어권을 가지고 수행한다.
프로세서부(6)나 응답기부(7)는 메모리 주소(제1도에서, 각각, 'B2', 'B3'를 말함)를 제공하고, 10개의 검색 메모리 블록중 하나의 블록을 선택하기 위한 10비트의 선택제어신호('C1', 'C2')를 제공한다. 이 선택제어신호의 각 비트는 이진수 0일때 하나의 검색 메모리 블록을 활성화시키고 이진수 1일때 비활성화시킨다. 물론, 하나의 검색 메모리 블록과 이에 연결된 출력버퍼는 동시에 활성화되거나 비활성화되기 때문에 동일한 선택제어신호를 사용한다. 또한, 10개의 검색 메모리 블록은 상호 배타적으로 활성화되어야 하며, 이에 대한 제어는 프로세서부(6)나 응답기부(7)에서 담당한다. 활성화된 하나의 검색 메모리 블록에서 구동된 출력 데이타는 해당 출력 버퍼를 통해 지역버스에 구동되고, 데이타를 읽기 요청한 프로세서부(6)나 응답기부(7)에 전송된다.
여기서, 지역버스는 정보저장부(1)의 출력부분과 프로세서부(6)와 응답기부(7)에 상호 연결되어 있는 공유자원이며 지역버스에 대한 제어권 역시 제어상태신호에 따라 달라진다. 즉, 제어상태신호가 이진수 '010'일때 프로세서부(6)에서 정보저장장치에 대한 제어권 및 지역버스에 대한 제어권을 갖게 되고, 이진수'001'일때 응답기부(7)에서 정보저장장치에 대한 제어권 및 지역버스에 대한 제어권을 갖게 되는 것이다. 따라서 프로세서부(6)와 응답기부(7)간에 데이타 충돌이 발생하지 않으며 버스정보 처리기내 각 자원들간에 동기화가 유지된다.
이와 같은, 본 발명은 시스템버스의 데이타 저장외에 시간 정보와 유효 데이타 저장비트를 함께 저장하므로써 효과적인 검색방법과 가변 블록저장방법을 지원할 수 있고, 가변블록저장을 통한 검색 메모리의 효율적인 사용을 지원할 수 있다.

Claims (3)

  1. 어드레스 경로를 위해 기능제어부(5) 및 프로세서부(6)와 응답기부(7)에서 제공되는 어드레스 신호를 입력으로 받아 제어상태 신호에 따라 멀티플렉싱하여 저장핵심부(2)로 출력하는 어드레스 경로 정합부(3)와, 검색 메모리 선택 제어경로를 위해 프로세서부(6)와 응답기부(7)로부터 선택제어신호를 입력으로 받아 제어상태신호에 따라 멀티플렉싱하여 저장핵심부(2)로 출력하는 선택제어 경로 정합부(4)와, 상기 정합부(3,4)에서 출력되는 어드레스 신호와 선택제어신호, 버스정합부(8)내에서 제공되는 시스템버스 데이타 신호 및 외부 데이타 신호, 기능제어부(5)에서 제공되는 시간 정보 그리고 제어상태 신호를 입력으로 받아 제어상태신호('A')에 따라 검색 메모리 블록(9a,..9n)의 해당 어드레스에 시스템버스 데이타, 외부 데이타, 및 시간 정보의 데이타를 쓰거나 읽는 동작을 수행하고, 데이타 읽기시 선택제어신호('C3')(13a,..13n)에 해당하는 검색 메모리 블록의 데이타만을 읽어 출력하는 저장핵심부(2)로 구성된 것을 특징으로 하는 버스정보처리기의 정보저장장치.
  2. 제1항에 있어서, 기본적인 시스템버스의 데이타 저장외에 시간 정보와 유효데이타 저장비트를 함께 저장하므로써 초가화값과 유효시간 정보를 쉽게 구분할 수 있도록 하여 바른 데이타 검색을 지원하고 초기화시 시간 정보만을 초기화시키므로써 데이타를 초기화시키기 위한 부가적인 로직이 필요없게 한 것을 특징으로 하는 버스정보처리기의 정보저장장치.
  3. 제1항에 있어서, 상기 검색 메모리 블록(9a,...9n)을 전체 하나의 검색 메모리 영역(14)으로 사용하고 요구에 따라 여러개의 검색 메모리 영역(15a,..15n)으로 세분하여 사용하도록 지원하는 것을 특징으로 하는 버스정보처리기의 정보저장장치.
KR1019940007771A 1994-04-13 1994-04-13 버스정보처리기의 정보저장장치(Trace memory module in the Bus Information Processing Unit) KR970002413B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940007771A KR970002413B1 (ko) 1994-04-13 1994-04-13 버스정보처리기의 정보저장장치(Trace memory module in the Bus Information Processing Unit)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940007771A KR970002413B1 (ko) 1994-04-13 1994-04-13 버스정보처리기의 정보저장장치(Trace memory module in the Bus Information Processing Unit)

Publications (2)

Publication Number Publication Date
KR950029959A KR950029959A (ko) 1995-11-24
KR970002413B1 true KR970002413B1 (ko) 1997-03-05

Family

ID=19380993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940007771A KR970002413B1 (ko) 1994-04-13 1994-04-13 버스정보처리기의 정보저장장치(Trace memory module in the Bus Information Processing Unit)

Country Status (1)

Country Link
KR (1) KR970002413B1 (ko)

Also Published As

Publication number Publication date
KR950029959A (ko) 1995-11-24

Similar Documents

Publication Publication Date Title
EP1665058B1 (en) Memory module and method having on-board data search capabilites and processor-based system using such memory modules
US4747070A (en) Reconfigurable memory system
US6526474B1 (en) Content addressable memory (CAM) with accesses to multiple CAM arrays used to generate result for various matching sizes
WO1983001323A1 (en) Cache memory using a lowest priority replacement circuit
US6128244A (en) Method and apparatus for accessing one of a plurality of memory units within an electronic memory device
EP0448205A2 (en) Re-configurable block length cache
US6393515B1 (en) Multi-stream associative memory architecture for computer telephony
KR910001565A (ko) 멀티프로세서 시스템
KR970067364A (ko) 멀티모드 캐시 메모리
KR970002413B1 (ko) 버스정보처리기의 정보저장장치(Trace memory module in the Bus Information Processing Unit)
US6629215B2 (en) Multiple port memory apparatus
JPS621047A (ja) メモリ回路を有する半導体装置
EP0546354B1 (en) Interprocessor communication system and method for multiprocessor circuitry
KR960018117A (ko) 집적회로의 랜덤 액세스 메모리 및 이를 테스팅하는 방법
US8140833B2 (en) Implementing polymorphic branch history table reconfiguration
KR920002073B1 (ko) 데이터 메모리 확장장치
KR19980025617A (ko) 어드레스 스페이스 확장 방법 및 그 장치
SU1541623A1 (ru) Устройство дл сопр жени ЭВМ с периферийным устройством
JPH01149445A (ja) 半導体集積回路装置
JPH0652034A (ja) メモリ制御方式
GB2343268A (en) Memory devices
JPH0235545A (ja) セツトアソシアテイブ方式キヤツシユメモリの診断方法
JP2000224174A (ja) Ａｔｍ通信制御装置
JPH06266857A (ja) マイクロコンピュ−タの出力切換回路
KR970049659A (ko) 컴퓨터 시스템의 시스템 버스 분석장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030226

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee