KR19980025617A - 어드레스 스페이스 확장 방법 및 그 장치 - Google Patents

어드레스 스페이스 확장 방법 및 그 장치 Download PDF

Info

Publication number
KR19980025617A
KR19980025617A KR1019960043834A KR19960043834A KR19980025617A KR 19980025617 A KR19980025617 A KR 19980025617A KR 1019960043834 A KR1019960043834 A KR 1019960043834A KR 19960043834 A KR19960043834 A KR 19960043834A KR 19980025617 A KR19980025617 A KR 19980025617A
Authority
KR
South Korea
Prior art keywords
address
data
memory
bits
mpu
Prior art date
Application number
KR1019960043834A
Other languages
English (en)
Other versions
KR100211076B1 (ko
Inventor
오중찬
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960043834A priority Critical patent/KR100211076B1/ko
Publication of KR19980025617A publication Critical patent/KR19980025617A/ko
Application granted granted Critical
Publication of KR100211076B1 publication Critical patent/KR100211076B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/342—Extension of operand address space

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Image Input (AREA)
  • Storage Device Security (AREA)

Abstract

본 발명은 임의의 프로세서에서 소정 용량의 메모리에 저장되어 있는 데이터를 억세스하기 위하여 어드레스 스페이스를 운용하는 방식에 관한 것으로 특히, n비트의 어드레스 비트 수를 갖는 MPU에서 n비트 보다 큰 m비트의 어드레스 비트수를 갖는 메모리를 억세스하기 위해, 억세스 하고자 하는 메모리 영역의 첫번째 영역에 대응하는 어드레스 데이터와 억세스하고자 하는 메모리 어드레스 영역에 대한 데이터를 발생시키는 제1과정과, 상기 제1과정에서 발생되어진 첫번째 어드레스를 소정 값만큼 순차적으로 증가시키는 제2과정과, 상기 제1과정에서 발생되는 메모리 어드레스 영역에 대한 데이터를 입력받아 m비트와 n비트의 자리 차이에 대응하는 부가 어드레스 비트를 발생시키는 제3과정, 및 상기 제2과정에서 증가되는 어드레스 데이터와 제3과정에서 발생되는 부가 어드레스 데이터를 병합하여 그중 일부를 소정 양식에 따라 추출하여 메모리를 억세스하는 제4과정을 포함하여 어드레스 스페이스를 2의 n승에서 2의 m승으로 확장할 수 있는 것을 특징으로 하는 어드레스 스페이스 확장 방법 및 그에 따른 장치를 제공하면, 대용량의 메모리를 콘트롤하기 위하여 어드레스 핀의 개수가 많은 고가의 MPU를 사용하지 않아도 되며, 어드레스 스페이스가 카운터의 크기에 의하여 정의되므로 시스템 설계에 편리성을 제공한다는 효과가 있다.

Description

어드레스 스페이스 확장 방법 및 그 장치
제1도는 종래의 어드레스 운영 기법을 설명하기 위한 예시도
제2도는 본 발명에 따른 어드레스 운영 기법을 설명하기 위한 예시도
* 도면의 주요 부분에 대한 부호의 설명 *
10A ; MPU20A∼20N ; 메모리 칩
30A ; 디코드40 ; 어드레스 확장기
50 ; 카운터60 ; 허위 어드레스
본 발명은 임의의 프로세서에서 소정 용량의 메모리에 저장되어 있는 데이터를 억세스하기 위하여 어드레스 스페이스를 운용하는 방식에 관한 것으로 특히, 어드레스 스페이스가 작은 MPU를 이용하여 본래의 어드레스 스페이스 영역보다 큰 모메리 영역을 억세스할 수 있도록 하기 위한 어드레스 스페이스 확장 방법 및 그 장치에 관한 것이다.
일반적으로, 컴퓨터 분야에서 사용되는 어드레스 스페이스란 어떤 컴퓨터 사용자가 이용할 수 있는 어드레스의 전체 범위를 칭하는 것으로 즉, 임의의 MPU가 데이터를 저장하고 있는 메모리 수단으로부터 직접적으로 데이터를 억세스할 수 있는 최대 범위를 칭하는 것이다. 이러한 범위의 산출은 n비트 길이의 기억 장치 어드레스를 갖는 컴퓨터의 어드레스 스페이스는 2의 n승(예를 들어, n이 8인 경우 어드레스 스페이스는 256)이 된다.
상기와 같은 개념을 적용하고 있는 종래의 어드레스 스페이스 운영기법을 첨부한 제1도를 참조하여 살펴보면, 제1도는 종래의 어드레스 스페이스 운영기법을 적용한 데이터 억세스 장치의 블럭 구성도로서, 칩 인에이블신호(CE)가 액티브되었을 때 어드레스 라인(AL)을 통하여 들어온 정보에 의하여 자료가 저장되거나 읽혀질 위치에 있는 저장장소를 선택하는 메모리 칩(20A∼20C), 상기 메모리 칩(20A∼20C)에 데이터를 저장하거나 읽어들일때 어드레스 라인(AL)을 통해 어드레스 신호를 발생시키면 대응하는 메모리 영역에 임의의 데이터를 저장하거나 읽어들일 정확한 위치를 정의하는 MPU (10), 및 상기 메모리 칩(20A∼20C)의 어드레스 스페이스가 MPU(10)의 어드레스 스페이스보다 작거나 MPU(10)의 어드레스 스페이스를 여러 칩으로 분산할 때 사용하는 것으로 해당되는 어드레스에 맞는 메모리 칩(20A∼20C)을 선택하는 칩 인에이블신호(CE)를 출력하는 디코더(30)로 구성되어 있다.
상기와 같이 구성되는 종래의 어드레스 관리 기법에 따른 운영 동작은 MPU(10)가 어드레스 라인(AL)으로 어드레스 신호를 발생시키면 디코더(30)는 어드레스 신호의 일부를 조합하여 해당 어드레스가 포함되어 있는 칩(20A∼20C)을 선택한다.
또한, 상기 MPU(10)가 어드레스 라인(AL)을 통하여 발생시킨 어드레스 신호중 칩을 선택하고 남은 어드레스 신호는 메모리 칩(20A∼20C)으로 전달되어 메모리 칩내의 정확한 위치를 결정한다.
그러나, 상술한 종전의 어드레스 운영 기법으로는 MPU(10)에서 억세스 할 수 있는 최대의 어드레스 영역이 2의 n승으로 제한됨에 따라 필요에 따라, 더 많은 영역을 사용하고자 하는 경우에는 어드레스 비트 라인이 많은 고가의 MPU를 사용하여야 함으로써, 비용이 상승한다는 문제점이 발생되었으며 메모리 칩에 있는 저장영역이 MPU에 의하여 제한된다는 문제점이 발생되었다.
상기와 같은 문제점을 해소하기 위한 본 발명의 목적은 원래의 어드레스 용량에 따라 발생되는 어드레스 비트에 가상의 어드레스를 부가하여 어드레스 스페이스가 작은 MPU를 이용하더라도 본래의 MPU가 제공하는 어드레스 스페이스보다 큰 메모리 영역을 억세스할 수 있도록 하기 위한 어드레스 스페이스 확장 방법 및 그 장치를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 특징은 n비트의 어드레스 비트 수를 갖는 MPU에서 n비트 보다 큰 m비트의 어드레스 비트수를 갖는 메모리를 억세스하기 위한 방법에 있어서, 억세스 하고자 하는 메모리 영역의 첫번째 영역에 대응하는 어드레스 데이터와 억세스하고자 하는 메모리 어드레스 영역에 대한 데이터를 발생시키는 제1과정과, 상기 제1과정에서 발생되어진 첫번재 어드레스를 소정 값만큼 순차적으로 증가시키는 제2과정과, 상기 제1과정에서 발생되는 메모리 어드레스 영역에 대한 데이터를 입력받아 m비트와 n비트의 자리 차이에 대응하는 부가 어드레스 비트를 발생시키는 제3과정, 및 상기 제2과정에서 증가되는 어드레스 데이터와 제3과정을 발생하는 부가 어드레스 데이터를 병합하여 그중 일부를 소정 양식에 따라 추출하여 메모리를 억세스 하는 제4과정을 포함하여 어드레스 스페이스를 2의 n승에서 2의 m승으로 확장할 수 있는 데 있다.
상기 목적을 달성하기 위한 본 발명의 다른 특징은, 메모리에 데이터를 저장하거나 읽어들 일때 n비트의 어드레스 신호를 발생시켜 저장하거나 읽어들일 정보의 정확한 위치를 기억하며 억세스하고자 하는 메모리 영역에 대한 데이터를 발생시키는 MPU가 n비트 보다 큰 m비트의 어드레스 비트 수를 갖는 메모리를 억세스하기 위한 장치에 있어서, 상기 MPU가 데이터를 읽거나 쓰기 위하여 발생시키는 어드레스 신호를 입력받아 그에 따른 정보를 출력하는 초기 어드레스 발생부와, 상기 초기 어드레스 발생부에서 발생되는 신호를 초기치로 하여 소정값을 순차적으로 증가시키는 어드레스 증가수단과, 상기 MPU에서 억세스하고자 하는 메모리 영역에 대한 데이터를 발생시키면 이를 저장하고 그에 다른 어드레스 보다 큰 어드레스가 될 수 있도록 부가적인 어드레스 비트를 발생시키는 어드레스 확장기, 및 상기 어드레스 증가수단에서 출력되는 신호중 일부와 어드레스 확장기에서 출력되는 신호를 입력받아 해다 메모리를 억세스하는 디코더를 포함하는 데 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
제2도는 본 발명에 따른 어드레스 운영 기법을 설명하기 위한 예시도로서, 메모리에 데이터를 저장하거나 읽어들 일때 어드레스 신호를 내어놓음으로써 저장하거나 읽어들일 정보의 정확한 위치를 기억하며 억세스하고자 하는 메모리 영역에 대한 데이터를 발생시키는 MPU(10A)와, 상기 MPU(10A)가 데이터를 읽거나 쓰기 위하여 원래 발생시키는 어드레스 신호를 입력받아 그에 따른 정보를 출력하는 허위 어드레스(60)와, 상기 허위 어드레스(60)에서 발생되는 신호를 모니터하여 실제어드레스를 제공하는 카운터(50)와, 상기 MPU(10A)에서 억세스하고자 하는 메모리 영역에 대한 데이터를 발생시키면 이를 저장하고 그에 따라 실제 어드레스 보다 큰 어드레스가 될 수 있도록 부가적인 어드레스 비트를 발생시키는 어드레스 확장기(40)와, 상기 어드레스 확장기(40)에서 출력되는 신호를 인가받는 디코드(30A), 및 상기 어드레스 확장기(40)와 카운터(50) 및 디코드(30A)의 어드레스 라인(AL)을 통하여 들어온 정보에 의하여 자료가 저장되거나 읽혀질 위치에 있는 저장장소를 선택하는 메모리 칩(20A∼20N)부로 구성된다.
상기와 같이 구성되는 본 발명에 따른 어드레스 스페이스 확장 장치의 바람직한 동작예를 상세히 살펴보면 다음과 같다.
MPU(10A)는 연속적으로 읽고자 하는 데이터의 첫 번째 어드레스를 출력하고, 이때 출력된 어드레스 데이터는 허위 어드레스(60)을 통하여 카운터(50)에 저장된다. 상기 카운터(50)에 저장되는 첫 번재 어드레스는 확장된 경우를 고려할 수도 있다.
또한, 상기 MPU(10A)는 어드레스하고자 하는 메모리 영역을 선택하기 위하여 어드레스 확장기(40)에 영역 데이터를 저장한다. 이때, 상기 어드레스 확장기(40)는 MPU(10A)로부터 받은 데이터를 외부로 전달한다.
이후, 상기 MPU(10A)가 메모리(20A∼20N)를 억세스하기 위해 허위 어드레스(60)를 동작시키면, 상기 허위 어드레스(60)는 상기 MPU(10A)로부터 입력받은 첫번재 어드레스를 출력하여 카운터(50)에 입력시키며, 상기 MPU(10A)가 어드레스할 때 마다 상기 카운터(50)가 카운트 값을 변화시킬 수 있는 펄스를 생성한다.
상기 카운터(50)는 허위 어드레스(60)에서 유입되는 첫번재 어드레스에서 순차적으로 소정치(예를 들어 1비트)의 값을 증가시켜 어드레스 라인(AL)으로 내어놓는다. 이때, 상기 어드레스 확장기(40)는 상기 MPU(10A)에서 억세스하고자 하는 메모리 영역에 대응하여 발생시킨 데이터를 저장하고 있으므로 이에 따라 실제 어드레스 보다 큰 어드레스가 될 수 있도록 부가적인 어드레스 비트를 어드레스 라인(AL)으로 내어놓는다.
디코더(30A)는 상기 카운터(50)에서 발생되는 어드레스의 일부와 상기 어드레스 확장기(40)에서 출력되는 부가 비트를 입력받아 이를 어드레스 데이터로 인식하고 그에 따른 해당 어드레스가 포함되어 있는 메모리 칩(20A∼20N)을 선택한다.
상기와 같이 동작하는 본 발명에 따른 어드레스 스페이스 확장 벙법 및 그 장치를 제공하면, 대용량의 메모리를 콘트롤 하기 위하여 어드레스 핀의 개수가 많은 고가의 MPU를 사용하지 않아도 되며, 어드레스 스페이스가 카운터의 크기에 의하여 정의되므로 MPU의 어드레스 스페이스 크기와 시스템 어드레스 스페이스와는 무관해 짐에 따라 시스템 설계에 편리성을 제공한다는 효과가 있다.

Claims (2)

  1. n비트의 어드레스 비트 수를 갖는 MPU에서 n비트 보다 큰 m비트의 어드레스 비트수를 갖는 메모리를 억세스하기 위한 방법에 있어서,
    억세스 하고자 하는 메모리 영역의 첫번재 영역에 대응하는 어드레스 데이터와 억세스하고자 하는 메모리 어드레스 영역에 대한 데이터를 발생시키는 제1과정과;
    상기 제1과정에서 발생되어진 첫번째 어드레스를 소정 값만큼 순차적으로 증가시키는 제2과정과;
    상기 제1과정에서 발생되는 메모리 어드레스 영역에 대한 데이터를 입력받아 m비트와 n비트의 자리 차이에 대응하는 부가 어드레스 비트를 발생시키는 제3과정; 및
    상기 제2과정에서 증가되는 어드레스 데이터와 제3과정에서 발생되는 부가 어드레스 데이터를 병합하여 그중 일부를 소정 양식에 따라 추출하여 메모리를 억세스하는 제4과정을 포함하여 어드레스 스페이스를 2의 n승에서 2의 m승으로 확장할 수 있는 것을 특징으로 하는 어드레스 스페이스 확장 방법.
  2. 메모리에 데이터를 저장하거나 읽어들 일때 n비트의 어드레스 신호를 발생시켜 저장하거나 읽어들일 정보의 정확한 위치를 기억하며 억세스하고자 하는 메모리 영역에 대한 데이터를 발생시키는 MPU가 n비트 보다 큰 m비트의 어드레스 비트 수를 갖는 메모리를 억세스하기 위한 장치에 있어서,
    상기 MPU가 데이터를 읽거나 쓰기 위하여 발생시키는 어드레스 신호를 입력받아 그에 따른 정보를 출력하는 초기 어드레스 발생부와;
    상기 초기 어드레스 발생부에서 발생되는 신호를 초기치로 하여 소정 값을 순차적으로 증가시키는 어드레스 증가수단과;
    상기 MPU에서 억세스하고자 하는 메모리 영역에 대한 데이터를 발생시키면 이를 저장하고 그에 따른 어드레스 보다 큰 어드레스가 될 수 있도록 부가적인 어드레스 비트를 발생시키는 어드레스 확장기; 및
    상기 어드레스 증가수단에서 출력되는 신호중 일부와 어드레스 확장기에서 출력되는 신호를 입력받아 해당 메모리를 억세스하는 디코더를 포함하는 것을 특징으로 하는 어드레스 스페이스 확장 장치.
KR1019960043834A 1996-10-04 1996-10-04 어드레스 스페이스 확장 장치 KR100211076B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960043834A KR100211076B1 (ko) 1996-10-04 1996-10-04 어드레스 스페이스 확장 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960043834A KR100211076B1 (ko) 1996-10-04 1996-10-04 어드레스 스페이스 확장 장치

Publications (2)

Publication Number Publication Date
KR19980025617A true KR19980025617A (ko) 1998-07-15
KR100211076B1 KR100211076B1 (ko) 1999-07-15

Family

ID=19476137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960043834A KR100211076B1 (ko) 1996-10-04 1996-10-04 어드레스 스페이스 확장 장치

Country Status (1)

Country Link
KR (1) KR100211076B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455158B1 (ko) * 2002-09-24 2004-11-06 엘지전자 주식회사 메모리 인터페이스 장치

Also Published As

Publication number Publication date
KR100211076B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
US5519664A (en) Dynamic random access memory persistent page implemented as processor register sets
US5966727A (en) Combination flash memory and dram memory board interleave-bypass memory access method, and memory access device incorporating both the same
US5278801A (en) Flexible addressing for drams
KR101077215B1 (ko) 듀얼 포트 메모리 장치
US4393443A (en) Memory mapping system
EP0471532A2 (en) Method for determining the size of a memory
US5339402A (en) System for connecting an IC memory card to a central processing unit of a computer
KR100607987B1 (ko) 명령어 스케줄링을 수행하는 메모리 제어장치 및 방법
US5909703A (en) Method and apparatus for banking addresses for DRAMS
KR100211076B1 (ko) 어드레스 스페이스 확장 장치
US5530934A (en) Dynamic memory address line decoding
US20040221129A1 (en) Semiconductor memory device having tag block for reducing initialization time
US6154825A (en) Method and apparatus for addressing a memory resource comprising memory devices having multiple configurations
KR20050079862A (ko) 접근 금지 신호를 갖는 듀얼 포트 메모리 장치
US6094397A (en) Method and apparatus for addressing multi-bank memory
US6934819B2 (en) Method for memory addressing in micro controller and device using the same
KR940011048B1 (ko) 확장용 메모리를 위한 어드레싱장치 및 방법
KR0144035B1 (ko) 전전자 교환기내 상위 제어계의 d-램 모듈 접속방법
US6041015A (en) Semiconductor type memory device having consecutive access to arbitrary memory address
KR900002496Y1 (ko) 메모리 영역 확장 회로
KR940003632B1 (ko) 마이크로 프로세서의 액세스 메모리 영역 확장 회로 및 방법
KR920003845B1 (ko) 개인용 컴퓨터의 사용자를 위한 rom의 영역 확장 시스템
KR100329768B1 (ko) 마이크로컨트롤러의메모리어드레싱장치
EP0500915B1 (en) Method of configuring a memory system
US20050141299A1 (en) Semiconductor memory device for controlling cell block with state machine

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050322

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee