KR0121804B1 - 레벨 설정 회로를 갖는 데이타 버스 콘트롤러 - Google Patents

레벨 설정 회로를 갖는 데이타 버스 콘트롤러

Info

Publication number
KR0121804B1
KR0121804B1 KR1019940013982A KR19940013982A KR0121804B1 KR 0121804 B1 KR0121804 B1 KR 0121804B1 KR 1019940013982 A KR1019940013982 A KR 1019940013982A KR 19940013982 A KR19940013982 A KR 19940013982A KR 0121804 B1 KR0121804 B1 KR 0121804B1
Authority
KR
South Korea
Prior art keywords
data
output
bus
input
terminal
Prior art date
Application number
KR1019940013982A
Other languages
English (en)
Other versions
KR950004007A (ko
Inventor
히토시 오가와
Original Assignee
세키자와 다다시
후지쓰 가부시키가이샤
하니 도시유키
후지쓰 브이 엘 에스 아이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키자와 다다시, 후지쓰 가부시키가이샤, 하니 도시유키, 후지쓰 브이 엘 에스 아이 가부시키가이샤 filed Critical 세키자와 다다시
Publication of KR950004007A publication Critical patent/KR950004007A/ko
Application granted granted Critical
Publication of KR0121804B1 publication Critical patent/KR0121804B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G06F13/4018—Coupling between buses with data restructuring with data-width conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 SCSI와 중앙 디지탈 데이타 처리 장치 사이에 결합된 터미널 저항기를 필요로 하지 않으면서 중앙 디지탈 데이타 처리 장치와 외부 장치 사이에 데이타를 전송할 수 있는 소형 컴퓨터 시스템 인터페이스 장치에 관한 것이다. 데이타 라인의 수가 동일한 한 쌍의 데이타 버스는 데이타를 프로토콜 콘트롤러에 공급하는데, 이 프로토콜 콘트롤러는 데이타 전송에 사용되는 데이타 라인의 수를 식별한 후 상기 버스 쌍에 의해 공급되는 총 데이타 라인 수를 사용해 디스크 드라이브 유닛에 상기 공급된 데이타를 전송한다. 사용되는 버스 라인의 수가 두 버스에 의해 공급되는 수보다 작은 경우, 프로토콜 콘트롤러는 레벨 세팅 회로가 중앙 디지탈 처리 장치로부터 데이타를 전송하는데 있어서 사용되지 않는 다수의 버스 라인을 비활성 상태로 세팅하도록 하여 디지탈 처리 장치, SCSI 및 디스크 드라이브 유닛 사이에 전체적인 데이타 전송을 가능하게 한다.

Description

레벨 설정 회로를 갖는 데이타 버스 콘트롤러
제1도는 종래의 정보 처리 시스템을 도시하는 블럭도.
제2도는 제1도에 도시된 버스 라인 중 한 개의 버스 라인에 대한 종단 저항을 나타내는 회로도.
제3도는 본 발명의 제1실시예에 따른 정보 처리 시스템을 도시하는 블럭도.
제4도는 제3도의 개인용 컴퓨터(PC)및 소형 컴퓨터 시스템 인터페이스(SCSI)유닛을 나타내는 블럭도.
제5도는 제4도의 버스 콘트롤러를 나타내는 회로도.
제6도는 제4도에 도시된 버스 라인 중 한 개의 버스 라인에 대한 종단 저항을 나타내는 회로도.
* 도면의 주요부분에 대한 부호의 설명
30 : 개인용 컴퓨터 31, 41 : SCSI 프로토콜 콘트롤러
32, 42 : 버스 구동기/수신기 34, 35, 46, 47, 48, 49 : 커넥터
36 : SCSI 버스 케이블 37 : 종단 저항
40 : 광디스크 드라이브 50 : SCSI 유닛
51 : 버스 콘트롤러 60 : 디스크 유닛
본 발명은 데이타 전송을 제어하는 소형 컴퓨터 시스템 인터페이스(SCSI)와 같은 인터페이스 장치에 응용되는 레벨 설정 회로에 관한 것으로, 특히 버스의 폭, 즉, 버스 라인의 수가 반도체 인터페이스 장치에 접속되는 장치의 버스 폭과 상이한 경우 비활성 레벨에서 특정 버스 라인의 전압 레벨을 유지할 수 있는 반도체 인터페이스 장치에 관한 것이다.
마이크로프로세서에 의해 디지탈 정보를 처리하기 위해서는 다양한 유형의 정보 처리 장치 사이에서 데이타를 전송해야만 하고, 이러한 정보 처리는 일반적으로 이들 정보 처리 장치를 버스 케이블에 접속하므로서 수행되고 있다. 그러나, 이들 정보 처리 장치 사이에서 데이타를 전송하는 경우에는 버스 폭이 달라질 수 있다. 버스 폭이 달라진 경우, 버스 라인이 많은 장치는 버스 라인이 적은 장치에 의해 사용되지 않는 버스 라인을 구비하게 된다. 이들 사용되지 않는 비접속 버스 라인이 어떠한 H 레벨 또는 L 레벨 신호도 입력되지 않는 부동 상태에 놓이게 되면, 내장된 반도체 장치는 그 동작에 필요한 소정 비트수의 데이타가 정상적으로 입력될 수 없게 된다. 이 때문에 임의의 비접속 버스 라인에는 그 전압 레벨을 비활성 상태의 레벨로 설정하기 위한 종단 저항이 접속되어 사용된다. 이러한 방식으로 반도체 장치는 소정 비트수의 데이타가 입력 가능하게 되고, 반도체 장치는 정상적으로 동작한다.
제1도는 종래의 정보 처리 시스템을 도시한 것이다. 이 정보 처리 시스템은 개인용 컴퓨터(10)와 광디스크 드라이브에 의해 사용될 수 있는 SCSI 유닛(20)을 구비하고 있다. 개인용 컴퓨터(10)와 SCSI 유닛(20)은 둘다 SCSI 버스 케이블(16)에 의해 접속된다.
컴퓨터(10)는 콘트롤러(11), 버스 구동기/수신기(12) 및 버스(13)를 포함한다. 버스(13)는 8비트폭의 버스 라인을 포함한다. 버스(13)의 양단에는 한 쌍의 커넥터(14,15)가 설치되어 있다. 버스 구동기/수신기(12)는 버스(13)에 접속되고, 콘트롤러(11)는 버스 구동기/수신기(12)에 접속되어 있다. 콘트롤러(11)는 버스 (13)로부터 버스 구동기/수신기(12)를 통하여 8비트의 병렬 데이타를 수신하여, 이 수신된 데이타에 따라 소정의 처리 과정을 실행한다. 또한 콘트롤러(11)는 8비트의 병령 데이타를 버스 구동기/수신기(12)를 통하여 버스(13)상에 출력한다.
SCSI 유닛(20)은 콘트롤러(21), 버스 구동기/수신기(22) 및 메인 버스(23)를 포함한다. 메인 버스(23)는 각각 8개의 버스 라인으로 이루어진 제1 및 제2서브 버스(24,25)를 포함한다. 따라서, 버스(23)는 총 16개의 버스 라인을 포함한다.
제1서브 버스(24)의 양단에는 한쌍의 커넥터(26,27)가 설치되어 있고, 제2서브 버스(25)의 양단에는 다른 한쌍의 커넥터(28,29)가 설치되어 있다. 콘트롤러(21)는 버스 구동기/수신기(22)를 통하여 메인 버스(23)와 접속되어 있다. 특히, 콘트롤러(21)는 메인 버스(23)로부터 버스 구동기/수신기(22)를 통하여 16비트의 병렬 데이타를 수신하여, 이 수신된 데이타에 따라 소정의 처리 과정을 실행한다. 또한 콘트롤러(21)는 16비트의 병렬 데이타를 버스 구동기/수신기(22)를 통하여 메인 버스(23)상에 출력한다.
커넥터(15)와 커넥터(26)는 SCSI 버스 케이블(16)이 연결되어, 이 케이블(16)을 통하여 컴퓨터(10)와 SCSI 유닛(20) 사이에서 데이타의 전송이 이루어진다. 케이블(16)을 통하여 데이타 전송을 실행하기 위해 버스(13,23)의 활성 레벨 및 비활 성 레벨은 각각 L 레벨 및 H 레벨로 정의된다. 그 때문에 커넥터(14)와 커넥터(27)에는 버스 라인(13,24)을 비활성 레벨, 즉 H 레벨로 설정하기 위해 종단 저항(17)이 각각 접속되어 있다.
제2도에는 한 개의 버스 라인(DBL)에 대한 종단 저항(17a)이 도시되어 있다. 제1도의 종단 저항(17)은 버스 라인의 수가 동일한 종단 저항(17a)으로 구성되어 있다. 각 종단 저항(17a)은 전원(VCC)과 접지(GND) 사이에 직렬 접속된 저항(R1,R2)을 포함한다. 버스 라인(DBL)은 양 저항(R1,R2) 사이에 접속되어 있다.
SCSI 유닛(20)이 컴퓨터(10)로부터 병렬 데이타를 수신하는 경우, 제2서브 버스(25)에 어떠한 H 레벨 신호 또는 L 레벨 신호도 입력되지 않으면 제2서브 버스(25)는 부동 상태로 된다. 이 부동 상태에서, 콘트롤러(21)에는 16비트의 병렬 데이타가 정상적으로 입력되지 않게 되어, 콘트롤러(21)가 오동작해 버린다. 이와 같은 오동작을 방지하기 위해, 커넥터(28,29)에는 버스(25)의 레벨을 비활성 레벨로 설정하기 위해 상기한 것과 동일한 유형의 종단 저항(17)이 각가 접속되어 있다. 따라서, 콘트롤러(21)는 16비트의 병렬 데이타를 정상적으로 수신할 수 있게 되어 정상으로 동작할 수 있다.
그러나, 본 발명에 따르면, SCSI 유닛(20)의 버스 라인에 접속되는 종단 저항은 실제의 데이타 전송에는 불필요하게 된다. 이와 같이 종단 저항을 SCSI 유닛(20)에 포함시키면, SCSI 유닛의 크기 및 중량이 증가하게 되어, 기기의 소형 경량화에 방해가 되는 문제가 있다. 따라서, 이들 저항을 제거하면, SCSI 유닛(20)의 크기 및 중량을 저감할 수 있다.
본 발명의 목적은 실제의 데이타 전송에는 불필요한 버스 라인이 부동 상태가 되는 것을 방지하면서 불필요한 종단 저항의 필요성을 제거하여 소형 경량화를 도모할 수 있는 반도체 장치를 제공하는데 있다.
이와 같은 목적을 달성하기 위해 본 발명은 소정의 전압 레벨에서 복수의 단자를 설정할 수 있는 레벨 설정 회로를 제공하는데, 각 단자는 하나의 데이타 라인에 접속되도록 배열되고, 상기 레벨 설정 회로는 단자가 데이타 라인과 접속되지 않는 경우 적어도 하나의 단자를 상기 소정의 전압 레벨로 설정하도록 작동된다.
본 발명의 제1특징에 따르면, 제1데이타 처리 장치의 출력단에서 공급되는 데이타 라인의 수에 따라 제1데이타 처리 장치와 제2데이타 처리 장치간의 디지탈 데이타의 전송을 제어하는 인터페이스 장치가 제공된다. 이 인터페이스 장치는 상기 제1데이타 처리 장치에 접속 가능한 데이타 비트 라인의 수가 각각 동일한 상부 데이타 버스 및 하부 데이타 버스와, 상기 상부 및 하부 버스가 공급하는 데이타에 응답하는 프로토콜 콘트롤러를 포함한다.
프로토콜 콘트롤러는 상기 제1데이타 처리 장치의 출력단에서 사용되는 버스 라인의 수를 검출하여, 디스크 드라이브 콘트롤러에 대해 검출된 수를 상부 및 하부 데이타 버스에 공급되는 총 데이타 라인의 수로써 표시한다. 또한, 프로토콜 콘트롤러는 상기 제1데이타 처리 장치에 의해 사용되는 데이타 라인의 수를 표시하는 제1신호를 공급한다. 프로토콜 콘트롤러와 상부 및 하부 버스와의 사이에는 레벨 설정 회로가 설치되어 있다. 레벨 설정 회로는 제1신호에 응답하여, 중앙 데이타 처리 장치에 의해 사용되는 데이타 리인의 수가 상부 및 하부 데이타 버스에 의해 공급되는 라인의 수보다 작은 경우 상기 상부 및 하부 버스 중 하나의 전압 레벨을 비활성 레벨로 설정한다. 여기서, 상기 인터페이스 장치와 제1데이타 처리 장치와의 사이에서 데이타를 전송하기 위해 사용되는 데이타 라인의 수는 중앙 데이타 처리 장치의 출력단에서 공급되는 데이타 라인의 수와 동일하다.
이하, 제3도 내지 제6도를 참조하여 본 발명의 양호한 실시예를 설명한다.
제3도는 본 발명의 제1실시예에 따른 정보 처리 시스템을 예시한 것이다. 이 시스템은 중앙 디지털 처리 장치로서 개인용 컴퓨터(30)와, SCSI 버스 케이블(36)에 의해 상기 개인용 컴퓨터(30)와 접속되는 광디스크 드라이브(40)를 포함한다. 데이타는 SCSI 프로토콜 콘트롤러(41)에 따라 개인용 컴퓨터(30)와 광디스크 드라이브(40) 사이에 전송된다.
컴퓨터(30), SCSI 프로토콜 콘트롤러(31), 버스 구동기/수신기(32) 및 버스(33)를 포함하는 정보 처리 시스템이 제4도에 추가로 도시된다. 버스(33)는 8개의 버스 라인을 포함하고, 이 버스의 양단에는 한쌍의 커넥터(34,35)가 설치되어 도시된다. 버스 구동기/수신기(32)는 버스(33)의 각 버스 라인에 접속된 3상 버퍼(32a-32hh)를 포함한다. 각 버퍼(32a-32h)는 입력 버퍼(BI1) 및 출력 버퍼(BO1)를 구비한다. 출력 버퍼(BO1)는 데이타 신호(DO)와 출력 인에이블 신호(OE)를 수신한다. 출력 버퍼(BO1)는 출력 인에이블 신호(OE)가 하이 레벨이면 결합된 버스 라인에 입력 신호를 출력하고, 출력 인에이블 신호(OE)가 로우 레벨이면 입력 신호의 출력을 정지한다.
콘트롤러(31)는 버스 구동기/수신기(32)에 접속되어 있다. 콘트롤러(31)는 3상 버퍼(32a-32h)의 입력 버퍼(BI1)를 통하여 8비트의 병렬 데이타(DB0(최하위 비트)-DB7(최상위 비트))를 입력하고, 그 입력되는 데이타에 따라 소정의 처리를 실행한다. 콘트롤러(31)는 버퍼(32a-32h)의 각 출력 버퍼(BO1)에 대하여 각각 출력 인에이블 신호(OE)를 출력하면서 8비트의 병렬 데이타(DB0-DB7)를 출력한다. 그 결과, 8비트의 병렬 데이타(DB0-DB7)는 버스 구동기/수신기(32)를 통하여 버스(33)에 출력된다.
제3도에 도시된 바와 같이, 디스크 드라이브(40)는 SCSI 유닛(50)과 디스크 유닛(60)을 포함한다. 디스크 유닛(60)은 디스크 콘트롤러(61), 메모리(62) 및 디스크 드라이브(63)를 구비한다. 디스크 콘트롤러(61)는 버스(64)를 통하여 메모리(62)와 SCSI 유닛(50)에 접속된다. 이에 따라, 디스크 콘트롤러(61)는 버스(64)를 통하여 메모리(62)와 SCSI 유닛(50)사이에서 데이타 전송을 실행시킬 수 있다. 디스크 콘트롤러(61)는 디스크에서 판독되는 데이타를 메모리(62)에 기억시키고 메모리(62)의 데이타를 디스크상에 기록하도록 디스크 드라이브(63)를 제어한다. 콘트롤러(61)는 데이타 기록 및 데이타 판독 동작을 제어한다.
제4도에 도시된 바와 같이, SCSI 유닛(50)은 SCSI 프로토콜 콘트롤러(41), 버스 구동기/수신기(42), 버스 콘트롤러(51) 및 메인 버스(43)를 포함한다. 메인 버스(43)는 각각 8개의 버스 라인을 갖는 하부 및 상부 데이타 버스(44,45)를 포함한다. 따라서 메인 버스(43)는 총 16개의 버스 라인을 갖는다. 하부 데이타 버스(44)에는 한 쌍의 커넥터(46,47)가 접속되어 있고, 상부 데이타 버스(45)에는 다른 한쌍의 커넥터(48,49)가 접속되어 있다.
버스 구동기/수신기(42)는 16개의 3상 버퍼(42a-42p)를 포함한다. 이 16개의 버퍼 중 8개의 버퍼(42a-42p)는 하부 데이타 버스(44)의 각 버스 라인에 접속되고, 나머지 8개이 버퍼(42i-42p)는 상부 데이타 버스(45)의 각 버스 라인에 접속되어 있다.
각 버퍼(42a-42p)는 입력 버퍼(BI2) 및 출력 버퍼(BO2)로 구성된다. 입력 버퍼(BI2)는 입력 신호를 커넥터(41)에 직접 출력한다. 출력 버퍼(BO2)는 데이타 신호 및 출력 인에이블 신호(OE)를 수신한다. 출력 버퍼(BO2)는 인에이블 신호(OE)가 하이 레벨인 경우, 결합된 버스 라인에 입력 신호를 공급한다. 인에이블 신호(OE)가 로우 레벨인 경우, 출력 버퍼(BO2)는 결합된 버스 라인에 입력 신호의 출력을 정지한다.
콘트롤러(41)는 버스 콘트롤러(51)를 통하여 버스 구동기/수신기(42)에 접속되고, 버스(64)를 통하여 디스크 유닛(60)에 접속된다. 콘트롤러(41)는 2개의 정보 처리 장치 사이에서 데이타 전송를 가능하게 하는 SCSI 프로토콜에 따라 SCSI버스를 제어한다. SCSI 버스는 일반적으로 버스 프리 단계, 중재 단계, 선택 단계 및 정보 전송 단계의 4개의 단계를 거쳐 제어된다. 버스 프리 단계에서는, 종단 저항(37)을 사용하여 SCSI 버스의 전압 레벨을 리셋한다. 다음으로 중재 단계에서는, 컴퓨터(30)내의 SCSI콘트롤러(31)에 의해 SCSI 버스를 사용할 수 있다. 이후 선택 단계에서는 , SCSI 버스를 사용하도록 인가된 장치는 데이타가 전송될 목표 장치를 선택한다. 최종적으로 정보 전송 단계에서는, 다양한 종류의 정보가 SCSI 버스를 통하여 전송된다. 정보 전송 단계는 일반적으로 명령 단계, 데이타 단계, 상태 단계 및 메세지 단게를 포함한다.
데이타 단계에서, 콘트롤러(41)는 입력 버퍼(BI2)로부터 버스 콘트롤러(51)를 통하여 16비트의 병렬 데이타(DB0(최하위 비트)-DB15(최상위비트))를 입력한다.콘트롤러(41)는 입력 데이타를 버스(64)를 통해 디스크 유닛(60)으로 전송한다. 또한, 데이타 단계에서 콘트롤러(41)는 디스크 유닛(60)으로부터 16비트의 병렬 데이타를 입력한다. 콘트롤러(41)는 버스 콘트롤러(51)에 출력 인에이블 신호(DBOE0-DBOE15)(제5도에 도시됨)를 출력하면서 16비트의 병렬 데이타(DB0-DB15)를 출력한다.
제4도에 도시된 바와 같이, 콘트롤러(41)는 레지스터(41a)를 구비한다. 전송될 데이타의 비트 수를 표시하는 선택 신호(SL)는 레지스터(41a)에서 사전에 설정되어, 디스크 드라이브(40)가 접속되는 개인용 컴퓨터(30)에 의해 사용되는 데이타 비트의 수를 나타낸다.
특히, 데이타 전송용 목표 장치가 선택 단계에서 선택되면, 선택 신호(SL)는 목표 장치에 의해 사용되는 데이타 비트의 수, 즉, 8, 16 등을 식별하기 위해 설정된다.
선택 신호(SL)는 디스크 드라이브(40)에 접속된 장치가 얼마나 많은 데이타 비트를 처리할 수 있는지의 조사에 대한 응답에 따라 설정될 수도 있다. 이 실시예에서, 선택 신호(SL)는 컴퓨터(30)가 8비트의 병렬 데이타를 처리하는 경우 고전압 레벨로 설정되고, 16비트의 병렬 데이타를 처리하는 정보 처리 장치에 대해 저전압 레벨로 설정된다. 레지스터(41a)는 선택신호(SL)를 버스 콘트롤러(51)에 출력한다.
제5도에 도시된 바와 같이, 버스 콘트롤러(51)는 버퍼(42a-42p)(제4도에 도시됨)에 대응하는 16개의 회로부(51a-51p)를 포함한다. 이 16개의 회로부 중 8개의 회로부(51a-51h)는 16비트의 병렬 데이타 중 하위 8비트의 병렬 데이타, 즉, DB0-DB7을 전송한다. 8개의 회로부(51a-51h)는 관련 버퍼(42a-42h)와 콘트롤러(41) 사이에서 데이타의 전송을 제어한다. 나머지 8개의 회로부(51i-51p)는 16비트의 병렬 데이타중 상위 8비트 데이타(DB8-DB15)를 전송한다. 이들 회로부(51i-51p)는 관련 버퍼(42i-42p)의 출력은 콘트롤러(41)에 직접 전송한다.
각 회로부(51i-51p)는 OR 게이트(52,53)를 구비한다. OR 게이트(52)는 상술한 선택 신호(SL)와 인에이블 신호(DBOE8-DBOE15)를 각각 수신한다. OR 게이트(52)는 선택 신호(SL) 및 인에이블 신호(DBOE8-DBOE15)에 따라서 각각 제어 신호(C8-C15)를 생성한다. OR 게이트(52)는 제어 신호(C8-C15)를 버퍼(42i-42p)의 출력버퍼(BO2)에 각각 출력한다.
OR 게이트(53)는 상술한 선택 신호(SL)와 상위 8비트의 데이타(DB8-DB15)를 수신한다. OR 게이트(53)는 8비트의 데이타와 선택신호(SL)에 따라서 각각 신호(S8-S15)를 생성한 후, 이들 신호(S8-S15)를 버퍼(42i-42p)의 출력 버퍼(BO2)에 데이타 신호로서 각각 출력한다.
선택 신호(SL)가 L 레벨인 때에는 각 OR 게이트(52)에서는 인에이블 신호(DBOE8-DBOE15)가 제어 신호(C8-C15)로서 각각 출력되고, OR 게이트(53)에서는 데이타(DB8-DB15)가 신호(S8-S15)로서 각각 출력된다. 또한, 선택 신호(SL)가 H 레벨인 때에는 인에이블 신호(DBOE8-DBOE15)의 레벨과 관계없이 OR 게이트(52)에서는 H 레벨의 제어 신호(C8-C15)가 각각 출력된다. 동일하게 데이타(DB8-DB15)의 레벨과 관계없이 OR 게이트(53)에서는 H 레벨의 신호(S8-S15)가 각각 출력된다.
컴퓨터(30)의 커넥터(35) 및 SCSI 유닛(50)의 커넥터(46)는 버스 케이블(36)에 의해 접속되어 있다. 이 버스 케이블을 통하여 컴퓨터(30)와 SCSI 유닛(50)의 사이에서 데이타가 전송된다. 주변 데이타 처리 장치로써 또 다른 컴퓨터가 케이블을 통하여 종단 저항(37) 대신에 커넥터(47)에 접속될 수 있다. 이에 따라, 컴퓨터와 SCSI 유닛(50)의 사이에서 데이타가 전송될 수 있다.
케이블(36)을 통해 데이타 전송을 실행하기 위해, 버스(33,43)의 활성 레벨 및 비활성 레벨은 각각 L 레벨 및 H 레벨로 정의 된다. 컴퓨터(30)의 커넥터(34)와 디스크 드라이브(40)의 커넥터(47) 사이에 결합된 SCSI 버스를 사용하는 대신에, 종단 저항(37)은 각 커넥터(34,47)에 접속되어, 버스 라인(33,44)을 비활성 레벨, 즉 H 레벨로 설정한다.
제6도는 한 개의 버스 라인(DBL)에 대한 종단 저항(37a)를 도시한 것이다. 제4도에 도시된 종단 저항(37)은 버스 라인의 수가 동일한 수의 종단 저항(37a)으로 구성되어 있다. 각 종단 저항(37a)은 전원(Vcc)과 접지(GND) 사이에 직렬 접속된 저항(R3,R4)을 포함한다. 버스 라인(DBL)은 양 저항(R3,R4) 사이에 접속되어 있다.
이와 같은 정보 처리 시스템에서는 SCSI 프로토콜 콘트롤러(41)를 사용하여 디스크 드라이브(40)와 개인용 컴퓨터(30) 사이에 데이타를 전송하여 레지스터(41a)를 고레벨로 설정한다. 이 경우는 컴퓨터(30)가 8비트의 병렬 데이타를 처리하도록 설정되는 경우에 수행된다. 또한, 레지스터(41a)는 스위치에 의해 수동으로 설정될 수 있다. SCSI 유닛(50)이 데이타를 컴퓨터(30)로 전송하면, 콘트롤러(41)는 H 레벨의 출력 인에이블 신호(DEOE0-DEOE15)와 16개의 비트 데이타(DB0-DB15)를 출력한다. H 레벨의 선택 신호(SL)에 기초하여 제어 신호(C8-C15)는 제5도에 도시된 신호(S8-S15)와 마찬가지로 고레벨로 된다.
비트 데이타(DB0-DB7)는 인에이블 신호(DBOE0-DBOE7)에 따라서 버퍼(42a-42h)의 출력 버퍼(BO2)를 통하여 하위 데이타 버스(44)에 출력된다. 버퍼(42i-42p)의 출력 버퍼(BO2)는 제어 신호(C8-C15)에 따라서 입력 신호를 출력하여, 상위 데이타 버스(45)상에 H 레벨의 신호(S8-S15)를 전송한다. 이와 같이 하여 8비트 데이타는 케이블(36)을 통하여 SCSI 유닛(50)으로부터 컴퓨터(30)의 콘트롤러(31)에 정상적으로 전송된다.
SCSI 유닛(50)이 컴퓨터(30)로부터 데이타를 수신하는 경우, 콘트롤러(41)로부터 출력 인에이블 신호(DBOE0-DBOE15)는 저레벨로 된다. 버퍼(42a-42h)는 이 저레벨의 인에이블 신호(DBOE0-DBOE7)에 기초하여 기억된 신호 출력 동작을 정지시킨다. 제어 신호(C8-C15)가 H 레벨의 선택 신호(SL)로 인해 고레벨로 되면, 제5도에 도시된 신호(S8-S15)는 고레벨로 된다. 버퍼(42i-42p)의 출력 버퍼(BO2)는 제어신호(C8-C15)에 따라서 수신된 신호를 출력하여 상위 데이타 버스(45)상에 H 레벨의 신호(S8-S15)를 송신한다. 그 결과 , 데이타 전송에 사용되지 않는 상위 데이타 버스(45)는 비활성 레벨로 되어 부동 상태를 방지할 수 있다. 종래 기술과는 달리 상위 데이타 버스(45)에 종단 저항이 필요없기 때문에 디스크 드라이브(40)는 소형 및 경량화를 도모할 수 있다.
SCSI 유닛(50)이 케이블(36)을 통하여 컴퓨터(30)로부터 전송되는 8비트의 병렬 데이타를 수신하면, 버퍼(42a-42h)의 입력 버퍼(BI2)를 통하여 병렬 데이타가 하위 8비트의 데이타(DB0-DB7)로서 입력된다. 버퍼(42i-42p)의 입력 버퍼(DI2)를 통하여 상위 데이타 버스(45)상에 하이 레벨 신호가 상위 8비트의 데이타(DB8-DB15)로서 입력된다. 따라서, 콘트롤러(41)는 상위 8비트 데이타가 0으로 설정되는 16비트의 병렬 데이타(DB0-DB15)가 정상으로 입력되고, 그 수신되는 데이타에 따라서 정상적으로 동작될 수 있다.
16비트의 병렬 데이타를 처리할 수 있는 정보 처리 장치와 디스크 드라이브(40)와의 사이의 데이타 전송 과정에서, 버스 케이블의 단부는 2개의 커넥터(46,48)에 동시에 접속된다. 이 경우, L 레벨에 있는 선택 신호(SL)는 레지스터(41a)에서 설정될 것이다. SCSI 유닛(50)이 데이타를 정보 처리 장치에 전송하면, 콘트롤러(41)는 고레벨의 출력 인에이블 신호(DBOE0-DBOE15)와 16개의 비트 데이타(DB0-DB15)를 출력한다. 인에이블 신호(DBOE8-DBOE15)에 따라, 제어 신호(C8-C15)는 고레벨로 되고, 데이타(DB8-DB15)는 신호(S8-S15)로써 출력될 것이다. 비트 데이타(DB0-DB7)는 인에이블 신호(DBOE0-DBOE7)에 따라 버퍼(42a-42h)의 출력 버퍼(BO2)를 통하여 하위 데이타 버스(44)에 출력될 것이다. 비트 데이타(DB8-DB15)는 제어 신호(C8-C15)에 따라 버퍼(42i-42p)의 출력 버퍼(BO2)를 통하여 상위 데이타 버스(45)에 출력될 것이다. 따라서 16비트의 데이타는 버스 케이블을 통해 SCSI 유닛(50)으로부터 전송될 것이다.
SCSI 유닛(50)이 정보 처리 장치로부터 데이타가 수신되면, 콘트롤러(41)의 출력 인에이블 신호(DBOE0-DBOE15)는 저레벨로 된다. 이 저레벨의 인에이블 신호(DBOE0-DBOE7)에 따라서 버퍼(42a-42h)는 저장된 신호의 출력 동작을 정지시킨다. 인에이블 신호(DBOE8-DBOE15)에 따라, 버스 콘트롤러(51)의 제어 신호(C8-C15)는 저레벨로 되어, 버퍼(42i-42p)가 신호의 출력 동작을 정지시킬 수 있게 된다. 이후, 하위 및 상위 데이타 버스(44,45)는 신호를 입력할 준비를 한다. SCSI 유닛(50)에 송신된 16비트의 병렬 데이타는 버퍼(42a-42p)의 입력 버퍼(B12)를 통하여 상위 8비트 데이타(DB8-DB15) 및 하위 8비트 데이타(DB0-DB7)로서 입력된다. 따라서, 콘트롤러(41)는 총 16비트의 병렬 데이타(DB0-DB15)가 정상으로 입력되어 이 입력 데이타에 따라서 정상적으로 동작될 수 있다.
본 명세서에서는 본 발명의 일 실시예에 대해서만 설명했지만, 당업자라면 본 발명의 사상 및 범주를 이탈함이 없이 다양한 형태로 본 발명이 구현될 수 있음을 알 수 있을 것이다. 특히 다음과 같이 변경이 가능하다. 데이타 전송에 사용되지 않는 버스의 레벨을 비활성 레벨로 유지시키기 위해, 선택 신호(SL)는 외부 장치로부터 버스 콘트롤러(51)에 직접 입력될 수도 있다. 또한, 선택 신호(SL)는 사용되지 않은 신호에 따라 SCSI 버스 케이블(36)상에서 발생할 수도 있다.
16비트의 병렬 데이타 중 상위 8비트 데이타(DB8-DB15)에 대응하는 버스 라인은 상기 실시예에서 비활성 레벨로 유지된다. 한편, 상이한 선택 신호는 콘트롤러(51)의 16개의 회로부(51a-51p)에 입력되어 3상 버퍼(42a-42p)에 대응하는 버스 라인을 임의로 선택할 수도 있다.
이 실시예의 디스크 드라이브(40)에서는 콘트롤러(41)와 콘트롤러(51)를 별도로 설치하였지만, 콘트롤러(51)는 콘트롤러(41)에 포함될 수도 있다.
본 발명의 실시예는 SCSI 버스의 인터페이스로 구체화하였지만, 직접 메모리 액세스(DMA) 버스의 인터페이스로 구체화할 수도 있다.
따라서, 본 발명의 실시예는 단지 예시일 뿐 이에 한정하고자 하는 것은 아니고, 본 발명은 본 명세서에서 주어진 설명에 제한되지 않으며 첨부된 청구 범위의 범주를 이탈함이 없이 변경될 수도 있다.

Claims (15)

  1. 복수의 단자를 소정의 전압 레벨로 설정하는 레벨 설정 회로에 있어서, 상기 복수의 단자의 각 단자에 결합된 데이타 라인과; 상기 데이타 라인에 결합된 입력 단자를 갖는 입력 버퍼와; 상기 입력 버퍼의 입력 단자와 평행하게 상기 데이타 라인에 접속되는 출력 단자를 갖는 출력 버퍼를 포함하는데, 상기 출력 버퍼는 그 출력을 선택적으로 인에이블링 및 디스에이블링 하는 추가의 단자를 가지며, 상기 레벨 설정 회로는 소정의 신호에 응답하여 상기 출력 버퍼의 출력을 인에이블링하고 단자가 상기 데이타 라인과 접속되지 않을 때 소정의 입력 신호를 상기 출력 버퍼에 공급하므로서 상기 단자의 전압 레벨을 상기 출력 버퍼의 출력으로 고정시키는 것을 특징으로 하는 레벨 설정 회로.
  2. 제1항에 있어서, 상기 레벨 설정 회로는 상기 단자를 포함하는 것을 특징으로 하는 레벨 설정 회로.
  3. 제2항에 있어서, 상기 레벨 설정 회로는 데이타 처리 장치의 출력단에서 공급되는 데이타 라인의 수에 따라 상기 제1데이타 처리 장치와 데이타 기억 장치간의 디지탈 데이타의 전송을 제어하는 인터페이스 장치를 포함하는 것을 특징으로 하는 레벨 설정회로.
  4. 제1데이타 처리 장치의 출력단에서 공급되는 데이타 라인의 수에 따라 상기 제1데이타 처리 장치와 데이타 기억 장치간의 디지탈 데이타의 전송을 제어하는 반도체 인터페이스 장치에 있어서, 복수의 단자의 각 단자에 결합되고 상기 제1데이타 처리 장치에 선택적으로 접속된 서로 동일한 수의 데이타 라인을 각각 포함하는 상위 데이타 버스 및 하위 데이타 버스와; 상기 상위 및 하위 데이타 버스에 의해 공급되는 데이타에 응답하여, 상기 제1데이타 처리 장치의 출력단에서 사용되는 데이타 라인의 수를 검출하고, 상기 검출된 데이타 라인의 수를 상기 상위 및 하위 데이타 버스에 의해 공급되는 데이타 라인의 총 수로써 상기 데이타 기억 장치에 표시하며, 상기 제1데이타 처리 장치에 의해 사용되는 데이타 라인의 수를 표시하는 제1신호를 공급하는 프로토콜 콘트롤러와; 상기 프로토콜 콘트롤러와 상기 상위 및 하위 데이타 버스와의 사이에 결합되는 레벨 설정 회로를 포함하는데, 상기 레벨 설정 회로는, 상기 데이타 라인에 결합된 입력 단자를 갖는 입력 버퍼와; 상기 입력 버퍼의 입력 단자와 평행하게 상기 데이타 라인에 접속되는 출력 단자를 갖는 출력 버퍼를 포함하고, 상기 출력 버퍼는 그 출력을 선택적으로 인에이블링 및 디스에이블링하는 추가의 단자를 가지며, 상기 레벨 설정 회로는 상기 제1신호에 응답하여 상기 출력 버퍼의 출력을 인에이블링하고 단자가 상기 데이타 라인과 접속되지 않을 때 소정의 입력 신호를 상기 출력 버퍼에 공급하므로서 상기 단자의 전압 레벨을 상기 출력 버퍼의 출력으로 고정시키는 것을 특징으로 하는 반도체 인터페이스 장치.
  5. 제4항에 있어서, 상기 상위 및 하위 데이타 버스는 상기 복수의 단자 중 하나의 입출력(I/O) 단자를 각각 포함하는데, 상기 입출력 단자는 상기 레벨 설정 회로에 결합되고 상기 레벨 설정 회로와 상기 복수의 입출력(I/O) 단자간에 데이타를 전송하는 것을 특징으로 하는 반도체 인터페이스 장치.
  6. 제5항에 있어서, 2개의 데이타 라인을 제2데이타 처리 장치에 선택적으로 결합되고, 상기 상위 및 하위 데이타 버스 중 적어도 하나에 의해 공급되는 데이타를 상기 제2데이타 처리 장치에 전송하는 상기 복수의 단자 중 2개의 입출력(I/O) 단자를 추가로 포함하는 것을 특징으로 하는 반도체 인터페이스 장치.
  7. 제6항에 있어서, 상기 상위 및 하위 데이타 버스 중 선택된 하나를 통해 상기 데이타 처리 장치로부터 데이타가 전송되는 경우 상기 2개의 입출력(I/O) 단자 중 하나에 결합되는 종단 저항을 추가로 포함하는데, 상기 선택된 버스 라인의 전압 레벨은 상기 종단 저항에 의해 리셋되어 상기 데이타 처리 장치와 상기 인터페이스 장치간의 데이타의 전송을 가능하게 하는 것을 특징으로 하는 반도체 인터페이스 장치.
  8. 제4항에 있어서, 상기 레벨 설정 회로는 상기 상위 및 하위 데이타 버스에 통신 가능하게 결합되는 버스 구동기/수신기와, 상기 버스 구동기/수신기에 결합된 버스 콘트롤러를 포함하는데, 상기 버스 구동기/수신기는 상기 프로토콜 콘트롤러와 상기 상위 및 하위 데이타 버스 사이에 각각 통신 가능하게 결합되는 제1 및 제2의 입력 및 출력 버퍼 그룹을 추가로 포함하고, 상기 제1데이타 처리 장치의 출력단에서 데이타 라인의 수를 표시하는 다수의 데이타 라인에 의해 공급되는 데이타는 상기 프로토콜 콘트롤러에 공급되어, 상기 제1 및 제2입력 버퍼 그룹에 데이타를 공급하기 위해 사용되는 데이타 라인의 수가 상기 상위 및 하위 데이타 버스에 의해 공급되는 총 데이타 라인의 수보다 작은 경우 상기 프로토콜 콘트롤러가 상기 제1및 제2출력 버퍼 그룹 중 하나를 소정의 전압 레벨 상태에 있도록 하여 상기 제1데이타 처리 장치와 상기 상위 및 하위 데이타 버스 중 하나의 사이 및 상기 인터페이스 장치와 상기 제2데이타 처리 장치 사이의 데이타 전송을 모두 가능하게 하는 것을 특징으로 하는 반도체 인터페이스 장치.
  9. 제4항에 있어서, 상기 상위 및 하위 데이타 버스는 각각 8개의 데이타 라인을 포함하는 것을 특징으로 하는 반도체 인터페이스 장치.
  10. 제4항에 있어서, 상기 제1데이타 처리 장치는 개인용 컴퓨터를 포함하는 것을 특징으로 하는 반도체 인터페이스 장치.
  11. 제8항에 있어서, 상기 제1및 제2의 입출력(I/O) 버퍼 그룹은 상기 상위 및 하위 데이타 버스 중 하나에 제공된 데이타 라인에 각각 결합되는 복수의 입출력(I/O) 버퍼를 포함하는 것을 특징으로 하는 반도체 인터페이스 장치.
  12. 제8항에 있어서, 상기 버스 콘트롤러는 상기 상위 및 하위 데이타 버스에 의해 공급되는 데이타 라인에 대응하는 복수의 서브 회로를 추가로 포함하는데, 상기 서브 회로는 한 쌍의 OR 게이트를 각각 구비하는 것을 특징으로 하는 반도체 인터페이스 장치.
  13. 제5항에 있어서. 상기 제1신호는 상기 프로토콜 콘트롤러 및 상기 버스 콘트롤러에 결합된 레지스터에 저장되는 것을 특징으로 하는 반도체 인터페이스 장치.
  14. 제4항에 있어서, 상기 데이타 기억 장치는 디스크 드라이브 유닛을 포함하는 것을 특징으로 하는 반도체 인터페이스 장치.
  15. 중앙 데이타 처리 장치의 출력단에서 공급되는 데이타 라인의 수에 따라 상기 중앙 데이타 처리 장치와 디스크 드라이브 유닛 사이의 디지탈 데이타의 전송을 제어하는 소형 컴퓨터 시스템 인터페이스(SCSI) 장치에 있어서, 복수의 단자의 각 단자에 결합되고 상기 중앙 데이타 처리 장치에 접속된 서로 동일한 수의 데이타 라인을 각각 포함하는 상위 데이타 버스 및 하위 데이타 버스와; 상기 상위 및 하위 데이타 버스에 의해 공급되는 데이타에 응답하여, 상기 중앙 데이타 처리 장치의 출력단에서 사용되는 데이타 라인의 수를 검출하고, 상기 검출된 데이타 라인의 수를 상기 상위 및 하위 데이타 버스에 의해 공급되는 데이타 라인의 총 수로써 상기 디스크 드라이브 유닛에 표시하며, 상기 중앙 데이타 처리 장치에 의해 사용되는 데이타 라인의 수를 표시하는 제1신호를 공급하는 프로토콜 콘트롤러와; 상기 프로토콜 콘트롤러와 상기 상위 및 하위 데이타 버스와의 사이에 결합되는 레벨 설정 회로를 포함하는데, 상기 레벨 설정 회로는, 상기 데이타 라인에 결합된 입력 단자를 갖는 입력 버퍼와; 상기 입력 버퍼의 입력 단자와 평행하게 상기 데이타 라인에 접속되는 출력 단자를 갖는 출력 버퍼를 포함하고,상기 출력 버퍼는 그 출력을 선택적으로 인에이블링 및 디스에이블링하는 추가의 단자를 가지며, 상기 레벨 설정 회로는 상기 제1신호(SL)에 응답하여 상기 출력 버퍼의 출력을 인에이블링하고 단자가 상기 데이타 라인과 접속되지 않을 때 소정의 입력 신호를 상기 출력 버퍼에 공급하므로서 상기 단자의 전압 레벨을 상기 출력 버퍼의 출력으로 고정시키는 것을 특징으로 하는 소형 컴퓨터 시스템 인터페이스 장치.
KR1019940013982A 1993-07-20 1994-06-21 레벨 설정 회로를 갖는 데이타 버스 콘트롤러 KR0121804B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-179396 1993-07-20
JP17939693A JP3483594B2 (ja) 1993-07-20 1993-07-20 半導体装置

Publications (2)

Publication Number Publication Date
KR950004007A KR950004007A (ko) 1995-02-17
KR0121804B1 true KR0121804B1 (ko) 1997-11-22

Family

ID=16065138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940013982A KR0121804B1 (ko) 1993-07-20 1994-06-21 레벨 설정 회로를 갖는 데이타 버스 콘트롤러

Country Status (5)

Country Link
US (1) US5841995A (ko)
EP (1) EP0635791B1 (ko)
JP (1) JP3483594B2 (ko)
KR (1) KR0121804B1 (ko)
DE (1) DE69428645T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09204243A (ja) * 1996-01-29 1997-08-05 Fujitsu Ltd データ転送方法
JP3033550B2 (ja) * 1998-01-13 2000-04-17 三菱電機株式会社 Ｓｃｓｉインタフェース接続装置、ｓｃｓｉコントローラ、ｓｃｓｉケーブル及びｓｃｓｉバックプレーン
DE10345384B3 (de) * 2003-09-30 2005-03-24 Infineon Technologies Ag Schaltungssystem
JP2006197374A (ja) * 2005-01-14 2006-07-27 Fujitsu Ltd データバス回路
US10425361B2 (en) 2017-03-16 2019-09-24 Trane International Inc. Dynamic allocation of termination resistors in a communication network

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4450370A (en) * 1979-01-31 1984-05-22 Phillips Petroleum Company Active termination for a transmission line
JPS56116147A (en) * 1980-02-20 1981-09-11 Hitachi Ltd Digital semiconductor integrated circuit and digital control system using it
JPS61139866A (ja) * 1984-12-11 1986-06-27 Toshiba Corp マイクロプロセツサ
US4788693A (en) * 1985-09-30 1988-11-29 American Telephone And Telegraph Company, At&T Bell Laboratories Data communication replicator
US4748426A (en) * 1986-11-07 1988-05-31 Rodime Plc Active termination circuit for computer interface use
US4866309A (en) * 1988-07-18 1989-09-12 Western Digital Corporation Multiplexed bus architecture for configuration sensing
US5119498A (en) * 1989-06-12 1992-06-02 International Business Machines Corporation Feature board with automatic adjustment to one of two bus widths based on sensing power level at one connection contact
JPH04318612A (ja) * 1991-04-18 1992-11-10 Hitachi Ltd バス制御方式
US5120909A (en) * 1991-04-26 1992-06-09 Ag Communication Systems Corporation Terminating devices detection and verification circuit
US5382841A (en) * 1991-12-23 1995-01-17 Motorola, Inc. Switchable active bus termination circuit
US5381034A (en) * 1992-04-27 1995-01-10 Dallas Semiconductor Corporation SCSI terminator
US5313595A (en) * 1992-12-10 1994-05-17 Digital Equipment Corporation Automatic signal termination system for a computer bus
US5434516A (en) * 1993-07-09 1995-07-18 Future Domain Corporation Automatic SCSI termination circuit
US5422580A (en) * 1993-10-14 1995-06-06 Aps Technologies Switchable active termination for SCSI peripheral devices

Also Published As

Publication number Publication date
DE69428645D1 (de) 2001-11-22
EP0635791B1 (en) 2001-10-17
DE69428645T2 (de) 2002-04-25
EP0635791A2 (en) 1995-01-25
KR950004007A (ko) 1995-02-17
EP0635791A3 (en) 1995-03-01
JPH0736826A (ja) 1995-02-07
JP3483594B2 (ja) 2004-01-06
US5841995A (en) 1998-11-24

Similar Documents

Publication Publication Date Title
US6077306A (en) Bus interface slicing mechanism allowing for a control/data path slice
US6064554A (en) Overcurrent protection circuit and method for universal serial bus hub unit
US6816939B2 (en) Apparatus for supporting I2C bus masters on a secondary side of an I2C multiplexor
KR20030087895A (ko) 더블 인터페이스 씨에프 카드
US5317721A (en) Method and apparatus to disable ISA devices for EISA addresses outside the ISA range
KR0121804B1 (ko) 레벨 설정 회로를 갖는 데이타 버스 콘트롤러
WO1991000572A1 (en) Bus tie-down without pull-up resistors
US7076745B2 (en) Semiconductor integrated circuit device
US5717852A (en) Multiple bus control method and a system thereof
US6148351A (en) Method for data width conversion between a DMA controller and an interface unit with a bus width that is an integer multiple of the DMAC bus width
US5517613A (en) Environment sensing/control circuit
US6813671B1 (en) Controller for hot swapping of extended I/O device to computer body
JPH1063617A (ja) シリアル通信装置
US6092162A (en) Register access controller for preventing live-lock from a request for accessing a register
JPS61223964A (ja) デ−タ転送装置
KR0142369B1 (ko) 시스템 오동작 방지용 신호선 제어회로
JP2904266B2 (ja) バス縮退に対処できるメモリ接続制御装置
KR100407563B1 (ko) 유니버셜 시리얼 버스 장치
KR100261080B1 (ko) Pci버스와isa버스사이의통신제어회로및알고리듬
JP3086245B2 (ja) 他系アクセス指定装置
JPH0157376B2 (ko)
JPH05334222A (ja) データ集配信装置
KR20000060513A (ko) 인터페이스 장치
JPH05298232A (ja) 記録ユニット及び記録ユニット制御システム
JPH0642227B2 (ja) デ−タ転送装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee