JPH0736826A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0736826A
JPH0736826A JP5179396A JP17939693A JPH0736826A JP H0736826 A JPH0736826 A JP H0736826A JP 5179396 A JP5179396 A JP 5179396A JP 17939693 A JP17939693 A JP 17939693A JP H0736826 A JPH0736826 A JP H0736826A
Authority
JP
Japan
Prior art keywords
bus
semiconductor device
level
unnecessary
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5179396A
Other languages
English (en)
Other versions
JP3483594B2 (ja
Inventor
Hitoshi Ogawa
斉 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP17939693A priority Critical patent/JP3483594B2/ja
Priority to EP94401362A priority patent/EP0635791B1/en
Priority to DE69428645T priority patent/DE69428645T2/de
Priority to KR1019940013982A priority patent/KR0121804B1/ko
Publication of JPH0736826A publication Critical patent/JPH0736826A/ja
Priority to US08/730,460 priority patent/US5841995A/en
Application granted granted Critical
Publication of JP3483594B2 publication Critical patent/JP3483594B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G06F13/4018—Coupling between buses with data restructuring with data-width conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【目的】実際のデータ転送には不必要になるバス線がフ
ローティング状態になるのを防止しつつ、不要な終端抵
抗をなくして小型軽量化を図る。 【構成】バス１は所定数のバス線を備えたバス１ａ，１
ｂからなる。コントローラ２はバス１を介して入力した
パラレルデータに基づいて所定の処理を実行する。コネ
クタ３ａ〜３ｄはバス１の両端部に設けられ、バス１を
別装置のバスに接続する。バスケーブル４は当該半導体
装置のコネクタ３ａ〜３ｄと別装置のコネクタ６とを接
続する。不要バスコントロール回路５は当該半導体装置
と別装置との接続状態において、当該半導体装置のバス
１におけるバス線のうち、別装置と接続されないバス線
が生じたとき、そのバス線のレベルを当該バス１におけ
るインアクティブ信号のレベルにする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、より
詳しくはデータ転送のためのバスを構成するバス線の本
数、すなわち、バス幅が異なる半導体装置の接続に関す
る。
【０００２】
【従来の技術】情報処理は種々の情報機器をバスケーブ
ルにより接続し、これらの情報機器間でデータの転送を
行うことにより行われている。例えば、２つの情報機器
間でデータ転送を行う場合、その情報機器に内蔵された
半導体装置が取り扱うデータのビット数が異なっている
とする。すると、ビット数が多い方の情報機器では接続
されない不要なバス線が発生する。この不要バス線をフ
ローティング状態にしておくと、内蔵された半導体装置
にはその動作に必要な所定ビット数のデータが正常に入
力されないことになる。そのため、不要バス線にはその
レベルを当該バスにおけるインアクティブ信号のレベル
にするための終端抵抗を接続している。これにより、所
定ビット数のデータが正常に入力されることとなり、そ
の半導体装置は正常に動作する。
【０００３】図５はパーソナルコンピュータと光ディス
ク装置とを接続した情報処理システムを示している。コ
ンピュータ１０はコントローラ１１と、バス・ドライバ
／レシーバ回路１２と、８ビット幅のバス１３とを備え
ている。一対のコネクタ１４，１５がバス１３の両端に
設けられている。コントローラ１１はバス・ドライバ／
レシーバ回路１２に接続され、同ドライバ・レシーバ回
路１２はバス１３に接続されている。コントローラ１１
はドライバ／レシーバ回路１２を介して８ビットのパラ
レルデータを入力し、そのデータに基づいて所定の処理
を実行する。また、コントローラ１１はドライバ／レシ
ーバ回路１２を介して８ビットのパラレルデータを出力
する。
【０００４】ディスク装置２０はディスクコントローラ
２１と、バス・ドライバ／レシーバ回路２２と、それぞ
れ８ビット幅のバス２４，２４からなる１６ビット幅の
バス２３とを備えている。一対のコネクタ２６，２７が
バス２４の両端に設けられ、もう一対のコネクタ２８，
２９がバス２５の両端に設けられている。コントローラ
２１はバス・ドライバ／レシーバ回路２２に接続され、
同ドライバ・レシーバ回路２２はバス２３に接続されて
いる。コントローラ２１はドライバ・レシーバ回路２２
を介して１６ビットのパラレルデータを入力し、そのデ
ータに基づいて所定の処理を実行する。また、コントロ
ーラ２１はドライバ／レシーバ回路２２を介して１６ビ
ットのパラレルデータを出力する。
【０００５】コンピュータ１０のコネクタ１５とディス
ク装置２０のコネクタ２６との間にはＳＣＳＩ（small
computer system interface ）バスケーブル１６がつな
がれ、同ケーブル１６を介してコンピュータ１０とディ
スク装置２０との間でデータが転送される。このよう
に、ＳＣＳＩバスケーブル１６を介してデータ転送を行
う場合、インアクティブ、すなわち、論理壱の信号のレ
ベルはＨレベルと規定されている。そのため、コンピュ
ータ１０のコネクタ１４及びディスク装置２０のコネク
タ２７には、バス１３，２４をインアクティブレベル、
すなわち、Ｈレベルにするための終端抵抗１７がそれぞ
れ接続されている。図４には１本のバス線ＤＢＬに対す
る終端抵抗１７ａが示されている。終端抵抗１７ａは電
源ＶCCと接地ＧＮＤとの間に抵抗Ｒ１，Ｒ２を直列に接
続して構成されている。バス線ＤＢＬは両抵抗Ｒ１，Ｒ
２間に接続されている。そして、前記終端抵抗１７はバ
ス線の本数分の終端抵抗１７ａで構成されている。
【０００６】この際、ディスク装置２０では残りのバス
２５がフローティング状態になると、コントローラ２１
には１６ビットのパラレルデータが正常に入力されない
ことになり、コントローラ２１が誤動作してしまう。コ
ネクタ２８，２９には終端抵抗１７がそれぞれ接続さ
れ、これらの終端抵抗１７によりバス２５のレベルがイ
ンアクティブレベルにされる。これにより、コントロー
ラ２１は１６ビットのパラレルデータを正常に入力で
き、正常に動作できる。
【０００７】
【発明が解決しようとする課題】ところが、上記のよう
にバス幅の異なる複数の機器を接続する場合、ディスク
装置２０には実際のデータ転送には不要となるバス線の
ための無駄な終端抵抗が存在することになり、機器の小
型軽量化を妨げるという問題がある。
【０００８】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、実際のデータ転送には
不必要になるバス線がフローティング状態になるのを防
止しつつ、不要な終端抵抗をなくして小型軽量化を図る
ことができる半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】図１は本発明の原理説明
図である。バス１は所定数のバス線を備えたバス１ａ，
１ｂからなる。
【００１０】コントローラ２はバス１を介して入力した
パラレルデータに基づいて所定の処理を実行する。コネ
クタ３ａ〜３ｄはバス１の両端部に設けられ、バス１を
別装置のバスに接続するためのものである。
【００１１】バスケーブル４は当該半導体装置のコネク
タ３ａ〜３ｄと別装置のコネクタ６とを接続する。不要
バスコントロール回路５は当該半導体装置と別装置との
接続状態において、当該半導体装置におけるバス線のう
ち、別装置と接続されないバス線が生じたとき、そのバ
ス線のレベルをバス１におけるインアクティブ信号のレ
ベルにする。
【００１２】
【作用】本発明では、半導体装置と別装置とがバスケー
ブル４で接続されたとき、当該半導体装置のバス１にお
けるバス線のうち、別装置と接続されずに実際のデータ
転送には使用されないバス線は、不要バスコントロール
回路５によりフローティング状態になることはない。そ
のため、データ転送に使用されないバス線は終端抵抗を
必要としなくなる。
【００１３】
【実施例】以下、本発明を具体化した情報処理システム
の一実施例を図２，図３に従って説明する。なお、説明
の便宜上、図５と同様の構成については同一の符号を付
して説明する。
【００１４】図２はパーソナルコンピュータと光ディス
ク装置とを接続した情報処理システムを示している。コ
ンピュータ１０はコントローラ１１と、バス・ドライバ
／レシーバ回路１２と、８ビット幅のバス１３とを備え
ている。一対のコネクタ１４，１５がバス１３の両端に
設けられている。
【００１５】バス・ドライバ／レシーバ回路１２はバス
１３の各バス線にそれぞれ接続された８つのトライステ
ートバッファ１２ａ〜１２ｈからなる。バッファ１２ａ
〜１２ｈはそれぞれ入力バッファＢＩ１及び出力バッフ
ァＢＯ１を備えている。各出力バッファＢＯ１はその制
御入力がＨレベルであると入力している信号を出力し、
制御入力がＬレベルであると出力を停止する。
【００１６】コントローラ１１はバス・ドライバ／レシ
ーバ回路１２に接続されている。コントローラ１１は各
トライステートバッファ１２ａ〜１２ｈの入力バッファ
ＢＩ１を介して８ビットのパラレルデータＤＢ０〜ＤＢ
７（ＤＢ７が最上位）を入力し、そのデータに基づいて
所定の処理を実行する。また、コントローラ１１はトラ
イステートバッファ１２ａ〜１２ｈの出力バッファＢＯ
１に対してそれぞれ出力イネーブル信号ＯＥを出力しな
がら、８ビットのパラレルデータＤＢ０〜ＤＢ７を出力
する。これにより、８ビットのパラレルデータＤＢ０〜
ＤＢ７はドライバ／レシーバ回路１２を介してバス１３
に出力される。
【００１７】ディスク装置３０はディスクコントローラ
３１と、バス・ドライバ／レシーバ回路２２と、不要バ
ス・コントロール回路３２と、１６ビット幅のバス２３
とを備えている。バス２３はそれぞれ８ビット幅のバス
２４，２４からなる。一対のコネクタ２６，２７がバス
２４の両端に設けられ、もう一対のコネクタ２８，２９
がバス２５の両端に設けられている。
【００１８】バス・ドライバ／レシーバ回路２２は１６
個のトライステートバッファ２２ａ〜２２ｐからなる。
８つのバッファ２２ａ〜２２ｈはバス２４の各バス線に
それぞれ接続され、８つのバッファ２２ｉ〜２２ｐはバ
ス２４の各バス線にそれぞれ接続されている。バッファ
２２ａ〜２２ｐはそれぞれ入力バッファＢＩ２及び出力
バッファＢＯ２を備えている。各出力バッファＢＯ２は
その制御入力がＨレベルであると入力している信号を出
力し、制御入力がＬレベルであると出力を停止する。
【００１９】ディスクコントローラ３１は不要バス・コ
ントロール回路３２を介してバス・ドライバ／レシーバ
回路２２に接続されている。コントローラ３１はコント
ロール回路３２を介して各トライステートバッファ２２
ａ〜２２ｐの入力バッファＢＩ２から１６ビットのパラ
レルデータＤＢ０〜ＤＢ１５（ＤＢ１５が最上位）を入
力し、そのデータに基づいて所定の処理を実行する。ま
た、コントローラ３１は図３に示すように、コントロー
ル回路３２に出力イネーブル信号ＤＢＯＥ０〜ＤＢＯＥ
１５を出力しながら、１６ビットのパラレルデータＤＢ
０〜ＤＢ１５を出力する。また、コントローラ３１には
レジスタ３１ａが備えられている。このレジスタ３１ａ
にはディスク装置３０に接続される情報機器に応じて予
めセレクト信号ＳＬが設定される。接続される情報機器
が８ビット幅のデータを取り扱うものである場合にはセ
レクト信号ＳＬはＨレベルに設定され、１６ビット幅の
データを取り扱うものである場合にはセレクト信号ＳＬ
はＬレベルに設定される。そして、レジスタ３１ａは不
要バス・コントロール回路３２にそのセレクト信号ＳＬ
を出力する。
【００２０】図３に示すように、不要バス・コントロー
ル回路３２は前記トライステートバッファ２２ａ〜２２
ｐに対応した１６個の回路部３２ａ〜３２ｐからなる。
下位の８ビットＤＢ０〜ＤＢ７用の回路部３２ａ〜３２
ｈはバッファ２２ａ〜２２ｈ及びコントローラ３１の出
力をコントローラ３１及びバッファ２２ａ〜２２ｈにそ
のまま転送する。
【００２１】上位の８ビットＤＢ８〜ＤＢ１５用の回路
部３２ｉ〜３２ｐはバッファ２２ｉ〜２２ｐの出力をコ
ントローラ３１にそのまま転送する。また、回路部３２
ｉ〜３２ｐはＯＲ回路３３，３４を備えている。各ＯＲ
回路３３の一方の入力端子には前記セレクト信号ＳＬが
入力され、他方の入力端子にはそれぞれ出力イネーブル
信号ＤＢＯＥ８〜ＤＢＯＥ１５が入力されている。各Ｏ
Ｒ回路３３は入力されているセレクト信号ＳＬと出力イ
ネーブル信号とに基づいて制御信号Ｃ８〜Ｃ１５を生成
する。そして、各ＯＲ回路３３は、その制御信号Ｃ８〜
Ｃ１５を制御信号としてバッファ２２ｉ〜２２ｐの出力
バッファＢＯ２に出力する。各ＯＲ回路３４の一方の入
力端子には各出力イネーブル信号ＤＢＯＥ８〜ＤＢＯＥ
１５が入力され、他方の入力端子にはそれぞれ出力すべ
きデータＤＢ８〜ＤＢ１５が入力されている。各ＯＲ回
路３４は入力されている出力イネーブル信号とデータと
に基づく信号Ｓ８〜Ｓ１５を生成する。そして、各ＯＲ
回路３４は、その信号Ｓ８〜Ｓ１５をバッファ２２ｉ〜
２２ｐの出力バッファＢＯ２にデータ信号として出力す
る。
【００２２】従って、セレクト信号ＳＬがＬレベルであ
るときには、各ＯＲ回路３３からは出力イネーブル信号
ＤＢＯＥ８〜ＤＢＯＥ１５が制御信号Ｃ８〜Ｃ１５とし
て出力され、各ＯＲ回路３４からはデータＤＢ８〜ＤＢ
１５が信号Ｓ８〜Ｓ１５として出力される。また、セレ
クト信号ＳＬがＨレベルであるときには、出力イネーブ
ル信号ＤＢＯＥ８〜ＤＢＯＥ１５のレベルに関係なく、
各ＯＲ回路３３からはＨレベルの制御信号Ｃ８〜Ｃ１５
が出力される。同様に、データＤＢ８〜ＤＢ１５のレベ
ルに関係なく、各ＯＲ回路３４からはＨレベルの信号Ｓ
８〜Ｓ１５が出力される。
【００２３】コンピュータ１０のコネクタ１５とディス
ク装置３０のコネクタ２６との間にはＳＣＳＩバスケー
ブル１６がつながれ、同ケーブル１６を介してコンピュ
ータ１０とディスク装置３０との間でデータが転送され
る。コンピュータ１０のコネクタ１４及びディスク装置
３０のコネクタ２７には、バス１３，２４をインアクテ
ィブレベル、すなわち、Ｈレベルにするための終端抵抗
１７がそれぞれ接続されている。
【００２４】さて、本実施例では、ディスクコントロー
ラ３１のレジスタ３１ａにＨレベルのセレクト信号ＳＬ
を設定することにより、不要バス・コントロール回路３
２の制御信号Ｃ８〜Ｃ１５をＨレベルにするとともに、
信号Ｓ８〜Ｓ１５をＨレベルにするようにしている。こ
れらの信号によりバス・ドライバ／レシーバ回路２２の
トライステートバッファ２２ｉ〜２２ｐがＨレベル出力
となる。そのため、他のバスに接続されずデータ転送に
使用されないバス２５のレベルがインアクティブとな
り、フローティング状態になるのを防止することができ
る。従って、ディスクコントローラ３１は上位８ビット
ＤＢ８〜ＤＢ１５が全て「０」となる１６ビットのパラ
レルデータが正常に入力されることになり、コントロー
ラ３１は正常に動作できる。
【００２５】また、本実施例では、従来、他のバスに接
続されずデータ転送に使用されないバスに必要とされて
いた終端抵抗１７をなくすことができるため、情報機器
の小型軽量化を図ることができる。
【００２６】なお、本発明は、他のバスに接続されない
データ転送に使用されないバスを不要バスとするかどう
かを、外部からセレクト信号ＳＬを直接、不要バス・コ
ントロール回路３２に入力することにより行わせるよう
にしてもよい。また、セレクト信号ＳＬはＳＣＳＩバス
ケーブル１６の未使用信号を使用して作成するようにし
てもよい。
【００２７】また、上記実施例では１６ビットのデータ
のうち、上位８ビットのＤＢ８〜ＤＢ１５に対応するバ
ス線を不要バスとするようにした。これに代えて、不要
バス・コントロール回路３２の各回路部３２ｉ〜３２ｐ
に対してそれぞれ別々のセレクト信号を入力し、トライ
ステートバッファ２２ａ〜２２ｐに対応する各バス線を
個別に不要バスとするようにしてもよい。
【００２８】さらに、上記実施例ではＳＣＳＩバスのイ
ンターフェースに具体化したが、ＤＭＡ（ダイレクト・
メモリ・アクセス）バスのインターフェースに具体化し
てもよい。
【００２９】
【発明の効果】以上詳述したように、本発明によれば、
実際のデータ転送には不必要になるバス線がフローティ
ング状態になるのを防止しつつ、不要な終端抵抗をなく
して小型軽量化を図ることができる優れた効果がある。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】一実施例の情報処理システムを示すブロック図
である。
【図３】不要バスコントロール回路を示す回路図であ
る。
【図４】１本のバス線に対する終端抵抗を示す回路図で
ある。
【図５】従来の情報処理システムを示すブロック図であ
る。
【符号の説明】
１ バス ２ コントローラ ３ａ〜３ｄ，６ コネクタ ４ バスケーブル ５ 不要バスコントロール回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 所定数のバス線からなるバス（１）と、 前記バス（１）を介して入力したパラレルデータに基づ
    いて所定の処理を実行するコントローラ（２）と、 前記バス（１）の両端部に設けられ、前記バス（１）を
    別装置のバスに接続するためのコネクタ（３ａ〜３ｄ）
    とを備えた半導体装置において、 当該半導体装置のコネクタ（３）と前記別装置のコネク
    タ（６）とをバスケーブル（４）で接続した接続状態に
    おいて、前記半導体装置におけるバス線のうち、前記別
    装置と接続されないバス線が生じたとき、そのバス線の
    レベルを当該バス（１）におけるインアクティブ信号の
    レベルにするための不要バスコントロール回路（５）を
    設けたことを特徴とする半導体装置。
JP17939693A 1993-07-20 1993-07-20 半導体装置 Expired - Lifetime JP3483594B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP17939693A JP3483594B2 (ja) 1993-07-20 1993-07-20 半導体装置
EP94401362A EP0635791B1 (en) 1993-07-20 1994-06-17 Data bus controller having a level setting circuit
DE69428645T DE69428645T2 (de) 1993-07-20 1994-06-17 Datenbussteuerung mit Pegeleinstellungsschaltung
KR1019940013982A KR0121804B1 (ko) 1993-07-20 1994-06-21 레벨 설정 회로를 갖는 데이타 버스 콘트롤러
US08/730,460 US5841995A (en) 1993-07-20 1996-10-15 Data bus controller having a level setting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17939693A JP3483594B2 (ja) 1993-07-20 1993-07-20 半導体装置

Publications (2)

Publication Number Publication Date
JPH0736826A true JPH0736826A (ja) 1995-02-07
JP3483594B2 JP3483594B2 (ja) 2004-01-06

Family

ID=16065138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17939693A Expired - Lifetime JP3483594B2 (ja) 1993-07-20 1993-07-20 半導体装置

Country Status (5)

Country Link
US (1) US5841995A (ja)
EP (1) EP0635791B1 (ja)
JP (1) JP3483594B2 (ja)
KR (1) KR0121804B1 (ja)
DE (1) DE69428645T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09204243A (ja) * 1996-01-29 1997-08-05 Fujitsu Ltd データ転送方法
JP3033550B2 (ja) * 1998-01-13 2000-04-17 三菱電機株式会社 Ｓｃｓｉインタフェース接続装置、ｓｃｓｉコントローラ、ｓｃｓｉケーブル及びｓｃｓｉバックプレーン
DE10345384B3 (de) * 2003-09-30 2005-03-24 Infineon Technologies Ag Schaltungssystem
JP2006197374A (ja) * 2005-01-14 2006-07-27 Fujitsu Ltd データバス回路
US10425361B2 (en) 2017-03-16 2019-09-24 Trane International Inc. Dynamic allocation of termination resistors in a communication network

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4450370A (en) * 1979-01-31 1984-05-22 Phillips Petroleum Company Active termination for a transmission line
JPS56116147A (en) * 1980-02-20 1981-09-11 Hitachi Ltd Digital semiconductor integrated circuit and digital control system using it
JPS61139866A (ja) * 1984-12-11 1986-06-27 Toshiba Corp マイクロプロセツサ
US4788693A (en) * 1985-09-30 1988-11-29 American Telephone And Telegraph Company, At&T Bell Laboratories Data communication replicator
US4748426A (en) * 1986-11-07 1988-05-31 Rodime Plc Active termination circuit for computer interface use
US4866309A (en) * 1988-07-18 1989-09-12 Western Digital Corporation Multiplexed bus architecture for configuration sensing
US5119498A (en) * 1989-06-12 1992-06-02 International Business Machines Corporation Feature board with automatic adjustment to one of two bus widths based on sensing power level at one connection contact
JPH04318612A (ja) * 1991-04-18 1992-11-10 Hitachi Ltd バス制御方式
US5120909A (en) * 1991-04-26 1992-06-09 Ag Communication Systems Corporation Terminating devices detection and verification circuit
US5382841A (en) * 1991-12-23 1995-01-17 Motorola, Inc. Switchable active bus termination circuit
US5381034A (en) * 1992-04-27 1995-01-10 Dallas Semiconductor Corporation SCSI terminator
US5313595A (en) * 1992-12-10 1994-05-17 Digital Equipment Corporation Automatic signal termination system for a computer bus
US5434516A (en) * 1993-07-09 1995-07-18 Future Domain Corporation Automatic SCSI termination circuit
US5422580A (en) * 1993-10-14 1995-06-06 Aps Technologies Switchable active termination for SCSI peripheral devices

Also Published As

Publication number Publication date
DE69428645D1 (de) 2001-11-22
DE69428645T2 (de) 2002-04-25
EP0635791A2 (en) 1995-01-25
KR950004007A (ko) 1995-02-17
US5841995A (en) 1998-11-24
JP3483594B2 (ja) 2004-01-06
EP0635791B1 (en) 2001-10-17
KR0121804B1 (ko) 1997-11-22
EP0635791A3 (en) 1995-03-01

Similar Documents

Publication Publication Date Title
WO2002077835A1 (fr) Dispositif a semi-conducteurs de commande de communication et systeme d'interface
EP1548607B1 (en) Method of providing a microcontroller having an N-bit data bus width and a number of pins being equal or less than N
JP3940435B2 (ja) ダイレクト・メモリ・アクセス（ｄｍａ）バイト・スワッピングを実行する方法および装置
US5465106A (en) Generic driver interface card
US5740385A (en) Low load host/PCI bus bridge
JP3557625B2 (ja) 情報処理装置
JP3483594B2 (ja) 半導体装置
US7099966B2 (en) Point-to-point electrical loading for a multi-drop bus
US6148351A (en) Method for data width conversion between a DMA controller and an interface unit with a bus width that is an integer multiple of the DMAC bus width
JPH08505726A (ja) インタフェース装置
JPH07168657A (ja) Ｓｃｓｉホストバスアダプタで用いるためのターミネート回路
JPH0365745A (ja) Ｉｃカード
US6240496B1 (en) Architecture and configuring method for a computer expansion board
JP3511804B2 (ja) 通信端末装置
JPH06348378A (ja) レジスタ未使用ビット処理回路
JPS61223964A (ja) デ−タ転送装置
JPH10198524A (ja) ハードディスク制御装置
JPH04219851A (ja) 半導体集積回路
KR20010019356A (ko) 유니버설 시리얼 버스 디바이스에서 정전기 충격에 의한 오동작을 처리 하기위한 방법 및 장치
KR0142369B1 (ko) 시스템 오동작 방지용 신호선 제어회로
JPH0567733A (ja) 半導体装置
JPH0561812A (ja) 情報処理システム
JPS61231640A (ja) メモリ制御装置
JPH0561708A (ja) 半導体集積装置
JPH07152511A (ja) プリンタインターフェイス切換方法、及びそれに適するプリンタ、プリンタ切換器

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031007

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101017

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101017

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 10

EXPY Cancellation because of completion of term