JPH07168657A - Ｓｃｓｉホストバスアダプタで用いるためのターミネート回路 - Google Patents

Ｓｃｓｉホストバスアダプタで用いるためのターミネート回路

Info

Publication number
JPH07168657A
JPH07168657A JP6219965A JP21996594A JPH07168657A JP H07168657 A JPH07168657 A JP H07168657A JP 6219965 A JP6219965 A JP 6219965A JP 21996594 A JP21996594 A JP 21996594A JP H07168657 A JPH07168657 A JP H07168657A
Authority
JP
Japan
Prior art keywords
internal
termination circuit
scsi
terminator
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6219965A
Other languages
English (en)
Inventor
Mark M Mah
マーク・エム・マー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH07168657A publication Critical patent/JPH07168657A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【目的】 ＳＣＳＩホストアダプタの能動ターミネータ
を自動的に挿入または取除く、ターミネート回路を提供
する。 【構成】 ターミネート回路（１２）はイネーブル信号
を発生するために、内部ＳＣＳＩ装置（１４ａ）および
／または外部ＳＣＳＩ装置（２６ａ）のホストアダプタ
への接続の有無を自動的に感知するための検出手段を含
む。能動ターミネータはイネーブル信号に応答して、選
択的にそのターミネートを可能化する。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】本発明はターミネータ装置に関し、より
特定的に、ＳＣＳＩ（小型コンピュータシステムインタ
フェースの頭文字）ホストバスアダプタと用いられる自
動ターミネート回路手段に関する。
【０００２】コンピュータ装置の分野において周知のよ
うに、ターミネート装置は典型的にＳＣＳＩバスライン
の各端部に接続されて、所定のインピーダンスを有する
固定電源電圧を与える。正しいターミネートが重要であ
る１つの応用は、ホスト小型コンピュータと複数個の内
部および／または外部ＳＣＳＩ装置との間に通信を確立
する場合である。内部ＳＣＳＩ装置は、たとえばハード
ディスクドライブであってもよい。さらに、外部ＳＣＳ
Ｉ装置はテープドライブ、ＣＤ−ＲＯＭドライブ、ディ
スクドライブなどであってもよい。
【０００３】ホスト小型コンピュータは、内部の印刷回
路基板（ＰＣＢ）上に（イニシエータまたホストバスア
ダプタとも呼ばれる）ＳＣＳＩコントローラを持って形
成され、これはデータおよび制御信号を複数個の内部お
よび／または外部ＳＣＳＩ装置に転送するために用いら
れる。ホストバスアダプタ（ＨＢＡ）ボードは、ＳＣＳ
Ｉデータおよび制御信号線のための能動ターミネート装
置またはターミネータを含む。従来的に、能動ターミネ
ータは「調整されたターミネータ」と呼ばれるターミネ
ートネットワーク配置で実現され、内部電圧ＴＥＲＭＰ
ＷＰを受取り、約＋２．８５ボルトの調整された電圧を
発生するための個別の電圧調整器と、それぞれのデータ
および制御信号線に結合される別のユニットの１８個の
１１０オームの抵抗器とを含む。この方法は個別のター
ミネータを定義する。これらの１１０オーム抵抗器は、
ＨＢＡボードにソケットにより差込まれる、シングルイ
ンラインパッケージ（ＳＩＰ）またはデュアルインライ
ンパッケージ（ＤＩＰ）にパッケージされる。抵抗器パ
ッケージ（ＳＩＰまたはＤＩＰ）が取付けられるべきか
どうかを決定するために、ユーザはまずＨＢＡボードの
位置を定めなければならない。
【０００４】電圧調整器およびターミネート抵抗器の両
方が単一のＳＯＩＣ／ＴＳＳＯＰパッケージに収容され
る、「ハイブリッドターミネータ」と呼ばれる代替えの
ターミネート配置を作る製造業者がある。これらのハイ
ブリッドターミネータでは、ＳＣＳＩバス線へのターミ
ネートの挿入または削除を可能にするために、論理信号
によって駆動されるイネーブル（ＥＮＡＢＬＥ）ピンが
設けられている。
【０００５】ＨＢＡボードはさらに、外部ＳＣＳＩケー
ブルを介して外部ＳＣＳＩ装置に接続可能である外部コ
ネクタと、内部ＳＣＳＩケーブルを介して内部ＳＣＳＩ
装置に接続可能である内部コネクタとを含む。第１の問
題は、外部ＳＣＳＩ装置または内部ＳＣＳＩ装置だけが
ＨＢＡボードに接続される場合、ＨＢＡボード上のター
ミネータが挿入されなければならない（可能化）ことで
ある。さもなければ、ＨＢＡボードのターミネータは取
除かれなければならない（不能化）。言い換えると、Ｈ
ＢＡボードのターミネータは、外部ＳＣＳＩ装置および
内部ＳＣＳＩ装置がＨＢＡボードに接続される場合は使
用されない。
【０００６】過去において、ソケットにより差込まれる
抵抗器パッケージ（内部抵抗器パックターミネータ）お
よび外部ターミネータ（外部ＳＣＳＩターミネート）を
用いることによってこの問題を解決しようとしてきた。
この技術では、内部ＳＣＳＩケーブルに内部ＳＣＳＩ装
置が接続されない場合だけ、内部ターミネータがユーザ
によって取付けられる。この場合、内部ターミネータは
ＨＢＡボードに取付けられる。他方で、ＨＢＡボードに
接続される外部ＳＣＳＩケーブルがなければ、ユーザは
外部ＳＣＳＩターミネータをＨＢＡボードに接続または
取付ける。このアプローチの欠点は、ユーザがＳＣＳＩ
デイジーチェーンにおけるホストアダプタボードの位置
を知っていなければならないことである。さらに、外部
能動ターミネータを用いることは高価であり、全体のシ
ステムコストを増加させる。
【０００７】ＨＢＡボードの能動ターミネートを実現す
るためのさらなる先行技術のテクニックとしては、ホス
トコンピュータのＩ／Ｏまたはメモリ空間において提供
されるべきレジスタを設けることである。これはソフト
ウエアにより構成可能なターミネートと呼ばれる。レジ
スタのビットがソフトウエアドライバまたはコンフィギ
ュレーションソフトウエアによってセットまたはリセッ
トされる。ビットがセットされると、外部信号が発生し
て、ＨＢＡボードにあるＳＣＳＩターミネータ装置をオ
ンにする。しかし、この先行技術の方法は重大な欠点を
有する。ユーザはオプションをセットする前にＳＣＳＩ
デイジーチェーンにおけるホストアダプタの位置を知っ
ていなければならない。したがって、「プラグアンドプ
レー」（ＳＣＳＩケーブルを接続した後は操作不要）の
概念が損なわれる。さらに、レジスタアクセスをデコー
ドおよび実現するためのさらなるハードウエア回路が、
ソフトウエアプログラミングに加えて必要であり、シス
テム規模が大きくなる。
【０００８】したがって、内部および／または外部ＳＣ
ＳＩ装置がホストバスアダプタに接続されているかどう
かに依存して、ホストアダプタのＳＣＳＩターミネータ
を自動的に挿入または取除く、ＳＣＳＩホストバスアダ
プタで用いるための改良されたターミネート回路を提供
することが望ましい。されに、全体のシステムコストと
してほとんど増加することなくターミネート回路手段を
製造することは好都合である。
【０００９】
【発明の概要】したがって、本発明の目的は、製造およ
び組立てるのが比較的簡単かつ経済的である、ＳＣＳＩ
ホストバスアダプタで用いるために改良されたターミネ
ータ回路手段を提供することである。
【００１０】本発明の一つの目的は、ホストアダプタに
ＳＣＳＩターミネータを自動的に挿入または取除く、Ｓ
ＣＳＩホストバスアダプタで用いるための改良されたタ
ーミネート回路手段を提供することである。
【００１１】本発明のさらなる目的は、全体のシステム
コストとしては比較的小さな増加で製造することができ
る改良されたターミネート回路手段を提供することであ
る。
【００１２】本発明の別の目的は、最小の数の構成要素
で形成される改良されたターミネート回路手段を提供す
ることである。
【００１３】本発明のさらなる目的は、能動ターミネー
タおよび検出回路を含むＳＣＳＩホストバスアダプタで
用いるために改良されたターミネート回路手段を提供す
ることである。
【００１４】これらの意図および目的に従って、本発明
はホストバスアダプタに能動ターミネータを自動的に挿
入または取除く、ＳＣＳＩホストバスアダプタで用いる
ための改良されたターミネート回路を提供することにか
かわる。内部コネクタ手段が設けられ、内部ＳＣＳＩ装
置が接続されているかどうかに依存してハイまたはロー
である第１の論理信号を発生する。外部のコネクタ手段
が設けられ、外部ＳＣＳＩ装置が接続されているかどう
かに依存してハイまたはローである第２の論理信号を発
生する。ターミネート回路は、イネーブル信号に応答
し、バスアダプタのターミネートを自動的に挿入または
取除く能動ターミネータ手段を含む。ターミネート回路
はさらに、内部コネクタ手段からの第１の論理信号およ
び外部コネクタ手段からの第２の論理信号に応答し、イ
ネーブル信号を発生するための検出手段を含む。
【００１５】本発明の上記目的および他の目的ならびに
利点は、類似した参照符号が対応する部分を示す、添付
の図面と関連して以下の詳細な説明からより明らかとな
る。
【００１６】
【好ましい実施例の説明】図面を詳細に参照して、図１
において、本発明のターミネート回路手段１２を有する
ホストバスアダプタボード（ＨＢＡ）１０が複数個の内
部ＳＣＳＩ装置１４ａ、１４ｂに結合されるＳＣＳＩバ
ス構成が示される。ターミネート回路手段１２はＨＢＡ
ボード１０上にあり、能動ターミネータおよび検出回路
を含む。ＨＢＡボード１０および内部ＳＣＳＩ装置１４
ａおよび１４ｂはホスト小型コンピュータ１６内に収容
されている。示されるように、ＨＢＡボードは複数個の
ピンを有する外部ＳＣＳＩコネクタ１８と、複数個のピ
ンを有する内部ＳＣＳＩコネクタ２０とを含む。内部コ
ネクタ２０は内部ＳＣＳＩケーブル２２の一方端に結合
され、ケーブル２２の他方端は内部ＳＣＳＩ装置１４ａ
に接続される。内部ＳＣＳＩ装置１４ｂも、他の内部Ｓ
ＣＳＩケーブル２４を介して内部ＳＣＳＩ装置１４ａに
結合される。
【００１７】動作において、ターミネータ回路手段１２
の検出回路は、内部ＳＣＳＩ装置１４ａだけがホストア
ダプタボード１０に接続されていることを検出または感
知する。言い換えると、外部ＳＣＳＩコネクタ１８に接
続される外部ＳＣＳＩ装置がないことが感知される。し
たがって、ターミネート回路手段１２の能動ターミネー
タは自動的に可能化（挿入）されて、ＨＢＡボード１０
において正しいターミネートを行なう。
【００１８】図２において、第２のＳＣＳＩバス構成が
示され、本発明のターミネート回路手段１２を有するホ
ストバスアダプタボード１０は、複数個の外部ＳＣＳＩ
装置２６ａおよび２６ｂに結合される。ＨＢＡボード１
０のみがホストコンピュータ１６内に収容され、ＳＣＳ
Ｉ装置２６ａ、２６ｂはホストコンピュータに対して外
部的に設けられている。特に、外部ＳＣＳＩコネクタ１
８は外部ＳＣＳＩケーブル２８の一方端部に結合され、
ケーブル２８の他方端部は外部ＳＣＳＩ装置２６ａに接
続される。外部ＳＣＳＩ装置２６ｂは他の外部ＳＣＳＩ
ケーブル３０を介して外部ＳＣＳＩ装置２６ａに結合さ
れる。
【００１９】使用において、ターミネート回路１２の検
出回路は外部ＳＣＳＩ装置２６ａだけがホストアダプタ
ボード１０に接続されていることを検出する。同様に、
内部ＳＣＳＩコネクタ２０に接続される内部ＳＣＳＩ装
置（装置１４ａ）がないことが感知される。その結果、
ターミネート回路手段１２の能動ターミネータは再度自
動的に可能化（挿入）されて、ＨＢＡボードで正しいタ
ーミネートを行なう。
【００２０】図３において第３のＳＣＳＩバス構成が示
され、本発明のターミネート回路手段１２を有するホス
トバスアダプタボード１０は、第１の内部ＳＣＳＩ装置
１４ａおよび第１の外部ＳＣＳＩ装置２６ａに結合され
る。具体的に、内部コネクタ２０は内部ケーブル２２を
介して第１の内部ＳＣＳＩ装置１４ａに結合され、外部
コネクタ１８は外部ケーブル２８を介して第１の外部Ｓ
ＣＳＩ装置２６ａに結合される。この構成において、検
出器回路は、内部ＳＣＳＩ装置１４ａおよび外部ＳＣＳ
Ｉ装置２６ａの両方がホストバスアダプタボード１０に
接続されていることを感知する。その結果、ターミネー
ト回路手段１２の能動ターミネータは自動的に不能化さ
れ、ＨＢＡボードのターミネートを取除く。なぜならＳ
ＣＳＩバスラインの各端部は外部および内部ＳＣＳＩ装
置によって正しくターミネートされているからである。
【００２１】図１ないし図３のターミネート回路手段１
２を有するＨＢＡボード１０の概略回路図は、結合され
た場合の図４および図５に示される。ターミネート回路
手段１２は２対の能動ターミネータ３１および３２と検
出回路３４とを含む。２対の能動ターミネータが示され
ているが、当業者であれば能動ターミネータの１対だけ
が一度に用いられることを理解するだろう。言い換える
と、能動ターミネータ３１または３２のどちらかが交互
に用いられる。第１の能動ターミネータ３１対は集積回
路ターミネータチップＩＣ１およびＩＣ２によって形成
され、その各々はダラスセミコンダクタ（Dallas Semic
onductor）によって製造販売されるＤＳ２１０７Ｓと類
似している。各集積回路ターミネータチップＩＣ１およ
びＩＣ２の入力ピン１および９は、典型的に＋５．０ボ
ルトである入力ターミネート電源電圧ＴＥＲＭＰＷＰを
受取るよう接続される。各ターミネータチップは９チャ
ネルの能動ターミネータであり、対応するデータおよび
／または制御信号線を規定する出力ピン２−６および１
０−１３を有する。したがって、第１の能動ターミネー
タ対は必要な１８本の信号線を与える。各ターミネータ
チップＩＣ１およびＩＣ２はさらにイネーブルピン１６
（ＰＤ）を有し、ハイの論理レベルに駆動されたときに
ターミネートがＳＣＳＩバスラインに挿入されることを
可能にする。イネーブルピン１６がローの論理レベルに
駆動されると、ターミネートはＳＣＳＩバス線から取除
かれる。ターミネータチップＩＣ１およびＩＣ２の出力
ピン２−６および１０−１３は、内部ＳＣＳＩコネクタ
２０（Ｊ１）および外部ＳＣＳＩコネクタ１８（Ｊ３）
に結合される。
【００２２】同様に、第２の能動ターミネータ対３２は
集積回路ターミネータチップＩＣ３およびＩＣ４によっ
て形成され、各々はユニトロードインテグレーティッド
サーキッツ（Unitrode Integrated Circuits）によって
製造販売されるＵＣ５６０３に類似している。各集積回
路ターミネータチップＩＣ３およびＩＣ４の入力ピン１
１は入力電圧ＴＥＲＭＰＷＰを受取るよう接続される。
各ターミネータチップは９チャネルの能動ターミネータ
であり、９つの対応するデータおよび／または制御信号
線を規定する出力ピン１−３、７−１０、および１５−
１６を有する。したがって、第２の能動ターミネータ対
３２は必要な１８本の信号線を与える。各ターミネータ
チップＩＣ３およびＩＣ４はイネーブルピン６（ＤＩＳ
ＣＯＮＮＥＣＴ切り離し）を有し、ローの論理レベルに
駆動された場合にターミネートがＳＣＳＩバス線に挿入
されることを可能にする。イネーブルピン６がハイの論
理レベルに駆動されると、ターミネートはＳＣＳＩバス
線から取除かれる。ターミネータチップＩＣ３およびＩ
Ｃ４の出力ピン１−３、７−１０、および１５−１６
は、内部ＳＣＳＩコネクタ２０（Ｊ１）および外部ＳＣ
ＳＩコネクタ１８（Ｊ３）に結合されている。
【００２３】ＳＣＳＩ−ＩＩ仕様規格によって要求され
るように、内部ＳＣＳＩコネクタ２０は接地電位に接続
されるよう規定されるピンを１個持たなければならな
い。さらに外部コネクタ１８の接地電位に接続されるよ
う規定されるピンを１個持たなければならない。たとえ
ば、内部コネクタ２０の通常ローに接続されるピンはピ
ン２２であってもよく、外部コネクタ１８の通常ローに
接続されるピンはピン３６であってもよい。発明者は、
内部および外部コネクタのこれらの通常接続されるロー
のピンを用いることによって、内部および／または外部
ＳＣＳＩ装置のＨＢＡボード１０への接続を自動的に検
出または感知する本発明の検出器回路３４を見い出し
た。
【００２４】特に、検出回路３４は一対のＮＯＲ論理ゲ
ート３６、３８、および一対の抵抗器４０、４２を含
む。第１の論理ゲート３６の第１入力はノード４６に接
続される線４４にあり、第２入力はノード５０に接続さ
れる線４８にある。ＮＯＲ論理ゲート３６の出力は、線
５１を介してターミネータチップＩＣ３およびＩＣ４の
イネーブルピン６に接続される。抵抗器４０の一方端は
ノード４６に接続され、他方端は電源電位ＶＣＣに接続
される。ノード４６は内部コネクタ２０の通常ローに接
続されるピン２２にも接続される。しかし、ホストバス
アダプタボード１０にある内部コネクタ２０のピン２２
は接地電位から切り離されている。
【００２５】同様に、抵抗器４２の一方端はノード５０
に接続され、他方端は電源電位ＶＣＣに接続される。ノ
ード５０は外部コネクタ１８の通常ローに接続されるピ
ン３６にも接続される。ここでも、ホストバスアダプタ
ボード１０にある外部コネクタ２２のピン３６は同様に
接地電位から切り離されていることがわかる。第２のＮ
ＯＲ論理ゲート３８の２つの入力は互いに接続され、か
つ第１の論理ゲート３６の出力に接続される。第２の論
理ゲート３８の出力は線５２を介してターミネータチッ
プＩＣ１およびＩＣ２のイネーブルピン１６に接続され
る。
【００２６】図４の検出回路３４および能動ターミネー
タ３１、３２の動作は図１ないし図３を参照して説明さ
れる。図１において、内部ＳＣＳＩ装置１４ａの内部コ
ネクタ（図示されていない）はケーブル２２と内部コネ
クタ２０とを介してＨＢＡボード１０に接続される。し
たがって、検出回路のノード４６は、ＳＣＳＩ装置１４
ａの内部コネクタにある接地ピン（すなわちピン２２）
によってローに引き下げられる。ＨＢＡボード１０に接
続される外部ＳＣＳＩ装置はないので、検出回路のノー
ド５０はハイに引き上げられる。これらの条件下では、
第１のＮＯＲ論理ゲート３６の出力はロー論理レベルと
なり、第２の能動ターミネートＩＣ３、ＩＣ４対を自動
的に可能化し、第２のＮＯＲ論理ゲートの出力はハイ論
理レベルになり、第１の能動ターミネータチップＩＣ１
およびＩＣ２を自動的に可能化する。
【００２７】図２において、外部ＳＣＳＩ装置２６ａの
外部コネクタ（図示されていない）は、外部ケーブル２
８および外部コネクタ１８を介してＨＢＡボードに接続
される。したがって、検出回路のノード５０は、外部Ｓ
ＣＳＩ装置２６ａの外部コネクタにある接地ピン（すな
わちピン３６）によってローに引き下げられる。ＨＢＡ
ボードに接続される内部ＳＣＳＩ装置がないので、検出
回路のノード４６はハイに引き上げられる。これらの条
件の下では、第１のＮＯＲ論理ゲート３６の出力は再び
ロー論理レベルとなり、第２の能動ターミネータＩＣ３
およびＩＣ４を自動的に可能化し、第２のＮＯＲ論理ゲ
ート３８の出力はハイ論理レベルになり、第１の能動タ
ーミネータ対ＩＣ１およびＩＣ２を自動的に可能化す
る。
【００２８】図３において、内部ＳＣＳＩ装置１４ａの
内部コネクタは、内部ケーブル２２および内部コネクタ
２０を介してＨＢＡボード１０に接続される。外部ＳＣ
ＳＩ装置２６ａの外部コネクタは、外部ケーブル２８お
よび外部コネクタ１８を介してＨＢＡボードに接続され
る。したがって、検出回路３４のノード４６は、内部Ｓ
ＣＳＩ装置１４ａの内部コネクタにある接地ピンによっ
てローに引き下げられる。さらに、検出回路３４のノー
ド５０も同様に、外部ＳＣＳＩ装置２６ａの外部コネク
タにある接地ピンによってローに引き下げられる。これ
らの条件の下で、第１のＮＯＲ論理ゲート３６の出力は
ハイ論理レベルとなり、第２の能動ターミネータ対ＩＣ
３およびＩＣ４を自動的に不能化する。さらに、第２の
ＮＯＲ論理ゲート３６の出力はロー論理レベルとなり、
第１の能動ターミネータ対ＩＣ１およびＩＣ２を自動的
に不能化する。
【００２９】ターミネートを挿入するためには、第１の
能動ターミネータ対ＩＣ１およびＩＣ２はアクティブハ
イであるイネーブル信号を必要とし、第２の能動ターミ
ネータ対ＩＣ３およびＩＣ４はアクティブロー信号であ
るイネーブル信号を必要とすることがわかる。したがっ
て、第２の能動ターミネータ対が用いられているのなら
（ＵＣ５６０３型ターミネータと類似）、第１の能動タ
ーミネータ対ＩＣ１およびＩＣ２は印刷回路基板にプラ
グ・インされないことは当業者にとって明らかである。
さらにその逆も当業者にとって明らかである。
【００３０】本発明のターミネータ回路手段は先行技術
に対して以下の利点を有する。 （ａ） ユーザはＳＣＳＩディジーチェーンのホストバ
スアダプタの状態を知る必要がない。
【００３１】（ｂ） 外部および／または内部ＳＣＳＩ
がホストアダプタに接続される場合は能動ターミネータ
を自動的に可能化／不能化し、それによって手作業によ
る操作を完全になくす。
【００３２】（ｃ） 最小限の数の構成要素によって実
現されるので、全体のシステムコストはわずかしか増加
しない。
【００３３】（ｄ） ターミネート構成をもたらすため
のソフトウエアプログラミングの必要がない。
【００３４】以上の詳細な説明により、本発明は内部お
よび／または外部ＳＣＳＩ装置のホストバスアダプタへ
の接続に応じてホストアダプタのＳＣＳＩターミネータ
を自動的に挿入および取除く、ＳＣＳＩホストバスアダ
プタで使用するための改良されたターミネート回路手段
を提供する。本発明のターミネート回路手段は、能動タ
ーミネータと、イネーブル信号を発生するために、内部
ＳＣＳＩ装置および／または外部ＳＣＳＩ装置がホスト
アダプタに接続されていることを自動的に検出するため
の検出回路とを含む。能動ターミネータは、イネーブル
信号に応答して選択的にターミネートを可能化する。
【００３５】本発明の好ましい実施例と考えられるもの
が図示および説明されているが、種々の変更および変形
が可能であり、本発明の範囲から逸脱することなくその
要素を等価のものと置き換えることができるのは当業者
にとって理解できるだろう。さらに、本発明の範囲から
逸脱することなく、本発明の教示に対して特定の状態ま
たは材料を適合するために多くの変形を行なうことがで
きる。したがって、本発明を実施するための最良モード
として開示される特定の実施例に本発明は限定されるべ
きではなく、本発明は前掲の特許請求の範囲内に入るす
べての実施例を含む。
【図面の簡単な説明】
【図１】本発明のターミネート回路手段を有するホスト
バスアダプタボードのブロック図であり、内部ＳＣＳＩ
装置へのその接続を示す。
【図２】本発明のターミネート回路手段を有するホスト
バスアダプタボードのブロック図であり、外部ＳＣＳＩ
装置へのその接続を示す。
【図３】本発明のターミネート回路手段を有するホスト
バスアダプタボードのブロック図であり、１つの外部Ｓ
ＣＳＩ装置および１つの内部ＳＣＳＩ装置へのその接続
を示す。
【図４】図１−３のターミネート回路手段を有するホス
トバスアダプタボードの一部を示す概略回路図である。
【図５】図１−３のターミネート回路手段を有するホス
トバスアダプタボードの一部を示す概略回路図である。
【符号の説明】
１０ ホストバスアダプタ １２ ターミネート回路 １４ａ，１４ｂ 内部ＳＣＳＩ装置 １６ ホスト小型コンピュータ １８ 外部ＳＣＳＩコネクタ ２０ 内部ＳＣＳＩコネクタ ２２ 内部ＳＣＳＩケーブル ２４ 内部ＳＣＳＩケーブル ２６ａ 外部ＳＣＳＩ装置 ２８ ケーブル ３０ 外部ＳＣＳＩケーブル

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 ホストアダプタの能動ターミネータを自
    動的に挿入または取除く、ＳＣＳＩホストバスアダプタ
    で用いるためのターミネート回路であって、前記ターミ
    ネート回路はそこに内部ＳＣＳＩ装置が接続されるかど
    うかに応じてハイまたはローである第１の論理信号を発
    生するための内部コネクタ手段と、 そこに外部ＳＣＳＩ装置が接続されるかどうかに応じて
    ハイまたはローである第２の論理信号を発生するための
    外部コネクタ手段と、 イネーブル信号に応答して、ホストバスアダプタのター
    ミネートを自動的に挿入または取除くための能動ターミ
    ネータ手段と、 前記内部コネクタ手段からの第１の論理信号および前記
    外部コネクタ手段からの第２の論理信号に応答して、前
    記イネーブル信号を発生するための検出手段とを含む、
    ターミネート回路。
  2. 【請求項２】 前記内部接続手段は内部ＳＣＳＩコネク
    タを含む、請求項１に記載のターミネート回路。
  3. 【請求項３】 前記外部接続手段は外部ＳＣＳＩコネク
    タを含む、請求項２に記載のターミネート回路。
  4. 【請求項４】 前記能動ターミネータ手段は一対の集積
    回路ターミネータチップを含む、請求項３に記載のター
    ミネート回路。
  5. 【請求項５】 前記一対の集積回路ターミネータチップ
    は２つの９チャネル能動ターミネータを含み、各々は前
    記イネーブル信号を受取るためのイネーブルピンを含
    む、請求項４に記載のターミネート回路。
  6. 【請求項６】 前記検出手段は、前記第１の論理信号を
    受取るよう接続される第１の入力と、前記第２の論理信
    号を受取るよう接続される第２の入力と、前記イネーブ
    ル信号を与えるための出力とを有する第１のＮＯＲ論理
    ゲートからなるゲート論理手段を含む、請求項５に記載
    のターミネート回路。
  7. 【請求項７】 前記検出手段は、一方端が電源電位に接
    続され、他方端が前記第１のＮＯＲ論理ゲートの第１の
    入力および第１の内部ノードに接続される第１の抵抗器
    と、一方端が電源電位に接続され、他方端が前記第１の
    ＮＯＲ論理ゲートの第２の入力および第２の内部ノード
    に接続される第２の抵抗器とをさらに含む、請求項６に
    記載のターミネート回路。
  8. 【請求項８】 前記第１の内部ノードは前記内部コネク
    タに接続され、前記第１のノードは、内部ＳＣＳＩ装置
    が接続されない場合はハイの論理レベルにあり、内部Ｓ
    ＣＳＩ装置が接続される場合はローの論理レベルにあ
    る、請求項７に記載のターミネート回路。
  9. 【請求項９】 前記第２のノードは前記外部コネクタに
    接続され、前記第２のノードは、外部ＳＣＳＩ装置が接
    続されない場合はハイの論理レベルにあり、外部ＳＣＳ
    Ｉ装置が接続される場合はローの論理レベルにある、請
    求項８に記載のターミネート回路。
  10. 【請求項１０】 ホストアダプタの能動ターミネータを
    自動的に挿入または取除く、ＳＣＳＩホストバスアダプ
    タで使用するためのターミネート回路であって、前記タ
    ーミネート回路はイネーブル信号に応答して、ホストバ
    スアダプタのターミネートを自動的に挿入または取除く
    ための能動ターミネータ手段と、 内部コネクタ手段からの第１の論理信号と外部コネクタ
    手段からの第２の論理信号とに応答し、前記イネーブル
    信号を発生するための検出手段とを含む、ターミネート
    回路。
  11. 【請求項１１】 前記能動ターミネータ手段は一対の集
    積回路ターミネータチップを含む、請求項１０に記載の
    ターミネート回路。
  12. 【請求項１２】 前記一対の集積回路ターミネータチッ
    プは２つの９−チャネル能動ターミネータを含み、各々
    は前記イネーブル信号を受取るためのイネーブルピンを
    有する、請求項１１に記載のターミネート回路。
  13. 【請求項１３】 前記検出手段は、前記第１の論理信号
    を受取るよう接続される第１の入力と、前記第２の論理
    信号を受取るよう接続された第２の入力と、前記イネー
    ブル信号を与えるための出力とを有する第１のＮＯＲ論
    理ゲートからなるゲート論理手段を含む、請求項１２に
    記載のターミネート回路。
  14. 【請求項１４】 前記検出手段は、一方端が電源電位に
    接続され、他方端が前記第１のＮＯＲ論理ゲートの第１
    の入力および第１の内部ノードに接続される第１の抵抗
    器と、一方端が電源電位に接続され、他方端が前記第１
    のＮＯＲ論理ゲートの第２の入力および第２の内部ノー
    ドに接続される第２の抵抗器とをさらに含む、請求項１
    ３に記載のターミネート回路。
  15. 【請求項１５】 前記第１の内部ノードは前記内部コネ
    クタに接続され、前記第１のノードは、内部ＳＣＳＩ装
    置が接続されない場合はハイの論理レベルにあり、内部
    ＳＣＳＩ装置が接続される場合はローの論理レベルにあ
    る、請求項１４に記載のターミネート回路。
  16. 【請求項１６】 前記第２のノードは前記外部コネクタ
    に接続され、前記第２のノードは、外部ＳＣＳＩ装置が
    接続されない場合はハイの論理レベルにあり、外部ＳＣ
    ＳＩ装置が接続される場合はローの論理レベルにある、
    請求項１５に記載のターミネート回路。
  17. 【請求項１７】 ホストアダプタの能動ターミネータを
    自動的に挿入または取除く、ＳＣＳＩホストバスアダプ
    タで使用するためのターミネート回路であって、前記タ
    ーミネート回路はイネーブル信号を発生するために、内
    部ＳＣＳＩ装置および／または外部ＳＣＳＩ装置のホス
    トアダプタへの接続の有無を自動的に検出するための手
    段と、 前記イネーブル信号に応答し、そのターミネートを選択
    的に可能化するための能動ターミネータ手段とを含む、
    ターミネート回路。
  18. 【請求項１８】 前記能動ターミネータ手段は１対の集
    積回路ターミネータチップを含む、請求項１７に記載の
    ターミネート回路。
  19. 【請求項１９】 前記一対の集積回路ターミネータチッ
    プは２つの９−チャネル能動ターミネータを含み、各々
    は前記イネーブル信号を受取るためのイネーブルピンを
    有する、請求項１８に記載のターミネート回路。
  20. 【請求項２０】 前記検出手段は、第１の論理信号を受
    取るよう接続される第１の入力と、前記第２の論理信号
    を受取るよう接続される第２の入力と、前記イネーブル
    信号を与えるための出力とを有する第１のＮＯＲ論理ゲ
    ートからなるゲート論理手段を含む、請求項１９に記載
    のターミネート回路。
JP6219965A 1993-09-24 1994-09-14 Ｓｃｓｉホストバスアダプタで用いるためのターミネート回路 Withdrawn JPH07168657A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12629793A 1993-09-24 1993-09-24
US126297 2002-04-19

Publications (1)

Publication Number Publication Date
JPH07168657A true JPH07168657A (ja) 1995-07-04

Family

ID=22424066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6219965A Withdrawn JPH07168657A (ja) 1993-09-24 1994-09-14 Ｓｃｓｉホストバスアダプタで用いるためのターミネート回路

Country Status (3)

Country Link
EP (1) EP0645716A1 (ja)
JP (1) JPH07168657A (ja)
KR (1) KR950009457A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH096498A (ja) * 1995-05-02 1997-01-10 Symbios Logic Inc 複数のマルチコネクタの自動終端
US6070206A (en) * 1997-03-31 2000-05-30 Lsi Logic Corporation Method and apparatus for terminating a bus
US6061806A (en) * 1997-05-12 2000-05-09 Lsi Logic Corporation Method and apparatus for maintaining automatic termination of a bus in the event of a host failure
US6029216A (en) * 1997-06-27 2000-02-22 Lsi Logic Corporation Auto-termination method and apparatus for use with either active high or active low terminators
US6092131A (en) * 1997-07-28 2000-07-18 Lsi Logic Corporation Method and apparatus for terminating a bus at a device interface
US5978861A (en) * 1997-09-30 1999-11-02 Iomega Corporation Device and method for continuously polling for communication bus type and termination
US6378025B1 (en) * 1999-03-22 2002-04-23 Adaptec, Inc. Automatic multi-mode termination
KR100543583B1 (ko) * 2003-01-29 2006-01-20 주식회사 미래콤 비디오 스크램블러 및 디스크램블러

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04247742A (ja) * 1991-02-01 1992-09-03 Fujitsu Ltd バス線終端方式
US5120909A (en) * 1991-04-26 1992-06-09 Ag Communication Systems Corporation Terminating devices detection and verification circuit
US5272396B2 (en) * 1991-09-05 1996-11-26 Unitrode Corp Controllable bus terminator with voltage regulation
AU5350694A (en) * 1992-10-02 1994-04-26 Compaq Computer Corporation Automatic disabling of termination of a digital computer bus

Also Published As

Publication number Publication date
EP0645716A1 (en) 1995-03-29
KR950009457A (ko) 1995-04-24

Similar Documents

Publication Publication Date Title
US5313595A (en) Automatic signal termination system for a computer bus
US5613074A (en) Automatic disabling of SCSI bus terminators
US5210855A (en) System for computer peripheral bus for allowing hot extraction on insertion without disrupting adjacent devices
US6279060B1 (en) Universal serial bus peripheral bridge simulates a device disconnect condition to a host when the device is in a not-ready condition to avoid wasting bus resources
US5586271A (en) In-line SCSI bus circuit for providing isolation and bi-directional communication between two portions of a SCSI bus
US5935224A (en) Method and apparatus for adaptively coupling an external peripheral device to either a universal serial bus port on a computer or hub or a game port on a computer
US5678065A (en) Computer system employing an enable line for selectively adjusting a peripheral bus clock frequency
KR100798496B1 (ko) 호스트와 통신하기 위한 방법 및 장치
US6101076A (en) Electromagnetic safety enhancement circuit for universal serial bus systems
US5793987A (en) Hot plug port adapter with separate PCI local bus and auxiliary bus
US5434516A (en) Automatic SCSI termination circuit
US7085876B2 (en) USB controlling apparatus for data transfer between computers and method for the same
US5467453A (en) Circuit for providing automatic SCSI bus termination
US6378025B1 (en) Automatic multi-mode termination
JP2000512417A (ja) フィーチャ・カードのコンピュータへの非破壊的活状態挿入およびコンピュータからの非破壊的活状態取外しを可能にする方法およびシステム
US6029216A (en) Auto-termination method and apparatus for use with either active high or active low terminators
US6922194B2 (en) Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed
EP0402055A2 (en) Method and apparatus for a rapid interconnection to a computer bus
JPH07168657A (ja) Ｓｃｓｉホストバスアダプタで用いるためのターミネート回路
US5983296A (en) Method and apparatus for terminating busses having different widths
JP2002297275A (ja) データ転送装置、コンピュータ装置、デバイス、ドッキングステーション
US6647436B1 (en) Selection apparatus and method
US6523071B1 (en) Process and apparatus for configuring the direct memory access transfer mode of a motherboard or host computer
US6065079A (en) Apparatus for switching a bus power line to a peripheral device to ground in response to a signal indicating single ended configuration of the bus
US20040003162A1 (en) Point-to-point electrical loading for a multi-drop bus

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011120