JPH07152511A - プリンタインターフェイス切換方法、及びそれに適するプリンタ、プリンタ切換器 - Google Patents
プリンタインターフェイス切換方法、及びそれに適するプリンタ、プリンタ切換器Info
- Publication number
- JPH07152511A JPH07152511A JP5245696A JP24569693A JPH07152511A JP H07152511 A JPH07152511 A JP H07152511A JP 5245696 A JP5245696 A JP 5245696A JP 24569693 A JP24569693 A JP 24569693A JP H07152511 A JPH07152511 A JP H07152511A
- Authority
- JP
- Japan
- Prior art keywords
- printer
- interface
- control signal
- host
- printer interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
(57)【要約】
【目的】プリンタインターフェイス切換方法に関し、自
動的に異なったホストに対応することを目的とする。 【構成】プリンタがプリンタインターフェイス上の特定
信号の信号状態を検査して接続ホストを識別し、識別し
た接続ホストに合わせてプリンタが自身のインターフェ
イス回路を設定する、ように構成する。
動的に異なったホストに対応することを目的とする。 【構成】プリンタがプリンタインターフェイス上の特定
信号の信号状態を検査して接続ホストを識別し、識別し
た接続ホストに合わせてプリンタが自身のインターフェ
イス回路を設定する、ように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、プリンタインターフェ
イス切換方法と、それに適するプリンタ、プリンタ切換
器とに関する。さらに詳しくいえば、本発明は、プリン
タが備えるインターフェイス回路を接続ホストに合わせ
て設定するプリンタインターフェイス切換方法と、それ
に適するプリンタ、プリンタ切換器の構成とに関する。
イス切換方法と、それに適するプリンタ、プリンタ切換
器とに関する。さらに詳しくいえば、本発明は、プリン
タが備えるインターフェイス回路を接続ホストに合わせ
て設定するプリンタインターフェイス切換方法と、それ
に適するプリンタ、プリンタ切換器の構成とに関する。
【０００２】
【従来の技術】パーソナルコンピュータなどのホストと
プリンタとを接続するプリンタインターフェイスにおい
ては、ケーブル、コネクタ、基本信号などについての互
換性は保たれているものの、一部の信号についてはホス
トによって異なり、互換性がないものが知られている
（例えば、セントロニクス・インターフェイス）。
プリンタとを接続するプリンタインターフェイスにおい
ては、ケーブル、コネクタ、基本信号などについての互
換性は保たれているものの、一部の信号についてはホス
トによって異なり、互換性がないものが知られている
（例えば、セントロニクス・インターフェイス）。
【０００３】そのようなプリンタインターフェイスに対
応するプリンタにおいては、多種のホストに接続できる
ように、一般に、各ホストに固有な信号をディップスイ
ッチで設定し、ディップスイッチの設定によってホスト
と接続するインターフェイス回路の一部を切り換えるよ
うな構成が採られる。
応するプリンタにおいては、多種のホストに接続できる
ように、一般に、各ホストに固有な信号をディップスイ
ッチで設定し、ディップスイッチの設定によってホスト
と接続するインターフェイス回路の一部を切り換えるよ
うな構成が採られる。
【０００４】
【発明が解決しようとする課題】このようなディップス
イッチ設定によって異なったホストに対応するプリンタ
インターフェイス切換方法においては、利用者が誤った
設定を行って、ホスト、並びに、プリンタを破損する恐
れがある。例えば、ホストが出力する信号を、プリンタ
側も誤って出力に設定した場合などである。
イッチ設定によって異なったホストに対応するプリンタ
インターフェイス切換方法においては、利用者が誤った
設定を行って、ホスト、並びに、プリンタを破損する恐
れがある。例えば、ホストが出力する信号を、プリンタ
側も誤って出力に設定した場合などである。
【０００５】そこで、自動的に異なったホストに対応す
るプリンタインターフェイス切換方法が望まれている。
るプリンタインターフェイス切換方法が望まれている。
【０００６】本発明の技術的課題は、このような問題に
着目し、プリンタインターフェイス切換方法において、
自動的に異なったホストに対応するプリンタインターフ
ェイス切換方法を提示することにある。そして、本発明
に適するプリンタ、プリンタ切換器の構成を提示するこ
とにある。
着目し、プリンタインターフェイス切換方法において、
自動的に異なったホストに対応するプリンタインターフ
ェイス切換方法を提示することにある。そして、本発明
に適するプリンタ、プリンタ切換器の構成を提示するこ
とにある。
【０００７】
【課題を解決するための手段】請求項１のプリンタイン
ターフェイス切換方法では、プリンタがプリンタインタ
ーフェイス上の特定信号の信号状態を検査して接続ホス
トを識別し、識別した接続ホストに合わせてプリンタが
自身のインターフェイス回路を設定する。
ターフェイス切換方法では、プリンタがプリンタインタ
ーフェイス上の特定信号の信号状態を検査して接続ホス
トを識別し、識別した接続ホストに合わせてプリンタが
自身のインターフェイス回路を設定する。
【０００８】請求項２のプリンタは、プリンタインター
フェイス上の少なくとも一部の信号を異なったインター
フェイスに設定可能なインターフェイス回路を有してい
る。
フェイス上の少なくとも一部の信号を異なったインター
フェイスに設定可能なインターフェイス回路を有してい
る。
【０００９】そのような構成において、請求項２のプリ
ンタは、プリンタインターフェイス上の特定信号の信号
状態を検査して前記インターフェイス回路の設定を切り
換える制御手段を有している。
ンタは、プリンタインターフェイス上の特定信号の信号
状態を検査して前記インターフェイス回路の設定を切り
換える制御手段を有している。
【００１０】請求項３のプリンタ切換器は、プリンタの
接続ホストを切り換えるときにプリンタに制御信号を出
力する制御信号出力手段を有している。
接続ホストを切り換えるときにプリンタに制御信号を出
力する制御信号出力手段を有している。
【００１１】
【作用】請求項１のプリンタインターフェイス切換方法
は、プリンタインターフェイス上の特定信号の信号状態
を検査して接続ホストを識別すること、並びに、識別し
た接続ホストに合わせてインターフェイス回路を設定す
ることをプリンタ側で行うことによって、自動的に異な
ったホストに対応することを可能にする。
は、プリンタインターフェイス上の特定信号の信号状態
を検査して接続ホストを識別すること、並びに、識別し
た接続ホストに合わせてインターフェイス回路を設定す
ることをプリンタ側で行うことによって、自動的に異な
ったホストに対応することを可能にする。
【００１２】請求項２のプリンタは、プリンタインター
フェイス上の少なくとも一部の信号を異なったインター
フェイスに設定可能なインターフェイス回路を有してい
て、プリンタインターフェイス上の特定信号の信号状態
を検査して前記インターフェイス回路の設定を切り換え
る制御手段を有しているので、請求項１のプリンタイン
ターフェイス切換方法に適する。
フェイス上の少なくとも一部の信号を異なったインター
フェイスに設定可能なインターフェイス回路を有してい
て、プリンタインターフェイス上の特定信号の信号状態
を検査して前記インターフェイス回路の設定を切り換え
る制御手段を有しているので、請求項１のプリンタイン
ターフェイス切換方法に適する。
【００１３】請求項３のプリンタ切換器は、プリンタの
接続ホストを切り換えるときにプリンタに制御信号を出
力し、該制御信号によってプリンタにインターフェイス
回路の再設定が必要であることを通知するので、請求項
１のプリンタインターフェイス切換方法に適する。
接続ホストを切り換えるときにプリンタに制御信号を出
力し、該制御信号によってプリンタにインターフェイス
回路の再設定が必要であることを通知するので、請求項
１のプリンタインターフェイス切換方法に適する。
【００１４】
【実施例】次に、本発明によるプリンタインターフェイ
ス切換方法、プリンタ、プリンタ切換器が、実際上どの
ように具体化されるのかを実施例で説明する。
ス切換方法、プリンタ、プリンタ切換器が、実際上どの
ように具体化されるのかを実施例で説明する。
【００１５】なお、実施例は、プリンタインターフェイ
ス上において異なった固有信号を有する図１(a) 、(b)
に示すホストＡ、Ｂを想定して説明する。同図(a) 、
(b) においては、ホストＡ、Ｂに共通な信号は省略して
あり、図示していない。また、同図中において、カッコ
内の番号はコネクタのピン番号の一例を示している。
ス上において異なった固有信号を有する図１(a) 、(b)
に示すホストＡ、Ｂを想定して説明する。同図(a) 、
(b) においては、ホストＡ、Ｂに共通な信号は省略して
あり、図示していない。また、同図中において、カッコ
内の番号はコネクタのピン番号の一例を示している。
【００１６】ホストＡは、同図(a) に示すように、プリ
ンタインターフェイス上において、プリンタから入力す
る制御信号ＲＩＮＦ１、ＲＩＮＦ２、ＲＩＮＦ３、＋５
ＶＲを必要とする。また、ホストＡは、プリンタインタ
ーフェイス上において、制御信号＊ＥＸＰＲＭをプリン
タへ出力する。該制御信号＊ＥＸＰＲＭはオープンコレ
クタ出力である。
ンタインターフェイス上において、プリンタから入力す
る制御信号ＲＩＮＦ１、ＲＩＮＦ２、ＲＩＮＦ３、＋５
ＶＲを必要とする。また、ホストＡは、プリンタインタ
ーフェイス上において、制御信号＊ＥＸＰＲＭをプリン
タへ出力する。該制御信号＊ＥＸＰＲＭはオープンコレ
クタ出力である。
【００１７】ホストＢは、同図(b) に示すように、プリ
ンタインターフェイス上において、前記ホストＡが前記
制御信号ＲＩＮＦ１を入力するのに対して、同じピン番
号のコネクタピンで制御信号＊ＡＦＸＴをプリンタへ出
力する。また、ホストＢにおいては、前記ホストＡが前
記制御信号ＲＩＮＦ３を入力するのに対して、同じピン
番号のコネクタピンはグラウンドに接地される。
ンタインターフェイス上において、前記ホストＡが前記
制御信号ＲＩＮＦ１を入力するのに対して、同じピン番
号のコネクタピンで制御信号＊ＡＦＸＴをプリンタへ出
力する。また、ホストＢにおいては、前記ホストＡが前
記制御信号ＲＩＮＦ３を入力するのに対して、同じピン
番号のコネクタピンはグラウンドに接地される。
【００１８】また、ホストＢは、プリンタインターフェ
イス上において、制御信号＊ＩＮＩＴをプリンタへ出力
する。該制御信号＊ＩＮＩＴは、オープンコレクタ出力
である。
イス上において、制御信号＊ＩＮＩＴをプリンタへ出力
する。該制御信号＊ＩＮＩＴは、オープンコレクタ出力
である。
【００１９】〔 本発明の第１実施例について 〕図１
(c) は、本発明の第１実施例を示すブロック図であり、
プリンタインターフェイスに関するプリンタの主要部を
示している。但し、プリンタインターフェイスに関して
いても、各種ホストに対して切り換えなくても共通に対
応できる部分については図示していない。
(c) は、本発明の第１実施例を示すブロック図であり、
プリンタインターフェイスに関するプリンタの主要部を
示している。但し、プリンタインターフェイスに関して
いても、各種ホストに対して切り換えなくても共通に対
応できる部分については図示していない。
【００２０】ＣＰＵ23、ＲＯＭ20、ＲＡＭ21、ポート2
4、25、26、27、28、29においては、それらが接続する
バス22を介して、相互にデータ転送が行われる。ＣＰＵ
23においては、後述する制御が実行される。ＲＯＭ20に
は、該制御の制御手順が記憶される。ＲＡＭ21には、該
制御に必要なデータが記憶される。
4、25、26、27、28、29においては、それらが接続する
バス22を介して、相互にデータ転送が行われる。ＣＰＵ
23においては、後述する制御が実行される。ＲＯＭ20に
は、該制御の制御手順が記憶される。ＲＡＭ21には、該
制御に必要なデータが記憶される。
【００２１】プリンタインターフェイス上の前記制御信
号＊ＥＸＰＲＭは、抵抗Ｒ33を介して電源Ｖccによって
プルアップされ、反転バッファ31の入力に接続される。
該反転バッファ31の出力は、割込制御部30に入力する。
号＊ＥＸＰＲＭは、抵抗Ｒ33を介して電源Ｖccによって
プルアップされ、反転バッファ31の入力に接続される。
該反転バッファ31の出力は、割込制御部30に入力する。
【００２２】該割込制御部30においては、前記反転バッ
ファ31の出力がＬｏｗからＨｉｇｈに変化したときに、
前記ＣＰＵ23に割込要求を出力することが行われる。
ファ31の出力がＬｏｗからＨｉｇｈに変化したときに、
前記ＣＰＵ23に割込要求を出力することが行われる。
【００２３】プリンタインターフェイス上の前記制御信
号＊ＩＮＩＴは、抵抗Ｒ34を介して電源Ｖccによってプ
ルアップされ、反転バッファ32の入力に接続される。該
反転バッファ32の出力は、前記割込制御部30に入力す
る。
号＊ＩＮＩＴは、抵抗Ｒ34を介して電源Ｖccによってプ
ルアップされ、反転バッファ32の入力に接続される。該
反転バッファ32の出力は、前記割込制御部30に入力す
る。
【００２４】前記割込制御部30においては、前記反転バ
ッファ32の出力がＬｏｗからＨｉｇｈに変化したとき
に、前記ＣＰＵ23に割込要求を出力することが行われ
る。
ッファ32の出力がＬｏｗからＨｉｇｈに変化したとき
に、前記ＣＰＵ23に割込要求を出力することが行われ
る。
【００２５】前記ポート24から出力される制御信号50
は、ＯＲゲート35の一方に入力する。該制御信号50は、
前記バス22を介して前記ＣＰＵ23によって設定される。
該ＯＲゲート35の出力は、バッファ36に入力する。該バ
ッファ36の出力は、抵抗Ｒ37を介して電源Ｖccによって
プルアップされ、プリンタインターフェイス上の前記制
御信号ＲＩＮＦ１、または＊ＡＦＸＴとしてコネクタピ
ンに接続される。
は、ＯＲゲート35の一方に入力する。該制御信号50は、
前記バス22を介して前記ＣＰＵ23によって設定される。
該ＯＲゲート35の出力は、バッファ36に入力する。該バ
ッファ36の出力は、抵抗Ｒ37を介して電源Ｖccによって
プルアップされ、プリンタインターフェイス上の前記制
御信号ＲＩＮＦ１、または＊ＡＦＸＴとしてコネクタピ
ンに接続される。
【００２６】また、同コネクタピンは、反転バッファ38
の入力に接続される。該反転バッファ38から出力される
制御信号51は、前記ポート25に入力する。該制御信号51
は、前記バス22を介して前記ＣＰＵ23によって読込まれ
る。
の入力に接続される。該反転バッファ38から出力される
制御信号51は、前記ポート25に入力する。該制御信号51
は、前記バス22を介して前記ＣＰＵ23によって読込まれ
る。
【００２７】前記ポート26から出力される制御信号52
は、ＯＲゲート39の一方に入力する。該制御信号52は、
前記バス22を介して前記ＣＰＵ23によって設定される。
該ＯＲゲート39の出力は、バッファ40に入力する。該バ
ッファ40の出力は、抵抗Ｒ41を介して電源Ｖccによって
プルアップされ、プリンタインターフェイス上の前記制
御信号ＲＩＮＦ２としてコネクタピンに接続される。
は、ＯＲゲート39の一方に入力する。該制御信号52は、
前記バス22を介して前記ＣＰＵ23によって設定される。
該ＯＲゲート39の出力は、バッファ40に入力する。該バ
ッファ40の出力は、抵抗Ｒ41を介して電源Ｖccによって
プルアップされ、プリンタインターフェイス上の前記制
御信号ＲＩＮＦ２としてコネクタピンに接続される。
【００２８】前記ポート27から出力される制御信号53
は、ＯＲゲート42の一方に入力する。該制御信号53は、
前記バス22を介して前記ＣＰＵ23によって設定される。
該ＯＲゲート42の出力は、バッファ43に入力する。該バ
ッファ43の出力は、抵抗Ｒ44を介して電源Ｖccによって
プルアップされ、プリンタインターフェイス上の前記制
御信号ＲＩＮＦ３としてコネクタピンに接続される。
は、ＯＲゲート42の一方に入力する。該制御信号53は、
前記バス22を介して前記ＣＰＵ23によって設定される。
該ＯＲゲート42の出力は、バッファ43に入力する。該バ
ッファ43の出力は、抵抗Ｒ44を介して電源Ｖccによって
プルアップされ、プリンタインターフェイス上の前記制
御信号ＲＩＮＦ３としてコネクタピンに接続される。
【００２９】また、同コネクタピンは、反転バッファ45
の入力に接続される。該反転バッファ45から出力される
制御信号54は、前記ポート28に入力する。該制御信号54
は、前記バス22を介して前記ＣＰＵ23によって読込まれ
る。
の入力に接続される。該反転バッファ45から出力される
制御信号54は、前記ポート28に入力する。該制御信号54
は、前記バス22を介して前記ＣＰＵ23によって読込まれ
る。
【００３０】前記ポート29から出力される制御信号55
は、抵抗Ｒ46を介して電源Ｖccによってプルアップさ
れ、バッファ47に入力する。また、該制御信号55は、前
記ＯＲゲート35、39、42の他方にそれぞれ入力する。
は、抵抗Ｒ46を介して電源Ｖccによってプルアップさ
れ、バッファ47に入力する。また、該制御信号55は、前
記ＯＲゲート35、39、42の他方にそれぞれ入力する。
【００３１】前記バッファ47の出力は、抵抗Ｒ48を介し
てスイッチング素子ＴＲ56のスイッチング制御入力に接
続される。該スイッチング素子ＴＲ56のスイッチング制
御入力は、抵抗Ｒ49を介して電源Ｖccによってプルアッ
プされる。
てスイッチング素子ＴＲ56のスイッチング制御入力に接
続される。該スイッチング素子ＴＲ56のスイッチング制
御入力は、抵抗Ｒ49を介して電源Ｖccによってプルアッ
プされる。
【００３２】前記バッファ47の出力がＬｏｗになると、
該スイッチング素子ＴＲ56においては、前記抵抗Ｒ48を
介してバイアス電流が流れ、スイッチング状態はオンに
制御される。そして、該スイッチング素子ＴＲ56を介し
て、プリンタインターフェイス上の前記制御信号＋５Ｖ
Ｒに電源Ｖccが印加される。
該スイッチング素子ＴＲ56においては、前記抵抗Ｒ48を
介してバイアス電流が流れ、スイッチング状態はオンに
制御される。そして、該スイッチング素子ＴＲ56を介し
て、プリンタインターフェイス上の前記制御信号＋５Ｖ
Ｒに電源Ｖccが印加される。
【００３３】一方、前記バッファ47の出力が高インピー
ダンス状態になると、該スイッチング素子ＴＲ56におい
ては、バイアス電流は遮断され、スイッチング状態はオ
フに制御される。そして、プリンタインターフェイス上
の前記制御信号＋５ＶＲは、開放状態になる。
ダンス状態になると、該スイッチング素子ＴＲ56におい
ては、バイアス電流は遮断され、スイッチング状態はオ
フに制御される。そして、プリンタインターフェイス上
の前記制御信号＋５ＶＲは、開放状態になる。
【００３４】なお、前記バッファ36、40、43、47には、
オープンコレクタ出力のものが使用される。また、前記
反転バッファ31、32、38、45には、シュミットトリガ仕
様のものを使用するのが望ましい。また、前記ＣＰＵ2
3、ＲＯＭ20、ＲＡＭ21、ポート24、25、26、27、28、2
9には、１チップ化されたマイクロコンピュータを使用
するのが望ましい。
オープンコレクタ出力のものが使用される。また、前記
反転バッファ31、32、38、45には、シュミットトリガ仕
様のものを使用するのが望ましい。また、前記ＣＰＵ2
3、ＲＯＭ20、ＲＡＭ21、ポート24、25、26、27、28、2
9には、１チップ化されたマイクロコンピュータを使用
するのが望ましい。
【００３５】〔 プリンタインターフェイス切換制御の
制御手順について 〕次に、前記ＣＰＵ23において実行
されるプリンタインターフェイス切換制御について説明
する。図２は、プリンタインターフェイス切換制御の制
御手順の一例を示すフローチャートである。該制御は、
プリンタの電源投入時、並びに、前記割込制御部30が割
込要求を出力したときに、上位制御により起動される。
制御手順について 〕次に、前記ＣＰＵ23において実行
されるプリンタインターフェイス切換制御について説明
する。図２は、プリンタインターフェイス切換制御の制
御手順の一例を示すフローチャートである。該制御は、
プリンタの電源投入時、並びに、前記割込制御部30が割
込要求を出力したときに、上位制御により起動される。
【００３６】ステップＨ70においては、前記ポート29か
ら出力される前記制御信号55がＨｉｇｈに設定される。
このとき、前記ＯＲゲート35、39、42の出力はいずれも
Ｈｉｇｈになり、前記バッファ36、40、43の出力はいず
れも高インピーダンス状態になる。
ら出力される前記制御信号55がＨｉｇｈに設定される。
このとき、前記ＯＲゲート35、39、42の出力はいずれも
Ｈｉｇｈになり、前記バッファ36、40、43の出力はいず
れも高インピーダンス状態になる。
【００３７】そのため、プリンタインターフェイス上の
前記制御信号ＲＩＮＦ１（＊ＡＦＸＴ）、ＲＩＮＦ２、
ＲＩＮＦ３は、それぞれ前記抵抗Ｒ37、Ｒ41、Ｒ44を介
して電源Ｖccによってプルアップされるだけの状態にな
る。
前記制御信号ＲＩＮＦ１（＊ＡＦＸＴ）、ＲＩＮＦ２、
ＲＩＮＦ３は、それぞれ前記抵抗Ｒ37、Ｒ41、Ｒ44を介
して電源Ｖccによってプルアップされるだけの状態にな
る。
【００３８】また、このとき、前記スイッチング素子Ｔ
Ｒ56におけるスイッチング状態はオフに制御される。そ
のため、プリンタインターフェイス上の前記制御信号＋
５ＶＲは、開放状態になる。
Ｒ56におけるスイッチング状態はオフに制御される。そ
のため、プリンタインターフェイス上の前記制御信号＋
５ＶＲは、開放状態になる。
【００３９】続くステップＨ71においては、前記ポート
28が入力する前記制御信号54が読込まれる。続くステッ
プＨ72においては、前記ステップＨ71において読込んだ
前記制御信号54が検査される。
28が入力する前記制御信号54が読込まれる。続くステッ
プＨ72においては、前記ステップＨ71において読込んだ
前記制御信号54が検査される。
【００４０】前記制御信号54がＬｏｗであれば、制御は
ステップＨ73に移行する。一方、前記制御信号54がＨｉ
ｇｈであれば、制御はステップＨ74に移行する。
ステップＨ73に移行する。一方、前記制御信号54がＨｉ
ｇｈであれば、制御はステップＨ74に移行する。
【００４１】ステップＨ73においては、接続ホストが前
記ホストＡであると判定され、該判定結果が前記ＲＡＭ
21に記憶される。そして、制御はステップＨ75に移行す
る。
記ホストＡであると判定され、該判定結果が前記ＲＡＭ
21に記憶される。そして、制御はステップＨ75に移行す
る。
【００４２】ステップＨ74においては、接続ホストが前
記ホストＢであると判定され、該判定結果が前記ＲＡＭ
21に記憶される。そして、制御はステップＨ75に移行す
る。
記ホストＢであると判定され、該判定結果が前記ＲＡＭ
21に記憶される。そして、制御はステップＨ75に移行す
る。
【００４３】ステップＨ75においては、プリンタの内部
で必要とされる初期化処理が実行される。該初期化処理
には、前記ＲＡＭ21に記憶した接続ホストの種別が通知
される。そして、制御はステップＨ76に移行する。
で必要とされる初期化処理が実行される。該初期化処理
には、前記ＲＡＭ21に記憶した接続ホストの種別が通知
される。そして、制御はステップＨ76に移行する。
【００４４】ステップＨ76においては、前記ＲＡＭ21に
記憶した接続ホストの種別が検査される。接続ホストが
前記ホストＢであれば、該制御は終了する。このとき、
前記制御信号＊ＡＦＸＴは、前記したようにプルアップ
されているだけであるので、接続ホストから設定可能に
なったままである。
記憶した接続ホストの種別が検査される。接続ホストが
前記ホストＢであれば、該制御は終了する。このとき、
前記制御信号＊ＡＦＸＴは、前記したようにプルアップ
されているだけであるので、接続ホストから設定可能に
なったままである。
【００４５】そして、この状態においては、接続ホスト
が設定する前記制御信号＊ＡＦＸＴはポート25に入力
し、前記ＣＰＵ23によって読込むことが可能になってい
る。
が設定する前記制御信号＊ＡＦＸＴはポート25に入力
し、前記ＣＰＵ23によって読込むことが可能になってい
る。
【００４６】一方、同ステップＨ76においては、接続ホ
ストが前記ホストＡであれば、制御はステップＨ77に移
行する。
ストが前記ホストＡであれば、制御はステップＨ77に移
行する。
【００４７】ステップＨ77においては、前記ポート29か
ら出力される前記制御信号55がＬｏｗに設定される。こ
のとき、前記ＯＲゲート35、39、42の出力は、前記ポー
ト24、26、27から出力される前記制御信号50、52、53に
よって、それぞれ設定されるようになる。
ら出力される前記制御信号55がＬｏｗに設定される。こ
のとき、前記ＯＲゲート35、39、42の出力は、前記ポー
ト24、26、27から出力される前記制御信号50、52、53に
よって、それぞれ設定されるようになる。
【００４８】そのため、プリンタインターフェイス上の
前記制御信号ＲＩＮＦ１、ＲＩＮＦ２、ＲＩＮＦ３は、
前記ポート24、26、27から出力される前記制御信号50、
52、53によって、それぞれ設定されるようになる。
前記制御信号ＲＩＮＦ１、ＲＩＮＦ２、ＲＩＮＦ３は、
前記ポート24、26、27から出力される前記制御信号50、
52、53によって、それぞれ設定されるようになる。
【００４９】また、このとき、前記スイッチング素子Ｔ
Ｒ56におけるスイッチング状態はオンに制御される。そ
のため、プリンタインターフェイス上の前記制御信号＋
５ＶＲには、電源Ｖccが印加される。そして、該制御は
終了する。
Ｒ56におけるスイッチング状態はオンに制御される。そ
のため、プリンタインターフェイス上の前記制御信号＋
５ＶＲには、電源Ｖccが印加される。そして、該制御は
終了する。
【００５０】〔 本発明の第２実施例について 〕図３
は、本発明の第２実施例を示すブロック図であり、プリ
ンタ切換器の主要部を示している。プリンタインターフ
ェイス上の各信号においては、スイッチＳＷ100 の接続
がａ側であればプリンタとホストＡとが接続し、スイッ
チＳＷ100の接続がｂ側であればプリンタとホストＢと
が接続する。
は、本発明の第２実施例を示すブロック図であり、プリ
ンタ切換器の主要部を示している。プリンタインターフ
ェイス上の各信号においては、スイッチＳＷ100 の接続
がａ側であればプリンタとホストＡとが接続し、スイッ
チＳＷ100の接続がｂ側であればプリンタとホストＢと
が接続する。
【００５１】スイッチＳＷ101 は、前記スイッチＳＷ10
0 に連動して切り換わる。前記スイッチＳＷ100 の接続
がａ側であれば、該スイッチＳＷ101 の接続もａ側であ
り、前記スイッチＳＷ100 の接続がｂ側であれば、該ス
イッチＳＷ101 の接続もｂ側になる。
0 に連動して切り換わる。前記スイッチＳＷ100 の接続
がａ側であれば、該スイッチＳＷ101 の接続もａ側であ
り、前記スイッチＳＷ100 の接続がｂ側であれば、該ス
イッチＳＷ101 の接続もｂ側になる。
【００５２】該スイッチＳＷ101 の共通接点ｃは、グラ
ウンドに接地される。また、該スイッチＳＷ101 の接点
ａは、抵抗Ｒ102 を介して電源Ｖddにプルアップされ、
モノマルチバイブレータ104 のエッジトリガ入力に接続
される。また、該スイッチＳＷ101 の接点ｂは、抵抗Ｒ
103 を介して電源Ｖddにプルアップされ、モノマルチバ
イブレータ105 のエッジトリガ入力に接続される。
ウンドに接地される。また、該スイッチＳＷ101 の接点
ａは、抵抗Ｒ102 を介して電源Ｖddにプルアップされ、
モノマルチバイブレータ104 のエッジトリガ入力に接続
される。また、該スイッチＳＷ101 の接点ｂは、抵抗Ｒ
103 を介して電源Ｖddにプルアップされ、モノマルチバ
イブレータ105 のエッジトリガ入力に接続される。
【００５３】前記モノマルチバイブレータ104 、105 に
おいては、それらのエッジトリガ入力がＬｏｗからＨｉ
ｇｈに変化したとき、それらの出力が所定期間だけＨｉ
ｇｈに設定されることが行われる。
おいては、それらのエッジトリガ入力がＬｏｗからＨｉ
ｇｈに変化したとき、それらの出力が所定期間だけＨｉ
ｇｈに設定されることが行われる。
【００５４】そのため、前記スイッチＳＷ101 の接続が
ａ側からｂ側に切り換わると、前記モノマルチバイブレ
ータ104 の出力は所定期間だけＨｉｇｈになる。また、
前記スイッチＳＷ101 の接続がｂ側からａ側に切り換わ
ると、前記モノマルチバイブレータ105 の出力は所定期
間だけＨｉｇｈになる。
ａ側からｂ側に切り換わると、前記モノマルチバイブレ
ータ104 の出力は所定期間だけＨｉｇｈになる。また、
前記スイッチＳＷ101 の接続がｂ側からａ側に切り換わ
ると、前記モノマルチバイブレータ105 の出力は所定期
間だけＨｉｇｈになる。
【００５５】前記モノマルチバイブレータ104 、105 の
出力はＯＲゲート106 に入力する。該ＯＲゲート106 の
出力は、反転バッファ107 に入力する。該反転バッファ
107の出力は、プリンタのプリンタインターフェイス上
の前記制御信号＊ＥＸＰＲＭ、＊ＩＮＩＴの両方に接続
される。なお、前記反転バッファ107 には、オープンコ
レクタ出力のものが使用される。
出力はＯＲゲート106 に入力する。該ＯＲゲート106 の
出力は、反転バッファ107 に入力する。該反転バッファ
107の出力は、プリンタのプリンタインターフェイス上
の前記制御信号＊ＥＸＰＲＭ、＊ＩＮＩＴの両方に接続
される。なお、前記反転バッファ107 には、オープンコ
レクタ出力のものが使用される。
【００５６】該構成により、前記ＳＷ101 の接続がａ側
からｂ側、あるいは、ｂ側からａ側に切り換えられる
と、プリンタインターフェイス上の前記制御信号＊ＥＸ
ＰＲＭ、＊ＩＮＩＴは、共に、所定時間Ｌｏｗに駆動さ
れる。そして、前記プリンタにおいては、前記プリンタ
インターフェイス切換制御が起動される。
からｂ側、あるいは、ｂ側からａ側に切り換えられる
と、プリンタインターフェイス上の前記制御信号＊ＥＸ
ＰＲＭ、＊ＩＮＩＴは、共に、所定時間Ｌｏｗに駆動さ
れる。そして、前記プリンタにおいては、前記プリンタ
インターフェイス切換制御が起動される。
【００５７】
【発明の効果】請求項１のプリンタインターフェイス切
換方法においては、前記のように、プリンタは、プリン
タ側において接続ホストに合わせてプリンタインターフ
ェイスを切り換えるように構成されるので、従来とは異
なって、プリンタインターフェイスは自動的に異なった
ホストに対応して切り換わるようになった。
換方法においては、前記のように、プリンタは、プリン
タ側において接続ホストに合わせてプリンタインターフ
ェイスを切り換えるように構成されるので、従来とは異
なって、プリンタインターフェイスは自動的に異なった
ホストに対応して切り換わるようになった。
【００５８】請求項２のプリンタは、前記のように、接
続ホストを識別してインターフェイス回路を切り換える
ように構成されるので、従来とは異なって、プリンタイ
ンターフェイスは自動的に異なったホストに対応して切
り換わるようになった。
続ホストを識別してインターフェイス回路を切り換える
ように構成されるので、従来とは異なって、プリンタイ
ンターフェイスは自動的に異なったホストに対応して切
り換わるようになった。
【００５９】請求項３のプリンタ切換器は、前記のよう
に、プリンタの接続ホストを切り換えるときに、プリン
タにインターフェイス回路の再設定が必要であることを
通知するように構成されるので、従来とは異なって、プ
リンタインターフェイスは自動的に異なったホストに対
応して切り換わるようになった。
に、プリンタの接続ホストを切り換えるときに、プリン
タにインターフェイス回路の再設定が必要であることを
通知するように構成されるので、従来とは異なって、プ
リンタインターフェイスは自動的に異なったホストに対
応して切り換わるようになった。
【図１】プリンタインターフェイス上におけるホストに
固有な信号の一例と、本発明の第１実施例を示すプリン
タ主要部のブロック図である。
固有な信号の一例と、本発明の第１実施例を示すプリン
タ主要部のブロック図である。
【図２】プリンタインターフェイス切換制御の制御手順
の一例を示すフローチャートである。
の一例を示すフローチャートである。
【図３】本発明の第２実施例を示すプリンタ切換器の主
要部のブロック図である。
要部のブロック図である。
23 ＣＰＵ 28 ポート 54 制御信号（接続ホストの検査に使用する） 29 ポート 55 制御信号（インターフェイス切換に使用する）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 孝和 東京都稲城市大字大丸1405番地 富士通ア イソテック株式会社内 (72)発明者 小川 聡 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (3)
- 【請求項１】 プリンタが備えるインターフェイス回路
を接続ホストに合わせて設定するプリンタインターフェ
イス切換方法であって、 プリンタがプリンタインターフェイス上の特定信号の信
号状態を検査して接続ホストを識別し、識別した接続ホ
ストに合わせてプリンタが自身のインターフェイス回路
を設定することを特徴とするプリンタインターフェイス
切換方法。 - 【請求項２】 プリンタインターフェイス上の少なくと
も一部の信号を異なったインターフェイスに設定可能な
インターフェイス回路を有するプリンタであって、 プリンタインターフェイス上の特定信号の信号状態を検
査して前記インターフェイス回路の設定を切り換える制
御手段を有することを特徴とするプリンタ。 - 【請求項３】 プリンタを複数のホストで共有するため
のプリンタ切換器であって、 プリンタの接続ホストを切り換えるときにプリンタに制
御信号を出力する制御信号出力手段を有することを特徴
とするプリンタ切換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5245696A JPH07152511A (ja) | 1993-09-30 | 1993-09-30 | プリンタインターフェイス切換方法、及びそれに適するプリンタ、プリンタ切換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5245696A JPH07152511A (ja) | 1993-09-30 | 1993-09-30 | プリンタインターフェイス切換方法、及びそれに適するプリンタ、プリンタ切換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07152511A true JPH07152511A (ja) | 1995-06-16 |
Family
ID=17137455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5245696A Pending JPH07152511A (ja) | 1993-09-30 | 1993-09-30 | プリンタインターフェイス切換方法、及びそれに適するプリンタ、プリンタ切換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07152511A (ja) |
-
1993
- 1993-09-30 JP JP5245696A patent/JPH07152511A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6141719A (en) | USB selector switch | |
| US5557758A (en) | Bridge between two buses of a computer system that determines the location of memory or accesses from bus masters on one of the buses | |
| JPH0324608A (ja) | 拡張機能ボード | |
| JPH029367B2 (ja) | ||
| JPH10301898A (ja) | 電子機器及びインタフェース回路 | |
| JPH10124407A (ja) | フォールト・トレラント相互接続装置を有するコンピュータ・システム | |
| US4446459A (en) | Digital interface for bi-directional communication between a computer and a peripheral device | |
| US7099966B2 (en) | Point-to-point electrical loading for a multi-drop bus | |
| JPH07152511A (ja) | プリンタインターフェイス切換方法、及びそれに適するプリンタ、プリンタ切換器 | |
| JPH07160378A (ja) | 磁気ディスク接続装置 | |
| JPH11175208A (ja) | 装置をより高電圧の装置から電気的に分離するシステム及び方法 | |
| US6052746A (en) | Integrated circuit having programmable pull device configured to enable/disable first function in favor of second function according to predetermined scheme before/after reset | |
| US5274766A (en) | Universal keyboard and keyboard/spatial input device controller | |
| EP0635791B1 (en) | Data bus controller having a level setting circuit | |
| US6813671B1 (en) | Controller for hot swapping of extended I/O device to computer body | |
| US6425025B1 (en) | System and method for connecting electronic circuitry in a computer system | |
| KR0167320B1 (ko) | Pc시스템의 드라이브 변경 장치 | |
| JPH0374425B2 (ja) | ||
| KR960009050Y1 (ko) | 컴퓨터 플로피 디스크 드라이버의 선택회로(circuit for selecting floppy disk driver of computer) | |
| JPS6116978B2 (ja) | ||
| KR930000482Y1 (ko) | 키보드를 이용한 전송포트 선택회로 | |
| JPH0644209B2 (ja) | バス変換装置 | |
| KR100303299B1 (ko) | 멀티-터미네이션 방식을 수용할 수 있는 교환기 시스템과 스카시케이블 | |
| JP2588689B2 (ja) | ２目的プリンタインタフェース装置 | |
| KR0169622B1 (ko) | 호스트시스템과 씨디아이시스템간의 인터페이스회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010717 |