KR100438176B1 - 핫 스왑 장치 및 방법 - Google Patents

핫 스왑 장치 및 방법 Download PDF

Info

Publication number
KR100438176B1
KR100438176B1 KR10-2001-0067338A KR20010067338A KR100438176B1 KR 100438176 B1 KR100438176 B1 KR 100438176B1 KR 20010067338 A KR20010067338 A KR 20010067338A KR 100438176 B1 KR100438176 B1 KR 100438176B1
Authority
KR
South Korea
Prior art keywords
board
power
hot swap
controller
present
Prior art date
Application number
KR10-2001-0067338A
Other languages
English (en)
Other versions
KR20030035318A (ko
Inventor
정기천
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0067338A priority Critical patent/KR100438176B1/ko
Publication of KR20030035318A publication Critical patent/KR20030035318A/ko
Application granted granted Critical
Publication of KR100438176B1 publication Critical patent/KR100438176B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/353—Support for fire wire switches, i.e. according to IEEE 1394

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 핫 스왑 장치 및 방법에 관한 것이다.
그러므로, 본 발명은 보드의 핫 스왑을 콘트롤하는 핫 스왑 콘트롤러와; 상기 보드의 삽입/제거 상태를 감지하는 스위치부와; 상기 스위치부로부터 보드의 삽입/제거 상태에 대응되는 신호를 인가받아 상기 핫 스왑 콘트롤러를 제어하는 제어부를 적어도 구비하는 것을 특징으로 한다. 그리고, 본 발명은 보드가 완전히 삽입되었는지의 여부를 판단하는 제1과정과; 상기 보드가 완전히 삽입된 경우 상기 보드의 이젝터가 온되었는지를 판단하는 제2과정과; 상기 보드의 이젝터가 온된 경우 상기 보드에 공급되는 전원이 안정적인지의 여부를 판단하는 제3과정과; 상기 보드에 공급되는 전원인 안정적인 경우 중앙처리장치가 상기 보드를 인에이블하는지의 여부를 판단하는 제4과정을 적어도 포함한다.
따라서, 본 발명은 시스템에서 보드 삽입/제거시 보드의 내부 소자를 돌입 전류로부터 보호하고, 보드에 인가된 전원이 안정되었을 경우에만 시스템에서 중앙처리장치의 인에이블 신호를 받아 보드에 전원을 인가하므로 보다 적극적인 핫 스왑 기능을 제공한다.

Description

핫 스왑 장치 및 방법{Apparatus and Method for Controlling Hot Swap}
본 발명은 시스템의 동작에 영향을 주지 않고 보드를 삽입, 제거가 가능한 핫 스왑 장치 및 방법에 관한 것으로, 특히 보드 삽입 상태와 사용자의 의도와 전원의 안정성과 중앙처리장치(Center Process Unit:이하 CPU라고 함)의 사용 허가를 고려한 핫 스왑 장치 및 방법에 관한 것이다.
종래 기술은 시스템에 전원이 인가되고 정상 동작하는 경우에 동작중인 보드를 제거할 상황이 발생하면, 시스템 전체의 전원을 오프하거나 해당 보드의 전원만을 내린 상태에서 보드를 제거한다.
종래 핫 스왑 장치는 도 1에 도시된 것과 같이 마이크로 프로세서(100)와 전류 감지부(Current Sensing;110)와 핫 스왑 콘트롤러(Hot Swap Controller;120)와 버스 스위치(130)와 커넥터(140-C1,C2)로 구성된다.
종래 핫 스왑 장치는 핫 스왑 콘트롤러(120)와 모오스 트랜지스터(MOS FET)와 저항등으로 구현된 전류 감지부(110)로 구성된 회로를 적용하여 보드(10)나 시스템의 전원을 오프하지 않은 상태에서 악영향을 줄 수 있는 유입 전류 및 과전압 보호만을 고려하여 구현된다. 전류 감지부(110)는 수 미리 옴(ms ohm)의 전류 감지저항(R)에 항상 일정한 전압이 걸리도록 게이트 핀(Gate pin) 전압을 조정하여 결과적으로 FET의 소스(Source)와 드레인(Drain)을 통과하는 전류의 양을 제어할 수 있게 한다. 핫 스왑 콘트롤러(120)는 백플레인(backplane)과 미드플레인(midplane)에서 제공하는 전원부가 연결되는 일종의 집적 회로(Intergrated Circuit:IC)로 시스템이 동작중에 보드를 삽입하거나 제거하는 경우에 보드에 과전류가 흐르는 것을 방지하고, 핫 스왑을 제어한다.
도 1을 참조하여 핫 스왑 콘트롤러(120)가 보드 삽입시 수행하는 동작을 설명하면 다음과 같다. 시스템이 정상 동작중에 보드가 삽입되는 경우 시스템에 인가된 전원이 보드(10)와 백플레인(20) 혹은 미드플레인을 연결하는 커넥터(140-C1,C2)에 인가되어 있다. 그리고, 핫 스왑 콘트롤러(120)는 보드(10)가 완전히 삽입되어 있는지를 판단하는 핀(Fully inserted pin)을 커넥터(140-C1,C2)에 할당하여 보드(10)가 완전히 삽입되었는지를 감지한다. 이때, 핫 스왑 콘트롤러(120)는 보드(10)가 완전히 삽입된 후에 동작한다. 여기서, 일단 보드(10)가 완전히 삽입되면, 보드(10) 전체가 일종의 캐패시턴스(capacitance)에 해당하므로 시스템 전원으로부터 수 ms 혹은 수 us동안 돌입 전류(Inrush current)가 발생한다. 그리고, 핫 스왑 콘트롤러(120)는 게이트 핀(Gate pin)의 출력 슬로프(slope)가 접지(Ground)와 연결된 캐패시터(capacitor)와 프리차지 회로(precharge circuit)에 의해서 결정되면, 최소 전압 슬로프(voltage slope)는 게이트 핀(Gate pin)과 연결된 알씨(RC:Resister-Capacitor)에 의해 결정된다. 아울러, 핫 스왑 콘트롤러(120)는 전류 감지부(110)에서 에프이티(FET)의 소스(Source)와 드레인(Drain)간에 흐르는전류 게이트 핀(Gate pin)의 슬로프(slope) 변화에 의해 제어가 가능하다. 그러므로, 핫 스왑 콘트롤러(120)는 돌입전류가 발생하여 보드(10)의 내부로 초과 전류가 인입되는 것을 방지한다. 또한, 핫 스왑 콘트롤러(120)는 보드(10)가 삽입되고 시스템에서 제공되는 전원이 안정화되었는지를 확인한 후 리셋(Reset) 신호를 내어 버스(bus)에 연결된 각종 신호(signal)를 보드(10)에 연결하도록 하고, 전원이 안정화되었다는 신호(Power_good:PWRGD)를 발생한다.
한편, 핫 스왑 콘트롤러(120)는 보드(10)가 제거되는 경우 게이트 핀(Gate pin)의 슬로프(slope)를 내부의 전류원에 의해 제어하며, 이는 접지(Ground)와 게이트 핀(Gate pin)의 외부 캐패시터(capacitor)와 연결되어 있다.
이와 같이, 종래 핫 스왑 장치는 핫 스왑 콘트롤러를 이용하여 시스템이 동작중일 때 보드가 삽입, 제거되는 경우에 보드에 악영향을 줄 수 있는 돌입 전류를 막는데는 효과가 있다. 그러나, 종래 핫 스왑 장치는 핫 스왑 콘트롤러를 동작시키는 알고리즘이 단순하여 데이터를 처리하는 중에 보드를 제거하는 경우 데이터가 분실되는 문제점 있다. 또한, 종래 핫 스왑 장치는 시스템에서 CPU의 개입없이 보드 제거가 가능하므로 각 보드의 동작 여부를 CPU가 실시간으로 파악할 수 없는 문제점이 있다. 게다가, 종래 핫 스왑 장치는 백업이 필요한 중요한 데이터 송수신의 경우 백업 절차가 끝나기 전에 보드가 제거될 수 있는 위험성을 내포하고 있는 문제점이 있다. 이는 종래 핫 스왑 장치가 전원에 심각한 문제가 발생하거나 물리적으로 보드가 제거되는 경우를 제외하고는 시스템의 CPU가 보드의 전원 다운하도록 하여야 한다. 결론적으로 종래 핫 스왑 장치는 그 구조가 고속의 데이터 통신을 하는 시스템의 경우 시스템 신뢰성이 낮아질 뿐만 아니라 보드의 장착 상태를 실시간으로 CPU에 전달하지 못하는 문제점이 있다.
따라서 본 발명의 목적은 시스템의 동작에 영향을 주지 않고 보드를 삽입할 수 있는 핫 스왑 장치를 제공함에 있다.
본 발명의 다른 목적은 시스템의 동작에 영향을 주지 않고 보드를 제거할 수 있는 핫 스왑 장치를 제공함에 있다.
본 발명의 또 다른 목적은 보드의 삽입 상태를 고려하는 핫 스왑 장치를 제공함에 있다.
본 발명의 또 다른 목적은 전원의 안정성을 고려하는 핫 스왑 장치를 제공함에 있다.
본 발명의 또 다른 목적은 사용자의 의도를 고려하는 핫 스왑 장치를 제공함에 있다.
본 발명의 또 다른 목적은 CPU의 사용 허가를 고려하는 핫 스왑 장치를 제공함에 있다.
본 발명의 또 다른 목적은 핫 스왑 상태를 사용자가 쉽게 확인할 수 있도록 하는 핫 스왑 장치를 제공함에 있다.
이러한 목적들을 달성하기 위한 본 발명은 보드의 핫 스왑을 콘트롤하는 핫 스왑 콘트롤러와; 상기 보드의 삽입/제거 상태를 감지하는 스위치부와; 상기 스위치부로부터 보드의 삽입/제거 상태에 대응되는 신호가 인가되면 인에이블 신호를 발생하는 CPU; 상기 스위치부로부터 보드의 삽입/제거 상태에 대응되는 신호를 인가받아 상기 핫 스왑 콘트롤러를 제어하는 제어부를 적어도 구비하는 것을 특징으로 한다. 또한, 본 발명은 상기 보드의 삽입/제거 상태에 대응되는 이벤트의 발생 여부를 표시하는 표시부를 더 구비하는 것을 특징으로 한다. 또한, 본 발명은 보드가 완전히 삽입되었는지의 여부를 판단하는 제1과정과; 상기 보드가 완전히 삽입된 경우 상기 보드의 이젝터가 온되었는지를 판단하는 제2과정과; 상기 보드의 이젝터가 온된 경우 상기 보드에 공급되는 전원이 안정적인지의 여부를 판단하는 제3과정과; 상기 보드에 공급되는 전원인 안정적인 경우 CPU가 상기 보드를 인에이블하는지의 여부를 판단하는 제4과정을 적어도 포함하는 것을 특징으로 한다. 게다가, 본 발명은 상기 제1과정 내지 제4과정의 판단 결과를 각각 표시하는 것을 특징으로 한다. 아울러, 본 발명은 상기 보드가 완전히 삽입된 경우 전원을 온시키고, 상기 보드가 완전히 삽입되지 않은 경우 전원을 오프시키는 단계와; 상기 이젝터가 온된 경우 상기 전원을 온시키고, 상기 이젝터가 온되지 않은 경우 상기 제4과정을 수행하는 단계와; 상기 보드에 공급되는 전원이 안정적인 경우 전원을 온시키고, 상기 전원이 안정적이지 않은 경우 전원을 오프시키는 단계와; 상기 CPU가 상기 보드를 인에이블시키는 경우 상기 전원을 온시키고, 상기 보드를 인에이블시키지 않은 경우 상기 전원을 오프시키는 단계를 더 포함하는 것을 특징으로 한다.
도 1은 종래 핫 스왑 장치의 블록도.
도 2는 본 발명에 따른 핫 스왑 장치의 블록도.
도 3은 본 발명의 실시예에 따른 제어 회로의 구성도.
도 4는 본 발명의 다른 실시예에 따른 제어 회로의 구성도.
도 5는 본 발명의 실시예에 따른 핫 스왑 장치의 표시부와 제어 회로간의 연결 상태를 나타내는 도면.
도 6은 본 발명에 따른 핫 스왑 장치에서 보드 삽입시 동작 흐름도.
도 7은 본 발명에 따른 핫 스왑 장치에서 보드 제거 및 전원 오동작시 동작 흐름도.
<도면의 주요부분에 대한 부호의 설명>
10, 10': 보드 20, 20': 백플레인
100, 200: 마이크로 프로세서 110, 210: 전류 감지부
120, 220: 핫 스왑 콘트롤러 130, 230: 버스 스위치
140-C1,140-C2, 240-C1,240-C2: 커넥터
250: 제어부 260: 표시부
SW: 스위치부 P1: Medium pin
P2: Short pin P3: Shortest pin
P4: Long pin OV-OK: Over Voltage OK
UV-OK: Under Voltage OK
이하 본 발명을 첨부된 도면들을 참조하여 상세히 설명한다.
본 발명에 따른 핫 스왑 장치는 도 2에 도시된 것과 같이 마이크로 프로세서(200)와 전류 감지부(210)와 핫 스왑 콘트롤러(220)와 버스 스위치(230)와 커넥터(240-C1, 240-C2)와 제어부(250)와 표시부(260)와 스위치부(SW)로 구성된다.
도 2 내지 도 7을 참조하면, 스위치부(SW)는 보드(10')의 삽입/제거기(In/Ejector)에 연결된 스위치로 사용자가 보드(10')를 삽입하는 경우 보드(10')가 물리적으로 삽입된 후 마지막 단계에서 보드(10')의 제어부(250)와 CPU(도면에 도시되어 있지 않음)로 이를 알리기 위한 인터럽트 신호를 제공한다. 즉, 스위치부(SW)는 보드가 삽입되면, 보드 삽입에 대응되는 신호(예를 들면, 로우 로직 신호)를 발생하여 이를 시스템의 중앙처리장치와 제어부(250)에 제공한다. 여기서, 보드 삽입에 대응되는 신호는 CPU의 전원 온(Power on) 신호를 발생하도록 하기 위해 CPU에 인가되며, 동시에 제어부(250)로 인가된다. 그러면, 시스템의 CPU는 보드(10')가 삽입되어 동작 대기중임을 확인하고, 이를 인식(Acknowledge)하는 CPU 인에이블(CPU Enable) 신호를 발생하여 최종적으로 보드(10')에 전원이 인가되도록 한다.
핫 스왑 콘트롤러(220)는 보드(10')가 시스템에 삽입되면, 핫 스왑 동작을 하기 위한 각종 신호들을 조합하여 제어부(250)에서 인에이블(Enable) 신호를 발생시키면, 보드(10')에 전원을 인가한다. 이때, 핫 스왑 콘트롤러(220)는 돌입 전류를 제한하는 역할을 수행한다.
제어부(250)는 도 3에 도시된 것과 같이 제1앤드게이트(310)와 제2앤드게이트(320)와 낸드게이트(330)로 구현될 수 있다. 제1앤드게이트(310)는 OV_OK(OverVoltage_OK) 신호와 UV_OK(Under Voltage_OK) 신호를 각각 입력받아 앤드 논리를 수행하여 그 결과값에 대응되는 신호를 낸드게이트(330)로 출력한다. 즉, 제1앤드게이트(310)는 전원이 안정적인지의 여부를 판단하는 동작을 수행한다. 제2앤드게이트(320)는 CPU의 인에이블(CPU Enable) 신호와 이젝터 온/오프(Ejector ON/OFF) 신호를 각각 입력받아 앤드 논리를 수행하여 그 결과값에 대응되는 신호를 낸드게이트(330)로 출력한다. 즉, 제2앤드게이트(320)는 CPU가 보드(10')를 인에이블하는지를 판단한다. 낸드게이트(330)는 제1앤드게이트(310)로부터 출력되는 신호와 제2앤드게이트(320)로부터 출력되는 신호와 보드(10')가 완전히 삽입되었는지의 여부를 나타내는 신호(Fully Inserted)를 입력받고 낸드 논리 연산을 수행하여 그 결과값에 대응되는 신호를 출력한다. 다시 말하면, 제어부(250)는 사용자가 보드(10')를 사용하겠다는 의도를 가지고 있는 것으로 보고 전원이 안정적(UV_OK, OV_OK)이고, CPU가 보드(10')를 인에이블하면, 보드(10')에 전원을 공급시킨다.
표시부(260)는 도 5에 도시된 것과 같이 제1 내지 제4 엘이디(LED1~LED4)로 구현될 수 있으며, 보드(10')가 삽입될 때 발생하는 각각의 이벤트에 대하여 사용자가 이를 확인할 수 있도록 각 이벤트에 대한 결과를 엘이디로 표시한다. 제1엘이디(LED1)는 이젝터가 온되었으면 온상태이고, 이젝터가 온되어 있지 않으면 오프상태이다. 제2엘이디(LED2)는 보드(10')에 공급되는 전원이 안정적이면 온상태이고, 전원이 안정적이 않으면 오프상태이다. 제3엘이디(LED3)는 보드(10')가 완전히 삽입되었으면 온상태이고, 완전히 삽입되지 않으면 오프상태이다. 제4엘이디(LED4)는 시스템의 CPU가 인에이블신호를 발생하여 전원이 인가되면 온상태이고, 전원이 인가되지 않으면 오프상태이다.
본 발명에 따른 핫 스왑 장치는 컴팩트 피씨아이(Compact PCI)에서 일반적으로 적용한 핀 스태깅(Pin staging)을 일반 시스템에도 적용하여 보드가 삽입될 때 접지(Ground) -> 전원(Power) -> 신호(Signals) -> 완전 삽입(fully inserted)의 순서로 보드(10') 커넥터(240-C1)의 핀이 백플레인(20')과 접속(contact)되도록 한다. 한편, 본 발명에 따른 핫 스왑 장치는 보드가 제거될 때 위와 역순으로 핀 접속(Pin contact)이 제거되도록 한다. 그러므로, 본 발명에 따른 핫 스왑 장치는 컴팩트 피씨아이에서 제공하는 기본적인 핫 스왑 조건을 만족한다. 그리고, 본 발명에 따른 핫 스왑 장치는 돌입 전류에 대한 보호 기능을 추가하여 보드 삽입시 돌입 전류로부터 보드를 보호하는 기능을 수행하기 위해 핫 스왑 콘트롤러와 모오스 에이티(MOS FET)등을 사용한다. 또한, 본 발명에 따른 핫 스왑 장치는 핫 스왑 콘트롤러와 제어부에서 사용하는 전원을 백플레인에서 인가되는 전원(early power)를 사용하므로 만일 전원에 문제가 발생할 경우 보드의 나머지 부품들은 피해를 주지 않는다. 그리고, 본 발명에 따른 핫 스왑 장치는 핫 스왑 콘트롤러와 제어부를 심각한 전원 오동작으로부터 전원 입력단에 퓨즈등을 이용하여 보호한다.
먼저 본 발명에 따른 핫 스왑 장치는 보드가 삽입되는 경우의 동작을 설명하면 다음과 같다.
제어부(250)는 보드(10')가 삽입되었을 때 도 6에 도시된 것과 같은 알고리즘에 따라 핫 스왑 콘트롤러(230)를 동작시킨다.
도 6을 참조하면, 제(610)단계에서 제어부(250)는 보드(10')가 완전히삽입(Fully inserted)되었는가를 판단한다. 즉 제어부(250)는 보드(10')가 끝까지 완전하게 삽입이 되지 않은 경우 보드(10')에 전원이 공급하지 않는다.
제(620)단계에서 제어부(250)는 보드(10')의 제거기(Ejector)가 온되었는가를 판단한다.
제(630)단계에서 제어부(250)는 보드(10')에 공급되는 전원이 안정적인가를 판단한다. 즉, 제어부(250)는 보드(10')에 공급되는 전원이 특정 전압이하이거나 이상인 경우 핫 스왑 콘트롤러(220)를 동작시키지 않는다.
이때, 특정 전압 이하(Under Voltage threshold: Vuv)와 특정 전압 이상(Over Voltage threshold: Vov)는 전압 분배기(voltage divider)의 저항(R1, R2, R3)에 의해 결정되며, 아래와 같은 수학식1, 2가 유도된다. 단, 도 4에 도시된 것과 같이 약 20mV 히스테리시스(hysteresis) 특성을 갖는 아놀로그 비교기(analog comparator;410, 420)가 R1-R2, R2-R3에 각각 연결되었다고 가정한다.
Vuv = 1.223(R1 + R2 + R3)/(R2 + R3)
Vov = 1.223(R1 + R2 + R3)/(R3)
제(640)단계에서 제어부(250)는 시스템의 CPU가 보드(10')를 인에이블하는지를 판단한다.
즉, 제어부(250)는 이젝터가 온되어 사용자가 보드(10')를 삽입하여 사용하고자 할 때 이젝터 온 신호를 시스템의 CPU에 인트럽트(CPU interrupt)를 발생하여보드(10')가 삽입되어 사용대기중임을 알린다. 그리고, 제어부(250)는 시스템의 CPU가 보드(10')를 동작시키기 위한 준비를 마친 후 CPU 인에이블(CPU Enable) 신호를 발생하여 최종적으로 보드(10')에 전원이 인가될 수 있도록 한다.
한편, 본 발명에 따른 핫 스왑 장치는 보드가 제거될 때 다음과 같은 동작을 수행한다.
스위치부(SW)는 사용자가 보드(10')를 제거하고자 하여 이젝터를 오프하면, 하이 로직 신호(1)를 발생하고, 이를 제어부(250)와 시스템의 CPU로 전달한다. 하지만, 보드(10')의 전원 즉시 오프되지는 않는다.
핫 스왑 콘트롤러(220)는 제어부(250)의 신호를 받아 보드(10')가 물리적으로 제거되기 전에 보드(10')의 전원을 오프시킨다.
제어부(250)는 각종 신호를 받아 특정 조건일 경우 핫 스왑 콘트롤러(220)를 디스에이블시킨다.
표시부(260)는 보드(10')가 제거됨에 따라 발생되는 이벤트에 대한 결과를 표시한다.
본 발명에 따른 핫 스왑 장치는 보드 제거 및 전원 오동작시 도 7에 도시된 것과 같은 알고리즘에 따라 동작한다.
도 7을 참조하면, 제(710)단계에서 제어부(250)는 보드(10')가 완전히 삽입되었는가를 판단한다. 그리고, 제어부(250)는 제(710)단계의 판단 결과에 따라 보드(10')가 완전히 삽입되지 않았으면 전원을 오프시키고, 보드(10')가 완전히 삽입되어 있으면 전원 온 상태를 유지시킨다.
제(720)단계에서 제어부(250)는 이젝터가 온되었는가를 판단한다. 그리고, 제어부(250)는 제(720)단계의 판단 결과에 따라 이젝터가 온되어 있으면 전원 온상태를 유지시키고, 이젝터가 온되어 있지 않으면 제(740)단계를 수행한다.
제(730)단계에서 제어부(250)는 보드(10')에 공급되는 전원이 안정적인가를 판단한다. 그리고, 제어부(250)는 제(730)단계의 판단 결과에 따라 보드(10')에 공급되는 전원이 안정적인 경우 전원 온 상태를 유지하고, 보드(10')에 공급되는 전원이 안정적이지 않은 경우 전원을 오프시킨다.
제(740)단계에서 제어부(250)는 시스템의 CPU가 보드(10')를 인에이블하는가를 판단한다. 그리고, 제어부(250)는 제(740)단계의 판단 결과에 따라 시스템의 CPU가 보드(10')를 인에이블하면 전원 온 상태를 유지하고, 시스템의 CPU가 보드(10')를 인에이블하지 않으면 전원을 오프시킨다.
상술한 바와 같이 본 발명은 시스템에서 보드 삽입/제거시 보드의 내부 소자를 돌입 전류로부터 보호하고, 보드에 인가된 전원이 안정되었을 경우에만 시스템에서 CPU의 인에이블 신호를 받아 보드에 전원을 인가하므로 보다 적극적인 핫 스왑 기능을 제공한다. 또한, 본 발명은 사용자의 부주의나 전원 이상시 즉각적으로 보드를 보호할 수 있도록 한다. 아울러, 본 발명은 보드에 전원을 인가하기 전에 각종 환경 및 전원의 안정화 상태를 파악하여 이를 사용자가 시각적으로 확인할 수 있도록 하여 사용자에게 편의성을 제공한다. 게다가, 본 발명은 전원이 인가되지않아서 보드가 정상 동작하지 않을 경우 이에 대한 원인을 사용자가 쉽게 확인할 수 있으므로 문제 해결 시간을 줄여주는 잇점이 있다.

Claims (7)

  1. 핫 스왑 장치에 있어서,
    보드의 핫 스왑을 콘트롤하는 핫 스왑 콘트롤러와;
    상기 보드의 삽입/제거 상태를 감지하는 스위치부와;
    상기 스위치부로부터 보드의 삽입/제거 상태에 대응되는 신호가 인가되면 인에이블 신호를 발생하는 CPU;
    상기 스위치부로부터 보드의 삽입/제거 상태에 대응되는 신호를 인가받아 상기 핫 스왑 콘트롤러를 제어하는 제어부를 적어도 구비하는 것을 특징으로 하는 핫 스왑 장치.
  2. 제1항에 있어서,
    상기 보드의 삽입/제거 상태에 대응되는 이벤트의 발생 여부를 표시하는 표시부를 더 구비하는 것을 특징으로 하는 핫 스왑 장치.
  3. 핫 스왑 방법에 있어서,
    보드가 완전히 삽입되었는지의 여부를 판단하는 제1과정과;
    상기 보드가 완전히 삽입된 경우 상기 보드의 이젝터가 온되었는지를 판단하는 제2과정과;
    상기 보드의 이젝터가 온된 경우 상기 보드에 공급되는 전원이 안정적인지의여부를 판단하는 제3과정과;
    상기 보드에 공급되는 전원인 안정적인 경우 중앙처리장치가 상기 보드를 인에이블하는지의 여부를 판단하는 제4과정을 적어도 포함하는 것을 특징으로 하는 핫 스왑 방법.
  4. 제3항에 있어서,
    상기 보드가 완전히 삽입된 경우 전원을 온시키고, 상기 보드가 완전히 삽입되지 않은 경우 전원을 오프시키는 단계를 더 포함하는 것을 특징으로 하는 핫 스왑 방법.
  5. 제3항에 있어서,
    상기 이젝터가 온된 경우 상기 전원을 온시키고, 상기 이젝터가 온되지 않은 경우 상기 제4과정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 핫 스왑 방법.
  6. 제3항에 있어서,
    상기 보드에 공급되는 전원이 안정적인 경우 전원을 온시키고, 상기 전원이 안정적이지 않은 경우 전원을 오프시키는 단계를 더 포함하는 것을 특징으로 하는핫 스왑 방법.
  7. 제3항에 있어서,
    상기 중앙처리장치가 상기 보드를 인에이블시키는 경우 상기 전원을 온시키고, 상기 보드를 인에이블시키지 않은 경우 상기 전원을 오프시키는 단계를 더 포함하는 것을 특징으로 하는 핫 스왑 방법.
KR10-2001-0067338A 2001-10-31 2001-10-31 핫 스왑 장치 및 방법 KR100438176B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0067338A KR100438176B1 (ko) 2001-10-31 2001-10-31 핫 스왑 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0067338A KR100438176B1 (ko) 2001-10-31 2001-10-31 핫 스왑 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20030035318A KR20030035318A (ko) 2003-05-09
KR100438176B1 true KR100438176B1 (ko) 2004-07-01

Family

ID=29567154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0067338A KR100438176B1 (ko) 2001-10-31 2001-10-31 핫 스왑 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100438176B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451795B1 (ko) * 2002-10-14 2004-10-08 엘지전자 주식회사 콤팩트 ｐｃｉ의 핫 스왑 처리 장치
KR100868737B1 (ko) * 2007-06-11 2008-11-13 한국전력거래소 전력거래용 원격소 단말장치에 적용되는 데이터 오류방지용핫스왑 장치, 이를 구비한 보드 및 핫스왑 방법
KR20160143394A (ko) 2015-06-05 2016-12-14 주식회사 엘지유플러스 통신 장비용 유닛의 착탈시 유닛 보호 장치 및 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998019246A1 (en) * 1996-10-31 1998-05-07 International Business Machines Corporation A method and apparatus for adding and removing components of a data processing system without powering down
US5768541A (en) * 1995-06-15 1998-06-16 Dell U.S.A., L.P. System for hot-plugging peripheral device to computer bus and disconnecting peripheral device upon detecting predetermined sequence of keystrokes inputted by user through keyboard
KR20020020595A (ko) * 2000-09-09 2002-03-15 고우성 핫-플러깅 가능 저장장치의 제어방법
KR20020076715A (ko) * 2001-03-30 2002-10-11 (주)하드램 모바일 하드디스크
KR20020088541A (ko) * 2001-05-18 2002-11-29 아라리온 (주) 아타피형 디바이스의 핫스왑 구현장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768541A (en) * 1995-06-15 1998-06-16 Dell U.S.A., L.P. System for hot-plugging peripheral device to computer bus and disconnecting peripheral device upon detecting predetermined sequence of keystrokes inputted by user through keyboard
WO1998019246A1 (en) * 1996-10-31 1998-05-07 International Business Machines Corporation A method and apparatus for adding and removing components of a data processing system without powering down
KR20020020595A (ko) * 2000-09-09 2002-03-15 고우성 핫-플러깅 가능 저장장치의 제어방법
KR20020076715A (ko) * 2001-03-30 2002-10-11 (주)하드램 모바일 하드디스크
KR20020088541A (ko) * 2001-05-18 2002-11-29 아라리온 (주) 아타피형 디바이스의 핫스왑 구현장치

Also Published As

Publication number Publication date
KR20030035318A (ko) 2003-05-09

Similar Documents

Publication Publication Date Title
KR100373994B1 (ko) 컴퓨터 시스템의 보수 방법과 컴퓨터 시스템의 전력 서브 시스템
US6062480A (en) Hot docking system and methods for detecting and managing hot docking of bus cards
US7624303B2 (en) Generation of system power-good signal in hot-swap power controllers
US7478286B2 (en) Circuit and method of detecting and resolving stuck I2C buses
US7124307B2 (en) Detecting device abnormality by comparing a current value of current of electric power with a preset detecting current value based on a threshold value received by the device
CN108710593B (zh) 一种基于Type-C连接器的供电方法及装置
US20120137159A1 (en) Monitoring system and method of power sequence signal
US12009621B2 (en) Device and method of ensuring power delivery in universal serial bus interface
JP4988671B2 (ja) シリアルバスシステム及びハングアップスレーブリセット方法
CN104954145A (zh) 以太网供电方法、供电设备和以太网供电系统
EP4288857A1 (en) Independent slot control for peripheral cards
US7673186B2 (en) Apparatus and method for cold sparing in multi-board computer systems
US20050262395A1 (en) Transmission device, control method thereof and communication system utilizing the same
KR100438176B1 (ko) 핫 스왑 장치 및 방법
CN209821822U (zh) 一种pcie设备热插拔的控制电路及计算机
JPH04114221A (ja) コンピュータに於けるキースイツチ入力部の異常検出方法
US12003089B2 (en) Short to ground protection and automatic recovery
WO2000041085A1 (en) Method and apparatus for disabling a graphics device when an upgrade device is installed
US20190064901A1 (en) Connection circuit
CN109871111B (zh) 显示器及应用该显示器的电子装置
US6667868B2 (en) Thermal shutdown control for multi-channel integrated circuit boards
CN220121165U (zh) 控制电路、装置及芯片
JPH01259442A (ja) 電子機器
KR100215292B1 (ko) 도킹스테이션의 커넥터 윈도우 개/폐장치 및 방법
US20050093513A1 (en) Electronic device having multiple current outputs

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090529

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee