JP2006074094A

JP2006074094A - 送受信回路

Info

Publication number: JP2006074094A
Application number: JP2004251478A
Authority: JP
Inventors: Satoru Kamimura; 覚上村; Takeshi Yoshida; 健吉田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2004-08-31
Filing date: 2004-08-31
Publication date: 2006-03-16
Anticipated expiration: 2024-08-31
Also published as: JP4320291B2

Abstract

【課題】伝送路の負荷条件に対応して安定して送受信可能な同時双方向伝送用送受信回路を提供する。
【解決手段】送受信回路の受信回路は、信号電圧とリファレンス電圧とを差動増幅回路３で比較して、受信信号を生成する。信号電圧のスルーレートとリファレンス電圧のスルーレートとが、非整合であると、受信信号にエラーが発生するので、リファレンス電圧のスルーレートを、信号電圧のスルーレートに整合するように調整する。
【選択図】図４

Description

本発明は、同時に双方向送受信する送受信回路又は信号伝送システムに関する。

情報処理装置では、ＬＳＩ間で大量の信号伝送が行われ、伝送速度の高速化と伝送線路の数を減らすことが求められている。相手とネゴシエーションを行わず信号を送信する同時双方向送受信技術は、伝送線路の数量低減に有効な技術である。

双方向送受信システムは、1本の伝送線路の両端に入出力回路を設け、自局および相手局の出力回路からそれぞれ信号を送出する。さらに、受信回路への入力電圧レベルは、自局と相手局の出力が何れもＨｉｇｈの場合はＨｉｇｈ、Ｌｏｗの場合はＬｏｗ、ＨｉｇｈとＬｏｗの組合せの場合はＨｉｇｈとＬｏｗの中間値を取る。従って、受信回路は、３値を判別する必要がある。このため、リファレンス電圧レベルは、自局の出力論理レベルに対応して２種類用意する。

２種類のリファレンス電圧は、出力ラッチの出力信号に応じて切り替える。すなわち、自局の出力が、Ｈｉｇｈなら高いレファレンス電圧レベル、Ｌｏｗなら低いレファレンス電圧レベルとする。受信回路では、外部端子の電圧レベルと、リファレンス電圧とを比較して、自局の出力を取り除くことによって相手局が出力した信号の論理レベルを判定する。

特許文献１には、出力バッファのスルーレートが駆動電流で一意的に決まることを利用したスルーレート調整回路が記載されている。

特開２００２−０２６７１２号公報

伝送路上の信号波形は、自局と相手局との信号出力波形の合成波であり、伝送線路上の負荷状態によりスルーレートが変化する。一方、従来の受信回路では、リファレンス電圧レベルは、送信回路のラッチの状態に応じて切り替える。このため、リファレンス電圧のスルーレートは伝送線路の負荷状態に左右されない。この結果、入力信号とリファレンス電圧間とのスルーレートに不整合がある場合、信号を正しく再現できない問題がある。

また、特許文献１には、外部終端抵抗によりスルーレートを決定する発明が記載されているが、入力信号とリファレンス電圧間とのスルーレートに不整合がある場合について、記載されていない。

特に、近年のインターフェースの高速化に伴い、温度、電圧変動等に起因する信号波形変化に対する受信時のマージンを補償する技術が重要度を増している。

本発明では、同時双方向伝送において伝送路の負荷状態に対応して安定して送受信が可能となる送受信回路を提供することを目的とする。

上記課題を解決するため、本発明の送受信回路には、信号電圧のスルーレートに応じて、受信に用いるリファレンス電圧のスルーレートを調整する回路を含める。

同時双方向伝送において、伝送線路上の負荷状態に対応して安定して信号を伝送できる。

まず、図１乃至図３を用いて、関連技術を説明する。ここで、図１は関連技術の送受信回路の要部ブロック図であり、図２は信号のスルーレートとリファレンス電圧のスルーレートが整合しているときの送受信波形であり、図３は整合していないときの送受信波形である。図１に示す送受信回路１は、プリント基板上の配線またはケーブルよりなる伝送線路１０により、他端の送受信回路と接続される。送受信回路１は、出力バッファ２、差動増幅回路からなる入力バッファ３、リファレンス生成回路４、出力ラッチ回路５、入力ラッチ回路６、出力側内部論理回路７および入力側内部論理回路８を少なくとも含んでいる。リファレンス生成回路４は、出力ラッチ５の出力信号に対応して、リファレンス電圧をＬｏｗ側リファレンス電圧Ｖref1、Ｈｉｇｈ側リファレンス電圧Ｖref2にそれぞれ切り替える。Ｖ_ＤＤを電源電圧とすると伝送路１０上の信号は３値であるので、通常、信号電圧はグラウンド（ＧＮＤ）から（１／３）＊Ｖ_ＤＤ、（１／３）＊Ｖ_ＤＤから（２／３）＊Ｖ_ＤＤ、（２／３）＊Ｖ_ＤＤからＶ_ＤＤまでの各エリアにそれぞれ含まれる。従って、Ｖref1は（１／３）＊Ｖ_ＤＤとし、Ｖref2は（２／３）＊Ｖ_ＤＤとする。

前記の送受信回路１において、伝送路１０上の信号とリファレンス電圧のスルーレートの不整合によって信号の受信に不具合が起きる。まず、スルーレートの整合が取れている場合について、図２の（ａ）〜（ｄ）を参照して説明する。図２（ａ）は自局の出力信号波形１００およびリファレンス電圧波形１１０を示す。図２（ｂ）に、相手局の出力波形１２０を示す。図２（ｃ）に自局および相手局出力の合成波形１３０およびリファレンス電圧波形１１０を示す。図２（ｄ）は、合成波形１３０（送受信回路１の入力波形）とリファレンス電圧波形１１０とにより生成した受信信号波形１４０を示す。受信信号波形１４０は、相手局単独の出力波形１２０に対して正しく信号を再現できている。

次に、負荷変動などで伝送路上の信号のスルーレートが減少し、スルーレートの整合が取れない場合について、図３の（ａ）〜（ｄ）を参照して説明する。図３（ａ）は、自局の出力信号波形１０１およびリファレンス電圧波形１１１を示す。出力波形１０１は、伝送路上の負荷変動によりスルーレートが、図２（ａ）の波形１００よりも減少している。しかし、リファレンス電圧波形１１１は、伝送路上の負荷変動の影響を受けないので、図２（ａ）のリファレンス電圧波形１１０と変わらず、出力波形１０１よりも大きなスルーレートである。図３（ｂ）に、相手局の出力波形１２１を示す。図３（ｃ）は、自局および相手局出力の合成波形１３１（送受信回路１の入力波形）を示す。図３（ｄ）は、合成波形１３１とリファレンス電圧波形１１１より再現した受信信号波形１４１を示す。受信信号波形１４１は、スルーレートの不整合により、相手局の出力波形１２１を、正しく再現できていないことがわかる。

次に本発明の実施の形態の一例について図４乃至図９を参照して詳細に説明する。ここで、図４は、送受信回路の要部ブロック図である。図５は、制御信号生成回路のブロック図である。図６は、リファレンス調整回路のブロック図である。図７および図８は、トレーニングのフローチャートである。図９は、テスト信号パターンである。

図４に示すように、送受信回路１１は、ケーブルである伝送線路１０により、図示しないもう一方の送受信回路と接続される。送受信回路１１は、この送受信回路と、制御信号線で接続され、ＴＲＭＯＤＥ信号、ＤＡＴＡＳＥＬ信号、ＤＡＴＡＯＵＴ信号等の送受を行う。また、図示しない制御部から、制御信号（ＴＲＭＯＤＥ信号）を受信し、終了信号を返信するように構成される。

送受信回路１１は、出力バッファ２、差動増幅回路である入力バッファ３、出力ラッチ回路５、入力ラッチ回路６、出力側内部論理回路７、入力側内部論理回路８、トレーニング制御回路１２、テストデータ出力回路１３、制御信号生成回路１４、リファレンス調整回路１５、内部回路とテストデータ回路とのセレクタ１６、トレーニングデータと受信データを比較する比較器１７を含む。

図５に示す制御信号生成回路１４は、比較器１７で検出したトレーニング中の受信エラーの数をカウントする受信エラーカウンタ回路３１、スルーレートのレベルを設定、保持するスルーレート設定回路３２、スルーレート設定回路３２の値に従ってスルーレート制御信号に変換する変換回路３３および各スルーレートレベルにおける受信結果（受信エラーの有無）を保持する受信結果レジスタ３４により構成され、スルーレート制御信号３６を出力する。

図６に示すリファレンス調整回路１５は、リファレンス電圧出力トランジスタ４３、４４にそれぞれに出力インピーダンス調整用のトランジスタ４１、４２を並列に配置し、接続するトランジスタの順序および数を変えることによって、駆動能力を変えてスルーレートを調整する。具体的には、図５の制御信号変換回路３３からの、スルーレート制御信号３６を受け、リファレンス電圧のスルーレートを調整する。また、リファレンス調整回路１５では、出力ラッチ５の信号レベルに応じてリファレンス電圧を切り替える。従って、リファレンス調整回路１５の一部は、リファレンス電圧切り替え回路を構成している。また、制御信号生成回路１４のスルーレート設定回路３２と制御信号変換回路３３と、リファレンス調整回路の一部は、リファレンス電圧のスルーレートを調整する回路を構成している。

本実施の形態でのスルーレート調整は、自局で受信した信号と実際に相手局が送信したデータとの整合性を確認し、受信エラーが起こらないようにリファレンス電圧のスルーレートを調整する（トレーニングと呼ぶ）。以下のスルーレート調整は、リファレンス調整回路１５で行う。

図７と図８のフローを参照して、説明する。図示しない制御部から図４のトレーニング制御回路１２に、ＴＲＭＯＤＥ＝１信号が入力される。これを契機にトレーニングモードを開始する（ステップ８１）。相手局側のトレーニング制御回路にＴＲＭＯＤＥＢ＝１信号を設定し、相手局側トレーニングモードを開始する（ステップ８２）。図４の出力ラッチ５の入力を、セレクタ１６によって出力側内部論理回路７からテストデータ出力回路１３に切り替える。この操作は自局および相手局共に行う（ステップ８３）。

図４に示す制御信号生成回路１４のスルーレート設定回路３２の値をクリアし、リファレンス電圧のスルーレートを最大に設定する（ステップ８４）。相手局のテスト信号レベルを、ＤＡＴＡＳＥＬ信号により設定する。ＤＡＴＡＳＥＬ＝０では図９の（ｂ）に示すようなＧＮＤ固定であり、ＤＡＴＡＳＥＬ＝１では図９の（ｃ）に示すようなＶ_ＤＤ固定である。なお、本形態では、初めにＤＡＴＡＳＥＬ＝０としてＧＮＤ固定の場合のトレーニングを行う（ステップ８５）。

受信結果を保持する受信結果レジスタ３４を、相手局テストデータがＧＮＤの場合のレジスタ（レジスタ３４ａ）に設定する（ステップ８６）。ここで、テストデータによってレジスタを分けるのは、相手局テストデータがＧＮＤとＶ_ＤＤの場合、それぞれで受信エラーが起こらないスルーレート値に決定するためである。エラーカウントに先立って、受信エラーカウンタ３１を、クリアする（ステップ８７）。

自局および相手局のテストデータ出力回路１３に、ＤＡＴＡＯＵＴ＝１信号を出力し、テストデータの送受信を開始する（ステップ８８）。ここで、自局のテストデータは、図９の（ａ）に示すパルス状のデータパターンである。テストデータ出力中、受信データ信号とＤＡＴＡＳＥＬ（この場合ＧＮＤ）とをＥＯＲゲートである比較器１７で比較することにより受信エラーを検出し、受信エラーカウンタ回路３１で受信エラー回数をカウントする（ステップ８９）。一定時間テストデータを出力後、ＤＡＴＡＯＵＴ＝０を設定し、テストデータ出力を停止する（ステップ９０）。

テストデータ出力停止後に受信エラーカウンタ回路３１の値が“０”でない場合、受信エラーが起きているということなので、受信結果レジスタ３４ａのスルーレート記録部に“１”を設定する。受信エラーカウンタ回路３１の値が“０”ならばスルーレート記録部に“０”を設定する（ステップ９１）。

次にスルーレートを１段階下げて（ステップ９４）同様のテスト工程を行い、結果を受信結果レジスタ３４ａに出力する。スルーレートの設定は、スルーレート設定回路３２にスルーレートを１段階下げる値を設定し、制御信号変換回路３３でスルーレートレベルに応じたスルーレート制御信号３６に変換し、リファレンス調整回路１５にスルーレート制御信号３６を出力することによって行う。

なお、スルーレートを最大から最小まで段階的に変えてテストすると、各スルーレート値における受信結果が得ることができる。
上記のトレーニングを相手局テストデータＶ_ＤＤ固定の場合についても行い、１段階ずつリファレンスのスルーレートを減少させていき、受信結果を受信結果レジスタ３４ｂに得る。

受信結果レジスタ３４ａと受信結果レジスタ３４ｂとを比較することによって、相手のテストデータによらず受信エラーがなく、マージンがより広くなるスルーレートを設定値として決定する（ステップ９７）。その時のスルーレート値をスルーレート設定回路３２に設定し、自局にＴＲＭＯＤＥ＝０、相手局にＴＲＭＯＤＥＢ＝０を設定し（ステップ９８）、トレーニング工程を終了する。図示しない制御部にトレーニングが終了信号を送出する。

また、相手局側についても同様の手順で調整工程を行うことによってエラーなく送受信できる状態となる。通常の処理においては、リファレンス調整回路１５がトレーニングによって決定したスルーレートの値のスルーレート制御信号３６を受信し、スルーレート設定回路３２に設定したスルーレートにて信号伝送を行う。なお、本形態では、スルーレート設定回路３２に最終的なスルーレート設定値を格納する構成としたが、スルーレート設定回路３２とは別個の構成のレジスタに格納してもよいし、レファレンス切替回路１５がそのようなレジスタを含む構成としてもよい。
本形態に拠れば、自局で受信した信号と実際に相手局が送信したデータとの整合性を確認し、受信エラーが起こらないようにリファレンス電圧のスルーレートを調整するので、同時双方向伝送において伝送路の負荷状態に対応して安定した送受信が可能な送受信回路を得ることができる。

なお、伝送線路はケーブルに限られず、マイクロストリップ線路のような高周波線路であっても、プリント基板上の配線であってもよい。また、ＴＲＭＯＤＥ信号は、図示しない制御部から入力されるとしたが、例えば送受信回路の電源がＯＮになったときに自発的に生成してもよい。さらに、送受信回路は、ＩＣに組み込んでもよい。制御信号線を、伝送路と供用してもよい。

関連技術の送受信回路の要部ブロック図である。信号とリファレンス電圧のスルーレートが整合しているときの送受信波形である。信号のスルーレートとリファレンス電圧のスルーレートが整合していないときの送受信波形である。送受信回路の要部ブロック図である。制御信号生成回路のブロック図である。リファレンス調整回路のブロック図である。スルーレート調整用トレーニングのフローチャートである。スルーレート調整用トレーニングのフローチャート（続き）である。テスト信号パターンである。

符号の説明

１…送受信回路、２…送信バッファ、３…受信バッファ、４…リファレンス生成回路、５…出力ラッチ回路、６…入力ラッチ回路、７…出力側内部論理回路、８…入力側内部論理回路、１０…伝送線路、１１…送受信回路、１２…トレーニング制御回路、１３…テストデータ出力回路、１４…制御信号生成回路、１５…リファレンス調整回路、１６…セレクタ、１７…比較器、３１…受信エラーカウンタ回路、３２…スルーレート設定回路、３３…制御信号変換回路、３４ａ…受信結果レジスタ、３４ｂ…受信結果レジスタ、３６…制御信号、４１…スルーレート調整トランジスタ、４２…スルーレート調整トランジスタ、４３…リファレンス切り替えトランジスタ、４４…リファレンス切り替えトランジスタ、１００…自局出力波形、１０１…自局出力波形、１１０…リファレンス電圧波形、１１１…リファレンス電圧波形、１２０…相手局出力波形、１２１…相手局出力波形、１３０…伝送路上の合成波形（入力波形）、１３１…伝送路上の合成波形（入力波形）、１４０…受信信号波形（相手局の出力を再現した波形）、１４１…受信信号波形（相手局の出力を再現した波形）。

Claims

出力ラッチの出力信号を受信して伝送路に送出する出力回路と、前記出力信号に応じてリファレンス電圧を切り替えるリファレンス電圧切り替え回路と、前記伝送路の信号電圧と前記リファレンス電圧とを比較して受信信号を生成する受信回路と、前記信号電圧のスルーレートに応じて前記リファレンス電圧のスルーレートを調整する回路とからなる送受信回路。
出力ラッチの出力信号を受信して伝送路に送出する出力回路と、前記伝送路の信号電圧とリファレンス電圧とを比較して受信信号を生成する受信回路と、前記リファレンス電圧のスルーレートを切り替えるリファレンス調整回路と、前記出力ラッチにパルス状のデータパターンを入力するテストデータ出力回路を含み、
前記伝送路に前記データパターンを送出し、前記リファレンス電圧のスルーレートを決定することを特徴とする送受信回路。
請求項２に記載の送受信回路であって、
制御信号生成回路を含み、
前記制御信号生成回路は、前記リファレンス電圧の第１のスルーレートでの第１の受信結果と前記リファレンス電圧の第２のスルーレートでの第２の受信結果とを比較し、信号伝送時前記第１、第２のスルーレートのいずれ一方のスルーレートを指示する制御信号を前記リファレンス調整回路に出力することを特徴とする送受信回路。