JP2004504771A - 消費電力が少ないディジタルインタフェース - Google Patents
消費電力が少ないディジタルインタフェース Download PDFInfo
- Publication number
- JP2004504771A JP2004504771A JP2002513174A JP2002513174A JP2004504771A JP 2004504771 A JP2004504771 A JP 2004504771A JP 2002513174 A JP2002513174 A JP 2002513174A JP 2002513174 A JP2002513174 A JP 2002513174A JP 2004504771 A JP2004504771 A JP 2004504771A
- Authority
- JP
- Japan
- Prior art keywords
- current
- input
- voltage
- interface
- output interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0282—Provision for current-mode coupling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
- H04L25/0294—Provision for current-mode coupling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Transceivers (AREA)
- Electronic Switches (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、ディジタル入力/出力インタフェースに係り、特にかかるインタフェースを用いた通信デバイスに関する。
【0002】
本発明は、ディジタルデータ転送に使用されると有利である。例えば、ベースバンドプロセッサからアナログ・無線・トランシーバにディジタルデータを転送するため、ディジタル移動通信デバイスに使用される。
【0003】
かかるディジタル入力/出力インタフェースは、米国特許第5,811,984号に開示されている。この文献に記載されたディジタル入力/出力インタフェースは、伝送線に接続された電流ドライバと、電流レシーバを備えている。電流ドライバは、ディジタル信号が電流ドライバに印加されたとき、電流レシーバから電流を取り出すように構成されている。電流レシーバは、入力インピーダンスZinを介して入力ノードにおいて伝送線に接続される電流変換素子と、伝送線の特性インピーダンスに整合するため該入力インピーダンスZinを調整できるように構成された能動終端素子を備えている。
【0004】
かかるディジタルインタフェースの欠点は、電力を消費することである。このため無線周波数チップの感度の良い帯域に大きな干渉ノイズを発生することがある。
【0005】
本発明の目的は、消費電力が非常に少なくて、それにより無線周波数チップの感度の良い帯域に干渉ノイズの発生が少ないディジタル入力/出力インタフェースを提供することにある。
【0006】
本発明の他の目的は、ディジタル移動無線デバイスに使用する効果的な入力/出力インタフェースを提供することにある。
【0007】
このことは、請求項1に記載の入力/出力インタフェースにより達成できる。
【0008】
本発明によれば、電流レシーバの入力ノードにおける電圧は僅かで且つほぼ一定に保たれている。それ故にインタフェースが低電流で動作したら消費電力は非常に僅かである。本発明のインタフェースにおいては、線のインピーダンスは最早補償されない。しかしながらこれは検討中の意図する出願に使用されるデータ速度[毎秒数百万のサンプリング(a few Mega−samples per second)]において重大なことではない。
【0009】
有益な実施の形態においては、提案されたインタフェースは、差動構成からなる。かかる差動構成においては、同じ電流が、転送されるデータに応じて2個のブランチの一つに発生する。これにより低いインピーダンスノイズを導き出せる。
【0010】
他の有益な実施の形態においては、電流レシーバは、電流源と前記電流ミラー回路をバイアスするために配置された電流付加素子を具備する。これによりインタフェースの速度を増加させることになる。このことはインタフェースが差動構成のとき、スイッチオフされる電流レシーバのブランチがそのバイアスを取り除かれるので特に有効である。
【0011】
本発明を、以下図面に符号が付けられた図示する実施の形態でより詳細に説明する。
【0012】
【発明の実施の形態】
図1には、本発明のインタフェースの原理を表す概略結線図が示されている。インタフェースは、伝送線3に接続された電流ドライバ1と電流レシーバ2を備えている。電流ドライバ1は、データ入力D−INと、定電流I1を供給する電流源S1と、定電流I1上に入力データD−INを変調し且つ伝送線3に変調電流IMを発生するデータ変調器MODとを具備している。電流レシーバ2は、ほぼ電流I1に等しい定電流源S1’により発生した基準電流I1’と、入力電流IMを比較する電流対電圧比較器COMP−Sを具備している。
【0013】
図2には、このインタフェースが対称構造であるときの、本発明のインタフェースの原理を表す他の概略結線図が示されている。この場合電流ドライバ1は、2個のブランチB1とB2を有している。ブランチB1は、直接データ入力D−INに接続され、且つデータ変調器MOD1を有している。ブランチB2は、インバータINVを介してデータ入力に接続されている。ブランチB2は、第二のデータ変調器MOD2を具備している。データ変調器MOD1の入力におけるデータD1は、電流変調器MOD2の入力におけるデータD2と比較するため反転される。データD1とD2は、電流源S2とS3から供給される定電流I2で変調される。伝送線3は2本の線3−1と3−2を備えている。データ変調器MOD1の出力は線3−2に接続される。データ変調器MOD2の出力は線3−1に接続される。レシーバ側においては、入力電流の両方は、電流対電圧変換器COMP−Dに伝送される。比較された結果は受信データとなる。
【0014】
図3を参照すると、インタフェースが差動構造であるときの、本発明の好ましい実施の形態の例が示されている。この実施の形態においては、電流源S2は、一つの電流源IREFTと電流ミラーM1を備えている。電流ミラーM1は2個のP−MOSトランジスタMP1とMP2を備えている。データ変調器MOD1MOD2は、それぞれ各一つのP−MOSトランジスタMP3とMP4を有している。これらのトランジスタのドレインは、トランジスタMP2のソースに接続されている。トランジスタMP3のソースは、抵抗R3を介して線3−1に接続され、且つトランジスタMP4のソースは抵抗R4を介して線3−2に接続されている。データ入力D−INは、3個のデータインバータINV1,INV2及びINV3と抵抗R5を介して、トランジスタMP3のゲートに接続されている。データ入力D−INは、また2個のインバータINV1とINV4、且つ抵抗R6を介してトランジスタMP4のゲートに接続されている。インバータINV1,INV2,INV3及びINV4はまた、増幅機能を備えている。トランジスタMP3とMP4のゲートはまた、コンデンサC1を介して互いに相互接続されている。抵抗R5,R6及びコンデンサC1はフィルタ機能を有している。抵抗R3とR4は、線の寄生容量と共にローパスフィルタの機能がある。このローパスフィルタのカットオフ周波数は、集積回路の外部で抵抗R3とR4間に追加のコンデンサを設けることで減少できる。
【0015】
電流レシーバは、2個の入力ノードIN1とIN2と、1個の出力ノードOUTを有する。入力ノードIN1は線3−1に接続されている。入力ノードIN2は線3−2に接続されている。入力ノードIN1,IN2は、電流ミラー回路MIRを介して出力ノードOUTに接続されている。
【0016】
電流ミラー回路MIRは、3個の電流ミラーM2,M3及びM4を備えている。電流ミラーM2は、2個のN−MOSトランジスタMN1とMN2を備えている。電流ミラーM3は、2個のN−MOSトランジスタMN3とMN4を備えている。電流ミラーM3は、2個のP−MOSトランジスタMP5とMP6を有する。
【0017】
トランジスタMN1とMN2のゲートは、入力ノードIN1に接続されている。トランジスタMN3とMN4のゲートは、入力ノードIN2に接続されている。トランジスタMN4とMP6のドレインは、出力ノードOUTに接続されている。トランジスタMN3のドレインは、入力ノードIN2に接続されている。トランジスタMN2のドレインは、入力ノードIN1に接続されている。トランジスタMN1のドレインは、トランジスタMP5のドレインに接続されている。トランジスタMN1,MN2,MN3及びMN4のソースは、接地GRDに接続されている。トランジスタMP5とMP6のソースは、共通電圧VCCに接続されている。トランジスタMP5とMP6のゲートは、トランジスタMP5のドレインに接続されている。
【0018】
電流レシーバはまた、電流源IREFRと、電流ミラー回路MIRをバイアスするように配置された電流付加素子ADDを備えている。電流付加素子は3個のトランジスタMP7,MP8及びMP9を備える電流ミラーである。トランジスタMP7は、そのソースが共通電圧VCCに接続され、そのドレインが入力ノードIN1に接続されている。トランジスタMP8は、そのソースが共通電圧VCCに接続され、そのドレインが入力ノードIN2に接続されている。トランジスタMP9は、トランジスタMP7とMP8のコピー電流IREFRである。この電流付加素子の機能は、電流レシーバの両ブランチを連続的にバイアスすることである。スイッチオフされる電流レシーバのブランチは、なおバイアスされ続けており、従って動作点に迅速にターンできる。結果としてインタフェースの速度は増加される。
【0019】
トランジスタMP6とMN4は電流対電圧比較器の機能を果たす。電流ミラーM3はトランジスタMN4の線3−2に流れる電流をコピーするために使用される。電流ミラーM2とM4は、トランジスタMP6の線3−1に流れる電流をコピーするために使用される。トランジスタMP6が導通しているとき、トランジスタMN4は阻止されており、その逆も同じである。
【0020】
結局、データ入力D−INにあるデータが高いときには、トランジスタMP4は導通し、電流は線3−2を介して流れる。レシーバ側においては、電流ミラーM3はこの電流をトランジスタMN4内にコピーする。出力ノードOUTの電圧は高くなる。データ入力D−INにあるデータが低いときは、トランジスタMP3は導通し、電流が線3−1を介して流れる。レシーバ側においては、電流ミラーM2とM4はこの電流をトランジスタMP6にコピーする。このようにして出力ノードOUTの電圧は低くなる。
【0021】
この実施の形態においては、入力ノードIN1とIN2は,N型金属酸化物半導体のゲート・ソース接合を介して大地に接続されている。このようにして両入力ノードの電圧は、ほぼ一定で非常に低く保たれている。その結果電力消費及び干渉ノイズは共に非常に低くくなる。
【0022】
本発明は前述した好ましい実施の形態に限定されるものではない。特に本発明のインタフェースは、差動構成からなるというより単一の構造で済む。
【0023】
前述の記載においては、金属酸化物半導体が使用された。これは限定されるものではない。例えばバイポーラ半導体を使用することもできる。
【図面の簡単な説明】
【図1】
インタフェースが単一構造である、本発明のインタフェースの動作原理を示す回路結線図である。
【図2】
インタフェースが対称構造である、本発明のインタフェースの動作原理を示す回路結線図である。
【図3】
インタフェースが差動構成である、本発明の好ましい実施の形態を示す回路結線図である。
Claims (6)
- 伝送線に接続された電流ドライバと電流レシーバを備えるディジタル入力/出力インタフェースにおいて、前記電流ドライバはディジタル信号を受信し、該ディジタル信号に応じて前記伝送線に電流を発生するように構成され、前記電流レシーバは入力ノードと出力ノードを備え、該入力ノードは、電流ミラー回路を介して前記出力ノードに接続され、前記入力ノードにおける電圧を低く且つほぼ一定に保ち、且つ出力ノードにおける電圧は前記伝送線に発生した電流に依存することを特徴とするディジタル入力/出力インタフェース。
- 前記入力ノードにおける電圧は、トランジスタのしきい電圧に接近していることを特徴とする請求項1に記載のディジタル入力/出力インタフェース。
- 前記電流ミラー回路は、一つのトランジスタの伝送線に発生した電流をコピーし、且つ前記電流を前記ディジタル信号の電圧を示す値に変換するため少なくとも1ちの電流ミラーを具備することを特徴とする請求項1に記載のディジタル入力/出力インタフェース。
- 前記電流ドライバと前記電流レシーバは差動回路であり、且つ前記伝送線は2本の線を備え、前記電流ドライバは前記線の一つのみに一時に電流が発生するように構成されていることを特徴とする請求項1に記載のディジタル入力/出力インタフェース。
- 前記電流レシーバは、電流源と、前記電流ミラー回路をバイアスするために配置された電流付加素子を具備することを特徴とする請求項1に記載のディジタル入力/出力インタフェース。
- 前記請求項1乃至5のいずれか一つの請求項に記載のディジタル入力/出力インタフェースを具備することを特徴とする通信デバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP00402044 | 2000-07-18 | ||
PCT/EP2001/007756 WO2002007400A2 (en) | 2000-07-18 | 2001-07-05 | Digital interface with low power consumption |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004504771A true JP2004504771A (ja) | 2004-02-12 |
Family
ID=8173773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002513174A Withdrawn JP2004504771A (ja) | 2000-07-18 | 2001-07-05 | 消費電力が少ないディジタルインタフェース |
Country Status (8)
Country | Link |
---|---|
US (1) | US6538474B2 (ja) |
EP (1) | EP1303957B1 (ja) |
JP (1) | JP2004504771A (ja) |
CN (1) | CN1294730C (ja) |
AT (1) | ATE307446T1 (ja) |
DE (1) | DE60114205T2 (ja) |
ES (1) | ES2251509T3 (ja) |
WO (1) | WO2002007400A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006311551A (ja) * | 2005-04-26 | 2006-11-09 | Magnachip Semiconductor Ltd | 差動電流駆動方式の送信システム |
JP2008535328A (ja) * | 2005-03-23 | 2008-08-28 | クゥアルコム・インコーポレイテッド | オフチップ高速通信のための電流モードインターフェイス |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7508479B2 (en) | 2001-11-15 | 2009-03-24 | Samsung Electronics Co., Ltd. | Liquid crystal display |
CN101515829B (zh) * | 2009-03-09 | 2012-07-04 | 深圳市虹远通信有限责任公司 | 一种针对gsm干放的自动检测方法 |
WO2020047723A1 (zh) * | 2018-09-03 | 2020-03-12 | 深圳市汇顶科技股份有限公司 | 数据接口、芯片和芯片系统 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2902016B2 (ja) * | 1989-11-21 | 1999-06-07 | 株式会社日立製作所 | 信号伝送方法および回路 |
US5471498A (en) * | 1993-04-15 | 1995-11-28 | National Semiconductor Corporation | High-speed low-voltage differential swing transmission line transceiver |
US5811984A (en) * | 1995-10-05 | 1998-09-22 | The Regents Of The University Of California | Current mode I/O for digital circuits |
EP0822662A3 (de) * | 1996-08-01 | 2001-03-21 | Siemens Aktiengesellschaft | Schnittstellenschaltung |
TW440767B (en) * | 1998-06-02 | 2001-06-16 | Fujitsu Ltd | Method of and apparatus for correctly transmitting signals at high speed without waveform distortion |
-
2001
- 2001-07-05 EP EP01971752A patent/EP1303957B1/en not_active Expired - Lifetime
- 2001-07-05 AT AT01971752T patent/ATE307446T1/de not_active IP Right Cessation
- 2001-07-05 ES ES01971752T patent/ES2251509T3/es not_active Expired - Lifetime
- 2001-07-05 JP JP2002513174A patent/JP2004504771A/ja not_active Withdrawn
- 2001-07-05 WO PCT/EP2001/007756 patent/WO2002007400A2/en active IP Right Grant
- 2001-07-05 DE DE60114205T patent/DE60114205T2/de not_active Expired - Lifetime
- 2001-07-05 CN CNB01802064XA patent/CN1294730C/zh not_active Expired - Fee Related
- 2001-07-17 US US09/906,594 patent/US6538474B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008535328A (ja) * | 2005-03-23 | 2008-08-28 | クゥアルコム・インコーポレイテッド | オフチップ高速通信のための電流モードインターフェイス |
JP2006311551A (ja) * | 2005-04-26 | 2006-11-09 | Magnachip Semiconductor Ltd | 差動電流駆動方式の送信システム |
Also Published As
Publication number | Publication date |
---|---|
US20020075037A1 (en) | 2002-06-20 |
ES2251509T3 (es) | 2006-05-01 |
WO2002007400A2 (en) | 2002-01-24 |
EP1303957B1 (en) | 2005-10-19 |
WO2002007400A9 (en) | 2003-10-30 |
EP1303957A2 (en) | 2003-04-23 |
WO2002007400A3 (en) | 2002-05-16 |
DE60114205D1 (de) | 2005-11-24 |
DE60114205T2 (de) | 2006-07-13 |
ATE307446T1 (de) | 2005-11-15 |
CN1386348A (zh) | 2002-12-18 |
US6538474B2 (en) | 2003-03-25 |
CN1294730C (zh) | 2007-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4766769B2 (ja) | 半導体集積回路 | |
US6686772B2 (en) | Voltage mode differential driver and method | |
KR100225714B1 (ko) | 증폭 회로 및 휴대폰용 반도체 집적 회로 장치 | |
JP3031313B2 (ja) | 半導体回路 | |
EP0594305B1 (en) | Comparator circuit | |
JP2666759B2 (ja) | 半導体集積回路の入力バッファ回路 | |
JP3928515B2 (ja) | D級増幅器 | |
JP3547752B2 (ja) | 信号受信回路とディジタル信号処理システム | |
JP2792475B2 (ja) | 入力バッファ | |
JP2004504771A (ja) | 消費電力が少ないディジタルインタフェース | |
US6529036B1 (en) | Low noise, reduced swing differential output buffer design | |
JP3965034B2 (ja) | 水晶発振器 | |
JP4370060B2 (ja) | 送信機用クワドラチュアオシレータネットワーク | |
US6593769B1 (en) | Differential, reduced swing buffer design | |
JP3343299B2 (ja) | 出力回路 | |
JP3467441B2 (ja) | バッファ回路 | |
US6275402B1 (en) | Precision fullwave rectifier | |
JP4672883B2 (ja) | 半導体装置 | |
JP2927112B2 (ja) | テスト回路 | |
JP2002164772A (ja) | 半導体スイッチ集積回路 | |
JP2017175520A (ja) | 変調器、及び、変調方法 | |
JP2939241B2 (ja) | 入力インタフェース回路 | |
KR100242469B1 (ko) | 고속 동작 교차 결합 증폭기 | |
KR20000005587A (ko) | 반도체장치용입력버퍼 | |
KR950003282B1 (ko) | 교차 결합 증폭기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080610 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080522 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20081107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081204 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090121 |