JP4046822B2 - データ・バスの動的終端ロジックのための方法および装置 - Google Patents
データ・バスの動的終端ロジックのための方法および装置 Download PDFInfo
- Publication number
- JP4046822B2 JP4046822B2 JP33873097A JP33873097A JP4046822B2 JP 4046822 B2 JP4046822 B2 JP 4046822B2 JP 33873097 A JP33873097 A JP 33873097A JP 33873097 A JP33873097 A JP 33873097A JP 4046822 B2 JP4046822 B2 JP 4046822B2
- Authority
- JP
- Japan
- Prior art keywords
- data bus
- driver
- pull
- transistor
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Communication Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、データ・バス転送に関し、特に、データ・バスの性能を向上させるためのデータ・バスの動的終端ロジックに関するものである。
【０００２】
【従来の技術】
コンピュータ技術がとんとん拍子に成長し続けるにつれ、コンピュータ技術のユーザは、これまでよりもさらに小さなパッケージでより一層高速のシステムに対し飽くなき欲求を持っている。より高速のシステムに対ししばしば脆弱なリンクとなるシステムの１つの領域は、データ・バスである。このデータ・バスは、１つのサブシステムから別のサブシステムへのデータの転送を電気信号の形態で提供する。頻繁に、システムのデータ・バスは、データ転送で圧倒され、したがってシステムのボトルネックとなることがある。
【０００３】
高性能の双方向データ・バス設計においては、データ転送のボトルネック問題は、同じデータ・バス上でデータ転送を行う多数のデバイス並びに２方向におけるデータ転送により複合的になっている。アドレス・バスの駆動のようなコンピュータ・システムが実行するある種の機能は、双方向バスを利用する。代表的な双方向バス設計例は、双方向データ・バスの一端に各々配置した少なくとも２つのエンド・ドライバをもち、そしてデータ・バス上でのデータ信号のワイヤオア（wire-or）用に構成されている。このワイヤオア構成においては、いずれのエンド・ドライバも、データ・バス上にデータ信号を駆動することができる。これらエンド・ドライバが不活性のときには、データ・バスは、論理的ハイ状態すなわち“１”にプルアップされている。１つのエンド・ドライバが活性でしかもデータ・バスを駆動しているときには、データ・バスは、論理的ロー・レベルすなわち“０”にある。
【０００４】
【発明が解決しようとする課題】
これらエンド・ドライバが不活性動作状態と活性動作状態との間で遷移するとき、スイッチング波信号が発生する。このスイッチング波信号を終わらせないと、このスイッチング波信号の反射が起き、これがデータ・バス上においてリンギングを生じさせる。このリンギングは、データ・バス上のデータ信号を乱す（unsettle）。この乱れたデータ・バスは、不安定なデータを発生する。上記の反射からのリンギングが実際にセトリングすると、データ・バス上のデータは、ある一定の論理に安定化する。データ・バス上のリンギングは、望ましくないが、それは、このデータ・バス上でデータ信号を転送する速度を低下させるからである。データ・バスがリンギングからセトリングするのを待つために浪費する時間は、別のデータ転送に使えることが最も好ましい。
【０００５】
現在のデータ・バス設計は、終端抵抗器をデータ・バスの各々に取り付けて、スイッチング波信号を終了させるようにしている。この終端抵抗器は、スイッチング波信号を終了させることと、両エンド・ドライバが不活性のときにデータ・バス上に論理的ハイ状態を生成するためプルアップ信号を提供することとの２重の目的で作用している。エンド・ドライバは、通常、オープン・ドレイン・トランジスタまたはオープン・コレクタ・トランジスタであり、これは、トランジスタをＣＭＯＳ（コンプリメンタリ・メタル・オキサイド・シリコン）プロセスまたはバイポーラ・プロセスのいずれを使って形成するかに依存する。スイッチング波信号を適切に終了させるには、終端抵抗器の抵抗性の値は、データ・バスの特性インピーダンスに設定する。データ・バスの特性インピーダンスに等しい値の終端抵抗器でデータ・バスの各端部を適切に終端すると、反射は起きない。
【０００６】
例として、データ・バスが、２つのエンド・ドライバと、そしてそのデータ・バスの各端部に取り付けた２つの終端抵抗器をもつ場合について説明する。その１つのエンド・ドライバが活性となりその間他方のエンド・ドライバが不活性のとき、活性のエンド・ドライバから発生する負のスイッチング波信号（初期のハイ論理状態からロー論理状態への遷移）は、データ・バスの端部に進行し、そしてこれは、データ・バスのその端部にある終端抵抗器が反射なく終了させる。しかし、データ・バスの動作の間において、それらエンド・ドライバでバック・ツー・バック（back to back）のスイッチングが起きる場合がある。バック・ツー・バックのスイッチングは、両エンド・ドライバが活性動作状態と不活性動作状態との間で同時にスイッチングする時に起きる。一方のエンド・ドライバが不活性状態から活性状態にスイッチするとき、負のスイッチング波信号（ハイ論理状態からロー論理状態への遷移）が発生する。他方のエンド・ドライバが活性状態から不活性状態にスイッチするとき、正のスイッチング波信号（ロー論理状態からハイ論理状態への遷移）が発生する。負スイッチング波信号は、データ・バスの端部の終端抵抗器に達したときに終了するが、正スイッチング波信号は、データ・バスの特性インピーダンス以外の抵抗値をもつ活性エンド・ドライバから、反射を発生する。この正スイッチング波信号のその反射からは、ワイヤオアのグリッチが生ずる。このワイヤオア・グリッチは、データ・バス上にリンギングを生じさせ、そしてデータ・バス上における乱れたデータ信号を発生させる。データ・バス上におけるこのリンギングがセトリングするのを待つために、時間が浪費される。
【０００７】
さらに、データ・バスは、しばしば、プリント回路ボード上のトレースとして形成され、そしてこれは、データ・バスをサブシステムの種々の回路構成部品へルートする。コンピュータのプリント回路ボードは、多数の回路構成部品を互いに結合するため数十のデータ・バスを備えることがある。また、このサブシステムの回路構成部品に対するデータ・バス・アクセスを提供するため、それらエンド・ドライバ間にオープン・ドレイン構成またはオープン・コレクタ構成で複数のミッド・ドライバが配置されている。終端抵抗器は、データ・バスの各端部に置くため、現在のデータ・バス設計では、プリント回路ボードにそれら抵抗器を外部から取り付けている。別の回路構成部品および回路に使うことができるプリント回路ボードのこの貴重な領域は、浪費されている。
【０００８】
したがって、データ・バスのセトリング時間を改善ししかもコンピュータ・システムのプリント回路ボードまたはその他のサブシステム上における空間を浪費する外部終端抵抗器の設置を取り除いた、データ・バスの作動の方法および装置を提供することが望ましい。
【０００９】
【課題を解決するための手段】
本発明は、データ・バス上のデータ信号のセトリング時間の改善をもたらす、データ・バスの動的終端のための装置とデータ・バスを作動する方法とを提供する。この新規なデータ・バス設計は、データ・バス上のデータ信号を終了させる有効性を改善するため、動的終端ロジックをもつデータバス・ドライバに基づいている。したがって、本発明の１側面によれば、ワイヤオアのデータ転送のための双方向データ・バスは、前記データ・バスの第１の端部に結合しており、前記データ・バスの前記第１端部を第１の信号で駆動するように構成した第１のエンド・ドライバを備える。前記データ・バスの第２の端部に結合した第２のエンド・ドライバは、前記第１エンド・ドライバからの前記第１信号を動的に終了させるように構成する。前記第２エンド・ドライバは、前記データ・バスの前記特性インピーダンスの抵抗性の値を備えたプルアップ・トランジスタと、前記データ・バスの前記特性インピーダンスの抵抗性の値を備えたプルダウン・トランジスタとを含む。これら終端抵抗器は、前記第２エンド・ドライバと一体化させ、そして前記第１信号を終了させるよう作用する。したがって、前記第２エンド・ドライバが活性か不活性の状態に無関係に、特性インピーダンスの抵抗性値を前記データ・バスに結合することにより、前記第１エンド・ドライバからの前記第１信号を終了させる。
【００１０】
本発明の別の側面によれば、前記第２エンド・ドライバは、前記データ・バスを第２の信号で駆動し、前記第１エンド・ドライバは、前記第２エンド・ドライバからの前記第２信号を動的に終了させる。前記第１エンド・ドライバは、前記データ・バスの前記特性インピーダンスの抵抗性の値を備えたプルアップ・トランジスタと、前記データ・バスの前記特性インピーダンスの抵抗性の値を備えたプルダウン・トランジスタとを含む。これら終端抵抗器は、前記第１エンド・ドライバと一体化させる。したがって、前記第１エンド・ドライバが活性か不活性の状態に無関係に、特性インピーダンスの抵抗性値を前記データ・バスに結合することにより、前記第２エンド・ドライバからの前記第２信号を終了させる。
【００１１】
本発明の別の側面によれば、前記第１エンド・ドライバと前記第２エンド・ドライバとは、前記第１および第２の信号を同時に動的に終了させる。前記第１および第２のエンド・ドライバが連続した同期クロック・サイクル時にスイッチングするときに起きる前記第１および第２のエンド・ドライバのバック・ツー・バックのスイッチングの間、前記第２エンド・ドライバにおいて受けた第１信号と前記第１エンド・ドライバにおいて受けた第２信号とは、それらエンド・ドライバに達したときに、前記データ・バスの前記特性インピーダンスにより終了させる。各前記エンド・ドライバのスイッチング状態に無関係に、前記データ・バスの前記特性インピーダンスを適切な終端のため前記データ・バスに結合することにより反射を防止し、そしてしたがって、スイッチング波信号からの反射がセトリングするのを待つのではなく前記データ・バスをセトリングさせることにより、その他のデータ信号が前記データ・バスをより早く駆動するのを可能にする。
【００１２】
本発明のさらに別の側面によれば、前記データ・バスに結合した第１のミッド・ドライバは、前記データ・バスを第３の信号で駆動するように構成し、そして前記データ・バスに結合した第２のミッド・ドライバは、前記データ・バスを第４の信号で駆動するように構成する。前記第２エンド・ドライバは、前記第１ミッド・ドライバからの前記第４信号の反射を動的に終了させ、前記第１エンド・ドライバは、前記第２ミッド・ドライバからの前記第３信号の反射を動的に終了させる。したがって、前記ミッド・ドライバのバック・ツー・バックのスイッチングの間、前記ミッド・ドライバの不適切な終端から生じる反射は、前記データ・バスを進行しそして前記エンド・ドライバにて終了する。
【００１３】
改善したデータ・バスを作動する装置および方法は、動的終端ロジックが提供して、改善したデータバス・セトリング時間のため前記データ・バス上のデータ信号を終了させる。前記データ・バスのための前記終端抵抗器を前記ドライバと一体化させることにより、前記終端抵抗器をコンピュータ・システムのプリント回路ボード等に対し外部的に配置する必要を取り除く。この外部抵抗器の除去からの空間節約は、プリント回路ボード上に別の回路構成部品および回路のための空間をもっともたらし、これはさらに、より小さなパッケージでより多くの機能の一体化を可能にする。さらにまた、前記データ・バスのセトリング時間を短縮することにより、増大したデータ速度のデータ・バス設計をもたらす。コンピュータ・サブシステムのデータ速度を上昇させると、システム全体がデータを処理する速度も増大する。したがって、動的終端ロジックは、プリント回路ボード上の利用可能な空間を増すだけでなく、データ転送を実行するためのシステムのスループットを増大させることにもなる。
【００１４】
本発明のその他の側面並びに利点については、図面、以下の詳細な説明および特許請求の範囲を検討すれば、理解することができる。
【００１５】
【発明の実施の形態】
本発明について、図面を参照して説明するが、図１は、コンピュータ・ネットワーク１０のシステムを全体的に示している。尚、同一の番号により、本説明を通して同じ要素を表す。コンピュータ・ネットワーク１０は、クライアント１１０、クライアント１２０、クライアント１３０、クライアント１４０、およびインターネット１５０を含んでいる。インターネット１５０は、クライアント１１０，１２０，１３０および１４０を結合してクライアント間の通信を可能にする。本発明によれば、インターネット１５０は、ＴＣＰ／ＩＰ（伝送制御プロトコル／インターネット・プロトコル）を提供する。イントラネットおよびローカルエリアネットワークを含むＴＣＰ／ＩＰを運用するその他の代表的セグメントも、適当である。
【００１６】
本発明による双方向データ・バス１１５，１２５，１３５および１４５は、データ・バス性能向上のため動的終端ロジックを提供する。図１においては、データ・バス１１５，１２５，１３５および１４５は、クライアント１１０，１２０，１３０および１４０とインターネット１５０との間のネットワーク接続を提供する。データ・バス１１５は、クライアント１１０がインターネット１５０にアクセスするためのネットワーク接続を提供する。データ・バス１２５は、クライアント１２０がインターネット１５０にアクセスするためのネットワーク接続を提供する。データ・バス１３５は、クライアント１３０がインターネット１５０にアクセスするためのネットワーク接続を提供する。データ・バス１４５は、クライアント１４０がインターネット１５０にアクセスするためのネットワーク接続を提供する。クライアント１１０，１２０，１３０および１４０は、ロジック回路を含み、これは、インターネット１５０との間でのデータ転送のための一連の詳細に識別された動作を実行するようにプログラムしてある。データ・バス１１５，１２５，１３５および１４５は、これらデータ・バスの動的終端ロジックを提供するロジック回路を含む。したがって、クライアント１１０とクライアント１２０との間のデータ転送は、データ・バス１１５を介し、インターネット１５０へ、データ・バス１２５へ、そしてクライアント１２０へと起きる。同様に、クライアント１２０とクライアント１１０との間のデータ転送は、データ・バス１２５を介し、インターネット１５０へ、データ・バス１１５へ、そしてクライアント１１０へと起きる。
【００１７】
それらクライアント間のデータ転送のその他の変形例には、データ転送を容易にするため２つのクライアント間にデータ・バスを結合することが含まれる。より単純なコンピュータ・ネットワークは、２つのクライアント間において、動的に終端したデータ・バスを介してデータ転送を提供するものである。内部的なデータ転送もまた１つのクライアント内で起きるため、クライアント１１０，１２０，１３０および１４０は、内部データ転送を容易にするため、本発明による動的に終端したデータ・バスを備える。したがって、動的に終端したロジックをもつデータ・バスは、コンピュータ・ネットワーク１０全体にわたって含まれる。
【００１８】
図２は、本発明による動的終端ロジック・データバス２０の回路図を示している。この動的終端ロジック・データバス２０は、エンド・ドライバ２１０、エンド・ドライバ２２０、データ・バス２５０を備え、これらは、ワイヤオア構成で設定している。エンド・ドライバ２１０は、データ・バス２５０に結合し、そしてデータ・バス２５０に対し駆動出力を与える。同様に、エンド・ドライバ２２０は、データ・バス２５０に結合し、そしてデータ・バス２５０に対し駆動出力を与える。エンド・ドライバ２１０，２２０からのこれら駆動出力は、Ｖｄｄｑ電圧と１／２Ｖｄｄｑ電圧との間のスイッチング波を与える。Ｖｄｄｑ電圧と１／２Ｖｄｄｑ電圧とは、それぞれ、データ・バス２５０上における、ハイ論理状態すなわち“１”と、ロー論理状態すなわち“０”を表している。本発明ではＭＯＳトランジスタを示しているが、トランジスタのその他の変形例も使用することができる。さらに、上記ドライバはスイッチング機能を実行するため、スイッチング機能を容易にするその他のデバイスも、それらトランジスタの代わりにすることができる。
【００１９】
エンド・ドライバ２１０は、ＭＯＳ（メタル・オキサイド・シリコン）トランジスタ２１２と、ＭＯＳトランジスタ２１４と、制御入力２１６と、インバータ２１８とを含んでいる。トランジスタ２１２のドレインは、Ｖｄｄｑ２５５に結合し、トランジスタ２１２のソースは、データ・バス２５０とトランジスタ２１４のドレインとに結合している。トランジスタ２１４のソースは、Ｇｎｄ２６５に結合している。インバータ２１８の出力は、トランジスタ２１２のゲートに結合している。インバータ２１８の入力とトランジスタ２１４のゲートに結合した制御入力２１６は、エンド・ドライバ２１０を活性化する制御信号を与える。当業者には理解されるように、トランジスタ２１２とトランジスタ２１４とはＣＭＯＳ（コンプリメンタリＭＯＳ）で実装して、トランジスタ２１２とインバータ２１８とがｐチャンネル・トランジスタとなりかつトランジスタ２１４がｎチャンネル・トランジスタとなるようにすることができる。
【００２０】
エンド・ドライバ２２０は、ＭＯＳトランジスタ２２２と、ＭＯＳトランジスタ２２４と、制御入力２２６と、インバータ２２８とを含んでいる。トランジスタ２２２のドレインは、Ｖｄｄｑ２５５に結合し、トランジスタ２２２のソースは、データ・バス２５０とトランジスタ２２４のドレインとに結合している。トランジスタ２２４のソースは、Ｇｎｄ２６５に結合している。インバータ２２８の出力は、トランジスタ２２２のゲートに結合している。インバータ２２８の入力とトランジスタ２２４のゲートに結合した制御入力２２６は、エンド・ドライバ２２０を活性化する制御信号を与える。もちろん、当業者は理解するように、ＣＭＯＳ実装においては、トランジスタ２２２とインバータ２２８とがｐチャンネル・トランジスタとなりかつトランジスタ２２４がｎチャンネル・トランジスタとなる。
【００２１】
ワイヤオア・グリッチを防止するには、エンド・ドライバ２１０と２２０のトランジスタは、データ・バス２５０の特性インピーダンスに設定した抵抗値を提供するように形成する。したがって、各エンド・ドライバのそれらトランジスタが活性化したとき、活性化したトランジスタの抵抗値は、データ・バス２５０の特性インピーダンスと一致する。エンド・ドライバで受けるスイッチング信号波は、データ・バスのこの特性インピーダンスで終了させる。本発明では、データ・バス２５０の特性インピーダンスを５０Ω（オーム）とし、そしてこれにより、エンド・ドライバの活性化したトランジスタの抵抗値は同じく５０Ωに設定する。
【００２２】
エンド・ドライバのバック・ツー・バックのスイッチングの場合においては、動的終端ロジック・データバス２０は、エンド・ドライバからのスイッチング信号波を終了させて、データ・バス２５０への反射の防止を行う。初めに、エンド・ドライバ２１０は、最初は不活性である。制御入力２１６は、トランジスタ２１２をターンオンしトランジスタ２１４をターンオフする入力を与え、そしてこのことはＶｄｄｑ２５５をトランジスタ２１２を介してデータ・バス２５０に結合する。エンド・ドライバ２２０は、初期には活性である。制御入力２２６は、トランジスタ２２２をターンオフしトランジスタ２２４をターンオンする入力を与え、そしてこのことはデータ・バス２５０をトランジスタ２２４を介してＧｎｄ２６５に結合する。したがって、データ・バス２５０の初期状態は、ロー論理状態に対応する１／２Ｖｄｄｑ電圧である。バック・ツー・バックのスイッチングが起きるとき、制御入力２１６は、エンド・ドライバ２１０を活性化する入力を与え、また制御入力２２６は、エンド・ドライバ２２０を不活性化する入力を与える。エンド・ドライバ２１０が活性化すると、トランジスタ２１２は、ターンオフしかつトランジスタ２１４がターンオンして、１／２Ｖｄｄｑ電圧からＧｎｄ電圧への負のスイッチング波信号を発生する。この同じ瞬間あたりにおいて、エンド・ドライバ２２０が不活性化すると、トランジスタ２２２は、ターンオンしかつトランジスタ２２４がターンオフして、１／２Ｖｄｄｑ電圧からＶｄｄｑ電圧への正のスイッチング波信号を発生する。
【００２３】
各スイッチング波信号がデータ・バス２５０の長さを進行すると、各スイッチング波信号は、データ・バス２５０の端部においてエンド・ドライバにより終わる。エンド・ドライバ２２０は、エンド・ドライバ２１０からの負スイッチング波信号を受け、そしてこの負スイッチング波信号を終了させるが、それは、エンド・ドライバ２２０の活性化されたトランジスタ２２２がデータ・バス２５０の特性インピーダンスと一致した抵抗値をもっているからである。同様に、エンド・ドライバ２１０は、エンド・ドライバ２２０からの正スイッチング波信号を受け、そしてこの正スイッチング波信号を終了させるが、それは、エンド・ドライバ２１０の活性化されたトランジスタ２１４がデータ・バス２５０の特性インピーダンスと一致した抵抗値をもっているからである。これらエンド・ドライバのこのバック・ツー・バックのスイッチングからは、反射はまったく起きない。データ・バス２５０は、それらスイッチング波信号がエンド・ドライバに達したときにセトリングする。データ・バス２５０のセトリング時間は、データ・バス２５０上で反射が全くないため、ゼロにまで最小化できる。データ・バス２５０のセトリング時間を最小にすると、データ・バス転送速度の上昇をもたらす。したがって、エンド・ドライバ２１０とエンド・ドライバ２２０は、エンド・ドライバが活性化されているかあるいは不活性化されているかに拘わらず、データ・バス２５０上のスイッチング波信号を動的に終了させる動的終端ロジックを備える。
【００２４】
図３は、図２の動的終端ロジック・データバス２０の等価回路３０の回路図を示している。等価回路３０は、エンド・ドライバ２１０，２２０とデータ・バス２５０の等価回路を含んでいる。エンド・ドライバ２１０の等価回路は、スイッチ３１０と、抵抗器２１２Ｒと、そして抵抗器２１４Ｒとを含んでいる。抵抗器２１２Ｒは、Ｖｄｄｑ２５５とスイッチ３１０との間に結合している。抵抗器２１４Ｒは、スイッチ３１０とＧｎｄ２６５との間に結合している。スイッチ３１０は、データ・バス２５０と抵抗器２１２Ｒとの間またはデータ・バス２５０と抵抗器２１４Ｒとの間でスイッチ可能である。
【００２５】
エンド・ドライバ２２０の等価回路は、スイッチ３２０と、抵抗器２２２Ｒと、そして抵抗器２２４Ｒとを含んでいる。抵抗器２２２Ｒは、Ｖｄｄｑ２５５とスイッチ３２０との間に結合している。抵抗器２２４Ｒは、スイッチ３２０とＧｎｄ２６５との間に結合している。スイッチ３２０は、データ・バス２５０と抵抗器２２２Ｒとの間またはデータ・バス２５０と抵抗器２２４Ｒとの間でスイッチ可能である。
【００２６】
動作においては、スイッチ３１０は、抵抗器２１２Ｒと２１４Ｒとの間でスイッチ可能であり、そしてスイッチ３２０は、抵抗器２２２Ｒと２２４Ｒとの間でスイッチ可能である。これらスイッチ３１０，３２０の初期位置に依存して、正スイッチング波信号または負スイッチング波信号のいずれかが、スイッチ３１０またはスイッチ３２０が１つの位置から別の位置へとスイッチしたときに発生する。スイッチング波信号がデータ・バス２５０を進行するとき、これを受けるエンド・ドライバは、その受けたスイッチング波信号を、そのスイッチング位置に無関係にデータ・バス２５０の特性インピーダンスと一致する抵抗値によって終了させる。言い換えれば、エンド・ドライバ２１０および２２０は、データ・バス２５０に対し動的終端ロジックを提供するが、その理由は、エンド・ドライバ２１０および２２０のスイッチング位置に独立に、抵抗器２１２Ｒ，２１４Ｒ，２２２Ｒ，２２４Ｒの各々が、データ・バス２５０の特性インピーダンスに対応する抵抗値を与えて、受けたスイッチング波信号を適切に終了させるからである。本発明によれば、データ・バス２５０の特性インピーダンスと抵抗器２１２Ｒ，２１４Ｒ，２２２Ｒ，２２４Ｒの抵抗値とは、各々５０Ωである。
【００２７】
図４は、ミッド・ドライバ４１０をもつ動的終端ロジック・データバス２０の回路図を示している。ミッド・ドライバ４１０は、データ・バス２５０に対し２つより多いドライバをもつ多数負荷構成を提供する。データ・バス２５０の設計に依存して、１つまたはそれ以上のミッド・ドライバ４１をデータ・バス２５０に結合することができる。ミッド・ドライバ４１０のインピーダンスは、データ・バス２５０の特性インピーダンスの１／２に等しい。本実施例では、ミッド・ドライバ４１０は、オープンドレイン・トランジスタ４１２から成っている。このトランジスタ４１２のドレインは、データ・バス２５０に結合し、そしてトランジスタ４１２のソースは、Ｇｎｄ４６５に結合している。トランジスタ４１２のゲートに結合する制御信号４１４は、ミッド・ドライバ４１０を活性化し、そしてデータ・バス２５０をＧｎｄ４６５にトランジスタ４１２を介して結合するスイッチング機能を提供している。
【００２８】
本実施例においては、ミッド・ドライバ４１０のトランジスタ４１２の抵抗値は、２５Ωに構成し、Ｖｄｄｑは１．５ボルトに設定している。このミッド・ドライバ４１０を活性化すると、エンド・ドライバ２１０および２２０が不活性化されているときには、データ・バス２５０を駆動しておよそ０．７５ボルトにする。不活性化されたドライバ２１０および２２０のトランジスタ２１２および２２２は各々５０Ωに構成ししかも並列に配置しているので、その結果の等価回路は、分圧器を提供してデータ・バス２５０を０．７５ボルトに設定する。
【００２９】
初期において、ミッド・ドライバ４１０とエンド・ドライバ２１０および２２０は不活性であるとき、データ・バス２５０はＶｄｄｑ２５５の電圧にある。ミッド・ドライバ４１０が活性となってデータ・バス２５０をＧｎｄ４６５にトランジスタ４１２を介して接続すると、発生する負スイッチング波信号がデータ・バス２５０を進行し、そしてこれを受けるエンド・ドライバ２１０および２２０にて終了する。データ・バス２５０は、ロー論理状態の１／２Ｖｄｄｑ電圧にてセトリングし、したがって負スイッチング波信号からの反射は全く生じない。
【００３０】
多数のミッド・ドライバ４１０をデータ・バス２５０上に置いたときには、２つのミッド・ドライバ４１０がバック・ツー・バックでスイッチする場合が起きる。互いに対向するミッド・ドライバ４１２のバック・ツー・バックのスイッチングから発生するスイッチング波信号は、ワイヤオア・グリッチを発生する。このスイッチング波信号は、各ミッド・ドライバ４１２に反射により戻るが、それは、ミッド・ドライバ４１２がそれらスイッチング波信号を適切に終了させないからである。しかし、これら反射されたスイッチング波信号がエンド・ドライバ２１０および２２０に達すると、エンド・ドライバ２１０および２２０が、それら反射されたスイッチング波信号を終了させて、データ・バス２５０をセトリングさせる。
【００３１】
図５は、ミッド・ドライバ５１０を備えた代替実施例をもつ動的終端ロジック・データバス２０の回路図を示している。ミッド・ドライバ５１０は、２つより多いドライバをもつデータ・バス２５０に対し多数負荷構成を提供する。データ・バス２５０の設計に依存して、１つまたはそれ以上のミッド・ドライバ５１０をデータ・バス２５０に結合することができる。このミッド・ドライバ５１０は、トランジスタ５１２と、トランジスタ５１４と、そして制御ロジック５１６とを備えている。トランジスタ５１２のドレインは、Ｖｄｄｑ５５５に結合し、そしてトランジスタ５１２のソースは、データ・バス２５０とトランジスタ５１４のドレインに結合している。トランジスタ５１４のソースは、Ｇｎｄ５６５に結合している。トランジスタ５１２および５１４のゲートは、制御ロジック５１６に結合している。
【００３２】
制御ロジック５１６は、制御信号５１８を受けて、ミッド・ドライバ５１０の制御を行う。ミッド・ドライバ５１０は、３つの動作モードを備えている。すなわち、１）ミッド・ドライバ５１０が受信モードにあるときの３状態モードと、２）トランジスタ５１２が活性でかつトランジスタ５１４が不活性であるときのＶｄｄｑ電圧駆動モードと、３）トランジスタ５１２が不活性でかつトランジスタ５１４が活性であるときの１／２Ｖｄｄｑ電圧駆動モード（論理的ロー）と、である。本実施例においては、トランジスタ５１２は、活性のときには、Ｖｄｄｑ５５５からデータ・バス２５０への５０Ωの抵抗値を提供し、そしてトランジスタ５１４は、活性のときには、データ・バス２５０からＧｎｄ５６５への２５Ωの抵抗値を提供する。
【００３３】
【発明の効果】
以上の詳細な説明により、本発明による双方向データ・バスの動的終端ロジックのための装置および方法の実施例について記述したが、上記の説明は、例示に過ぎず、開示した発明を限定するものでないことは、理解されるべきである。明らかなように、当業者には、多くの変更、変形が明白である。したがって、双方向データ・バスの動的終端ロジックのための装置および方法を提供した。この動的終端ロジックは、データ・バスのセトリング時間を減少させ、またデータ・バス性能の上昇をもたらす。ある種の場合には、このデータバス・セトリング時間は、ゼロにまで低減できる。この動的終端ロジックがデータ・バスをセトリングさせると、そのデータ・バスに結合したその他のデータバス・ドライバは、それらの信号によってデータ・バスを駆動することができるようになる。データ・バスが各デバイスを互いに結合してそれらデバイスが１つのユニットとして動作すると仮定すると、データバス・スループットの上昇が、システムの性能をしばしば制限するボトルネックを取り除くことになる。そのシステムは、マイクロチップ・レベル、構成部品レベル、システム・レベル、あるいはネットワーク・レベルのものとすることができる。したがって、本動的終端ロジックは、電気的通信信号の情報転送のためにデータ・バスに頼ったシステムの性能を増大させることができる。
【図面の簡単な説明】
【図１】本発明による、データ・バスの動的終端ロジックをもつコンピュータ・ネットワークのシステム・レベルのブロック図。
【図２】本発明によるエンド・ドライバをもつデータ・バスの回路図。
【図３】エンド・ドライバをもつデータ・バスの等価回路図。
【図４】ミッド・ドライバをもつデータ・バスの回路図。
【図５】ミッド・ドライバの代替実施例をもつデータ・バスの回路図。
【符号の説明】
１０：コンピュータ・ネットワーク
１１０，１２０，１３０，１４０：クライアント
１５０：インターネット
１１５，１２５，１３５，１４５：双方向データ・バス
２１０，２２０：エンド・ドライバ
２５０：データ・バス
４１０，５１０：ミッド・ドライバ
【発明の属する技術分野】
本発明は、データ・バス転送に関し、特に、データ・バスの性能を向上させるためのデータ・バスの動的終端ロジックに関するものである。
【０００２】
【従来の技術】
コンピュータ技術がとんとん拍子に成長し続けるにつれ、コンピュータ技術のユーザは、これまでよりもさらに小さなパッケージでより一層高速のシステムに対し飽くなき欲求を持っている。より高速のシステムに対ししばしば脆弱なリンクとなるシステムの１つの領域は、データ・バスである。このデータ・バスは、１つのサブシステムから別のサブシステムへのデータの転送を電気信号の形態で提供する。頻繁に、システムのデータ・バスは、データ転送で圧倒され、したがってシステムのボトルネックとなることがある。
【０００３】
高性能の双方向データ・バス設計においては、データ転送のボトルネック問題は、同じデータ・バス上でデータ転送を行う多数のデバイス並びに２方向におけるデータ転送により複合的になっている。アドレス・バスの駆動のようなコンピュータ・システムが実行するある種の機能は、双方向バスを利用する。代表的な双方向バス設計例は、双方向データ・バスの一端に各々配置した少なくとも２つのエンド・ドライバをもち、そしてデータ・バス上でのデータ信号のワイヤオア（wire-or）用に構成されている。このワイヤオア構成においては、いずれのエンド・ドライバも、データ・バス上にデータ信号を駆動することができる。これらエンド・ドライバが不活性のときには、データ・バスは、論理的ハイ状態すなわち“１”にプルアップされている。１つのエンド・ドライバが活性でしかもデータ・バスを駆動しているときには、データ・バスは、論理的ロー・レベルすなわち“０”にある。
【０００４】
【発明が解決しようとする課題】
これらエンド・ドライバが不活性動作状態と活性動作状態との間で遷移するとき、スイッチング波信号が発生する。このスイッチング波信号を終わらせないと、このスイッチング波信号の反射が起き、これがデータ・バス上においてリンギングを生じさせる。このリンギングは、データ・バス上のデータ信号を乱す（unsettle）。この乱れたデータ・バスは、不安定なデータを発生する。上記の反射からのリンギングが実際にセトリングすると、データ・バス上のデータは、ある一定の論理に安定化する。データ・バス上のリンギングは、望ましくないが、それは、このデータ・バス上でデータ信号を転送する速度を低下させるからである。データ・バスがリンギングからセトリングするのを待つために浪費する時間は、別のデータ転送に使えることが最も好ましい。
【０００５】
現在のデータ・バス設計は、終端抵抗器をデータ・バスの各々に取り付けて、スイッチング波信号を終了させるようにしている。この終端抵抗器は、スイッチング波信号を終了させることと、両エンド・ドライバが不活性のときにデータ・バス上に論理的ハイ状態を生成するためプルアップ信号を提供することとの２重の目的で作用している。エンド・ドライバは、通常、オープン・ドレイン・トランジスタまたはオープン・コレクタ・トランジスタであり、これは、トランジスタをＣＭＯＳ（コンプリメンタリ・メタル・オキサイド・シリコン）プロセスまたはバイポーラ・プロセスのいずれを使って形成するかに依存する。スイッチング波信号を適切に終了させるには、終端抵抗器の抵抗性の値は、データ・バスの特性インピーダンスに設定する。データ・バスの特性インピーダンスに等しい値の終端抵抗器でデータ・バスの各端部を適切に終端すると、反射は起きない。
【０００６】
例として、データ・バスが、２つのエンド・ドライバと、そしてそのデータ・バスの各端部に取り付けた２つの終端抵抗器をもつ場合について説明する。その１つのエンド・ドライバが活性となりその間他方のエンド・ドライバが不活性のとき、活性のエンド・ドライバから発生する負のスイッチング波信号（初期のハイ論理状態からロー論理状態への遷移）は、データ・バスの端部に進行し、そしてこれは、データ・バスのその端部にある終端抵抗器が反射なく終了させる。しかし、データ・バスの動作の間において、それらエンド・ドライバでバック・ツー・バック（back to back）のスイッチングが起きる場合がある。バック・ツー・バックのスイッチングは、両エンド・ドライバが活性動作状態と不活性動作状態との間で同時にスイッチングする時に起きる。一方のエンド・ドライバが不活性状態から活性状態にスイッチするとき、負のスイッチング波信号（ハイ論理状態からロー論理状態への遷移）が発生する。他方のエンド・ドライバが活性状態から不活性状態にスイッチするとき、正のスイッチング波信号（ロー論理状態からハイ論理状態への遷移）が発生する。負スイッチング波信号は、データ・バスの端部の終端抵抗器に達したときに終了するが、正スイッチング波信号は、データ・バスの特性インピーダンス以外の抵抗値をもつ活性エンド・ドライバから、反射を発生する。この正スイッチング波信号のその反射からは、ワイヤオアのグリッチが生ずる。このワイヤオア・グリッチは、データ・バス上にリンギングを生じさせ、そしてデータ・バス上における乱れたデータ信号を発生させる。データ・バス上におけるこのリンギングがセトリングするのを待つために、時間が浪費される。
【０００７】
さらに、データ・バスは、しばしば、プリント回路ボード上のトレースとして形成され、そしてこれは、データ・バスをサブシステムの種々の回路構成部品へルートする。コンピュータのプリント回路ボードは、多数の回路構成部品を互いに結合するため数十のデータ・バスを備えることがある。また、このサブシステムの回路構成部品に対するデータ・バス・アクセスを提供するため、それらエンド・ドライバ間にオープン・ドレイン構成またはオープン・コレクタ構成で複数のミッド・ドライバが配置されている。終端抵抗器は、データ・バスの各端部に置くため、現在のデータ・バス設計では、プリント回路ボードにそれら抵抗器を外部から取り付けている。別の回路構成部品および回路に使うことができるプリント回路ボードのこの貴重な領域は、浪費されている。
【０００８】
したがって、データ・バスのセトリング時間を改善ししかもコンピュータ・システムのプリント回路ボードまたはその他のサブシステム上における空間を浪費する外部終端抵抗器の設置を取り除いた、データ・バスの作動の方法および装置を提供することが望ましい。
【０００９】
【課題を解決するための手段】
本発明は、データ・バス上のデータ信号のセトリング時間の改善をもたらす、データ・バスの動的終端のための装置とデータ・バスを作動する方法とを提供する。この新規なデータ・バス設計は、データ・バス上のデータ信号を終了させる有効性を改善するため、動的終端ロジックをもつデータバス・ドライバに基づいている。したがって、本発明の１側面によれば、ワイヤオアのデータ転送のための双方向データ・バスは、前記データ・バスの第１の端部に結合しており、前記データ・バスの前記第１端部を第１の信号で駆動するように構成した第１のエンド・ドライバを備える。前記データ・バスの第２の端部に結合した第２のエンド・ドライバは、前記第１エンド・ドライバからの前記第１信号を動的に終了させるように構成する。前記第２エンド・ドライバは、前記データ・バスの前記特性インピーダンスの抵抗性の値を備えたプルアップ・トランジスタと、前記データ・バスの前記特性インピーダンスの抵抗性の値を備えたプルダウン・トランジスタとを含む。これら終端抵抗器は、前記第２エンド・ドライバと一体化させ、そして前記第１信号を終了させるよう作用する。したがって、前記第２エンド・ドライバが活性か不活性の状態に無関係に、特性インピーダンスの抵抗性値を前記データ・バスに結合することにより、前記第１エンド・ドライバからの前記第１信号を終了させる。
【００１０】
本発明の別の側面によれば、前記第２エンド・ドライバは、前記データ・バスを第２の信号で駆動し、前記第１エンド・ドライバは、前記第２エンド・ドライバからの前記第２信号を動的に終了させる。前記第１エンド・ドライバは、前記データ・バスの前記特性インピーダンスの抵抗性の値を備えたプルアップ・トランジスタと、前記データ・バスの前記特性インピーダンスの抵抗性の値を備えたプルダウン・トランジスタとを含む。これら終端抵抗器は、前記第１エンド・ドライバと一体化させる。したがって、前記第１エンド・ドライバが活性か不活性の状態に無関係に、特性インピーダンスの抵抗性値を前記データ・バスに結合することにより、前記第２エンド・ドライバからの前記第２信号を終了させる。
【００１１】
本発明の別の側面によれば、前記第１エンド・ドライバと前記第２エンド・ドライバとは、前記第１および第２の信号を同時に動的に終了させる。前記第１および第２のエンド・ドライバが連続した同期クロック・サイクル時にスイッチングするときに起きる前記第１および第２のエンド・ドライバのバック・ツー・バックのスイッチングの間、前記第２エンド・ドライバにおいて受けた第１信号と前記第１エンド・ドライバにおいて受けた第２信号とは、それらエンド・ドライバに達したときに、前記データ・バスの前記特性インピーダンスにより終了させる。各前記エンド・ドライバのスイッチング状態に無関係に、前記データ・バスの前記特性インピーダンスを適切な終端のため前記データ・バスに結合することにより反射を防止し、そしてしたがって、スイッチング波信号からの反射がセトリングするのを待つのではなく前記データ・バスをセトリングさせることにより、その他のデータ信号が前記データ・バスをより早く駆動するのを可能にする。
【００１２】
本発明のさらに別の側面によれば、前記データ・バスに結合した第１のミッド・ドライバは、前記データ・バスを第３の信号で駆動するように構成し、そして前記データ・バスに結合した第２のミッド・ドライバは、前記データ・バスを第４の信号で駆動するように構成する。前記第２エンド・ドライバは、前記第１ミッド・ドライバからの前記第４信号の反射を動的に終了させ、前記第１エンド・ドライバは、前記第２ミッド・ドライバからの前記第３信号の反射を動的に終了させる。したがって、前記ミッド・ドライバのバック・ツー・バックのスイッチングの間、前記ミッド・ドライバの不適切な終端から生じる反射は、前記データ・バスを進行しそして前記エンド・ドライバにて終了する。
【００１３】
改善したデータ・バスを作動する装置および方法は、動的終端ロジックが提供して、改善したデータバス・セトリング時間のため前記データ・バス上のデータ信号を終了させる。前記データ・バスのための前記終端抵抗器を前記ドライバと一体化させることにより、前記終端抵抗器をコンピュータ・システムのプリント回路ボード等に対し外部的に配置する必要を取り除く。この外部抵抗器の除去からの空間節約は、プリント回路ボード上に別の回路構成部品および回路のための空間をもっともたらし、これはさらに、より小さなパッケージでより多くの機能の一体化を可能にする。さらにまた、前記データ・バスのセトリング時間を短縮することにより、増大したデータ速度のデータ・バス設計をもたらす。コンピュータ・サブシステムのデータ速度を上昇させると、システム全体がデータを処理する速度も増大する。したがって、動的終端ロジックは、プリント回路ボード上の利用可能な空間を増すだけでなく、データ転送を実行するためのシステムのスループットを増大させることにもなる。
【００１４】
本発明のその他の側面並びに利点については、図面、以下の詳細な説明および特許請求の範囲を検討すれば、理解することができる。
【００１５】
【発明の実施の形態】
本発明について、図面を参照して説明するが、図１は、コンピュータ・ネットワーク１０のシステムを全体的に示している。尚、同一の番号により、本説明を通して同じ要素を表す。コンピュータ・ネットワーク１０は、クライアント１１０、クライアント１２０、クライアント１３０、クライアント１４０、およびインターネット１５０を含んでいる。インターネット１５０は、クライアント１１０，１２０，１３０および１４０を結合してクライアント間の通信を可能にする。本発明によれば、インターネット１５０は、ＴＣＰ／ＩＰ（伝送制御プロトコル／インターネット・プロトコル）を提供する。イントラネットおよびローカルエリアネットワークを含むＴＣＰ／ＩＰを運用するその他の代表的セグメントも、適当である。
【００１６】
本発明による双方向データ・バス１１５，１２５，１３５および１４５は、データ・バス性能向上のため動的終端ロジックを提供する。図１においては、データ・バス１１５，１２５，１３５および１４５は、クライアント１１０，１２０，１３０および１４０とインターネット１５０との間のネットワーク接続を提供する。データ・バス１１５は、クライアント１１０がインターネット１５０にアクセスするためのネットワーク接続を提供する。データ・バス１２５は、クライアント１２０がインターネット１５０にアクセスするためのネットワーク接続を提供する。データ・バス１３５は、クライアント１３０がインターネット１５０にアクセスするためのネットワーク接続を提供する。データ・バス１４５は、クライアント１４０がインターネット１５０にアクセスするためのネットワーク接続を提供する。クライアント１１０，１２０，１３０および１４０は、ロジック回路を含み、これは、インターネット１５０との間でのデータ転送のための一連の詳細に識別された動作を実行するようにプログラムしてある。データ・バス１１５，１２５，１３５および１４５は、これらデータ・バスの動的終端ロジックを提供するロジック回路を含む。したがって、クライアント１１０とクライアント１２０との間のデータ転送は、データ・バス１１５を介し、インターネット１５０へ、データ・バス１２５へ、そしてクライアント１２０へと起きる。同様に、クライアント１２０とクライアント１１０との間のデータ転送は、データ・バス１２５を介し、インターネット１５０へ、データ・バス１１５へ、そしてクライアント１１０へと起きる。
【００１７】
それらクライアント間のデータ転送のその他の変形例には、データ転送を容易にするため２つのクライアント間にデータ・バスを結合することが含まれる。より単純なコンピュータ・ネットワークは、２つのクライアント間において、動的に終端したデータ・バスを介してデータ転送を提供するものである。内部的なデータ転送もまた１つのクライアント内で起きるため、クライアント１１０，１２０，１３０および１４０は、内部データ転送を容易にするため、本発明による動的に終端したデータ・バスを備える。したがって、動的に終端したロジックをもつデータ・バスは、コンピュータ・ネットワーク１０全体にわたって含まれる。
【００１８】
図２は、本発明による動的終端ロジック・データバス２０の回路図を示している。この動的終端ロジック・データバス２０は、エンド・ドライバ２１０、エンド・ドライバ２２０、データ・バス２５０を備え、これらは、ワイヤオア構成で設定している。エンド・ドライバ２１０は、データ・バス２５０に結合し、そしてデータ・バス２５０に対し駆動出力を与える。同様に、エンド・ドライバ２２０は、データ・バス２５０に結合し、そしてデータ・バス２５０に対し駆動出力を与える。エンド・ドライバ２１０，２２０からのこれら駆動出力は、Ｖｄｄｑ電圧と１／２Ｖｄｄｑ電圧との間のスイッチング波を与える。Ｖｄｄｑ電圧と１／２Ｖｄｄｑ電圧とは、それぞれ、データ・バス２５０上における、ハイ論理状態すなわち“１”と、ロー論理状態すなわち“０”を表している。本発明ではＭＯＳトランジスタを示しているが、トランジスタのその他の変形例も使用することができる。さらに、上記ドライバはスイッチング機能を実行するため、スイッチング機能を容易にするその他のデバイスも、それらトランジスタの代わりにすることができる。
【００１９】
エンド・ドライバ２１０は、ＭＯＳ（メタル・オキサイド・シリコン）トランジスタ２１２と、ＭＯＳトランジスタ２１４と、制御入力２１６と、インバータ２１８とを含んでいる。トランジスタ２１２のドレインは、Ｖｄｄｑ２５５に結合し、トランジスタ２１２のソースは、データ・バス２５０とトランジスタ２１４のドレインとに結合している。トランジスタ２１４のソースは、Ｇｎｄ２６５に結合している。インバータ２１８の出力は、トランジスタ２１２のゲートに結合している。インバータ２１８の入力とトランジスタ２１４のゲートに結合した制御入力２１６は、エンド・ドライバ２１０を活性化する制御信号を与える。当業者には理解されるように、トランジスタ２１２とトランジスタ２１４とはＣＭＯＳ（コンプリメンタリＭＯＳ）で実装して、トランジスタ２１２とインバータ２１８とがｐチャンネル・トランジスタとなりかつトランジスタ２１４がｎチャンネル・トランジスタとなるようにすることができる。
【００２０】
エンド・ドライバ２２０は、ＭＯＳトランジスタ２２２と、ＭＯＳトランジスタ２２４と、制御入力２２６と、インバータ２２８とを含んでいる。トランジスタ２２２のドレインは、Ｖｄｄｑ２５５に結合し、トランジスタ２２２のソースは、データ・バス２５０とトランジスタ２２４のドレインとに結合している。トランジスタ２２４のソースは、Ｇｎｄ２６５に結合している。インバータ２２８の出力は、トランジスタ２２２のゲートに結合している。インバータ２２８の入力とトランジスタ２２４のゲートに結合した制御入力２２６は、エンド・ドライバ２２０を活性化する制御信号を与える。もちろん、当業者は理解するように、ＣＭＯＳ実装においては、トランジスタ２２２とインバータ２２８とがｐチャンネル・トランジスタとなりかつトランジスタ２２４がｎチャンネル・トランジスタとなる。
【００２１】
ワイヤオア・グリッチを防止するには、エンド・ドライバ２１０と２２０のトランジスタは、データ・バス２５０の特性インピーダンスに設定した抵抗値を提供するように形成する。したがって、各エンド・ドライバのそれらトランジスタが活性化したとき、活性化したトランジスタの抵抗値は、データ・バス２５０の特性インピーダンスと一致する。エンド・ドライバで受けるスイッチング信号波は、データ・バスのこの特性インピーダンスで終了させる。本発明では、データ・バス２５０の特性インピーダンスを５０Ω（オーム）とし、そしてこれにより、エンド・ドライバの活性化したトランジスタの抵抗値は同じく５０Ωに設定する。
【００２２】
エンド・ドライバのバック・ツー・バックのスイッチングの場合においては、動的終端ロジック・データバス２０は、エンド・ドライバからのスイッチング信号波を終了させて、データ・バス２５０への反射の防止を行う。初めに、エンド・ドライバ２１０は、最初は不活性である。制御入力２１６は、トランジスタ２１２をターンオンしトランジスタ２１４をターンオフする入力を与え、そしてこのことはＶｄｄｑ２５５をトランジスタ２１２を介してデータ・バス２５０に結合する。エンド・ドライバ２２０は、初期には活性である。制御入力２２６は、トランジスタ２２２をターンオフしトランジスタ２２４をターンオンする入力を与え、そしてこのことはデータ・バス２５０をトランジスタ２２４を介してＧｎｄ２６５に結合する。したがって、データ・バス２５０の初期状態は、ロー論理状態に対応する１／２Ｖｄｄｑ電圧である。バック・ツー・バックのスイッチングが起きるとき、制御入力２１６は、エンド・ドライバ２１０を活性化する入力を与え、また制御入力２２６は、エンド・ドライバ２２０を不活性化する入力を与える。エンド・ドライバ２１０が活性化すると、トランジスタ２１２は、ターンオフしかつトランジスタ２１４がターンオンして、１／２Ｖｄｄｑ電圧からＧｎｄ電圧への負のスイッチング波信号を発生する。この同じ瞬間あたりにおいて、エンド・ドライバ２２０が不活性化すると、トランジスタ２２２は、ターンオンしかつトランジスタ２２４がターンオフして、１／２Ｖｄｄｑ電圧からＶｄｄｑ電圧への正のスイッチング波信号を発生する。
【００２３】
各スイッチング波信号がデータ・バス２５０の長さを進行すると、各スイッチング波信号は、データ・バス２５０の端部においてエンド・ドライバにより終わる。エンド・ドライバ２２０は、エンド・ドライバ２１０からの負スイッチング波信号を受け、そしてこの負スイッチング波信号を終了させるが、それは、エンド・ドライバ２２０の活性化されたトランジスタ２２２がデータ・バス２５０の特性インピーダンスと一致した抵抗値をもっているからである。同様に、エンド・ドライバ２１０は、エンド・ドライバ２２０からの正スイッチング波信号を受け、そしてこの正スイッチング波信号を終了させるが、それは、エンド・ドライバ２１０の活性化されたトランジスタ２１４がデータ・バス２５０の特性インピーダンスと一致した抵抗値をもっているからである。これらエンド・ドライバのこのバック・ツー・バックのスイッチングからは、反射はまったく起きない。データ・バス２５０は、それらスイッチング波信号がエンド・ドライバに達したときにセトリングする。データ・バス２５０のセトリング時間は、データ・バス２５０上で反射が全くないため、ゼロにまで最小化できる。データ・バス２５０のセトリング時間を最小にすると、データ・バス転送速度の上昇をもたらす。したがって、エンド・ドライバ２１０とエンド・ドライバ２２０は、エンド・ドライバが活性化されているかあるいは不活性化されているかに拘わらず、データ・バス２５０上のスイッチング波信号を動的に終了させる動的終端ロジックを備える。
【００２４】
図３は、図２の動的終端ロジック・データバス２０の等価回路３０の回路図を示している。等価回路３０は、エンド・ドライバ２１０，２２０とデータ・バス２５０の等価回路を含んでいる。エンド・ドライバ２１０の等価回路は、スイッチ３１０と、抵抗器２１２Ｒと、そして抵抗器２１４Ｒとを含んでいる。抵抗器２１２Ｒは、Ｖｄｄｑ２５５とスイッチ３１０との間に結合している。抵抗器２１４Ｒは、スイッチ３１０とＧｎｄ２６５との間に結合している。スイッチ３１０は、データ・バス２５０と抵抗器２１２Ｒとの間またはデータ・バス２５０と抵抗器２１４Ｒとの間でスイッチ可能である。
【００２５】
エンド・ドライバ２２０の等価回路は、スイッチ３２０と、抵抗器２２２Ｒと、そして抵抗器２２４Ｒとを含んでいる。抵抗器２２２Ｒは、Ｖｄｄｑ２５５とスイッチ３２０との間に結合している。抵抗器２２４Ｒは、スイッチ３２０とＧｎｄ２６５との間に結合している。スイッチ３２０は、データ・バス２５０と抵抗器２２２Ｒとの間またはデータ・バス２５０と抵抗器２２４Ｒとの間でスイッチ可能である。
【００２６】
動作においては、スイッチ３１０は、抵抗器２１２Ｒと２１４Ｒとの間でスイッチ可能であり、そしてスイッチ３２０は、抵抗器２２２Ｒと２２４Ｒとの間でスイッチ可能である。これらスイッチ３１０，３２０の初期位置に依存して、正スイッチング波信号または負スイッチング波信号のいずれかが、スイッチ３１０またはスイッチ３２０が１つの位置から別の位置へとスイッチしたときに発生する。スイッチング波信号がデータ・バス２５０を進行するとき、これを受けるエンド・ドライバは、その受けたスイッチング波信号を、そのスイッチング位置に無関係にデータ・バス２５０の特性インピーダンスと一致する抵抗値によって終了させる。言い換えれば、エンド・ドライバ２１０および２２０は、データ・バス２５０に対し動的終端ロジックを提供するが、その理由は、エンド・ドライバ２１０および２２０のスイッチング位置に独立に、抵抗器２１２Ｒ，２１４Ｒ，２２２Ｒ，２２４Ｒの各々が、データ・バス２５０の特性インピーダンスに対応する抵抗値を与えて、受けたスイッチング波信号を適切に終了させるからである。本発明によれば、データ・バス２５０の特性インピーダンスと抵抗器２１２Ｒ，２１４Ｒ，２２２Ｒ，２２４Ｒの抵抗値とは、各々５０Ωである。
【００２７】
図４は、ミッド・ドライバ４１０をもつ動的終端ロジック・データバス２０の回路図を示している。ミッド・ドライバ４１０は、データ・バス２５０に対し２つより多いドライバをもつ多数負荷構成を提供する。データ・バス２５０の設計に依存して、１つまたはそれ以上のミッド・ドライバ４１をデータ・バス２５０に結合することができる。ミッド・ドライバ４１０のインピーダンスは、データ・バス２５０の特性インピーダンスの１／２に等しい。本実施例では、ミッド・ドライバ４１０は、オープンドレイン・トランジスタ４１２から成っている。このトランジスタ４１２のドレインは、データ・バス２５０に結合し、そしてトランジスタ４１２のソースは、Ｇｎｄ４６５に結合している。トランジスタ４１２のゲートに結合する制御信号４１４は、ミッド・ドライバ４１０を活性化し、そしてデータ・バス２５０をＧｎｄ４６５にトランジスタ４１２を介して結合するスイッチング機能を提供している。
【００２８】
本実施例においては、ミッド・ドライバ４１０のトランジスタ４１２の抵抗値は、２５Ωに構成し、Ｖｄｄｑは１．５ボルトに設定している。このミッド・ドライバ４１０を活性化すると、エンド・ドライバ２１０および２２０が不活性化されているときには、データ・バス２５０を駆動しておよそ０．７５ボルトにする。不活性化されたドライバ２１０および２２０のトランジスタ２１２および２２２は各々５０Ωに構成ししかも並列に配置しているので、その結果の等価回路は、分圧器を提供してデータ・バス２５０を０．７５ボルトに設定する。
【００２９】
初期において、ミッド・ドライバ４１０とエンド・ドライバ２１０および２２０は不活性であるとき、データ・バス２５０はＶｄｄｑ２５５の電圧にある。ミッド・ドライバ４１０が活性となってデータ・バス２５０をＧｎｄ４６５にトランジスタ４１２を介して接続すると、発生する負スイッチング波信号がデータ・バス２５０を進行し、そしてこれを受けるエンド・ドライバ２１０および２２０にて終了する。データ・バス２５０は、ロー論理状態の１／２Ｖｄｄｑ電圧にてセトリングし、したがって負スイッチング波信号からの反射は全く生じない。
【００３０】
多数のミッド・ドライバ４１０をデータ・バス２５０上に置いたときには、２つのミッド・ドライバ４１０がバック・ツー・バックでスイッチする場合が起きる。互いに対向するミッド・ドライバ４１２のバック・ツー・バックのスイッチングから発生するスイッチング波信号は、ワイヤオア・グリッチを発生する。このスイッチング波信号は、各ミッド・ドライバ４１２に反射により戻るが、それは、ミッド・ドライバ４１２がそれらスイッチング波信号を適切に終了させないからである。しかし、これら反射されたスイッチング波信号がエンド・ドライバ２１０および２２０に達すると、エンド・ドライバ２１０および２２０が、それら反射されたスイッチング波信号を終了させて、データ・バス２５０をセトリングさせる。
【００３１】
図５は、ミッド・ドライバ５１０を備えた代替実施例をもつ動的終端ロジック・データバス２０の回路図を示している。ミッド・ドライバ５１０は、２つより多いドライバをもつデータ・バス２５０に対し多数負荷構成を提供する。データ・バス２５０の設計に依存して、１つまたはそれ以上のミッド・ドライバ５１０をデータ・バス２５０に結合することができる。このミッド・ドライバ５１０は、トランジスタ５１２と、トランジスタ５１４と、そして制御ロジック５１６とを備えている。トランジスタ５１２のドレインは、Ｖｄｄｑ５５５に結合し、そしてトランジスタ５１２のソースは、データ・バス２５０とトランジスタ５１４のドレインに結合している。トランジスタ５１４のソースは、Ｇｎｄ５６５に結合している。トランジスタ５１２および５１４のゲートは、制御ロジック５１６に結合している。
【００３２】
制御ロジック５１６は、制御信号５１８を受けて、ミッド・ドライバ５１０の制御を行う。ミッド・ドライバ５１０は、３つの動作モードを備えている。すなわち、１）ミッド・ドライバ５１０が受信モードにあるときの３状態モードと、２）トランジスタ５１２が活性でかつトランジスタ５１４が不活性であるときのＶｄｄｑ電圧駆動モードと、３）トランジスタ５１２が不活性でかつトランジスタ５１４が活性であるときの１／２Ｖｄｄｑ電圧駆動モード（論理的ロー）と、である。本実施例においては、トランジスタ５１２は、活性のときには、Ｖｄｄｑ５５５からデータ・バス２５０への５０Ωの抵抗値を提供し、そしてトランジスタ５１４は、活性のときには、データ・バス２５０からＧｎｄ５６５への２５Ωの抵抗値を提供する。
【００３３】
【発明の効果】
以上の詳細な説明により、本発明による双方向データ・バスの動的終端ロジックのための装置および方法の実施例について記述したが、上記の説明は、例示に過ぎず、開示した発明を限定するものでないことは、理解されるべきである。明らかなように、当業者には、多くの変更、変形が明白である。したがって、双方向データ・バスの動的終端ロジックのための装置および方法を提供した。この動的終端ロジックは、データ・バスのセトリング時間を減少させ、またデータ・バス性能の上昇をもたらす。ある種の場合には、このデータバス・セトリング時間は、ゼロにまで低減できる。この動的終端ロジックがデータ・バスをセトリングさせると、そのデータ・バスに結合したその他のデータバス・ドライバは、それらの信号によってデータ・バスを駆動することができるようになる。データ・バスが各デバイスを互いに結合してそれらデバイスが１つのユニットとして動作すると仮定すると、データバス・スループットの上昇が、システムの性能をしばしば制限するボトルネックを取り除くことになる。そのシステムは、マイクロチップ・レベル、構成部品レベル、システム・レベル、あるいはネットワーク・レベルのものとすることができる。したがって、本動的終端ロジックは、電気的通信信号の情報転送のためにデータ・バスに頼ったシステムの性能を増大させることができる。
【図面の簡単な説明】
【図１】本発明による、データ・バスの動的終端ロジックをもつコンピュータ・ネットワークのシステム・レベルのブロック図。
【図２】本発明によるエンド・ドライバをもつデータ・バスの回路図。
【図３】エンド・ドライバをもつデータ・バスの等価回路図。
【図４】ミッド・ドライバをもつデータ・バスの回路図。
【図５】ミッド・ドライバの代替実施例をもつデータ・バスの回路図。
【符号の説明】
１０：コンピュータ・ネットワーク
１１０，１２０，１３０，１４０：クライアント
１５０：インターネット
１１５，１２５，１３５，１４５：双方向データ・バス
２１０，２２０：エンド・ドライバ
２５０：データ・バス
４１０，５１０：ミッド・ドライバ
Claims (15)
- ワイヤオアのデータ転送のため特性インピーダンスをもつ双方向データ・バスであって、 第１のエンド・ドライバであって、前記データ・バスの第１の端部に結合しており、前記第１エンド・ドライバは、前記第１エンド・ドライバの出力端部と高電圧との間に結合した第１のプルアップ・トランジスタと、前記第１エンド・ドライバの前記出力端部とグランドとの間に結合した第１のプルダウン・トランジスタとを備え、前記第１プルアップ・トランジスタおよび前記第１プルダウン・トランジスタは、それぞれ前記特性インピーダンスに一致するソース・ドレイン間のインピーダンスを有することを特徴とする、第１エンド・ドライバと、第２のエンド・ドライバであって、前記データ・バスの第２の端部に結合しており、前記第２エンド・ドライバは、前記第２エンド・ドライバの出力端部と高電圧との間に結合した第２のプルアップ・トランジスタと、前記第２エンド・ドライバの前記出力端部とグランドとの間に結合した第２のプルダウン・トランジスタとを備え、前記第２プルアップ・トランジスタおよび前記第２プルダウン・トランジスタは、それぞれ前記特性インピーダンスと一致するソース・ドレイン間のインピーダンスを有することを特徴とする、第２エンド・ドライバと、
を備えた双方向データ・バス。 - 請求項１記載の双方向データ・バスであって、さらに、前記データ・バスの前記第１端部と前記第２端部との間において前記データ・バスに結合した第１のミッド・ドライバを備えること、を特徴とする双方向データ・バス。
- 請求項２記載の双方向データ・バスにおいて、前記第１ミッド・ドライバは、第３のプルダウン・トランジスタと、第３のプルアップ・トランジスタとのうち、少なくとも第３プルダウン・トランジスタを備えたこと、を特徴とする、双方向データ・バス。
- 請求項３記載の双方向データ・バスであって、前記第３プルダウン・トランジスタは、前記データ・バスとグランドとの間に結合し、前記第３プルアップ・トランジスタは、前記データ・バスと電源との間に結合すること、を特徴とする双方向データ・バス。
- 請求項３記載の双方向データ・バスであって、さらに、前記データ・バスの前記第１端部と前記第２端部との間において前記データ・バスに結合した第２のミッド・ドライバを含むこと、を特徴とする双方向データ・バス。
- 請求項５記載の双方向データ・バスであって、
前記第２ミッド・ドライバは、前記データ・バスとグランドとの間に結合した第４のプルダウン・トランジスタと、前記データ・バスと電源との間に結合した第４のプルアップ・トランジスタとを備えたこと、を特徴とする双方向データ・バス。 - データ信号を伝送するため特性インピーダンスをもつワイヤオア・データ・バスであって、
第１のドライバであって、前記データ・バスの第１の端部に結合しており、前記第１ドライバは、第１のプルアップ・トランジスタと、第１のプルダウン・トランジスタとを備え、前記第１プルアップ・トランジスタが前記第１ドライバの出力端子と高電圧との間に結合し、前記第１プルダウン・ドランジスタが前記第１ドライバの出力端子とグランドとの間に結合しており、前記第１プルアップ・トランジスタおよび前記第１プルダウン・トランジスタが、それぞれ前記特性インピーダンスと実質的に一致するソース・ドレイン間のインピーダンスを有すること、を特徴とする第１のドライバと、第２のドライバであって、前記データ・バスの第２の端部に結合しており、前記第２ドライバは、第２のプルアップ・トランジスタと、第２のプルダウン・トランジスタとを備え、前記第２プルアップ ・トランジスタが前記第２ドライバの出力端子と高電圧との間に結合し、前記第２プルダウン・ドランジスタが前記第２ドライバの出力端子とグランドとの間に結合しており、前記第２プルアップ・トランジスタおよび前記第２プルダウン・トランジスタが、それぞれ前記特性インピーダンスに一致するソース・ドレイン間のインピーダンスを有すること、を特徴とする第２のドライバと、
を備えたワイヤオア・データ・バス。 - 請求項７記載のワイヤオア・データ・バスであって、
前記第１ドライバは、第１の信号を前記データ・バスに伝送するため、前記第１プルアップ・トランジスタを活性化することと前記第１プルダウン・トランジスタを活性化することとの間でスイッチングする回路を含み、
前記第２ドライバは、第２の信号を前記データ・バスに伝送するため、前記第２プルアップ・トランジスタを活性化することと前記第２プルダウン・トランジスタを活性化することとの間でスイッチングする回路を含むこと、
を特徴とするワイヤオア・データ・バス。 - 請求項７記載のワイヤオア・データ・バスであって、さらに、前記データ・バスの前記第１端部と前記第２端部との間において前記データ・バスに結合したミッド・ドライバを含むこと、を特徴とするワイヤオア・データ・バス。
- 請求項９記載のワイヤオア・データ・バスであって、さらに、前記データ・バスに前記ミッド・ドライバと前記第２ドライバとの間で結合した第２のミッド・ドライバを含むこと、を特徴とするワイヤオア・データ・バス。
- 請求項１０記載のワイヤオア・データ・バスであって、前記ミッド・ドライバは、前記データ・バスとグランドとの間に結合したプルダウン・トランジスタを含み、前記第２ミッド・ドライバは、前記データ・バスとグランドとの間に結合したプルダウン・トランジスタを含むこと、を特徴とするワイヤオア・データ・バス。
- 請求項１１記載のワイヤオア・データ・バスであって、前記データ・バス上に立ち上りパルスを発生するため、前記ミッド・ドライバは、前記データ・バスと電源との間に結合したプルアップ・トランジスタを含み、前記第２ミッド・ドライバは、前記データ・バスと電源との間に結合したプルアップ・トランジスタを含むこと、を特徴とするワイヤオア・データ・バス。
- データを第１のコンピュータと第２のコンピュータとの間で転送するため特性インピーダンスをもつ双方向データ・バスを有するコンピュータ・システムであって、
第１のエンド・ドライバであって、前記第１コンピュータの前記データ・バスの第１の端部に結合しており、前記第１エンド・ドライバは、前記第１エンド・ドライバの出力端部と高電圧との間に結合した第１のプルアップ・トランジスタと、前記第１エンド・ドライバの前記出力端部とグランドとの間に結合した第１のプルダウン・トランジスタとを備え、前記第１プルアップ・トランジスタおよび前記第１プルダウン・トランジスタは、それぞれ前記特性インピーダンスに一致するソース・ドレイン間のインピーダンスを有することを特徴とする、第１エンド・ドライバと、
第２のエンド・ドライバであって、前記第２コンピュータの前記データ・バスの第２の端部に結合しており、前記第２エンド・ドライバは、前記第２エンド・ドライバの出力端部と高電圧との間に結合した第２のプルアップ・トランジスタと、前記第２エンド・ドライバの前記出力端部とグランドとの間に結合した第２のプルダウン・トランジスタとを備え、前記第２プルアップ・トランジスタおよび前記第２プルダウン・トランジスタは、それぞれ前記特性インピーダンスに一致するソース・ドレイン間のインピーダンスを有する ことを特徴とする、第２エンド・ドライバと、
を備えたコンピュータ・システム。 - 請求項１３記載のコンピュータ・システムは、さらに、前記データ・バスの前記第１端部と前記第２端部との間において前記データ・バスに結合した第１のミッド・ドライバを含み、前記第１ミッド・ドライバは、第３のプルダウン・トランジスタと、第３のプルアップ・トランジスタとのうち、少なくとも第３のプルダウン・トランジスタを備え、前記第３プルダウン・トランジスタは、前記データ・バスとグランドとの間に結合し、前記第３プルアップ・トランジスタは、前記データ・バスと電源との間に結合すること、を特徴とするコンピュータ・システム。
- 請求項１４記載のコンピュータ・システムであって、さらに、前記第１ミッド・ドライバと前記データ・バスの前記第２端部との間に結合した第２ミッド・ドライバを含み、前記第２ミッド・ドライバは、前記データ・バスとグランドとの間に結合した第４のプルダウン・トランジスタと、前記データ・バスと電源との間に結合した第４のプルアップ・トランジスタとを含むこと、を特徴とするコンピュータ・システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/763,687 US6239619B1 (en) | 1996-12-11 | 1996-12-11 | Method and apparatus for dynamic termination logic of data buses |
| US763687 | 1996-12-11 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH10294771A JPH10294771A (ja) | 1998-11-04 |
| JPH10294771A5 JPH10294771A5 (ja) | 2005-07-14 |
| JP4046822B2 true JP4046822B2 (ja) | 2008-02-13 |
Family
ID=25068532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33873097A Expired - Fee Related JP4046822B2 (ja) | 1996-12-11 | 1997-12-09 | データ・バスの動的終端ロジックのための方法および装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6239619B1 (ja) |
| EP (1) | EP0848333B1 (ja) |
| JP (1) | JP4046822B2 (ja) |
| DE (1) | DE69736269D1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6219812B1 (en) * | 1998-06-11 | 2001-04-17 | Sun Microsystems, Inc. | Apparatus and method for interfacing boundary-scan circuitry with DTL output drivers |
| US6191663B1 (en) | 1998-12-22 | 2001-02-20 | Intel Corporation | Echo reduction on bit-serial, multi-drop bus |
| US6777975B1 (en) | 1999-11-30 | 2004-08-17 | Intel Corporation | Input-output bus interface to bridge different process technologies |
| US6417688B1 (en) * | 1999-12-31 | 2002-07-09 | Intel Corporation | Method and apparatus for implementing a highly robust, fast, and economical five load bus topology based on bit mirroring and a well terminated transmission environment |
| US6519664B1 (en) | 2000-03-30 | 2003-02-11 | Intel Corporation | Parallel terminated bus system |
| US6512393B1 (en) * | 2000-11-15 | 2003-01-28 | California Micro Devices, Inc. | Method and apparatus for non-linear termination of a transmission line |
| JP3808026B2 (ja) * | 2002-10-23 | 2006-08-09 | 株式会社ルネサステクノロジ | 半導体装置 |
| KR100863536B1 (ko) * | 2007-11-02 | 2008-10-15 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 제어회로 및 그 제어방법 |
| KR101796116B1 (ko) | 2010-10-20 | 2017-11-10 | 삼성전자 주식회사 | 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법 |
| CN118890235B (zh) * | 2024-08-28 | 2025-07-29 | 北京星河动力装备科技有限公司 | 通信组件、通信系统以及运载火箭 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960006286B1 (ko) * | 1987-02-25 | 1996-05-13 | 가부시기가이샤 히다찌세이사꾸쇼 | 출력 회로 |
| US4859877A (en) * | 1988-01-04 | 1989-08-22 | Gte Laboratories Incorporated | Bidirectional digital signal transmission system |
| JP2880737B2 (ja) | 1989-09-29 | 1999-04-12 | 株式会社東芝 | 平行バス終端装置 |
| US5165046A (en) | 1989-11-06 | 1992-11-17 | Micron Technology, Inc. | High speed CMOS driver circuit |
| JP2583684B2 (ja) * | 1990-11-06 | 1997-02-19 | 三菱電機株式会社 | プルダウン抵抗コントロール入力回路及び出力回路 |
| US5311081A (en) | 1992-04-01 | 1994-05-10 | Digital Equipment Corporation | Data bus using open drain drivers and differential receivers together with distributed termination impedances |
| US5347177A (en) * | 1993-01-14 | 1994-09-13 | Lipp Robert J | System for interconnecting VLSI circuits with transmission line characteristics |
| US5463326A (en) * | 1993-04-13 | 1995-10-31 | Hewlett-Packard Company | Output drivers in high frequency circuits |
| JP3189546B2 (ja) * | 1993-12-28 | 2001-07-16 | 株式会社日立製作所 | 送受信回路 |
| US5621677A (en) * | 1994-04-29 | 1997-04-15 | Cypress Semiconductor Corp. | Method and apparatus for precharging match output in a cascaded content addressable memory system |
| US5530377A (en) * | 1995-07-05 | 1996-06-25 | International Business Machines Corporation | Method and apparatus for active termination of a line driver/receiver |
| US5760601A (en) * | 1996-08-26 | 1998-06-02 | International Business Machines Corporation | Transmission line driver circuit for matching transmission line characteristic impedance |
-
1996
- 1996-12-11 US US08/763,687 patent/US6239619B1/en not_active Expired - Lifetime
-
1997
- 1997-12-09 JP JP33873097A patent/JP4046822B2/ja not_active Expired - Fee Related
- 1997-12-09 DE DE69736269T patent/DE69736269D1/de not_active Expired - Lifetime
- 1997-12-09 EP EP97309919A patent/EP0848333B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10294771A (ja) | 1998-11-04 |
| US6239619B1 (en) | 2001-05-29 |
| DE69736269D1 (de) | 2006-08-17 |
| EP0848333B1 (en) | 2006-07-05 |
| EP0848333A2 (en) | 1998-06-17 |
| EP0848333A3 (en) | 2000-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5162672A (en) | Data processor having an output terminal with selectable output impedances | |
| US5731711A (en) | Integrated circuit chip with adaptive input-output port | |
| US6054881A (en) | Input/output (I/O) buffer selectively providing resistive termination for a transmission line coupled thereto | |
| US6130563A (en) | Output driver circuit for high speed digital signal transmission | |
| US5594370A (en) | High performance backplane driver circuit | |
| US5486782A (en) | Transmission line output driver | |
| US6373300B2 (en) | Integrated circuit with multi-function controlled impedance output drivers | |
| CN104731742A (zh) | 具有改进的转变速度的总线驱动器电路 | |
| JPH1093417A (ja) | 伝送ライン・ドライブ用プッシュプル回路 | |
| JPH06224731A (ja) | 制御インピーダンストランジスタスイッチング回路 | |
| JPH04321319A (ja) | 出力パッドを駆動するための方法及び装置 | |
| JP4046822B2 (ja) | データ・バスの動的終端ロジックのための方法および装置 | |
| US5990701A (en) | Method of broadly distributing termination for buses using switched terminators | |
| JPH06311020A (ja) | 高周波回路の出力ドライバ | |
| US6236237B1 (en) | Output buffer predriver with edge compensation | |
| JPH11330944A (ja) | 動的線路終端クランプ回路 | |
| JP4017822B2 (ja) | データの伝送を制御する装置 | |
| US5485107A (en) | Backplane driver circuit | |
| US5982191A (en) | Broadly distributed termination for buses using switched terminator logic | |
| KR890702142A (ko) | 백플레인 버스용 노드장치 | |
| JP3708897B2 (ja) | 出力バッファ回路 | |
| US5025181A (en) | Apparatus for generating digital gating signals in response to a digital data signal | |
| US6046605A (en) | Bidirectional asynchronous open collector buffer | |
| US6629171B2 (en) | Driving the last inbound signal on a line in a bus with a termination | |
| EP0777331A2 (en) | Programmable driver circuit for multi-source buses |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041124 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060928 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061226 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070713 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070719 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070816 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070821 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070914 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070920 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071016 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |