EP1535274B1 - Steuereinheit und verfahren zum reduzieren von interferenzmustern bei der anzeige eines bildes auf einem bildschirm - Google Patents

Steuereinheit und verfahren zum reduzieren von interferenzmustern bei der anzeige eines bildes auf einem bildschirm Download PDF

Info

Publication number
EP1535274B1
EP1535274B1 EP03793774A EP03793774A EP1535274B1 EP 1535274 B1 EP1535274 B1 EP 1535274B1 EP 03793774 A EP03793774 A EP 03793774A EP 03793774 A EP03793774 A EP 03793774A EP 1535274 B1 EP1535274 B1 EP 1535274B1
Authority
EP
European Patent Office
Prior art keywords
frequency
clk
control unit
input
image data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
EP03793774A
Other languages
English (en)
French (fr)
Other versions
EP1535274A1 (de
Inventor
Oliver Engelhardt
Andreas Eckhardt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Koninklijke Philips NV
Original Assignee
Philips Intellectual Property and Standards GmbH
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Intellectual Property and Standards GmbH, Koninklijke Philips Electronics NV filed Critical Philips Intellectual Property and Standards GmbH
Publication of EP1535274A1 publication Critical patent/EP1535274A1/de
Application granted granted Critical
Publication of EP1535274B1 publication Critical patent/EP1535274B1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Definitions

  • the present invention relates to a control unit and to a method for controlling a screen, and more particularly to a control unit and to a method of reducing interference patterns when displaying an image on the screen. More particularly, the present invention relates to a method and to a controller for use with a TFT / LCD screen.
  • TFT T out F ilm
  • T Transistor thin-film transistor
  • LCD L iquid
  • D isplay liquid crystal display
  • PC P ersonal C omputer
  • VGA V ideo G raphics A dapter
  • the input signals provided to the control chip 800 through the input sources 802 to 806 are applied to an input selection unit 808 which selects the input signals to be processed and provides them to an input 810 of the control chip 800.
  • the processing unit 812 outputs via an output 814 and the output interface 816 the pixel data to be displayed on the screen with a pixel frequency ppll_clk to the screen.
  • the control chip 800 further comprises a configuration block 818 which is operated with the system clock sys_clk.
  • the signals Prior to the processing unit 812, the signals are at the clock fclk, which corresponds to the clock of the input signals detected by the input sources 802 to 806 (DVI_clk, AVI_clk, PVI_clk).
  • Fig. 8 are located next to the different clocks (clock domains) of the input sources (AVI_clk, DVI_clk, PVI_clk) on the control chip 800, depending on the type of control unit, additional clocks (domains) for the memory interface 814 (mpll_clk) and the screen interface 818 (ppll_clk). Furthermore, the system clock sys_clk is provided.
  • the control chip 800 shown in Fig. 8 is disposed on a printed circuit board, for example, and receives e.g. the video or graphics signals provided by a computer for editing and display on the screen.
  • the DVI input 804 can also be disturbed via the substrate of the chip from the other clock signals (clock domains), but the following explanations are limited to the analog input 802 for the sake of simplicity (AVI) as a susceptible sink, wherein the memory and the screen clock signals mpll_clk and ppll_clk are considered as a source of interference, which couple via the usually low impedance executed substrate of the control chip 800 in the analog input AVI.
  • AVI analog input 802 for the sake of simplicity
  • interference with LCD control units is the coupling of the interference signal into the analog video input 802 (AVI) with the frequency of the screen clock ppll_clk (pixel frequency) or the harmonic harmonics of this clock.
  • AVI analog video input 802
  • ppll_clk pixel frequency
  • the interfering signal is generated and into the low-resistance substrate of the chip 800 passes.
  • the input / output drivers of output interface 818 can be seen.
  • FIG. 9 an equivalent circuit diagram of the screen interface or output interface 818 of Figure 8 is shown.
  • the elements of the control chip are shown, and on the right of the broken line, the elements of the circuit board are shown.
  • the interface at a driver stage 822 receives the pixel signals to be displayed on the screen at the pixel frequency of the ppll_clk screen.
  • the driver stage 822 comprises in the illustrated example a first field effect transistor 822a and a second field effect transistor 822b.
  • the output of the driver stage 822 is connected to a pad of the control chip 800, wherein the pad has an impedance with an ohmic component and a capacitive component against the substrate ground, which is indicated in FIG. 9 by the resistor R 1 and the capacitor C 1 .
  • the control chip 800 is connected to a housing via a bonding wire in order to connect a connection area of the control chip to a connection area of the chip housing.
  • FIG. 9 shows the inductive component L 1 and the ohmic component R 2 of the impedance of the bonding wire.
  • capacitive, inductive and ohmic components of the impedances of the pad and of the housing, with which the control chip 800 is connected via the bonding wire are shown as resistor R 3 , as inductor L 2 and as capacitances C 2 and C 3 .
  • a transmission line TL Transmission Line
  • the driver stage 824 includes, similar to the driver stage 822, a first field effect transistor 824a and a second field effect transistor 824b. Furthermore, a capacity of the housing of the driver stage 824 is illustrated with the capacitance C 4 .
  • FIG. 9 also shows the voltage u L (t) dropping across the inductor L 1 .
  • one of the major sources of substrate voltages is the outputs of the input / output driver stage 822 of the display interface.
  • This interface generates via the inductors L 1 , L 2 and the resistors R 1 , R 2 , R 3 of the bonding wires and the pads very steep signals (high di / dt).
  • voltages of up to a few 100 mV (u L (t)) can drop across the bonding wires, which, due to the driver layout, is coupled directly or indirectly to the substrate of the control chip 800.
  • Another source of disturbance to the analog input of the control chip 800 may be ground or supply voltage bounces caused by little or no decoupling on the control chip in the digital core or by inadequate routing of the power supply lines ) can arise.
  • the appearance of the interference visible on the screen depends on the frequencies set on the control chip 800 in relation to the input clock, whereby the respective input format (active area, blanking, line frequency, etc.) plays an essential role ,
  • Fig. 10A shows an example of such an interference pattern which has been simulated for a screen interface type LCD control unit based on a C model.
  • the course of the interference pattern shown in FIG. 10A corresponds largely with the course to be observed in a real LCD control unit.
  • LCD control units with a screen interface have been considered.
  • LCD control units as described with reference to FIG. 8, in which additionally the memory interface 814 is provided.
  • LCD controllers with external memory in addition to the screen interface are still much stronger driver inputs / outputs for the memory interface on the control chip 800. These are intended for the memory interface stronger drivers not least because of their effect on the substrate for the consideration essential.
  • the data on the memory interface are usually clocked at a different, usually higher clock than the screen interface.
  • the very steep signals (high di / dt) generate inductive voltages across the bond wires, which can be coupled to the substrate and influence the analog circuits from there.
  • there is thus a frequency mixture of at least two frequencies on the substrate which are approximately of the same order of magnitude as the input frequency avi_clk of the signal from the considered input source 802.
  • the development of the interference patterns explained above with reference to FIGS. 10A and 10B will be considered in greater detail below.
  • the mechanism of interference generation is indeed more complex, because in addition not only all harmonic frequency components, but also the dynamic behavior of all components on the control chip and the external elements, such as the phase locked loops on the control chip, the input signal sources, etc., an important role play, but in principle here also calculate the resulting interference.
  • the correlated interference patterns generated on the screen due to the mechanisms described above are visible to a user / viewer and therefore disturbing.
  • US-A-6,046,735 relates to a graphics controller which uses spread-spectrum techniques to modulate a pixel clock over a range of frequencies so as to reduce the maximum intensity of EMI emissions.
  • An EMI suppression circuit includes an EMI FIFO memory and an LCD controller which are clocked by a modulated clock signal, whereas the remaining elements are clocked with an unmodulated video clock.
  • the basic approach to EMI reduction is to use a spread-spectrum technique in which the frequency of the video clock signal used is modulated while transferring pixel data to a flat panel display. This modulation of the clock frequency when transmitting a line to a flat screen reduces the EMI emission that occurs.
  • the modulated frequency is used only to transmit the pixel data of one line, and after transferring the pixel data of one line, the clock modulator is reset so that the subsequent line is read out with exactly the same modulated clock sequence.
  • the present invention is therefore based on the object to provide a method and a control unit that avoids the visible interference on a screen.
  • the present invention provides a method of reducing interference patterns when displaying an image on a screen at a pixel frequency, the image being writable by pixel data provided to the screen by a controller based on received image data, the controller having an input for receiving the image data and a plurality of clock signals, wherein one or more of the clock signals coupled via the input to the control unit and superimposed on the image data, the method comprising the following step: during the processing of the image data received on the control unit for display on the screen, varying one or more of the clock signals used in the processing of the image data by a time-dependent frequency modulation, wherein the time-dependent frequency modulation over a line or a frame of the image data is time-discrete, and the frequency is changed at a line change or a frame change.
  • the present invention provides a control unit for controlling a screen operating at a pixel frequency for displaying an image on the screen with a reduced interference pattern, the control unit having a plurality of clock signals an input for receiving image data, wherein via the input one or more of the clock signals is coupled into the control unit and superimposed with the image data; processing means processing the received image data for display on the screen, wherein the processing means, during processing of the image data, varies one or more of the clock signals used in the processing of the image data by time-dependent frequency modulation; and an output to provide the processed image data for display, wherein the time-dependent frequency modulation over a line or a frame of the image data is time-discrete, and wherein the processing means causes a change in the frequency at a line change or a frame change.
  • the inventive method and the control unit according to the invention cause a manipulation of the clock conditions on the control chip, whereby typical interference patterns are destroyed and thus made almost invisible.
  • the present invention is based on the finding that the cause for the formation of the interference pattern or the interference images is a fixed frequency ratio and a fixed input signal time profile. If it is no longer possible to avoid the visible interference by a suitable design of the analog components alone, the frequency ratios on the chip are the starting point for solving the problem in connection with interference images.
  • the approach according to the invention is to destroy the correlation or the rigid ratio of the frequencies used, so that no regular interference patterns can occur within a frame or within successive frames.
  • this destruction of the correlation or the rigid ratio of the frequencies is effected by a time-dependent frequency modulation.
  • the frequency modulation for a control chip by an external frequency source or according to another embodiment by an internal, realized on the chip frequency source.
  • the frequency modulation is done by using spread spectrum phase-locked loops.
  • the methods, approaches and devices described below are to be seen as being additive to the measures used in the affected analog circuit parts and the overall system (printed circuit board, chip, application) to reduce sensitivity to noise and unwanted substrate and ground voltages.
  • the present invention thus uses in systems which already have a mature and relatively noise-resistant analog operating behavior.
  • the change in the pixel frequency to avoid the interference patterns is achieved by realizing a time-dependent frequency modulation FM which destroys the correlation or the rigid ratio of the frequencies, so that when coupling in the interference frequencies Interference patterns are reduced or suppressed.
  • the time-dependent frequency modulation can be realized by a continuous-time frequency modulation, for example, by the function of a frequency wobbler, the frequency required by the screen or the memory base frequency (f 0 ) a frequency range .DELTA.f at a suitable rate by a modulation function g (t) is set, goes through.
  • the modulation function g (t) can be any continuous function, for example the functions shown in FIGS. 1A to 1C, but in principle there is no restriction as regards the design and execution of the function used.
  • the resulting pattern of interference will change steadily within each line and thus also within each individual frame, and with proper determination of the function g (t) and the parameter ⁇ f it is possible to derive from the original correlated interference pattern to produce a seemingly uncorrelated "white" (quasi) noise.
  • the frequency to be modulated f xpllin (k) does not change continuously, but, depending on the embodiment, frame by frame or line by line. Furthermore, an arbitrary timing can be selected. As with continuous-time frequency modulation, the frequency here may vary steadily or randomly and abruptly, by means of a suitable random generator, allowing more efficient generation of "white" (quasi) noise.
  • the running index k is incremented by 1 whenever a predetermined condition for a frequency change is met, e.g. B. a line or frame change or the like occurs, ie a new line or a new frame is achieved.
  • FIGS. 2A to C show examples of the discrete-time modulation frequency g (k), but it should also be noted that there is basically no restriction as to the discrete function to be used.
  • the result is a "white" (quasi-) noise, which in the best case is not or only very slightly visible.
  • the described method for generating the time-dependent frequency modulation by a suitable determination of the modulation condition is extremely flexible, which is also required due to the large number of possible input modes and input frequencies to adapt the method according to the invention to different Enabling environmental conditions.
  • Fig. 3 is a block diagram of the units required for clock generation on a control chip. As can be seen in the schematic representation of FIG. 3, the circuit elements shown there are used to generate the memory clock mpll_clk and the pixel clock ppll_clk.
  • the circuit comprises a multiplexer 100 which receives at a first input a horizontal synchronization signal HS (H-Sync). At a second input, the multiplexer 100 receives an external oscillator clock sys_clk. Based on a drive signal, the multiplexer selects one of the two inputs as an input signal for generating the pixel clock ppll_clk.
  • HS horizontal synchronization signal
  • the output signal selected by the multiplexer 100 is provided via a line 102 to a pre-divider 104 (pre-divider, n prediv ), an output signal generated thereby being provided via a further line 106 to the input of a phase-locked loop 108 controlled by an internal divider Divider 110 (n div ) provides the pixel clock ppll_clk at the output.
  • the external oscillator clock sys_clk is further provided to another pre-divider 112 (n prediv ), which outputs an output signal to the phase-locked loop 116 at its output via a line 114.
  • Phase locked loop 116 is controlled by an internal controller 118 (n div ) and outputs the memory clock mpll_clk at the output.
  • the clock for operating the register the configuration register shown in Fig. 8, rclk is equal to the system clock or external oscillator clock sys_clk.
  • the input clock avi_clk is generated, which is also provided to a sampler 124 for acquisition and digital conversion of the AVI signal.
  • a control unit for clock generation for a LCD control chip with external memory which usually has at least four different clocks (clock domains), which are related to each other in a certain time-variant ratio. Furthermore, a configuration for the clock generation is considered with reference to FIG. 3, which is also found in later implementations and applications.
  • phase locked loop 108 (llpll), which can use as input the horizontal synchronization signal HS of the analog video input AVI, all other phase locked loops are driven by the external oscillator clock sys_clk.
  • the situation is different for the memory clock mpll_clk and screen clock (pixel clock) ppll_clk, which are generated by the associated phase locked loops 108 and 116 (ppll, mpll).
  • ppll_clk By means of these clock signals not only very large digital blocks of the LCD control chip are clocked, but also the corresponding input / output interfaces, namely the memory interface and the screen interface.
  • the input signal used in both phase-locked loops is the external oscillator clock, and by programming the pre-dividers 104, 112 and the internal loop dividers 110, 118, the desired frequency of the clock signal can be adjusted at the output.
  • the screen phase-locked loop can be used as an input to the external clock sys_clk and the H-sync signal of the selected input, in the illustrated embodiment, the signal HS of the analog video input, as an input signal.
  • FIG. 4 shows a section of the circuit elements shown in FIG. 3 for generating the pixel clock ppll_clk and the memory clock mpll_clk.
  • the externally supplied system clock sys_clk is selected as the input signal to the phase locked loop 108 for generating the pixel clock that for simplicity in FIG. 4, the multiplexer 100 still shown in FIG. 3 has been omitted.
  • a wobble generator 128 is now used to provide the system clock sys_clk. This is shown by the broken connection between the quartz oscillator 126 and the pre-dividers 104 and 112 (n prediv ) at 130.
  • this frequency-modulated output signal of the generator 128 can be used as an input signal or system clock sys_clk for the phase locked loops 108 and 116.
  • a quasi-decorrelation of the clock signals ppl_clk and mpll_clk generated by the phase-locked loops 108 and 116 (ppll, mpll) with respect to the sampling clock of the analog input signal (avi_clk) is achieved here.
  • the systematic limits of the parameters to be selected depend on the one hand on the dynamic control characteristics of the phase locked loops 108 and 116 and on the other hand on the frequency tolerance of the connected units, ie the connected screen and the memory. This means that even with a maximum frequency deviation due to the frequency modulation, secure data transfer to the connected units still has to be guaranteed.
  • the frequency tolerance of the connected units ie the connected screen and the memory.
  • the determination of the parameters to be selected for the frequency modulation is theoretically very complex, since in reality not only the fundamental frequencies, but also all harmonic components and the dynamic properties of all components are superimposed and lead to a complex time and frequency response.
  • the parameters for frequency modulation are preferably determined empirically for each combination of input mode / application. Based on the thus determined Values are then set according to a desired mode.
  • the frequency-modulated system clock is generated internally, i. H. in the control unit, namely on the chip.
  • FIG. 5 shows a circuit for internally generating the frequency modulation.
  • the conventionally used external quartz oscillator 126 which is disposed on the circuit board, is maintained to provide the control chip with the system clock sys_clk.
  • a divider controller 132 is further provided, which via a first control bus 134 to the first pre-divider 104, via a second control bus 136 to the second pre-divider 112 via a third control bus 138 is in communication with the first feedback divider 110 and via a fourth control bus 140 with the second feedback divider 118.
  • the realization shown in FIG. 5 is an implementation of the decorrelation by an "on-chip" frequency modulation which is more elegant and technically much easier to implement compared with the realization described with reference to FIG. 4.
  • the this embodiment underlying starting points for the frequency modulation are the pre-dividers 104 and 112 used in the phase-locked loops 108 and 116 and the feedback dividers 110 and 118, respectively.
  • the divider value of each of the pre-dividers 104 and 112 and the feedback divider is controlled by the divider controller 132 a suitable algorithm or a programmable pseudo-random generator, so as to obtain the above-described time and frequency response.
  • the divider controller 132 includes a scan controller, a programmable counter / divider, and a random generator.
  • the accuracy of the pre-dividers 104, 112 (n prediv ) is important, it being noted that the smallest frequency step ⁇ f to be set thereby is passed through the feedback divider 110, 118 (n div ) of the phase locked loop 108, 116 is transformed back up.
  • ⁇ ⁇ f step ⁇ ⁇ f n * n div / n prediv .
  • a problem with the variation of the frequency divisors is the fact that these are in principle counters that are programmed to a certain final value and deliver an output pulse when this final value (threshold) is reached. A reprogramming and thus a modulation of the input frequency of the phase locked loops can thus only take place at the overflow of the counter. Due to the dynamic behavior of the phase-locked loops, however, there is a more or less continuous-time change of the output clock signals or the output frequencies mpll_clk, ppll_clk. For this reason, it is also not necessary to realize a high resolution at the step widths ⁇ f step , since the intermediate regions are continuously passed through by the phase locked loops anyway.
  • a third preferred embodiment for implementing the frequency modulation required for decorrelation is the use of an alternative phase locked loop concept.
  • EMC electromagnetic compatibility
  • EMI minimization interference radiation minimization.
  • Fig. 6 shows the difference between a normal phase locked loop (normal PLL) and a spread spectrum PLL (spread spectrum PLL).
  • the spread spectrum PLL creates in contrast to the normal PLL output signals over a predetermined frequency range, whereas the normal PLL provides only a single output frequency depending on the input frequency.
  • the clock signals can also be realized here by the method for decorrelation described above in more detail.
  • the behavior of an LCD controller was described, as described with reference to FIG. 8.
  • the output of the external frequency generator serves as a reference signal for the memory clock and the screen clock (pixel clock), as described above.
  • a frequency modulation on the external generator leads to a frequency modulation of the memory clock or the screen clock determined by the dynamic behavior of the respective phase locked loop.
  • Fig. 7 shows a section of a screen print which has been created by freezing the image in the external memory of the LCD-Scaler and by reading this memory area. Since the printed lines of the document are barely visible, three of them have been highlighted by white lines.
  • the inventive method is carried out using a random modulation, since there is the possibility that the frequency modulation itself generates a new and in its formation complex interference pattern. Since this behavior is to be expected, especially with continuous modulation functions, it follows from the simulation results with the discrete model that the random modulation is the cheaper variant of the frequency modulation.
  • the method according to the invention has shown, both in the model and in reality, that this can effectively mitigate or make invisible interference phenomena in LCD control units by means of the described quasi-decorrelation of the clock signals.
  • all spurious signals on the chip or circuit board can be manipulated in the same way as the signals ppll and mpll, so that the present invention is not limited to these clock signals, but is generally applicable to all clock signals.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine Steuereinheit und auf ein Verfahren zum Steuern eines Bildschirms, und hier insbesondere auf eine Steuereinheit und auf ein Verfahren zum Reduzieren von Interferenzmustern bei der Anzeige eines Bildes auf dem Bildschirm. Insbesondere bezieht sich die vorliegende Erfindung auf ein Verfahren und auf eine Steuereinheit zur Verwendung mit einem TFT/LCD-Bildschirm.
  • Komplexe Systeme, welche eine Vielzahl von Signalen verwenden, zeigen mit zunehmender Verringerung der Strukturgröße immer stärkere Wechselwirkungen zwischen digitalen und analogen Komponenten. Gravierend wirkt sich dieser Sachverhalt bei Systemen aus, die mehrere Taktsignale (Clock-Domänen) auf einem Chip vereinigen und die ähnliche Frequenzen zur digitalen Datenverarbeitung und analogen Datenerfassung verwenden.
  • Speziell bei Graphikapplikationen zeigen sich solche Wechselwirkungen in Form von Interferenzmustern im Ausgangsbild, was nachfolgend anhand eines TFT/LCD-Bildschirms näher erläutert wird (TFT = Thin Film Transistor = Dünnfilmtransistor; LCD = Liquid Crystal Display = Flüssigkristallanzeige).
  • Zur Anbindung von TFT/LCD-Bildschirmen an gängige Bildquellen (z. B. an PC-Graphikkarten: VGA, DVI und parallele Anschlüsse (PC = Personal Computer; VGA = Video Graphics Adapter; DVI = Digital Video Input = digitaler Videoeingang)) werden LCD-Steuereinheiten benötigt, welche die unterschiedlichen Eingangsdaten erfassen, in digitale RGB-Daten (RGB = Rot, Grün, Blau) umwandeln und mit dem vom jeweiligen Bildschirmtyp erforderlichen Zeitverlauf (Pixelfrequenz) ausgeben.
  • Fig. 8 zeigt ein vereinfachtes Blockschaltbild eines herkömmlichen LCD-Steuerchips 800. Der Steuerchip 800 empfängt von unterschiedlichen Eingangsquellen 802, 804 und 806 Eingangssignale. Hierbei handelt es sich um die schematisch dargestellte Signalquelle 802, welche analoge Videoeingangssignale bereitstellt (AVI = Analog Video Input = analoger Videoeingang). Die Signalquelle 804 stellt digitale Videoeingangssignale bereit (DVI = Digital Video Input = digitaler Videoeingang). Die Signalquelle 806 stellt parallele Videoeingangssignale bereit (PVI = Parallel Video Input = paralleler Videoeingang). Die an den Steuerchip 800 durch die Eingangsquellen 802 bis 806 bereitgestellten Eingangssignale liegen an einer Eingangs-Auswahleinheit 808 an, welche die zu verarbeitenden Eingangssignale auswählt und einem Eingang 810 des Steuerchips 800 bereitstellt. Die am Eingang 810 bereitgestellten Signale werden einer Verarbeitungseinheit 812 bereitgestellt, welche einen FIFO-Speicher (FIFO = First In First Out) und ein Speicherelement umfaßt. Der der Verarbeitungseinrichtung 812 zugeordnete Speicher ist mit einer Speicherschnittstelle 814 verbunden (MI = Memory Interface = Speicherschnittstelle). Die Verarbeitungseinheit 812 gibt über einen Ausgang 814 und die Ausgangsschnittstelle 816 die auf dem Bildschirm anzuzeigenden Pixeldaten mit einer Pixelfrequenz ppll_clk an den Bildschirm aus. Der Steuerchip 800 umfasst ferner einen Konfigurationsblock 818, welcher mit dem Systemtakt sys_clk betrieben wird.
  • Vor der Verarbeitungseinheit 812 liegen die Signale mit.dem Takt fclk an, der dem Takt der von den Eingangsquellen 802 bis 806 erfassten Eingangssignale entspricht (DVI_clk, AVI_clk, PVI_clk).
  • Wie in Fig. 8 dargestellt ist, befinden sich neben den unterschiedlichen Takten (Clock-Domänen) der Eingangsquellen (AVI_clk, DVI_clk, PVI_clk) auf dem Steuerchip 800, je nach Art des Steuereinheit, weitere Takte (Domänen) für die Speicherschnittstelle 814 (mpll_clk) und die Bildschirm-Schnittstelle 818 (ppll_clk). Ferner ist der Systemtakt sys_clk vorgesehen.
  • Der in Fig. 8 gezeigte Steuerchip 800 ist beispielsweise auf einer gedruckten Schaltungsplatine angeordnet, und empfängt z.B. die von einem Computer bereitgestellten Video- oder Graphiksignale zur Aufbereitung und Anzeige auf dem Bildschirm.
  • Das Problem bei solchen Steuereinheiten besteht darin, dass die Taktsignale über das Substrat des Steuerchips 800 in einen oder mehrere Eingänge des Steuerchips einkoppeln und sich mit den anliegenden Signalen überlagern. Hierdurch werden bei der Anzeige der Daten auf dem Bildschirm störende Interferenzmuster erzeugt. Diese Problematik sei nachfolgend anhand der am analogen Eingang empfangenen Signale verdeutlicht.
  • Hinsichtlich der verschiedenen Eingänge des Steuerchips 800 ist festzuhalten, dass theoretisch auch der DVI-Eingang 804 über das Substrat des Chips von den übrigen Taktsignalen (Clock-Domänen) gestört werden kann, jedoch beschränken sich die nachfolgenden Ausführungen der Einfachheit halber auf den analogen Eingang 802 (AVI) als Störsenke, wobei die Speicher- und die Bildschirm-Taktsignale mpll_clk und ppll_clk als Störquelle betrachtet werden, die über das in der Regel niederohmig ausgeführte Substrat des Steuerchips 800 in den analogen Eingang AVI einkoppeln.
  • Der einfachste und in der Praxis oft auftretende Fall einer Interferenz bei LCD-Steuereinheiten ist das Einkoppeln des Störsignals in den analogen Videoeingang 802 (AVI) mit der Frequenz des Bildschirmtaktes ppll_clk (Pixelfrequenz) bzw. den harmonischen Oberwellen dieses Taktes. Es existieren mehrere Möglichkeiten, wie das Störsignal erzeugt wird und in das niederohmige Substrat des Chips 800 gelangt. Als Hauptquelle für die Substratspannungen sind neben der digitalen Logik im Core (Kern) die Eingangs/Ausgangs-Treiber der Ausgangsschnittstelle 818 zu sehen.
  • Anhand der Fig. 9 ist ein Ersatzschaltbild der Bildschirm-Schnittstelle oder Ausgabe-Schnittstelle 818 aus Fig. 8 gezeigt. Im linken Abschnitt der Fig. 9 (links der gestrichelten Linie) sind die Elemente des Steuerchips dargestellt, und rechts der gestrichelten Linie sind die Elemente der Schaltungsplatine dargestellt.
  • Vom Ausgang 816 empfängt die Schnittstelle an einer Treiberstufe 822 die auf dem Bildschirm anzuzeigenden Pixelsignale mit der Pixelfrequenz des Bildschirms ppll_clk. Die Treiberstufe 822 umfaßt bei dem dargestellten Beispiel einen ersten Feldeffekttransistor 822a sowie einen zweiten Feldeffekttransistor 822b. Der Ausgang der Treiberstufe 822 ist mit einer Anschlussfläche des Steuerchips 800 verbunden, wobei die Anschlussfläche eine Impedanz mit einem ohmschen Anteil und einem kapazitiven Anteil gegen die Substratmasse hat, was in Fig. 9 durch den Widerstand R1 und die Kapazität C1 angedeutet ist. Der Steuerchip 800 ist über einen Bonddraht mit einem Gehäuse verbunden, um eine Anschlussfläche des Steuerchips mit einer Anschlussfläche des Chipgehäuses zu verbinden. In Fig. 9 ist der induktive Anteil L1 und der Ohmsche Anteil R2 der Impedanz des Bonddrahts gezeigt.
  • Zusätzlich sind die kapazitiven, induktiven und ohmschen Anteile der Impedanzen der Anschlussfläche und des Gehäuses, mit dem der Steuerchip 800 über den Bonddraht verbunden ist, als Widerstand R3, als Induktivität L2 sowie als Kapazitäten C2 und C3 gezeigt.
  • Auf der Schaltungsplatine ist eine Übertragungsleitung TL (TL = Transmission Line) vorgesehen, welche das von dem Steuerchip ausgegebene Signal an eine weitere Treiberstufe 824 ausgibt, die das Signal ihrerseits an den Bildschirm weiterleitet. Die Treiberstufe 824 umfaßt ähnlich der Treiberstufe 822 einen ersten Feldeffekttransistor 824a und einen zweiten Feldeffekttransistor 824b. Ferner ist mit der Kapazität C4 eine Kapazität der Gehäusung der Treiberstufe 824 verdeutlicht.
  • In Fig. 9 ist ferner bezüglich der Induktivität L1 die hierüber abfallende Spannung uL(t) dargestellt. Wie oben ausgeführt, sind eine der Hauptquellen für die Substratspannungen die Ausgangssignale der Eingangs/Ausgangs-Treiberstufe 822 der Bildschirmschnittstelle. Diese Schnittstelle erzeugt über die Induktivitäten L1, L2 und die Widerstände R1, R2, R3 der Bonddrähte und der Anschlussflächen sehr steile Signale (hohes di/dt). Dies führt dazu, dass über die Bonddrähte Spannungen bis zu einigen 100 mV (uL(t)) abfallen können, die, bedingt durch das Treiberlayout, direkt oder indirekt auf das Substrat des Steuerchips 800 eingekoppelt.
  • Eine weitere Quelle für Störungen am analogen Eingang des Steuerchips 800 können Masse- oder Versorgungsspannungs-Störungen (bounces) sein, die durch eine geringe oder fehlende Entkopplung auf dem Steuerchip im digitalen Core oder durch eine unzulängliche Führung der die Versorgungsspannung führenden Leitungen (power-routing) entstehen können.
  • Die sichtbaren Effekte sind sich in beiden Fällen sehr ähnlich und bei unzureichender Immunität der analogen Schaltungen (Power-Supply-Ripple-Rejection = Leistungsversorgungs-Welligkeits-Unterdrückung, Ground- und Substrate-Noise-Decoupling = Masse- und Substrat-Rauschentkopplung) sind diese in der Form hochfrequenter Quasi-Rauschsignale (mit hoher Interferenzfrequenz finterf ≈ avi_clk), in Form von schmalen diagonalen Streifen und Linien (1/2 avi_clk ≥ finterf ≥ fhorizontal) oder in Form von niederfrequenten horizontal ausgerichteten Streifen (fhorizontal ≥ finterf ≥ fvertikal) mit geringerer oder höherer Helligkeit sichtbar.
  • Die Erscheinungsform der auf dem Bildschirm (panel) sichtbaren Interferenz hängt hierbei von den auf dem Steuerchip 800 eingestellten Frequenzen in Relation zum Eingangstakt ab, wobei das jeweilige Eingangsformat (activ area = aktive Fläche, blanking = Austastung, Zeilenfrequenz usw.) eine wesentliche Rolle spielt.
  • In Fig. 10A ist ein Beispiel für ein solches Interferenzmuster dargestellt, welches für eine LCD-Steuereinheit mit Bildschirm-Schnittstelle basierend auf einem C-Modell simuliert wurde. Der in Fig. 10A dargestellte Verlauf des Interferenzmusters stimmt weitestgehend mit dem bei einer realen LCD-Steuereinheit zu beobachtenden Verlauf überein.
  • Bis jetzt wurden lediglich LCD-Steuereinheiten mit einer Bildschirm-Schnittstelle betrachtet. Zusätzlich existieren jedoch auch LCD-Steuereinheiten, wie die anhand der Fig. 8 beschriebene, bei der zusätzlich die Speicher-Schnittstelle 814 vorgesehen ist. Prinzipiell gelten hier die gleichen Überlegungen wie oben, jedoch befinden sich bei LCD-Steuereinheiten mit externem Speicher neben der Bildschirm-Schnittstelle noch wesentlich stärkere Treibereingänge/ausgänge für die Speicher-Schnittstelle auf dem Steuerchip 800. Diese für die Speicher-Schnittstelle vorgesehenen stärkeren Treiber sind nicht zuletzt auch aufgrund ihrer Wirkung auf das Substrat für die Betrachtung wesentlich. Die Daten über die Speicher-Schnittstelle werden im Regelfall mit einem anderen, üblicherweise höheren Takt getaktet als bei der Bildschirm-Schnittstelle. Ebenso wie bei der Bildschirm-Schnittstelle werden auch hier durch die sehr steilen Signale (hohes di/dt) induktive Spannungen über den Bonddrähten erzeugt, die auf das Substrat einkoppeln und von dort die analogen Schaltungen beeinflussen können. In der Realität befindet sich somit ein Frequenzgemisch aus zumindest zwei Frequenzen auf dem Substrat, die etwa in der gleichen Größenordnung liegen wie die Eingangsfrequenz avi_clk des Signals von der betrachteten Eingangsquelle 802.
  • Betrachtet man beide Frequenzen unabhängig voneinander, ist eine Superposition zweier Interferenzmuster, wie sie in Fig. 10B gezeigt ist, möglich. Berücksichtigt sind hier lediglich die Grundfrequenzen und nicht die harmonischen Frequenzanteile, die ihrerseits zu einem abweichenden Interferenzmuster führen würden.
  • Nachfolgend wird die Entstehung der oben anhand der Fig. 10A und 10B erläuterten Interferenzmuster näher betrachtet. Bei der Entstehung der Interferenzmuster sei der im folgenden beschriebene, vereinfachte Mechanismus zugrunde gelegt. Ausgehend von einem realen XGA-Eingangsmodus (XGA = eXtended Graphics Adapter) wird, unter Berücksichtigung der eingestellten Pixelfrequenz (nur die Grundfrequenz), das sich ergebende Interferenzmuster rechnerisch hergeleitet und graphisch dargestellt. Für die nachfolgende Betrachtung seien die folgenden Bedingungen angenommen:
  • Eingangmodus:
    • XGA 1024x768 @ 75 Hz bei 78,75 MHz
    • Horizontaler Back-Porch: 176 Pixel
    • Horizontaler Front-Porch: 112 Pixel
    • Vertikaler Back-Porch: 28 Linien
    • Vertikaler Front-Porch: 4 Linien
  • Bildschirmeinstellung:
    • XGA 1024x768
    • Pixelfrequenz: 66 MHz
  • Hieraus berechnet sich zunächst die Interferenzfrequenz finterf zu: f interf = 78 , 75 ⁢ MHz - 66 ⁢ Mhz = 12 , 75 ⁢ MHz .
    Figure imgb0001
  • Hieraus lässt sich pro Eingangszeile am analogen Videoeingang (aktive Fläche + Austastung) die Anzahl der Interferenzen berechnen, die sich ergibt zu: interf / Zeile = 78 , 75 / 12 , 75 - 1 * 1312 = 212 , 4190
    Figure imgb0002
  • Ein Maximum/Minimum der Interferenz tritt somit periodisch mit einem Abstand von l interf = 1312 / 212 , 4190 … = 6 , 1764 … Pixel
    Figure imgb0003
     bzw. t interf = 78 , 75 ⁢ MHz - 1 * 6 , 1764 … = 78 , 4313 … ns
    Figure imgb0004
     auf.
  • Geht man davon aus, dass in dem ersten Rahmen (Frame; f = 1), erste Zeile (n = 1) der Startpunkt t = 0s gewählt wird, so ist das erste Minimum/Maximum der Interferenz zwischen dem sechsten und siebten Pixel bzw. nach 78,4313 ns sichtbar und von dort an periodisch (mit tinterf) bis zum Zeilenende. Da die Interferenzperiode in der Regel nicht ganzzahlig in eine Eingangszeile passt, bleibt am Ende jeder Zeile ein Rest. Die Differenz von (interf/Zeile) * n zur nächstgrößeren Ganzzahl ist dann der jeweilige Startwert für die folgende Zeile n + 1. Durch diese Verschiebung des jeweiligen Startwertes mit jeder Zeile entsteht ein diagonales Streifenmuster, wobei gilt: Rest interf / Zeile < 0 , 5 ⇒ diagonale Streifen ∖ ∖ ∖ ∖ ∖ ∖ ∖ ∖ ∖ ∖ ∖ ∖
    Figure imgb0005
     Rest interf / Zeile > 0 , 5 ⇒ diagonale Streifen / / / / / / / / / / / /
    Figure imgb0006
  • Der in der letzten Zeile anfallende Nachkommawert von (interf/Zeile) * nmax bestimmt den Startwert der Interferenz im nachfolgenden Rahmen (f + 1), wodurch es in den meisten Fällen zu einer Verschiebung der diagonalen Linien nach oben bzw. nach unten kommt. Das Resultat sind, je nach Vertikalfrequenz des Bildschirms, bewegte diagonale Linien, die in einer Richtung über das Ausgangsbild wandern. Bei starren Frequenzverhältnissen ist die scheinbare Geschwindigkeit und die Richtung dieser Bewegung konstant und lediglich von der Interferenzfrequenz und dem Zeitverlauf des Eingangssignals am analogen Videoeingang abhängig.
  • Die gerade dargelegten Ausführungen, die zu dem Interferenzmuster geführt haben, sind anhand der Fig. 11 nochmals graphisch zusammengefasst. Insbesondere ist die Festlegung der Startwerte für die nachfolgenden Zeilen und nachfolgenden Rahmen verdeutlicht.
  • In der Realität ist der Mechanismus der Interferenzentstehung zwar komplexer, da zusätzlich nicht nur alle harmonischen Frequenzanteile, sondern auch das dynamische Verhalten aller Komponenten auf dem Steuerchip sowie der externen Elemente, beispielsweise der Phasenregelschleifen auf dem Steuerchip, der Eingangssignalquellen, etc., eine wichtige Rolle spielen, jedoch lassen sich prinzipiell auch hier die entstehenden Interferenzen berechnen.
  • Die aufgrund der oben beschriebenen Mechanismen erzeugten korrelierten Interferenzmuster auf dem Bildschirm sind für einen Benutzer/Betrachter sichtbar und daher störend.
  • Die' US-A-6,046,735 betrifft eine Grafiksteuerung, welche Spread-Spectrum-Techniken verwendet, um einen Pixeltakt über einen Bereich von Frequenzen zu modulieren, um so die maximale Intensität von EMI-Abstrahlungen zu reduzieren. Eine Schaltung zur EMI-Unterdrückung umfasst einen EMI-FIFO-Speicher und eine LCD-Steuerung, die durch ein moduliertes Taktsignal getaktet werden, wohingegen die verbleibenden Elemente mit einem nicht modulierten Videotakt getaktet werden. Der grundsätzliche Ansatz zur EMI-Reduzierung besteht darin, eine Spread-Spectrum-Technik anzuwenden, bei der während der Übertragung von Pixeldaten an einen Flachbildschirm die Frequenz des verwendeten Videotaktsignals moduliert wird. Durch diese Modulation der Taktfrequenz bei der Übertragung einer Zeile an einen Flachbildschirm wird die auftretende EMI-Abstrahlung reduziert. Die modulierte Frequenz wird nur zum Übertragen der Pixeldaten einer Zeile verwendet und nach dem Übertragen der Pixeldaten einer Zeile wird der Taktmodulator zurückgesetzt, so dass die nachfolgende Zeile mit genau der gleichen modulierten Taktfolge ausgelesen wird.
  • Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren und eine Steuereinheit zu schaffen, die die sichtbaren Interferenzen auf einem Bildschirm vermeidet.
  • Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 und durch eine Vorrichtung nach Anspruch / gelöst.
  • Die vorliegende Erfindung schafft ein Verfahren zum Reduzieren von Interferenzmustern bei der Anzeige eines Bildes auf einem Bildschirm mit einer Pixelfrequenz, wobei das Bild durch Pixeldaten beschreibbar ist, die dem Bildschirm durch eine Steuereinheit basierend auf empfangenen Bilddaten bereitgestellt werden, wobei die Steuereinheit einen Eingang zum Empfangen der Bilddaten und eine Mehrzahl von Taktsignalen aufweist, wobei eines oder mehrere der Taktsignale über den Eingang in die Steuereinheit einkoppelt und die Bilddaten überlagert, wobei das Verfahren folgenden Schritt aufweist: während der Verarbeitung der an der Steuereinheit empfangenen Bilddaten für eine Anzeige auf dem Bildschirm, Variieren eines oder mehrerer der bei der Verarbeitung der Bilddaten verwendeten Taktsignale durch eine zeitabhängige Frequenzmodulation,
    wobei die zeitabhängige Frequenzmodulation über eine Zeile oder einen Rahmen der Bilddaten zeitdiskret ist, und die Frequenz bei einem Zeilenwechsel oder einem Rahmenwechsel geändert wird.
  • Die vorliegende Erfindung schafft eine Steuereinheit zum Steuern eines Bildschirms, der bei einer Pixelfrequenz arbeitet, zur Anzeige eines Bildes auf dem Bildschirm mit reduziertem Interferenzmuster, wobei die Steuereinheit eine Mehrzahl von Taktsignalen aufweist, mit
    einem Eingang zum Empfangen von Bilddaten, wobei über den Eingang eines oder mehrere der Taktsignale in die Steuereinheit einkoppelt und mit den Bilddaten überlagert ist;
    einer Verarbeitungseinrichtung, die die empfangenen Bilddaten für eine Anzeige auf dem Bildschirm verarbeitet, wobei die Verarbeitungseinrichtung während der Verarbeitung der Bilddaten eines oder mehrere der bei der Verarbeitung der Bilddaten verwendeten Taktsignale durch eine zeitabhängige Frequenzmodulation, variiert; und
    einem Ausgang, um die verarbeiteten Bilddaten zur Anzeige bereitzustellen,
    wobei die zeitabhängige Frequenzmodulation über eine Zeile oder einen Rahmen der Bilddaten zeitdiskret ist, und
    wobei die Verarbeitungseinrichtung eine Änderung der Frequenz bei einem Zeilenwechsel oder einem Rahmenwechsel bewirkt.
  • Das erfindungsgemäße Verfahren und die erfindungsgemäße Steuereinheit bewirken eine Manipulation der Taktverhältnisse auf dem Steuerchip, wodurch typische Interferenzmuster zerstört und somit nahezu unsichtbar gemacht werden.
  • Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, dass für die Entstehung der Interferenzmuster bzw. der Interferenzbilder ein starres Frequenzverhältnis und ein fixierter Eingangssignalzeitverlauf die Ursache sind. Ist die Vermeidung der sichtbaren Interferenzen durch ein geeignetes Design der analogen Komponenten allein nicht mehr möglich, sind die Frequenzverhältnisse auf dem Chip der Ansatzpunkt für das Lösen der Problematik im Zusammenhang mit Interferenzbildern.
  • Allgemein gesagt ist der erfindungsgemäße Ansatz darin zu sehen, die Korrelation bzw. das starre Verhältnis der verwendeten Frequenzen zu zerstören, so dass keine regelmäßige Störmuster innerhalb eines Rahmens oder innerhalb aufeinanderfolgender Rahmen entstehen können. Gemäß einem bevorzugten Ausführungsbeispiel erfolgt diese Zerstörung der Korrelation bzw. des starren Verhältnisses der Frequenzen durch eine zeitabhängige Frequenzmodulation.
  • Hierbei sind die Störungen, die typischerweise zwischen 1 bis 5 LSB (LSB = Least Significant Bit = minderwertigstes Bit) liegen, zwar immer noch vorhanden jedoch für das menschliche Auge lediglich als leichtes unregelmäßiges Rauschen im Bild sichtbar und daher wesentlich weniger störend.
  • Gemäß einem bevorzugten Ausführungsbeispiel erfolgt die Frequenzmodulation für einen Steuerchip durch eine externe Frequenzquelle oder gemäß einem weiteren Ausführungsbeispiel durch eine interne, auf den Chip realisierte Frequenzquelle.
  • Gemäß einem weiteren bevorzugten Ausführungsbeispiel erfolgt die Frequenzmodulation durch Verwendung von Spread-Spectrum-Phasenregelschleifen).
  • Bevorzugte Weiterbildungen der vorliegenden Anmeldung sind in den Unteransprüchen definiert.
  • Nachfolgend werden anhand der beiliegenden Zeichnungen bevorzugte Ausführungsbeispiele der vorliegenden Erfindung näher erläutert. Es zeigen:
    • Fig. 1A bis C
    Beispiele für eine zeitkontinuierliche Modulationsfunktion g(t);
    Fig. 2A bis C
    Beispiele für eine zeitdiskrete Modulationsfunktion g(k);
    Fig. 3
    ein Blockdiagramm, das die Takterzeugung in einem Steuerchip für einen Bildschirm darstellt;
    Fig. 4
    ein Blockdiagramm einer Steuereinheit gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung mit einer externen Frequenzmodulation;
    Fig. 5
    eine Steuereinheit gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung mit einer internen Frequenzmodulation;
    Fig. 6
    den Frequenzverlauf bei einer Spread-Spectrum-Phasenregelschleife;
    Fig. 7
    ein Beispiel für ein Interferenzmuster bei einer LCD-Steuereinheit mit Speicher- und Bildschirm-Schnittstelle;
    Fig. 8
    ein Blockschaltbild einer bekannten LCD-Steuereinheit;
    Fig. 9
    ein Ersatzschaltbild der Bildschirmschnittstelle der LCD-Steuereinheit aus Fig. 8;
    Fig. 10A
    ein Interferenzmuster einer LCD-Steuereinheit mit einer Bildschirm-Schnittstelle;
    Fig. 10B
    ein Interferenzmuster einer LCD-Steuereinheit mit einer Bildschirm-Schnittstelle und einer Speicher-Schnittstelle; und
    Fig. 11
    eine Darstellung zur Erläuterung der Entstehung eines Interferenzmusters.
  • Bei der nachfolgenden Beschreibung der bevorzugten Ausführungsbeispiele werden in den Figuren gleiche, gleich wirkende oder ähnliche Elemente mit den gleichen Bezugszeichen versehen.
  • Basierend auf dem oben beschriebenen, einfachen Modell der Interferenzentstehung werden nachfolgend die erfindungsgemäßen Ansätze, Verfahren und Vorrichtungen beschrieben, mit denen die Entstehung sichtbarer und somit störender Interferenzen verhindert oder unterdrückt werden können.
  • An dieser Stelle sei jedoch darauf hingewiesen, dass die nachfolgend beschriebenen Verfahren, Ansätze und Vorrichtungen additiv zu den Maßnahmen zu sehen sind, die in den betroffenen analogen Schaltungsteilen und dem Gesamtsystem (gedruckte Schaltungsplatine, Chip, Anwendung) zu treffen sind, um die Empfindlichkeit gegenüber dem Rauschen und ungewollten Substrat- und Masse-Spannungen zu verringern. Vorzugsweise setzt die vorliegende Erfindung somit bei Systemen ein, welche bereits ein ausgereiftes und relativ störunempfindliches analoges Betriebsverhalten aufweisen.
  • Wie oben erwähnt wurde, wird gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung die Änderung der Pixelfrequenz zur Vermeidung der Interferenzmuster dadurch erreicht, dass eine zeitabhängige Frequenzmodulation FM realisiert wird, welche die Korrelation bzw. das starre Verhältnis der Frequenzen zerstört, so dass beim Einkoppeln der Störfrequenzen Interferenzmuster reduziert oder unterdrückt werden.
  • Die zeitabhängige Frequenzmodulation kann durch eine zeitkontinuierliche Frequenzmodulation realisiert werden, beispielsweise durch die Funktion eines Frequenzwobblers, der um die von dem Bildschirm bzw. dem Speicher geforderte Basisfrequenz (f0) einen Frequenzbereich Δf mit einer geeigneten Rate, die durch eine Modulationsfunktion g(t) festgelegt ist, durchläuft.
  • Unter der Annahme, dass auf dem Steuerchip die erforderlichen Taktsignale durch Phasenregelschleifen (PLL = Phase Locked Loop) erzeugt werden, gilt für die Eingangsfrequenzen fxpllin(t) der Phasenregelschleifen: f xpllin t = f 0 + Δf * g t
    Figure imgb0007
     mit:
    • f0 =
    Basisfrequenz des Bildschirms (Pixelfrequenz) oder Basisfrequenz des Speichers
    Δf =
    Frequenzbereich um die Basisfrequenz
    g(t) =
    Modulationsfunktion
  • Die Modulationsfunktion g(t) kann eine beliebige stetige Funktion sein, beispielsweise die in Fig. 1A bis 1C dargestellten Funktionen, wobei sich jedoch grundsätzlich keine Einschränkung hinsichtlich der Ausgestaltung und Ausführung der verwendeten Funktion ergibt.
  • Bei dem hier beschriebenen, zeitkontinuierlichen Fall der Frequenzmodulation wird sich das ergebende Muster der Interferenz stetig innerhalb jeder Zeile und somit auch innerhalb jedes einzelnen Rahmens ändern, und bei geeigneter Festlegung der Funktion g(t) und des Parameters Δf ist es möglich, aus dem ursprünglich korrelierten Interferenzmuster ein scheinbar unkorreliertes "weißes" (Quasi-)Rauschen zu erzeugen.
  • Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung wird anstelle der oben beschriebenen, im allgemeinen recht aufwendigen Vorgehensweise für die zeitkontinuierliche Frequenzmodulation eine vereinfachte, zeitdiskrete Frequenzmodulation angewandt, die zu ähnlichen Resultaten führt, jedoch im Hinblick auf die Realisierung wesentliche Vorteile bietet.
  • Bei diesem Ausführungsbeispiel ändert sich die zu modulierende Frequenz fxpllin(k) nicht kontinuierlich, sondern, je nach Ausführung, rahmenweise oder zeilenweise. Ferner kann auch eine beliebige zeitliche Festlegung gewählt werden. Wie bei der zeitkontinuierlichen Frequenzmodulation kann sich hier die Frequenz stetig oder zufällig und sprunghaft, mittels eines geeigneten Zufallsgenerators, ändern, was eine effektivere Erzeugung von "weißem" (Quasi-)Rauschen ermöglicht.
  • Bei diesem Ausführungsbeispiel gilt für die Eingangsfrequenz der Phasenregelschleifenanordnung: f xpllin k = f 0 + Δf * g k
    Figure imgb0008
     mit:
    • f0 =
    Basisfrequenz des Bildschirms (Pixelfrequenz) oder Basisfrequenz des Speichers
    Δf =
    Frequenzbereich um die Basisfrequenz
    g(k) =
    zeitdiskrete Modulationsfunktion
    k =
    Laufindex
  • Der Laufindex k wird immer dann um 1 erhöht, wenn eine zuvor festgelegte Bedingung für eine Frequenzänderung erfüllt ist, z. B. ein Zeilen- oder Rahmen-Wechsel oder ähnliches auftritt, also eine neue Zeile bzw. ein neuer Rahmen erreicht wird. In Fig. 2A bis C sind Beispiele für die zeitdiskrete Modulationsfrequenz g(k) dargestellt, wobei jedoch auch hier darauf hinzuweisen ist, dass es grundsätzlich keine Einschränkung hinsichtlich der zu verwendenden diskreten Funktion gibt.
  • Wie auch beim oben beschriebenen, ersten Ausführungsbeispiel ist das Ergebnis, bei geeigneter Wahl der Funktion g(k), der Modulationsbedingung und dem Parameter Δf ein "weißes" (Quasi-)Rauschen, das im günstigsten Fall nicht oder nur sehr schwach sichtbar ist.
  • Hinsichtlich des oben beschriebenen Ausführungsbeispiels ist generell festzuhalten, dass das beschriebene Verfahren zur Erzeugung der zeitabhängigen Frequenzmodulation durch eine geeignete Festlegung der Modulationsbedingung ausgesprochen flexibel einsetzbar ist, was auch aufgrund der Vielzahl von möglichen Eingangsmodi und Eingangsfrequenzen erforderlich ist, um eine Anpassung des erfindungsgemäßen Verfahrens an verschiedene Umgebungsbedingungen zu ermöglichen.
  • Nachfolgend wird die Erzeugung und Verteilung von Taktsignalen auf einem Steuerchip, wie er beispielsweise anhand der Fig. 8 beschrieben wurde, näher erläutert, und anschließend erfolgt auf der Grundlage dieser Erläuterung die Beschreibung von Ausführungsbeispielen zur Implementierung der erfindungsgemäßen Verfahren bei Steuerchips für LCD-Bildschirme.
  • In Fig. 3 ist ein Blockdiagramm der für die Takterzeugung auf einem Steuerchip erforderlichen Einheiten dargestellt. Wie in der schematischen Darstellung von Fig. 3 zu sehen ist, werden die dort gezeigten Schaltungselemente zur Erzeugung des Speichertaktes mpll_clk sowie des Pixeltaktes ppll_clk verwendet. Die Schaltung umfaßt einen Multiplexer 100, der an einem ersten Eingang ein horizontales Synchronisationssignal HS (H-Sync) empfängt. An einem zweiten Eingang empfängt der Multiplexer 100 einen externen Oszillator-Takt sys_clk. Basierend auf einem Ansteuersignal wählt der Multiplexer einen der beiden Eingänge als Eingangssignal zur Erzeugung des Pixeltaktes ppll_clk aus. Das vom Multiplexer 100 ausgewählte Ausgangssignal wird über eine Leitung 102 einem Vor-Teiler 104 (pre-divider, nprediv) bereitgestellt, wobei ein von diesem erzeugtes Ausgangssignal über eine weitere Leitung 106 dem Eingang einer Phasenregelschleife 108 bereitgestellt wird, die unter Steuerung eines internen Teilers 110 (ndiv) den Pixeltakt ppll_clk am Ausgang bereitstellt. Der externe Oszillator-Takt sys_clk wird ferner einem weiteren Vor-Teiler 112 (nprediv) bereitgestellt, der an dessen Ausgang über eine Leitung 114 ein Ausgangssignal an die Phasenregelschleife 116 ausgibt. Die Phasenregelschleife 116 wird durch eine interne Steuerung 118 (ndiv) gesteuert und gibt am Ausgang den Speichertakt mpll_clk aus.
  • Ferner ist in Fig. 3 angedeutet, dass der Takt zum Betreiben des Registers, des in Fig. 8 gezeigten Konfigurationsregisters, rclk gleich dem Systemtakt oder externen Oszillatortakt sys_clk ist.
  • Ferner ist dargestellt, dass aus dem horizontalen Synchronisationssignal HS über eine weitere Phasenregelschleife 120 und eine nachgeschaltete Phasenverzögerungsschleife 122 der Eingangstakt avi_clk erzeugt, welcher auch einem Abtaster 124 zur Akquisition und Digitalwandlung des AVI-Signals bereitgestellt wird.
  • Bei dem in Fig. 3 dargestellten Prinzipschaltbild handelt es sich um eine Steuereinheit zur Takterzeugung für einen LCD-Steuerchip mit externem Speicher, der in der Regel zumindest vier unterschiedliche Takte (Clock-Domänen) aufweist, die zueinander in einem bestimmten, zeitvarianten Verhältnis stehen. Ferner ist anhand der Fig. 3 eine Konfiguration für die Takterzeugung betrachtet, die auch bei späteren Implementierungen und Anwendungen anzutreffen ist.
  • In Fig. 3 sind die vier Takte und deren Erzeugung skizziert, und abgesehen von der Phasenregelschleife 108 (llpll), die als Eingangssignal das horizontale Synchronisationssignal HS des analogen Videoeingangs AVI verwenden kann, werden alle übrigen Phasenregelschleifen durch den externen Oszillator-Takt sys_clk angesteuert.
  • Unkritisch ist der für die Register des Steuerchips 800 verwendete Takt rclk. Dieser ist in der Regel identisch mit dem externen Takt (rclk = sys_clk) und hat, da die Register im Normalbetrieb statisch sind, keinen sicht- oder messbaren Einfluss auf die analogen Schaltungen des Chips.
  • Anders liegt der Fall beim Speichertakt mpll_clk und Bildschirm-Takt (Pixeltakt) ppll_clk, die von den zugehörigen Phasenregelschleifen 108 und 116 (ppll, mpll) erzeugt werden. Mittels dieser Taktsignale werden nicht nur sehr große digitale Blöcke des LCD-Steuerchips getaktet, sondern auch die entsprechenden Eingangs/Ausgangs-Schnittstellen, nämlich die Speicherschnittstelle und die Bildschirm-Schnittstelle. Als Eingangssignal kann bei beiden Phasenregelschleifen der externe Oszillator-Takt verwendet werden und durch eine Programmierung der Vor-Teiler 104, 112 und der internen Schleifen-Teiler 110, 118 kann die erwünschte Frequenz des Taktsignals am Ausgang eingestellt werden. Bei der Bildschirm-Phasenregelschleife kann alternativ zum externen Takt sys_clk auch das H-Sync Signal des ausgewählten Eingangs, bei dem dargestellten Ausführungsbeispiel das Signal HS des analogen Videoeingangs, als Eingangssignal herangezogen werden.
  • Ausgehend von der in Fig. 3 dargestellten Systemarchitektur werden nachfolgend zwei bevorzugte Ausführungsbeispiele zur Implementierung der oben beschriebenen Verfahren zur Quasi-Dekorrelation der Takte beschrieben. Für einen Fachmann wird es aus der nachfolgend beschriebenen Implementierung ersichtlich sein, dass auch andere Implementierungen möglich sind.
  • Anhand der Fig. 3 wird ein erstes Ausführungsbeispiel beschrieben, bei dem der frequenzmodulierte Systemtakt durch eine externe Quelle eingespeist wird. In Fig. 4 ist ein Ausschnitt der in Fig. 3 gezeigten Schaltungselemente zur Erzeugung des Pixeltaktes ppll_clk und des Speichertaktes mpll_clk dargestellt, wobei für die Implementierung des Verfahrens der extern eingespeiste Systemtakt sys_clk als Eingangssignal an die Phasenregelschleife 108 zur Erzeugung des Pixeltaktes ausgewählt wird, so dass der Einfachheit halber in Fig. 4 der in Fig. 3 noch gezeigte Multiplexer 100 weggelassen wurde.
  • In Fig. 4 ist zu sehen, dass anstelle des bei herkömmlichen LCD-Steuerchips verwendeten externen Quarz- oder Kristalloszillators 126 nunmehr ein Wobbelgenerator 128 verwendet wird, um den Systemtakt sys_clk bereitzustellen. Dies ist durch die unterbrochene Verbindung zwischen dem Quarz-Oszillator 126 und den Vor-Teilern 104 und 112 (nprediv) bei 130 gezeigt. Bei dem in Fig. 4 dargestellten Ausführungsbeispiel handelt es sich um eine einfache Implementierung der vorliegenden Erfindung, wobei hier anstelle des herkömmlicherweise verwendeten Quarz-Oszillators 126 ein externer Frequenzgenerator 128, z. B. vom Typ Stanford DG 245 verwendet wird, der anstelle des Quarz-Oszillators auf der gedruckten Schaltungsplatine angeordnet ist, auf der auch der Steuerchip zur Ansteuerung des Bildschirms angeordnet ist. Wird der Frequenzgenerator 128 eingestellt, um ein frequenzmoduliertes Signal entsprechend den oben beschriebenen Ausführungsbeispielen des erfindungsgemäßen Verfahrens zu erzeugen, so kann dieses frequenzmodulierte Ausgangssignal des Generators 128 als Eingangssignal bzw. Systemtakt sys_clk für die Phasenregelschleifen 108 und 116 herangezogen werden. Bei sorgfältiger Auswahl der Parameter wird hier eine Quasi-Dekorrelation der durch die Phasenregelschleifen 108 und 116 (ppll, mpll) erzeugten Taktsignale ppl_clk und mpll_clk bezüglich des Abtasttaktes des analogen Eingangssignals (avi_clk) erreicht.
  • Die systematischen Grenzen der zu wählenden Parameter hängen zum einen ab von den dynamischen Regeleigenschaften der Phasenregelschleifen 108 und 116 und zum anderen von der Frequenztoleranz der angeschlossenen Einheiten, also des angeschlossenen Bildschirms und des Speichers. Dies bedeutet, dass auch bei einer maximalen Frequenzabweichung aufgrund der Frequenzmodulation immer noch ein sicherer Datentransfer zu den angeschlossenen Einheiten gewährleistet sein muss. Darüber hinaus ist bei einer starken Frequenzmodulation auch noch die Einhaltung der für die Synthese der digitalen Blöcke angelegten Beschränkungen zu beachten, um Zeitgebungsprobleme innerhalb der Blöcke und vor allem auch an den Schnittstellen zwischen den Takten (Clock-Domänen) zu vermeiden.
  • Die Bestimmung der zu wählenden Parameter für die Frequenzmodulation ist auf theoretischem Wege sehr aufwendig, da sich in der Realität nicht nur die Grundfrequenzen, sondern auch alle harmonischen Anteile sowie die dynamischen Eigenschaften aller Komponenten überlagern und zu einem komplexen Zeit- und Frequenzverhalten führen. Obwohl theoretisch bestimmbar, werden die Parameter für die Frequenzmodulation vorzugsweise empirisch für jede Kombination von Eingangsmodus/Anwendung ermittelt. Basierend auf den so ermittelten Werten erfolgt dann eine Einstellung entsprechend einem erwünschten Modus.
  • Obwohl das gerade beschriebene Ausführungsbeispiel mit dem externen Frequenzgenerator gute Ergebnisse liefert, ist ein Nachteil in dieser Ausgestaltung darin zu sehen, dass die Kosten und der Aufwand für den Anschluss des externen Frequenzgenerators zu hoch sind. Für eine spätere Anwendung ist der Einsatz eines externen Frequenzgenerators unerwünscht, so dass bei der Realisierung ein vereinfachter programmierbarer/parametrisierbarer Generator auf der gedruckten Schaltungsplatine herangezogen werden kann, was zwar eine mögliche, jedoch auch unwirtschaftliche Lösung darstellt.
  • Daher wird gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung zur Implementierung des erfindungsgemäßen Verfahrens der frequenzmodulierte Systemtakt intern erzeugt, d. h. in der Steuereinheit, nämlich auf dem Chip. In Fig. 5 ist eine Schaltung für die interne Erzeugung der Frequenzmodulation dargestellt. Wie zu erkennen ist, wird der herkömmlich verwendete externe Quarz-Oszillator 126, der auf der Schaltungsplatine angeordnet ist, beibehalten, um dem Steuerchip den Systemtakt sys_clk bereitzustellen. Zusätzlich zu den bereits oben beschriebenen Elementen ist ferner eine Teiler-Steuerung 132 (Divider-Controller) vorgesehen, die über einen ersten Steuerbus 134 mit dem ersten Vor-Teiler 104, über einen zweiten Steuerbus 136 mit dem zweiten Vor-Teiler 112, über einen dritten Steuerbus 138 mit dem ersten Rückkopplungsteiler 110 und über einen vierten Steuerbus 140 mit dem zweiten Rückkopplungsteiler 118 in Verbindung steht.
  • Bei der in Fig. 5 dargestellten Realisierung handelt es sich um eine, verglichen mit der anhand der Fig. 4 beschriebenen Realisierung, elegantere und technisch ungleich leichter zu realisierende Implementierung der Dekorrelation durch eine "On-Chip"-Frequenzmodulation. Die diesem Ausführungsbeispiel zugrundeliegenden Ansatzpunkte für die Frequenzmodulation sind die bei den Phasenregelschleifen 108 und 116 jeweils verwendeten Vor-Teiler 104 und 112 sowie die Rückkopplungsteiler 110 und 118. Der Teilerwert jedes der Vor-Teiler 104 und 112 und der Rückkopplungsteiler wird unter Steuerung des Teiler-Steuerung 132 mittels eines geeigneten Algorithmus oder eines programmierbaren pseudozufälligen Generators verändert, um so das oben beschriebene Zeit- und Frequenzverhalten zu erhalten. Bei dem in Fig. 5 dargestellten Ausführungsbeispiel enthält die Teiler-Steuerung 132 eine Abtaststeuerung, einen programmierbaren Zähler/Teiler sowie einen Zufallsgenerator.
  • Für das Ergebnis der Frequenzmodulation ist die Genauigkeit der Vor-Teiler 104, 112 (nprediv) wichtig, wobei zu beachten ist, dass der hierdurch einzustellende, kleinste Frequenzschritt ΔfSchritt durch den Rückkopplungsteiler 110, 118 (ndiv) der Phasenregelschleife 108, 116 wieder herauf transformiert wird. Für die Größe des effektiv zu erzielenden Frequenzschrittes beim Pixeltakt ppll_clk bzw. beim Speichertakt mpll_clk gilt bei gleichen Aufbau der Schaltungen: Δ ⁢ f Schritt = Δ ⁢ f n * n div / n prediv ,
    Figure imgb0009
    wobei z.B. gilt: n div = 2 0
    Figure imgb0010
     n prediv = 2 16 ,
    Figure imgb0011
     woraus sich der minimale ΔfSchritt ergibt.
  • Ein Problem bei der Variation der Frequenzteiler ist die Tatsache, dass es sich hierbei im Prinzip um Zähler handelt, die auf einen bestimmten Endwert programmiert sind und bei Erreichen dieses Endwertes (Schwelle) einen Ausgangspuls liefern. Eine Umprogrammierung und somit eine Modulation der Eingangsfrequenz der Phasenregelschleifen kann somit auch nur beim Überlauf des Zählers stattfinden. Aufgrund des dynamischen Verhaltens der Phasenregelschleifen kommt es jedoch zu einer mehr oder weniger zeitkontinuierlichen Änderung der Ausgangstaktsignale bzw. der Ausgangsfrequenzen mpll_clk, ppll_clk. Aus diesem Grund ist es auch nicht erforderlich, eine hohe Auflösung bei den Schrittweiten ΔfSchritt zu realisieren, da die Zwischenbereiche ohnehin kontinuierlich von den Phasenregelschleifen durchlaufen werden.
  • Die Realisierung des zweiten Ausführungsbeispiels zur Implementierung des erfindungsgemäßen Verfahrens ist ungleich leichter als bei der externen Erzeugung des frequenzmodulierten Signals, jedoch ist hier auch das Zeitverhalten der Phasenregelschleife entscheidend. Da bereits die Vor-Teiler in bestehenden Schaltungen und Entwürfen vorhanden sind, kann das erfindungsgemäße Verfahren mit wenig Aufwand (Teilerlogik und -ansteuerung) implementiert und verifiziert werden.
  • Ein drittes, bevorzugtes Ausführungsbeispiel zur Implementierung der für die Dekorrelation erforderlichen Frequenzmodulation ist der Einsatz eines alternativen Phasenregelschleifen-Konzepts. Sogenannte Spread-Spectrum-Phasenregelschleifen werden bei ähnlichen Anwendungen zur Verbesserung der EMC/EMI (EMC = electromagnetic Compatibility = elektromagnetische Verträglichkeit, EMI-Minimierung = Störstrahlungsminimierung) eingesetzt. Durch eine geeignete Anpassung der Parameter der Phasenregelschleifen und deren Ansteuerung (linear, Funktion, oder zufällig) ist es möglich, sowohl eine Dekorrelation der Takte zu erhalten, woraus keine sichtbaren Interferenzen folgen, sowie das EMC/EMI-Verhalten positiv zu beeinflussen.
  • In Fig. 6 ist der Unterschied zwischen einer normalen Phasenregelschleife (normale PLL) und einer Spread-Spectrum-Phasenregelschleife (Spread-Spectrum-PLL) dargestellt. Wie zu erkennen ist, erzeugt die Spread-Spectrum-PLL im Gegensatz zur normalen PLL Ausgangssignale über einen vorbestimmten Frequenzbereich, wohingegen die normale PLL lediglich abhängig von der Eingangsfrequenz eine einzige Ausgangsfrequenz liefert. Somit lassen sich auch hier durch die erfindungsgemäßen, oben näher beschriebenen Verfahren zur Dekorrelation die Taktsignale realisieren.
  • Nachfolgend werden experimentelle Ergebnisse zur Dekorrelation der Taktsignale näher beschrieben, wobei diese basierend auf dem oben beschriebenen ersten Ausführungsbeispiel zur Implementierung des Verfahrens mittels einer externen Einspeisung der frequenzmodulierten Signale durchgeführt wurden.
  • Für die Analyse von auftretenden Interferenzen bei einer LCD-Steuereinheit eignen sich besonders solche Steuereinheiten, z. B. SAA6714, mit der Möglichkeit, die Daten in einem Speicher zu speichern und somit auch statisch zu bewerten. Im folgenden wird daher zunächst ein entsprechender Versuchsaufbau beschrieben und anschließend die hieraus gewonnenen Ergebnisse der Dekorrelation, mit externer Einspeisung des frequenzmodulierten Systemtaktes, dargestellt.
  • Der Testaufbau umfasste folgende Geräte und Komponenten:
    • Stanford Research Systems Synthesized Function Generator, Modell DS345 als System-Clock Generator,
    • Quantum Data Video Test Generator, Modell 801 GD als AVI Signalquelle,
    • SAA6714 Evaluation Board "Early Dragon", Version 1.2, mit SAA6714A,
    • LG Philips Panel, 18 Zoll, Modell LM181E1, SXGA-Auflösung,
    • Deutronic Power Supply 12V / 5A, Modell DTP60
  • Folgende Einstellungen und Parameter wurden gewählt:
  • Eingang:
  • Quantum Data Testgenerator
    Format: 83 = DMT1260
    Image: 43 = 45Flat27
    Auflösung: 1280x1024
  • Takt-Erzeugung:
    • Stanford Research Systems Synthesized Function Generator:
    • Basisfrequenz: 25.000.005,000 Hz (25,000005 MHz)
  • Aufgrund der Möglichkeit, die Frequenz am Stanford Research Generator in Hz-Schritten einzustellen, konnte auch der Spezialfall eines stehenden Interferenzmusters erzeugt werden, welches dann statisch - auch ohne Zwischenspeicherung im Speicher - bewertet werden konnte. Wird im Normalbetrieb der Systemtakt von einem Quarz-Oszillator erzeugt, so hängt die Entstehung und die Art der Interferenzlinien sehr stark von der Temperatur des Quarz-Oszillators sowie von dessen Alterung, Fertigungstoleranzen usw. ab.
  • Untersucht wurde das Verhalten einer LCD-Steuerung, wie sie anhand der Fig. 8 beschrieben wurde. Der Ausgang des externen Frequenzgenerators dient hierbei als Referenzsignal für den Speichertakt und den Bildschirmtakt (Pixeltakt), wie es oben beschrieben wurde. Eine Frequenzmodulation am externen Generator führt zu einer vom dynamischen Verhalten der jeweiligen Phasenregelschleife bestimmten Frequenzmodulation des Speichertaktes bzw. des Bildschirmtaktes.
  • Fig. 7 zeigt einen Ausschnitt eines Bildschirmausdrucks welcher durch Einfrieren des Bildes im externen Speicher des LCD-Scalers und durch Auslesen dieses Speicherbereichs erstellt wurde. Da beim Ausdruck des Dokuments die Interferenzlinien kaum noch sichtbar sind, wurden zur Veranschaulichung drei davon durch weiße Linien hervorgehoben.
  • Im Gegensatz zu dem bereits beschriebenen diskreten Modell zeigt sich in der Realität schon bei kleinen Frequenzänderungen eine starke Abhängigkeit des Interferenzmusters. Bei einer Änderung der Eingangsfrequenz um nur wenige Hertz wurden unterschiedliche Interferenzmuster sichtbar.
  • In der nachfolgenden Tabelle sind einige Einstellung sowie die jeweiligen Erscheinungsformen der Interferenzlinien wiedergegeben.
    Frequenz (Hz) Interferenzlinien
    25.000.004 ca. 20 Grad Neigung im Uhrzeigersinn im Abstand von ca. 5 mm
    25.000.010 ca. 20 Grad Neigung im Uhrzeigersinn im Abstand von ca. 3 mm
    25.000.012 ca. 150 Grad Neigung im Uhrzeigersinn im Abstand von ca. 2 mm
    25.000.018 ca. 20 Grad Neigung im Uhrzeigersinn im Abstand von ca. 5 mm
    25.000.025 wie bei 25.000.012 und 25.000.010 zusammen
  • Durch Anwenden der Dekorrelation mittels eines frequenzmodulierten Systemtaktes anstelle des Quarz-Oszillators auf der gedruckten Schaltungsplatine ist es möglich, die in Fig. 7 dargestellten Interferenzmuster für das menschliche Auge "unsichtbar" zu machen. Entscheidend für den erwünschten Effekt ist hierbei die Kombination aus Interferenzfrequenz, Diversion der Interferenzlinien durch die Frequenzmodulation und die vertikale Auffrischrate.
  • Als Beispiel sei das Interferenzmuster betrachtet, welches bei 25.000.004 Hz Systemtakt auftrat. Eine Sweep-Rate von 25 Hz, ein überstrichener Frequenzbereich von 7777 Hz sowie eine Sinusfunktion als Modulationsfrequenz g(t) wurde gewählt, und bei diesen Einstellungen am Funktionsgenerator wurde ein sehr gutes Ergebnis erzielt, bei dem die Interferenzlinien für das menschliche Auge nicht mehr sichtbar waren.
  • Vorzugsweise wird das erfindungsgemäße Verfahren unter Verwendung einer zufälligen Modulation ausgeführt, da die Möglichkeit besteht, dass durch die Frequenzmodulation selbst wieder ein neues und in seiner Entstehung komplexes Interferenzmuster erzeugt wird. Da dieses Verhalten vor allem bei stetigen Modulationsfunktionen zu erwarten ist, geht aus den Simulationsergebnissen mit dem diskreten Modell hervor, dass die zufällige Modulation die günstigere Variante der Frequenzmodulation ist.
  • Das erfindungsgemäße Verfahren hat sowohl im Modell als auch in der Realität gezeigt, dass hierdurch effektiv Interferenzerscheinungen bei LCD-Steuereinheiten mittels der beschriebenen Quasi-Dekorrelation der Taktsignale abgemildert bzw. unsichtbar gemacht werden können.
  • Die technische Realisierung ist mit relativ geringem Aufwand möglich, jedoch sind für den effektiven Einsatz des Verfahrens die geeigneten Parameter für verschiedene Modi zu ermitteln, um sicherzustellen, dass das Verfahren zuverlässig arbeitet und es keine Probleme mit den externen Komponenten (Speicher und Bildschirm) gibt.
  • Im Vorhergehenden wurde ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung näher beschrieben, bei dem die sichtbaren Interferenzen durch eine Änderung der Pixelfrequenz bei der Erzeugung der Pixeldaten erreicht wurde. Die vorliegende Erfindung ist jedoch nicht hierauf beschränkt.
  • Grundsätzlich können alle Störsignale auf dem Chip oder der Schaltungsplatine in gleicher Weise manipuliert werden wie die Signale ppll und mpll, so dass die vorliegende Erfindung nicht auf diese Taktsignale beschränkt ist, sondern allgemein auf alle Taktsignale anwendbar ist.

Claims (12)

  1. Verfahren zum Reduzieren von Interferenzmustern bei der Anzeige eines Bildes auf einem Bildschirm mit einer Pixelfrequenz (ppll_clk), wobei das Bild durch Pixeldaten beschreibbar ist, die dem Bildschirm durch eine Steuereinheit (800) basierend auf empfangenen Bilddaten bereitgestellt werden, wobei die Steuereinheit einen Eingang (802, 804, 806) zum Empfangen der Bilddaten und eine Mehrzahl von Taktsignalen aufweist, wobei eines oder mehrere der Taktsignale über den Eingang in die Steuereinheit einkoppelt und die Bilddaten überlagert, wobei das Verfahren folgenden Schritt aufweist:
    während der Verarbeitung der an der Steuereinheit empfangenen Bilddaten für eine Anzeige auf dem Bildschirm, Variieren eines oder mehrerer der bei der Verarbeitung der Bilddaten verwendeten Taktsignale durch eine zeitabhängige Frequenzmodulation (FM),
    dadurch gekennzeichnet, dass die zeitabhängige Frequenzmodulation (FM) über eine Zeile oder einen Rahmen der Bilddaten zeitdiskret ist, und die Frequenz (ppll_clk) bei einem Zeilenwechsel oder einem Rahmenwechsel geändert wird.
  2. Verfahren nach Anspruch 1, bei dem während der Verarbeitung der Bilddaten die Pixelfrequenz (ppll_clk) geändert wird.
  3. Verfahren nach Anspruch 1 oder 2, bei dem die Steuereinheit eine Einrichtung (108) umfaßt, die abhängig von einer anliegenden Eingangsfrequenz (sys_clk) die Pixelfrequenz (ppll_clk) erzeugt, wobei der Schritt des Änderns der Pixelfrequenz (ppll_clk) das Ändern der Eingangsfrequenz (sys_clk) umfaßt.
  4. Verfahren nach Anspruch 3, bei dem die Eingangsfrequenz (sys_clk) durch eine externe Frequenzquelle (128) oder durch eine interne Frequenzquelle (132) der Steuereinheit (800) bereitgestellt wird.
  5. Verfahren nach Anspruch 3 oder 4, bei dem die Steuereinheit eine Speicherschnittstelle (814), die durch ein Treibersignal mit einer Speicherfrequenz (mpll_clk) getrieben wird, und eine Einrichtung (116) zum Erzeugen der Speicherfrequenz (mpll_clk) umfaßt, wobei die Eingangsfrequenz (sys_clk) der Einrichtung (108) zum Erzeugen der Pixelfrequenz (ppll_clk) ferner an der Einrichtung (116) zum Erzeugen der Speicherfrequenz (mpll_clk) anliegt.
  6. Verfahren nach einem der Ansprüche 3 bis 5, bei dem die Einrichtung zum Erzeugen der Pixelfrequenz (ppll_clk) eine Spread-Spectrum-Phasenregelschleife umfaßt.
  7. Steuereinheit zum Steuern eines Bildschirms, der bei einer Pixelfrequenz (ppll_clk) arbeitet, zur Anzeige eines Bildes auf dem Bildschirm mit reduziertem Interferenzmuster, wobei die Steuereinheit eine Mehrzahl von Taktsignalen aufweist, mit
    einem Eingang (802, 804, 806) zum Empfangen von Bilddaten, wobei über den Eingang eines oder mehrere der Taktsignale in die Steuereinheit einkoppelt und mit den Bilddaten überlagert ist;
    einer Verarbeitungseinrichtung (812), die die empfangenen Bilddaten für eine Anzeige auf dem Bildschirm verarbeitet, wobei die Verarbeitungseinrichtung (812) während der Verarbeitung der Bilddaten eines oder mehrere der bei der Verarbeitung der Bilddaten verwendeten Taktsignale durch eine zeitabhängige Frequenzmodulation (FM), variiert; und
    einem Ausgang (818), um die verarbeiteten Bilddaten zur Anzeige bereitzustellen,
    dadurch gekennzeichnet, dass die zeitabhängige Frequenzmodulation (FM) über eine Zeile oder einen Rahmen der Bilddaten zeitdiskret ist, und
    dass die Verarbeitungseinrichtung (812) eine Änderung der Frequenz (ppll_clk) bei einem Zeilenwechsel oder einem Rahmenwechsel bewirkt.
  8. Steuereinheit nach Anspruch 7, bei der die Verarbeitungseinrichtung (812) während der Verarbeitung der Bilddaten die Pixelfrequenz (ppll_clk) ändert.
  9. Steuereinheit nach Anspruch 7 oder 8, bei der die Verarbeitungseinrichtung (812) einen Pixelfrequenzgenerator (108) umfaßt, der die Pixelfrequenz (ppll_clk) abhängig von einem veränderlichen Eingangsfrequenzsignal (sys_clk) erzeugt.
  10. Steuereinheit nach Anspruch 9, bei der das veränderliche Eingangsfrequenzsignal durch eine externe Signalquelle (128) oder basierend auf einem externen, konstanten Frequenzsignal durch eine interne Frequenzsteuerung (134) bereitgestellt wird.
  11. Steuereinheit nach Anspruch 9 oder 10, bei der die Verarbeitungseinheit einen Speicherfrequenzgenerator (116) umfaßt, der basierend auf dem Eingangsfrequenzsignal (sys_clk) eine Speicherfrequenz (mpll_clk) für ein Treibersignal für eine Speicherschnittstelle (814) erzeugt.
  12. Steuereinheit nach einem der Ansprüche 9 bis 11, bei der der Pixelfrequenzgenerator eine Spread-Spectrum-Phasenregelschleife umfaßt.
EP03793774A 2002-09-06 2003-08-29 Steuereinheit und verfahren zum reduzieren von interferenzmustern bei der anzeige eines bildes auf einem bildschirm Expired - Fee Related EP1535274B1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10241343 2002-09-06
DE2002141343 DE10241343A1 (de) 2002-09-06 2002-09-06 Steuernheit und Verfahren zum Reduzieren von Interferenzmustern bei der Anzeige eines Bildes auf einem Bildschirm
PCT/EP2003/009633 WO2004023452A1 (de) 2002-09-06 2003-08-29 Steuereinheit und verfahren zum reduzieren von interferenzmustern bei der anzeige eines bildes auf einem bildschirm

Publications (2)

Publication Number Publication Date
EP1535274A1 EP1535274A1 (de) 2005-06-01
EP1535274B1 true EP1535274B1 (de) 2007-01-24

Family

ID=31895693

Family Applications (1)

Application Number Title Priority Date Filing Date
EP03793774A Expired - Fee Related EP1535274B1 (de) 2002-09-06 2003-08-29 Steuereinheit und verfahren zum reduzieren von interferenzmustern bei der anzeige eines bildes auf einem bildschirm

Country Status (7)

Country Link
EP (1) EP1535274B1 (de)
JP (1) JP4410677B2 (de)
CN (1) CN100405457C (de)
AU (1) AU2003264136A1 (de)
DE (2) DE10241343A1 (de)
TW (1) TWI250505B (de)
WO (1) WO2004023452A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185312A (zh) * 2015-10-12 2015-12-23 利亚德光电股份有限公司 Led驱动器、包括其的led显示屏及led驱动芯片的驱动方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5534968B2 (ja) * 2010-06-15 2014-07-02 シャープ株式会社 液晶表示装置および電子情報機器
CN102222457B (zh) 2011-05-19 2013-11-13 硅谷数模半导体（北京）有限公司 定时控制器及具有其的液晶显示器
TWI678695B (zh) * 2018-09-14 2019-12-01 瑞鼎科技股份有限公司 動態頻率補償方法與動態頻率補償系統
CN109639259B (zh) * 2018-12-05 2022-07-22 惠科股份有限公司 扩展频谱的方法、芯片、显示面板及可读存储介质
CN111710313B (zh) * 2020-07-14 2022-06-03 京东方科技集团股份有限公司 显示面板水波纹的消除方法及消除装置、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659339A (en) * 1994-09-30 1997-08-19 Sun Microsystems, Inc. Method and apparatus for reducing electromagnetic interference radiated by flat panel display systems
US5757338A (en) * 1996-08-21 1998-05-26 Neomagic Corp. EMI reduction for a flat-panel display controller using horizontal-line based spread spectrum
US5943382A (en) * 1996-08-21 1999-08-24 Neomagic Corp. Dual-loop spread-spectrum clock generator with master PLL and slave voltage-modulation-locked loop
KR100326200B1 (ko) * 1999-04-12 2002-02-27 구본준, 론 위라하디락사 데이터 중계장치와 이를 이용한 액정패널 구동장치, 모니터 장치 및 표시장치의 구동방법
US6498626B1 (en) * 1999-05-26 2002-12-24 Thomson Licensing S.A. Video signal processing arrangement for scan velocity modulation circuit
JP3421988B2 (ja) * 1999-10-27 2003-06-30 Ｎｅｃビューテクノロジー株式会社 表示装置及びそれに用いるクロック間干渉による影響の防止方法
TW556143B (en) * 2000-02-03 2003-10-01 Chi Mei Optoelectronics Corp Transmission method, device and liquid crystal display to reduce EMI intensity for liquid crystal display circuit
KR100471054B1 (ko) * 2000-11-18 2005-03-07 삼성전자주식회사 컴퓨터 시스템 및 그의 화상처리방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185312A (zh) * 2015-10-12 2015-12-23 利亚德光电股份有限公司 Led驱动器、包括其的led显示屏及led驱动芯片的驱动方法
CN105185312B (zh) * 2015-10-12 2018-06-12 利亚德光电股份有限公司 Led驱动器、包括其的led显示屏及led驱动芯片的驱动方法

Also Published As

Publication number Publication date
WO2004023452A1 (de) 2004-03-18
TWI250505B (en) 2006-03-01
DE50306395D1 (de) 2007-03-15
AU2003264136A1 (en) 2004-03-29
TW200415566A (en) 2004-08-16
JP2005538397A (ja) 2005-12-15
EP1535274A1 (de) 2005-06-01
CN1679080A (zh) 2005-10-05
JP4410677B2 (ja) 2010-02-03
CN100405457C (zh) 2008-07-23
DE10241343A1 (de) 2004-03-25

Similar Documents

Publication Publication Date Title
DE19954240B4 (de) Datenschnittstelle
DE69434994T2 (de) Taktgenerator mit spektraler Dispersion und assoziertes Verfahren
DE3347345C2 (de)
DE19542972C2 (de) Integrierte Tafelvorrichtung mit Positionserfassungsfunktion und Bildanzeigefunktion sowie Betriebsverfahren dafür
DE60035031T2 (de) Treiberschaltung mit internem ram, anzeigevorrichtung mit diesem treiber und elektronisches gerät
DE69726335T2 (de) Videoadapter und digitales Bildanzeigegerät
AT402454B (de) Verfahren und vorrichtung zur vermeidung von unterbrechungen in einem aktiven, adressierenden anzeigesystem
DE3326517A1 (de) Fluessigkristall-bilddisplay
DE2654050A1 (de) Taktsignalsteuersystem fuer mikrocomputersysteme
DE69735578T2 (de) Energiesparmodus für eine Flüssigkristallanzeige mit zwei Anzeigebereichen
DE3621524C2 (de)
DE102012110068A1 (de) Flachbildschirmvorrichtung
DE2920227C2 (de) Digitalprozessor für einen als Datensichtgerät zu verwendenden Fernsehempfänger
EP1535274B1 (de) Steuereinheit und verfahren zum reduzieren von interferenzmustern bei der anzeige eines bildes auf einem bildschirm
DE102016125752A1 (de) Integrierter gatetreiberschaltkreis und anzeigevorrichtung aufweisend denselben
WO2011095310A1 (de) Bildschirmeinheit mit einem tastschirm
DE2644449A1 (de) Ansteuerverfahren fuer einen anzeigeschirm mit einem bistabilen medium, insbesondere einer fluessigkristallschicht
EP0500147B2 (de) Verfahren zur Ansteuerung eines Monitors und Monitorsteuerschaltung
DE3938366C2 (de) Vorrichtung zur Bilddatenreduktion für ein Anzeigegerät
US7570245B2 (en) Control unit and method for reducing interference patterns in the display of an image on a screen
DE2715517C2 (de) Verfahren zum Betreiben einer Flüssigkristallanzeigevorrichtung
DE4133884A1 (de) Oszillator zur verwendung in anordnungen zum veraendern der zeitbasis von videosignalen
EP0337104B1 (de) Schaltungsanordnung zum Steuern der bildlichen rasterartigen Darstellung von Informationen
DE112019005714T5 (de) Anzeige, Schaltungsanordnung für eine Anzeige und Verfahren zum Betreiben einer Anzeige
DE60128369T2 (de) Verfahren und Überwachungssystem zur sicheren Anzeige von einer graphischen Darstellung auf einer Matrixanzeigeeinheit

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20050207

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL LT LV MK

17Q First examination report despatched

Effective date: 20050620

DAX Request for extension of the european patent (deleted)
RBV Designated contracting states (corrected)

Designated state(s): DE FR GB

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Owner name: PHILIPS INTELLECTUAL PROPERTY & STANDARDS GMBH

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REF Corresponds to:

Ref document number: 50306395

Country of ref document: DE

Date of ref document: 20070315

Kind code of ref document: P

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 20070503

ET Fr: translation filed
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20071025

REG Reference to a national code

Ref country code: GB

Ref legal event code: 732E

REG Reference to a national code

Ref country code: FR

Ref legal event code: TP

REG Reference to a national code

Ref country code: FR

Ref legal event code: GC

REG Reference to a national code

Ref country code: FR

Ref legal event code: GC

REG Reference to a national code

Ref country code: DE

Ref legal event code: R084

Ref document number: 50306395

Country of ref document: DE

Effective date: 20110426

REG Reference to a national code

Ref country code: FR

Ref legal event code: AU

Effective date: 20120126

REG Reference to a national code

Ref country code: FR

Ref legal event code: RG

Effective date: 20120726

REG Reference to a national code

Ref country code: FR

Ref legal event code: TP

Owner name: TRIDENT MICROSYSTEMS (FAR EAST) LTD., KY

Effective date: 20120918

REG Reference to a national code

Ref country code: DE

Ref legal event code: R082

Ref document number: 50306395

Country of ref document: DE

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

REG Reference to a national code

Ref country code: DE

Ref legal event code: R081

Ref document number: 50306395

Country of ref document: DE

Owner name: ENTROPIC COMMUNICATIONS, INC., US

Free format text: FORMER OWNER: TRIDENT MICROSYSTEMS (FAR EAST) LTD., GRAND CAYMAN, KY

Effective date: 20121023

Ref country code: DE

Ref legal event code: R081

Ref document number: 50306395

Country of ref document: DE

Owner name: ENTROPIC COMMUNICATIONS, INC., SAN DIEGO, US

Free format text: FORMER OWNER: TRIDENT MICROSYSTEMS (FAR EAST) LTD., GRAND CAYMAN, KY

Effective date: 20121023

Ref country code: DE

Ref legal event code: R082

Ref document number: 50306395

Country of ref document: DE

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

Effective date: 20121023

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20130828

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20130819

Year of fee payment: 11

Ref country code: GB

Payment date: 20130827

Year of fee payment: 11

REG Reference to a national code

Ref country code: FR

Ref legal event code: TP

Owner name: ENTROPIC COMMUNICATIONS, INC., US

Effective date: 20131119

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 50306395

Country of ref document: DE

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20140829

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 50306395

Country of ref document: DE

Effective date: 20150303

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20150430

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20150303

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140829

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140901