EP1535274A1 - Steuereinheit und verfahren zum reduzieren von interferenzmustern bei der anzeige eines bildes auf einem bildschirm - Google Patents

Steuereinheit und verfahren zum reduzieren von interferenzmustern bei der anzeige eines bildes auf einem bildschirm

Info

Publication number
EP1535274A1
EP1535274A1 EP03793774A EP03793774A EP1535274A1 EP 1535274 A1 EP1535274 A1 EP 1535274A1 EP 03793774 A EP03793774 A EP 03793774A EP 03793774 A EP03793774 A EP 03793774A EP 1535274 A1 EP1535274 A1 EP 1535274A1
Authority
EP
European Patent Office
Prior art keywords
frequency
clk
pixel
control unit
ppll
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP03793774A
Other languages
English (en)
French (fr)
Other versions
EP1535274B1 (de
Inventor
Oliver Engelhardt
Andreas Eckhardt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Koninklijke Philips NV
Original Assignee
Philips Intellectual Property and Standards GmbH
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Intellectual Property and Standards GmbH, Koninklijke Philips Electronics NV filed Critical Philips Intellectual Property and Standards GmbH
Publication of EP1535274A1 publication Critical patent/EP1535274A1/de
Application granted granted Critical
Publication of EP1535274B1 publication Critical patent/EP1535274B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Definitions

  • the present invention relates to a control unit and a method for controlling a screen, and more particularly to a control unit and a method for reducing interference patterns when displaying an image on the screen.
  • the present invention relates to a method and a control unit for use with a TFT / LCD screen.
  • PC personal computer
  • VGA video graphics adapter
  • the input signals provided to the control chip 800 by the input sources 802 to 806 are applied to an input selection unit 808, which selects the input signals to be processed and provides them to an input 810 of the control chip 800.
  • FIFO First In First Out
  • the processing unit 812 outputs the pixel data to be displayed on the screen at a pixel frequency ppll_clk to the screen via an output 814 and the output interface 816.
  • the control chip 800 further comprises a configuration block 818, which is operated with the system clock sys_clk.
  • the signals are present in front of the processing unit 812 with the clock fclk, which corresponds to the clock of the input signals detected by the input sources 802 to 806 (DVI_clk, AVI_clk, PVI_clk).
  • clock domains of the input sources (AVI_clk, DVI_clk, PVI_clk) on the control chip 800, depending on the type of control unit, further clocks (domains) for the memory interface 814 (mpll_clk) and the screen interface 818 (ppll_clk).
  • the system clock sys_clk is also provided.
  • the control chip 800 shown in Fig. 8 is arranged, for example, on a printed circuit board, and receives e.g. the video or graphic signals provided by a computer for processing and display on the screen.
  • control units The problem with such control units is that the clock signals couple via the substrate of the control chip 800 into one or more inputs of the control chip and overlap with the signals present. This creates disruptive interference patterns when the data is displayed on the screen. This problem is explained below using the signals received at the analog input.
  • the DVI input 804 can also be disturbed by the other clock signals (clock domains) via the substrate of the chip, but the following explanations are limited to the analog input 802 for the sake of simplicity (AVI) as interference sink, wherein the memory and screen clock signals mpll_clk and ppll_clk are regarded as a source of interference, which couple into the analog input AVI via the substrate of the control chip 800, which is usually of low impedance.
  • AVI analog input 802 for the sake of simplicity
  • mpll_clk and ppll_clk are regarded as a source of interference, which couple into the analog input AVI via the substrate of the control chip 800, which is usually of low impedance.
  • interference with LCD control units is the coupling of the interference signal into the analog video input 802 (AVI) with the frequency of the screen clock ppll_clk (pixel frequency) or the harmonic harmonics of this clock.
  • AVI analog video input 802
  • ppll_clk pixel frequency
  • the interference signal is generated and gets into the low-resistance substrate of the chip 800.
  • the main source for the substrate voltages are the input / output drivers of the output interface 818.
  • FIG. 9 An equivalent circuit diagram of the screen interface or output interface 818 from FIG. 8 is shown with reference to FIG. 9.
  • the elements of the control chip are shown in the left section of FIG. 9 (left of the dashed line) and the elements of the circuit board are shown on the right of the dashed line.
  • the interface receives at a driver stage 822 the pixel signals to be displayed on the screen with the pixel frequency of the screen ppll_clk.
  • the driver stage 822 comprises a first field effect transistor 822a and a second field effect transistor 822b.
  • the output of the driver stage 822 is connected to a connection area of the control chip 800, the connection area having an impedance with an ohmic component and a capacitive component against the substrate mass, which is indicated in FIG. 9 by the resistance Ri and the capacitance Ci is.
  • the control chip 800 is connected to a housing via a bonding wire in order to connect a connection area of the control chip to a connection area of the chip housing.
  • the inductive component of Li and the ohmic component R 2 is the impedance of the wire shown Bond ⁇ .
  • the capacitive, inductive and ohmic components of the impedances of the connection area and the housing to which the control chip 800 is connected via the bonding wire are shown as a resistor R 3 , as an inductor L 2 and as capacitors C 2 and C 3 .
  • a transmission line TL Transmission Line
  • driver stage 824 comprises a first field effect transistor 824a and a second field effect transistor 824b.
  • the capacity C illustrates a capacity of the housing of the driver stage 824.
  • FIG. 9 also shows the voltage u L (t) dropping across it with respect to the inductance Li.
  • one of the main sources of substrate voltages is the output signals of the input / output driver stage 822 of the screen interface.
  • This interface generates very steep signals (high di / dt) via the inductors Li, L 2 and the resistors R x , R 2 , R 3 of the bonding wires and the connection pads. This leads to the fact that voltages of up to a few 100 mV (u L (t)) can drop over the bond wires, which, due to the driver layout, couple directly or indirectly to the substrate of the control chip 800.
  • Another source of interference at the analog input of the control chip 800 can be ground or supply voltage disturbances (bounces), which are caused by a slight or no decoupling on the control chip in the digital gore or by inadequate routing of the lines carrying the supply voltage (power routing ) can arise.
  • FIG. 10A shows an example of such an interference pattern, which was simulated for an LCD control unit with a screen interface based on a C model.
  • the course of the interference pattern shown in FIG. 10A largely corresponds to the course to be observed in a real LCD control unit.
  • the very steep signals (high di / dt) generate inductive voltages across the bond wires, which couple into the substrate and can influence the analog circuits from there.
  • both frequencies are considered independently of one another, a superposition of two interference patterns as shown in FIG. 10B is possible. Only the fundamental frequencies are taken into account here and not the harmonic frequency components, which in turn would lead to a different interference pattern.
  • the interference frequency fmterf is first calculated from this:
  • a maximum / minimum of the interference thus occurs periodically with a distance of
  • decimal value of (interf / line) * n ma ⁇ in the last line determines the starting value of the interference in the following frame (f + 1), which means that in most If the diagonal lines move up or down. The result is, depending on the vertical frequency of the screen, moving diagonal lines that move in one direction over the original image. In the case of rigid frequency ratios, the apparent speed and direction of this movement are constant and only depend on the interference frequency and the time course of the input signal at the analog video input.
  • the mechanism of interference generation is more complex, because not only all harmonic frequency components, but also the dynamic behavior of all components on the control chip and the external elements, e.g. the phase-locked loops on the control chip, the input signal sources, etc., play an important role play, but in principle the resulting interference can also be calculated here.
  • the correlated interference patterns generated on the screen due to the mechanisms described above are visible to a user / viewer and therefore annoying.
  • the present invention is therefore based on the object of providing a method and a control unit which avoids the visible interference on a screen.
  • the present invention provides a method for reducing interference patterns when displaying an image on a screen with a pixel frequency, the image being writable by pixel data which are provided to the screen by a control unit, one or more of the clock signals used in the generation of the pixel data being varied during the generation of the pixel data.
  • the present invention provides a method for reducing interference patterns when displaying an image on a screen at a pixel frequency, the image being writable by pixel data provided to the screen by a controller, the pixel frequency being generated during the generation of the pixel data will be changed.
  • the present invention further provides a control unit for controlling a screen operating at a pixel frequency, for displaying an image on the screen with a reduced interference pattern.
  • the control unit comprises egg NEN input for receiving image data, a processing device which processes the received image data to generate the pixel data, wherein the processing means during the generation of the pixel data re one or more ⁇ of the clock signals used in generating the pixel data varies, and an output to provide the pixel data for display.
  • the present invention further provides a control unit for controlling a screen that operates at a pixel frequency, for displaying an image on the screen, with a reduced interference pattern.
  • the control unit comprises an input for receiving image data, a processing device which processes the received image data to generate the pixel data, the processing device changing the pixel frequency during the generation of the pixel data, and an output to provide the pixel data for display.
  • the method according to the invention and the control unit according to the invention manipulate the clock ratios on the control chip, as a result of which typical interference patterns are destroyed and thus made almost invisible.
  • the present invention is based on the knowledge that a rigid frequency ratio and a fixed input signal time curve are the cause for the formation of the interference pattern or the interference images. If it is no longer possible to avoid visible interference by designing the analog components alone, the frequency ratios on the chip are the starting point for solving the problems associated with interference images.
  • the approach according to the invention is to be seen in destroying the correlation or the rigid ratio of the frequencies used, so that no regular interference patterns can arise within a frame or within successive frames.
  • this correlation or the rigid ratio of the frequencies is destroyed by time-dependent frequency modulation.
  • the time-dependent frequency modulation is implemented by a continuous-time frequency modulation.
  • the time-dependent frequency modulation is implemented by a time-discrete frequency modulation.
  • the frequency modulation for a control chip is carried out by an external frequency source or, according to a further exemplary embodiment, by an internal frequency source implemented on the chip.
  • the frequency modulation is carried out by using spread spectrum phase locked loops).
  • FIG. 3 is a block diagram illustrating clock generation in a control chip for a screen
  • FIG. 4 shows a block diagram of a control unit according to a first exemplary embodiment of the present invention with an external frequency modulation
  • FIG. 5 shows a control unit according to a second exemplary embodiment of the present invention with an internal frequency modulation
  • 6 shows the frequency response in the case of a spread spectrum phase locked loop
  • 7 shows an example of an interference pattern in an LCD control unit with a memory and screen interface
  • FIG. 9 shows an equivalent circuit diagram of the screen interface of the LCD control unit from FIG. 8;
  • 10A shows an interference pattern of an LCD control unit with a screen interface
  • 10B shows an interference pattern of an LCD control unit with a screen interface and a memory interface
  • 11 is an illustration for explaining the formation of an interference pattern.
  • the change in the pixel frequency to avoid the interference pattern is achieved by realizing a time-dependent frequency modulation FM which destroys the correlation or the rigid ratio of the frequencies, so that when the interference frequencies are coupled in Interference patterns can be reduced or suppressed.
  • the time-dependent frequency modulation is implemented by means of a continuous-time frequency modulation, for example by the function of a frequency sweep which encompasses a frequency range ⁇ f around the base frequency (f 0 ) required by the screen or the memory at a suitable rate, which is obtained by Modulation function g (t) is set, passes.
  • phase locked loop PLL Phase Locked Loop
  • ⁇ f frequency range around the base frequency
  • g (t) modulation function
  • the modulation function g (t) can be any continuous function, for example the functions shown in FIGS. LA to IC, but there is in principle no restriction with regard to the design and implementation of the function used.
  • the resultant pattern of interference will change continuously within each line and thus also within each individual frame, and if the function g (t) and the parameter ⁇ f are appropriately defined, it is possible to to generate an apparently uncorrelated "white" (quasi) noise from the originally correlated interference pattern.
  • the frequency f x iii n oo to be modulated does not change continuously, but, depending on the design, frame by frame or line by line. Any time specification can also be selected. As with continuous-time frequency modulation, the frequency can change continuously or randomly and suddenly by means of a suitable random generator, which enables more effective generation of “white” (quasi) noise.
  • the running index k is increased by 1 whenever a previously defined condition for a frequency change is fulfilled, eg. B. a line or frame change or the like occurs, that is, a new line or a new frame is reached.
  • 2A to C show examples of the discrete-time modulation frequency g (k), although it should also be pointed out here that there is basically no restriction with regard to the discrete function to be used.
  • the result is, with a suitable choice of the function g (k), the modulation condition and the parameter ⁇ f, a “white” (quasi) noise, which in the best case is not or only very slightly visible is.
  • both described methods for generating the time-dependent frequency modulation can be used in an extremely flexible manner by suitable determination of the modulation condition, which is also necessary due to the large number of possible input modes and input frequencies in order to adapt the method according to the invention to different ones To allow environmental conditions.
  • the circuit comprises a multiplexer 100, which receives a horizontal synchronization signal HS (H-Sync) at a first input.
  • the multiplexer 100 receives an external oscillator clock sys_clk at a second input. Based on a control signal, the multiplexer selects one of the two inputs as an input signal for generating the pixel clock ppll_clk.
  • the output signal selected by the multiplexer 100 is provided via a line 102 to a pre-divider 104 (pre-divider, n pred i V ), an output signal generated by this being provided via a further line 106 to the input of a phase-locked loop 108 which under control of an internal divider 110 (n d i V ) provides the pixel clock ppll_clk at the output.
  • the external oscillator clock sys_clk is further provided to a further pre-divider 112 (n pre - div ), which outputs an output signal to the phase-locked loop 116 via a line 114 at its output.
  • the phase locked loop 116 is controlled by an internal controller 118 (n div ) and outputs the memory clock mpll_clk at the output.
  • rclk is equal to the system clock or external oscillator clock sys_clk.
  • the basic circuit diagram shown in FIG. 3 is a control unit for clock generation for an LCD control chip with external memory, which generally has at least four different clock cycles (clock domains) that are in a specific, time-variant relationship to one another. 3, a configuration for clock generation is also considered, which can also be found in later implementations and applications.
  • phase-locked loop 108 (IIpll), which can use the horizontal synchronization signal HS of the analog video input AVI as the input signal, all other phase-locked loops are generated by the external oscillator clock sys_clk driven.
  • the situation is different with the memory clock mpll_clk and screen clock (pixel clock) ppll_clk, which are generated by the associated phase locked loops 108 and 116 (ppll, mpll).
  • These clock signals not only clock very large digital blocks of the LCD control chip, but also the corresponding input / output interfaces, namely the memory interface and the screen interface.
  • the external oscillator clock can be used as the input signal in both phase-locked loops and the desired frequency of the clock signal at the output can be set by programming the pre-dividers 104, 112 and the internal loop dividers 110, 118.
  • the screen phase-locked loop can also use the H-sync signal of the selected input, in the illustrated embodiment the signal HS of the analog video input, as the input signal.
  • a first exemplary embodiment is described with reference to FIG. 3, in which the frequency-modulated system clock is fed in by an external source.
  • 4 shows a section of the circuit elements shown in FIG. 3 for generating the pixel clock ppll_clk and the memory clock mpll_clk, the system clock sys_clk being fed in externally being selected as the input signal to the phase locked loop 108 for generating the pixel clock for the implementation of the method, so that, for the sake of simplicity, the multiplexer 100 shown in FIG. 3 has been omitted in FIG. 4.
  • FIG. 4 shows that instead of the external quartz or crystal oscillator 126 used in conventional LCD control chips, a wobble generator 128 is now used to provide the system clock sys_clk. This is shown by the broken connection between the quasi-oscillator 126 and the pre-dividers 104 and 112 (n prediv ) at 130.
  • the exemplary embodiment shown in FIG. 4 is a simple implementation of the present invention, with an external frequency generator 128, for example an external frequency generator 128, instead of the conventionally used quartz oscillator 126.
  • B. of the type Stanford DG 245 is used instead of the quartz oscillator on the printed circuit board is arranged on which the control chip for controlling the screen is arranged.
  • this frequency-modulated output signal of the generator 128 can be used as the input signal or system clock sys_clk for the phase-locked loops 108 and 116.
  • a quasi-decorrelation of the clock signals ppl_clk and mpll_clk generated by the phase locked loops 108 and 116 (ppll, mpll) is achieved with respect to the sampling clock of the analog input signal (avi_clk).
  • the systematic limits of the parameters to be selected depend on the one hand on the dynamic control properties of the phase locked loops 108 and 116 and on the other hand on the frequency tolerance of the connected units, that is to say the connected monitor and the memory. This means that even with a maximum frequency deviation due to the frequency modulation, secure data transfer to the connected units must still be guaranteed.
  • compliance with the restrictions applied for the synthesis of the digital blocks must also be observed in order to avoid timing problems within the blocks and above all at the interfaces between the clocks (clock domains).
  • the determination of the parameters to be selected for frequency modulation is very complex theoretically, because in reality not only the fundamental frequencies, but also all harmonic components and the dynamic properties of all components overlap and lead to complex time and frequency behavior.
  • the parameters for frequency modulation are preferably determined empirically for each combination of input mode / application. Based on the determined Values are then set according to a desired mode.
  • the frequency-modulated system clock is generated internally; H. in the control unit, namely on the chip. 5 shows a circuit for the internal generation of frequency modulation.
  • the commonly used external quartz oscillator 126 located on the circuit board is maintained to provide the system chip sys_clk to the control chip.
  • a divider controller 132 (divider controller) is also provided, which via a first control bus 134 with the first pre-divider 104, via a second control bus 136 with the second pre-divider 112 third control bus 138 is connected to the first feedback divider 110 and via a fourth control bus 140 to the second feedback divider 118.
  • the implementation shown in FIG. 5 is a more elegant and technically incomparably easier implementation of the decorrelation by means of an “on-chip” frequency modulation compared to the implementation described with reference to FIG. 4.
  • the starting points for frequency modulation on which the example is based are the pre-dividers 104 and 112 used in the phase-locked loops 108 and 116 as well as the feedback dividers 110 and 118.
  • the division value of each of the pre-dividers 104 and 112 and the feedback divider is controlled by the divider control 132 modified by means of a suitable algorithm or a programmable pseudo-random generator in order to obtain the time and frequency behavior described above.
  • the divider controller 132 includes a scan controller, a programmable counter / divider, and a random number generator.
  • the accuracy of the pre-dividers 104, 112 is important for the result of the frequency modulation, it being important to note that the smallest frequency step ⁇ f step to be set thereby is carried out by the feedback divider 110, 118 (n div ) of the phase locked loop 108, 116 is transformed up again.
  • the size of the frequency step to be effectively achieved with the pixel clock ppll_clk or with the memory clock mpll_clk the same applies to the circuits:
  • ⁇ f step ⁇ f n * n d iv / n pred i V ,
  • a problem with the variation of the frequency dividers is the fact that in principle these are counters that are programmed to a specific end value and deliver an output pulse when this end value (threshold) is reached. Reprogramming and thus modulation of the input frequency of the phase locked loops can thus only take place when the counter overflows. Due to the dynamic behavior of the phase locked loops, however, there is a more or less continuous change in the output clock signals or the output frequencies mpll_clk, ppll_clk. For this reason, it is also not necessary to realize a high resolution in increments ⁇ fs c HRIT t, since the intermediate areas are already run continuously from the phase-locked loops.
  • the implementation of the second exemplary embodiment for implementing the method according to the invention is much easier than when the frequency-modulated signal is generated externally, but the timing of the phase-locked loop is also decisive here. Since the pre-dividers are already present in existing circuits and designs, the method according to the invention can be implemented and verified with little effort (divider logic and control).
  • a third, preferred exemplary embodiment for implementing the frequency modulation required for the decorrelation is the use of an alternative phase locked loop concept.
  • EMI minimization interference radiation minimization
  • FIG. 6 shows the difference between a normal phase locked loop (normal PLL) and a spread spectrum phase locked loop (Spread Spectrum PLL).
  • normal PLL normal phase locked loop
  • Spread Spectrum PLL spread spectrum phase locked loop
  • the spread spectrum PLL generates set to the normal PLL output signals over a predetermined frequency range, whereas the normal PLL only provides a single output frequency depending on the input frequency.
  • the clock signals can also be realized here by the decorrelation methods according to the invention described above.
  • control units are particularly suitable, e.g. B. SAA6714, with the possibility to save the data in a memory and thus evaluate it statically.
  • a corresponding test setup is therefore described below and the results of the decorrelation obtained therefrom, with external feeding of the frequency-modulated system clock, are then presented.
  • test setup included the following devices and components:
  • LG Philips panel 18 inch, model LM181E1, SXGA resolution, Deutronic Power Supply 12V / 5A, model DTP60
  • the behavior of an LCD controller as described with reference to FIG. 8 was examined.
  • the output of the external frequency generator serves as a reference signal for the memory clock and the screen clock (pixel clock), as described above.
  • Frequency modulation on the external generator leads to frequency modulation of the memory clock or of the screen clock, which is determined by the dynamic behavior of the respective phase locked loop.
  • the interference pattern that occurred at 25,000.004 Hz system clock.
  • a sweep rate of 25 Hz, a swept frequency range of 7777 Hz and a sine function as the modulation frequency g (t) were chosen, and with these settings on the function generator a very good result was achieved in which the interference lines for the human eye were not were more visible.
  • the method according to the invention is preferably carried out using a random modulation, since there is the possibility that the frequency modulation itself generates a new interference pattern which is complex in its formation. Since this behavior is to be expected above all with continuous modulation functions, the simulation results with the discrete model show that random modulation is the cheaper variant of frequency modulation.
  • the method according to the invention has shown both in the model and in reality that this can effectively mitigate or make invisible interference phenomena in LCD control units by means of the described quasi-decorrelation of the clock signals.
  • all interference signals on the chip or on the circuit board can be manipulated in the same way as the signals ppll and mpll, so that the present invention is not restricted to these clock signals, but rather is generally applicable to all clock signals.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

Eine Steuereinheit und ein Verfahren sind vorgesehen, um ein Interferenzmuster bei der Anzeige eines Bildes auf einem Bildschirm mit einer Pixelfrequenz (ppll clk) zu reduzieren. Das Bild wird durch Pixeldaten beschrieben und dem Bildschirm durch eine Steuereinheit bereitgestellt. Während der Erzeugung der Pixeldaten werden die bei der Erzeugung der Pixeldaten verwendeten Taktsignale variiert oder die Pixelfrequenz wird geändert.

Description

Steuereinheit und Verfahren zum Reduzieren von Interferenzmustern bei der Anzeige eines Bildes auf einem Bildschirm
Beschreibung
Die vorliegende Erfindung bezieht sich auf eine Steuereinheit und auf ein Verfahren zum Steuern eines Bildschirms, und hier insbesondere auf eine Steuereinheit und auf ein Verfahren zum Reduzieren von Interferenzmustern bei der Anzeige eines Bildes auf dem Bildschirm. Insbesondere bezieht sich die vorliegende Erfindung auf ein Verfahren und auf eine Steuereinheit zur Verwendung mit einem TFT/LCD- Bildschirm.
Komplexe Systeme, welche eine Vielzahl von Signalen verwenden, zeigen mit zunehmender Verringerung der Strukturgröße immer stärkere Wechselwirkungen zwischen digitalen und analogen Komponenten. Gravierend wirkt sich dieser Sachverhalt bei Systemen aus, die mehrere Taktsignale (Clock-Domänen) auf einem Chip vereinigen und die ähnliche Frequenzen zur digitalen Datenverarbeitung und analogen Datenerfassung verwenden.
Speziell bei Graphikapplikationen zeigen sich solche Wechselwirkungen in Form von Interferenzmustern im Ausgangsbild, was nachfolgend anhand eines TFT/LCD-Bildschirms näher erläutert wird (TFT = Thin Film Transistor = Dünnfilmtransistor; LCD = Liquid Crystal Display = Flüssigkristall- anzeige) .
Zur Anbindung von TFT/LCD-Bildschirmen an gängige Bildquellen (z. B. an PC-Graphikkarten: VGA, DVI und parallele Anschlüsse (PC = Personal Computer; VGA = Video Graphics A^ dapter; DVI = Digital Video Input = digitaler Videoeingang) ) werden LCD-Steuereinheiten benötigt, welche die unterschiedlichen Eingangsdaten erfassen, in digitale RGB- Daten (RGB = Rot, Grün, Blau) umwandeln und mit dem vom je- weiligen Bildschirmtyp erforderlichen Zeitverlauf (Pixelfrequenz) ausgeben.
Fig. 8 zeigt ein vereinfachtes Blockschaltbild eines her- kömmlichen LCD-Steuerchips 800. Der Steuerchip 800 empfängt von unterschiedlichen Eingangsquellen 802, 804 und 806 Eingangssignale. Hierbei handelt es sich um die schematisch dargestellte Signalquelle 802, welche analoge Videoeingangssignale bereitstellt (AVI = Analog Video I_nput = ana- loger Videoeingang) . Die Signalquelle 804 stellt digitale Videoeingangssignale bereit (DVI = Digital Video Input = digitaler Videoeingang) . Die Signalquelle 806 stellt parallele Videoeingangssignale bereit (PVI = Parallel Video Input = paralleler Videoeingang) . Die an den Steuerchip 800 durch die Eingangsquellen 802 bis 806 bereitgestellten Eingangssignale liegen an einer Eingangs-Auswahleinheit 808 an, welche die zu verarbeitenden Eingangssignale auswählt und einem Eingang 810 des Steuerchips 800 bereitstellt. Die am Eingang 810 bereitgestellten Signale werden einer Verar- beitungseinheit 812 bereitgestellt, welche einen FIFO- Speicher (FIFO = First In First Out) und ein Speicherelement umfaßt. Der der Verarbeitungseinrichtung 812 zugeordnete Speicher ist mit einer Speicherschnittstelle 814 verbunden (MI = Memory .Interface = Speicherschnittstelle) . Die Verarbeitungseinheit 812 gibt über einen Ausgang 814 und die Ausgangsschnittstelle 816 die auf dem Bildschirm anzuzeigenden Pixeldaten mit einer Pixelfrequenz ppll_clk an den Bildschirm aus. Der Steuerchip 800 umfasst ferner einen Konfigurationsblock 818, welcher mit dem Systemtakt sys_clk betrieben wird.
Vor der Verarbeitungseinheit 812 liegen die Signale mit • dem Takt fclk an, der dem Takt der von den Eingangsquellen 802 bis 806 erfassten Eingangssignale entspricht (DVI_clk, AVI_clk, PVI_clk) .
Wie in Fig. 8 dargestellt ist, befinden sich neben den unterschiedlichen Takten (Clock-Domänen) der Eingangsquellen (AVI_clk, DVI_clk, PVI_clk) auf dem Steuerchip 800, je nach Art des Steuereinheit, weitere Takte (Domänen) für die Speicherschnittstelle 814 (mpll_clk) und die Bildschirm- Schnittstelle 818 (ppll_clk) . Ferner ist der Systemtakt sys_clk vorgesehen.
Der in Fig. 8 gezeigte Steuerchip 800 ist beispielsweise auf einer gedruckten Schaltungsplatine angeordnet, und empfängt z.B. die von einem Computer bereitgestellten Video- oder Graphiksignale zur Aufbereitung und Anzeige auf dem Bildschirm.
Das Problem bei solchen Steuereinheiten besteht darin, dass die Taktsignale über das Substrat des Steuerchips 800 in einen oder mehrere Eingänge des Steuerchips einkoppeln und sich mit den anliegenden Signalen überlagern. Hierdurch werden bei der Anzeige der Daten auf dem Bildschirm störende Interferenzmuster erzeugt. Diese Problematik sei nachfolgend anhand der am analogen Eingang empfangenen Signale verdeutlicht.
Hinsichtlich der verschiedenen Eingänge des Steuerchips 800 ist festzuhalten, dass theoretisch auch der DVI-Eingang 804 über das Substrat des Chips von den übrigen Taktsignalen (Clock-Domänen) gestört werden kann, jedoch beschränken sich die nachfolgenden Ausführungen der Einfachheit halber auf den analogen Eingang 802 (AVI) als Störsenke, wobei die Speicher- und die Bildschirm-Taktsignale mpll_clk und ppll_clk als Störquelle betrachtet werden, die über das in der Regel niederohmig ausgeführte Substrat des Steuerchips 800 in den analogen Eingang AVI einkoppeln.
Der einfachste und in der Praxis oft auftretende Fall einer Interferenz bei LCD-Steuereinheiten ist das Einkoppeln des Störsignals in den analogen Videoeingang 802 (AVI) mit der Frequenz des Bildschirmtaktes ppll_clk (Pixelfrequenz) bzw. den harmonischen Oberwellen dieses Taktes. Es existieren mehrere Möglichkeiten, wie das Störsignal erzeugt wird und in das niederohmige Substrat des Chips 800 gelangt. Als Hauptquelle für die Substratspannungen sind neben der digitalen Logik im Core (Kern) die Eingangs/Ausgangs-Treiber der Ausgangsschnittstelle 818 zu sehen.
Anhand der Fig. 9 ist ein Ersatzschaltbild der Bildschirm- Schnittstelle oder Ausgabe-Schnittstelle 818 aus Fig. 8 gezeigt. Im linken Abschnitt der Fig. 9 (links der gestrichelten Linie) sind die Elemente des Steuerchips darge- stellt, und rechts der gestrichelten Linie sind die Elemente der Schaltungsplatine dargestellt.
Vom Ausgang 816 empfängt die Schnittstelle an einer Treiberstufe 822 die auf dem Bildschirm anzuzeigenden Pixelsig- nale mit der Pixelfrequenz des Bildschirms ppll_clk. Die Treiberstufe 822 umfaßt bei dem dargestellten Beispiel einen ersten Feldeffekttransistor 822a sowie einen zweiten Feldeffekttransistor 822b. Der Ausgang der Treiberstufe 822 ist mit einer Anschlussfläche des Steuerchips 800 verbun- den, wobei die Anschlussfläche eine Impedanz mit einem ohm- schen Anteil und einem kapazitiven Anteil gegen die Substratmasse hat, was in Fig. 9 durch den Widerstand Ri und die Kapazität Ci angedeutet ist. Der Steuerchip 800 ist ü- ber einen Bonddraht mit einem Gehäuse verbunden, um eine Anschlussfläche des Steuerchips mit einer Anschlussfläche des Chipgehäuses zu verbinden. In Fig. 9 ist der induktive Anteil Li und der Ohmsche Anteil R2 der Impedanz des Bond¬ drahts gezeigt.
Zusätzlich sind die kapazitiven, induktiven und ohmschen Anteile der Impedanzen der Anschlussfläche und des Gehäuses, mit dem der Steuerchip 800 über den Bonddraht verbunden ist, als Widerstand R3, als Induktivität L2 sowie als Kapazitäten C2 und C3 gezeigt.
Auf der Schaltungsplatine ist eine Übertragungsleitung TL (TL = Transmission Line) vorgesehen, welche das von dem Steuerchip ausgegebene Signal an eine weitere Treiberstufe 824 ausgibt, die das Signal ihrerseits an den Bildschirm weiterleitet. Die Treiberstufe 824 umfaßt ahnlich der Treiberstufe 822 einen ersten Feldeffekttransistor 824a und einen zweiten Feldeffekttransistor 824b. Ferner ist mit der Kapazität C eine Kapazität der Gehausung der Treiberstufe 824 verdeutlicht.
In Fig. 9 ist ferner bezuglich der Induktivität Li die hierüber abfallende Spannung uL(t) dargestellt. Wie oben ausgeführt, sind eine der Hauptquellen für die Substratspannungen die Ausgangssignale der Eingangs/Ausgangs- Treiberstufe 822 der Bildschirmschnittstelle. Diese Schnittstelle erzeugt über die Induktivitäten Li, L2 und die Widerstände Rx, R2, R3 der Bonddrahte und der Anschluss- flachen sehr steile Signale (hohes di/dt) . Dies fuhrt dazu, dass über die Bonddrahte Spannungen bis zu einigen 100 mV (uL(t)) abfallen können, die, bedingt durch das Treiberlayout, direkt oder indirekt auf das Substrat des Steuerchips 800 eingekoppelt.
Eine weitere Quelle für Störungen am analogen Eingang des Steuerchips 800 können Masse- oder Versorgungsspannungs- Storungen (bounces) sein, die durch eine geringe oder fehlende Entkopplung auf dem Steuerchip im digitalen Gore oder durch eine unzulängliche Fuhrung der die Versorgungsspannung fuhrenden Leitungen (power-routing) entstehen können.
Die sichtbaren Effekte sind sich in beiden Fallen sehr ahnlich und bei unzureichender Immunitat der analogen Schal- tungen (Power-Supply-Ripple-Reηection = Leistungsversor- gungs-Welligkeits-Unterdruckung, Ground- und Substrate- Noise-Decoupling = Masse- und Substrat-Rauschentkopplung) sind diese in der Form hochfrequenter Quasi-Rauschsignale (mit hoher Interferenzfrequenz fmterf « avι_clk) , in Form von schmalen diagonalen Streifen und Linien (1/2 avi_clk > fmterf ≥ fhorizontal) oder in Form von niederfrequenten hori¬ zontal ausgerichteten Streifen ( fhorizontal ≥ merf ≥ ertikal) mit geringerer oder höherer Helligkeit sichtbar. Die Erscheinungsform der auf dem Bildschirm (panel) sichtbaren Interferenz hängt hierbei von den auf dem Steuerchip 800 eingestellten Frequenzen in Relation zum Eingangstakt ab, wobei das jeweilige Eingangsformat (activ area = aktive Fläche, blanking = Austastung, Zeilenfrequenz usw. ) eine wesentliche Rolle spielt.
In Fig. 10A ist ein Beispiel für ein solches Interferenz- muster dargestellt, welches für eine LCD-Steuereinheit mit Bildschirm-Schnittstelle basierend auf einem C-Modell simuliert wurde. Der in Fig. 10A dargestellte Verlauf des Interferenzmusters stimmt weitestgehend mit dem bei einer realen LCD-Steuereinheit zu beobachtenden Verlauf überein.
Bis jetzt wurden lediglich LCD-Steuereinheiten mit einer Bildschirm-Schnittstelle betrachtet. Zusätzlich existieren jedoch auch LCD-Steuereinheiten, wie die anhand der Fig. 8 beschriebene, bei der zusätzlich die Speicher-Schnittstelle 814 vorgesehen ist. Prinzipiell gelten hier die gleichen Überlegungen wie oben, jedoch befinden sich bei LCD- Steuereinheiten mit externem Speicher neben der Bildschirm- Schnittstelle noch wesentlich stärkere Treibereingänge/- ausgänge für die Speicher-Schnittstelle auf dem Steuerchip 800. Diese für die Speicher-Schnittstelle vorgesehenen stärkeren Treiber sind nicht zuletzt auch aufgrund ihrer Wirkung auf das Substrat für die Betrachtung wesentlich. Die Daten über die Speicher-Schnittstelle werden im Regelfall mit einem anderen, üblicherweise höheren Takt getaktet als bei der Bildschirm-Schnittstelle. Ebenso wie bei der Bildschirm-Schnittstelle werden auch hier durch die sehr steilen Signale (hohes di/dt) induktive Spannungen über den Bonddrähten erzeugt, die auf das Substrat einkoppeln und von dort die analogen Schaltungen beeinflussen können. In der Realität befindet sich somit ein Frequenzgemisch aus zumindest zwei Frequenzen auf dem Substrat, die etwa in der gleichen Größenordnung liegen wie die Eingangsfrequenz avi_clk des Signals von der betrachteten Eingangsquelle 802.
Betrachtet man beide Frequenzen unabhängig voneinander, ist eine Superposition zweier Interferenzmuster, wie sie in Fig. 10B gezeigt ist, möglich. Berücksichtigt sind hier lediglich die Grundfrequenzen und nicht die harmonischen Frequenzanteile, die ihrerseits zu einem abweichenden Interferenzmuster führen würden.
Nachfolgend wird die Entstehung der oben anhand der Fig. 10A und 10B erläuterten Interferenzmuster näher betrachtet. Bei der Entstehung der Interferenzmuster sei der im folgenden beschriebene, vereinfachte Mechanismus zugrunde gelegt. Ausgehend von einem realen XGA-Eingangsmodus (XGA = eXten- ded Graphics Adapter) wird, unter Berücksichtigung der eingestellten Pixelfrequenz (nur die Grundfrequenz) , das sich ergebende Interferenzmuster rechnerisch hergeleitet und graphisch dargestellt. Für die nachfolgende Betrachtung seien die folgenden Bedingungen angenommen:
Eingangmodus :
XGA 1024x768 @ 75 Hz bei 78,75 MHz Horizontaler Back-Porch: 176 Pixel Horizontaler Front-Porch: 112 Pixel Vertikaler Back-Porch: 28 Linien Vertikaler Front-Porch: 4 Linien
Bildschirmeinstellung:
XGA 1024x768 Pixelfrequenz: 66 MHz
Hieraus berechnet sich zunächst die Interferenzfrequenz fmterf zu:
finterf = 78,75 MHz - 66 MHz = 12,75 MHz. Hieraus lässt sich pro Eingangszeile am analogen Videoeingang (aktive Fläche + Austastung) die Anzahl der Interferenzen berechnen, die sich ergibt zu:
interf/Zeile = (78, 75/12, 75) _1 * 1312 = 212,4190
Ein Maximum/Minimum der Interferenz tritt somit periodisch mit einem Abstand von
linterf = 1312 /212 , 4190 . . . = 6 , 1764 . . . Pixel
bzw .
tinterf = ( 78 , 75 MHz ) -1 * 6 , 1764 . . . = 78 , 4313 . ns
auf .
Geht man davon aus, dass in dem ersten Rahmen (Frame; f = 1) , erste Zeile (n = 1) der Startpunkt t = 0s gewählt wird, so ist das erste Minimum/Maximum der Interferenz zwischen dem sechsten und siebten Pixel bzw. nach 78,4313 ns sichtbar und von dort an periodisch (mit tinterf) bis zum Zeilenende. Da die Interferenzperiode in der Regel nicht ganzzah- lig in eine Eingangszeile passt, bleibt am Ende jeder Zeile ein Rest. Die Differenz von (interf/Zeile) * n zur nächstgrößeren Ganzzahl ist dann der jeweilige Startwert für die folgende Zeile n + 1. Durch diese Verschiebung des jeweili¬ gen Startwertes mit jeder Zeile entsteht ein diagonales Streifenmuster, wobei gilt:
Rest{interf/Zeile} <0,5 => diagonale Streifen WWWWWW
Rest{interf/Zeile} >0,5 => diagonale Streifen ////////////
Der in der letzten Zeile anfallende Nachkommawert von (interf/Zeile) * nmaκ bestimmt den Startwert der Interferenz im nachfolgenden Rahmen (f + 1), wodurch es in den meisten Fällen zu einer Verschiebung der diagonalen Linien nach o- ben bzw. nach unten kommt. Das Resultat sind, je nach Vertikalfrequenz des Bildschirms, bewegte diagonale Linien, die in einer Richtung über das Ausgangsbild wandern. Bei starren Frequenzverhältnissen ist die scheinbare Geschwindigkeit und die Richtung dieser Bewegung konstant und lediglich von der Interferenzfrequenz und dem Zeitverlauf des Eingangssignals am analogen Videoeingang abhängig.
Die gerade dargelegten Ausführungen, die zu dem Interferenzmuster geführt haben, sind anhand der Fig. 11 nochmals graphisch zusammengefasst . Insbesondere ist die Festlegung der Startwerte für die nachfolgenden Zeilen und nachfolgenden Rahmen verdeutlicht.
In der Realität ist der Mechanismus der Interferenzentstehung zwar komplexer, da zusätzlich nicht nur alle harmonischen Frequenzanteile, sondern auch das dynamische Verhalten aller Komponenten auf dem Steuerchip sowie der externen Elemente, beispielsweise der Phasenregelschleifen auf dem Steuerchip, der Eingangssignalquellen, etc., eine wichtige Rolle spielen, jedoch lassen sich prinzipiell auch hier die entstehenden Interferenzen berechnen.
Die aufgrund der oben beschriebenen Mechanismen erzeugten korrelierten Interferenzmuster auf dem Bildschirm sind für einen Benutzer/Betrachter sichtbar und daher störend.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrun- de, ein Verfahren und eine Steuereinheit zu schaffen, die die sichtbaren Interferenzen auf einem Bildschirm vermeidet.
Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 und durch eine Vorrichtung nach Anspruch 9 gelöst.
Die vorliegende Erfindung schafft ein Verfahren zum Reduzieren von Interferenzmustern bei der Anzeige eines Bildes auf einem Bildschirm mit einer Pixelfrequenz, wobei das Bild durch Pixeldaten beschreibbar ist, die dem Bildschirm durch eine Steuereinheit bereitgestellt werden, wobei während der Erzeugung der Pixeldaten eines oder mehrerer der bei der Erzeugung der Pixeldaten verwendeten Taktsignale variiert werden.
Gemäß einem Ausführungsbeispiel schafft die vorliegende Erfindung ein Verfahren zum Reduzieren von Interferenzmustern bei der Anzeige eines Bildes auf einem Bildschirm mit einer Pixelfrequenz, wobei das Bild durch Pixeldaten beschreibbar ist, die dem Bildschirm durch eine Steuereinheit bereitgestellt werden, wobei während der Erzeugung der Pixeldaten die Pixelfrequenz geändert wird.
Die vorliegende Erfindung schafft ferner eine Steuereinheit zum Steuern eines Bildschirms, der bei einer Pixelfrequenz arbeitet, zur Anzeige eines Bildes auf dem Bildschirm, mit reduziertem Interferenzmuster. Die Steuereinheit umfaßt ei- nen Eingang zum Empfang von Bilddaten, eine Verarbeitungseinrichtung, die die empfangenen Bilddaten zur Erzeugung der Pixeldaten verarbeitet, wobei die Verarbeitungseinrichtung während der Erzeugung der Pixeldaten eines oder mehre¬ re der bei der Erzeugung der Pixeldaten verwendeten Takt- Signale variiert, und einen Ausgang, um die Pixeldaten zur Anzeige bereitzustellen.
Gemäß einem Ausführungsbeispiel schafft die vorliegende Erfindung ferner eine Steuereinheit zum Steuern eines Bild- schirms, der bei einer Pixelfrequenz arbeitet, zur Anzeige eines Bildes auf dem Bildschirm, mit reduziertem Interferenzmuster. Die Steuereinheit umfaßt einen Eingang zum Empfang von Bilddaten, eine Verarbeitungseinrichtung, die die empfangenen Bilddaten zur Erzeugung der Pixeldaten verar- beitet, wobei die Verarbeitungseinrichtung während der Erzeugung der Pixeldaten die Pixelfrequenz ändert, und einen Ausgang, um die Pixeldaten zur Anzeige bereitzustellen. Das erfindungsgemäße Verfahren und die erfindungsgemäße Steuereinheit bewirken eine Manipulation der Taktverhältnisse auf dem Steuerchip, wodurch typische Interferenzmuster zerstört und somit nahezu unsichtbar gemacht werden.
Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, dass für die Entstehung der Interferenzmuster bzw. der Interferenzbilder ein starres Frequenzverhältnis und ein fixierter Eingangssignalzeitverlauf die Ursache sind. Ist die Vermeidung der sichtbaren Interferenzen durch ein geeignetes Design der analogen Komponenten allein nicht mehr möglich, sind die Frequenzverhältnisse auf dem Chip der Ansatzpunkt für das Lösen der Problematik im Zusammenhang mit Interferenzbildern .
Allgemein gesagt ist der erfindungsgemäße Ansatz darin zu sehen, die Korrelation bzw. das starre Verhältnis der verwendeten Frequenzen zu zerstören, so dass keine regelmäßige Störmuster innerhalb eines Rahmens oder innerhalb aufeinan- derfolgender Rahmen entstehen können. Gemäß einem bevorzugten Ausführungsbeispiel erfolgt diese Zerstörung der Korrelation bzw. des starren Verhältnisses der Frequenzen durch eine zeitabhängige Frequenzmodulation.
Hierbei sind die Störungen, die typischerweise zwischen 1 bis 5 LSB (LSB = Least Significant Bit = minderwertigstes Bit) liegen, zwar immer noch vorhanden jedoch für das menschliche Auge lediglich als leichtes unregelmäßiges Rauschen im Bild sichtbar und daher wesentlich weniger stö- rend.
Gemäß einem ersten Ausführungsbeispiel wird die zeitabhängige Frequenzmodulation (FM) durch eine zeitkontinuierliche Frequenzmodulation realisiert. Gemäß einem anderen Ausfüh- rungsbeispiel wird die zeitabhängige Frequenzmodulation durch eine zeitdiskrete Frequenzmodulation realisiert. Gemäß einem zweiten bevorzugten Ausführungsbeispiel erfolgt die Frequenzmodulation für einen Steuerchip durch eine externe Frequenzquelle oder gemäß einem weiteren Ausführungsbeispiel durch eine interne, auf den Chip realisierte Fre- quenzquelle.
Gemäß einem dritten bevorzugten Ausführungsbeispiel erfolgt die Frequenzmodulation durch Verwendung von Spread- Spectrum-Phasenregelschleifen) .
Bevorzugte Weiterbildungen der vorliegenden Anmeldung sind in den Unteransprüchen definiert.
Nachfolgend werden anhand der beiliegenden Zeichnungen be- vorzugte Ausführungsbeispiele der vorliegenden Erfindung näher erläutert. Es zeigen:
Fig. 1A bis C Beispiele für eine zeitkontinuierliche Modulationsfunktion g(t);
Fig. 2A bis C Beispiele für eine zeitdiskrete Modulationsfunktion g (k) ;
Fig. 3 ein Blockdiagramm, das die Takterzeugung in einem Steuerchip für einen Bildschirm darstellt;
Fig. 4 ein Blockdiagramm einer Steuereinheit gemäß einem ersten Ausführungsbeispiel der vorlie- genden Erfindung mit einer externen Frequenzmodulation;
Fig. 5 eine Steuereinheit gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung mit einer internen Frequenzmodulation;
Fig. 6 den Frequenzverlauf bei einer Spread- Spectrum-Phasenregelschleife; Fig. 7 ein Beispiel für ein Interferenzmuster bei einer LCD-Steuereinheit mit Speicher- und Bildschirm-Schnittstelle;
Fig. 8 ein Blockschaltbild einer bekannten LCD- Steuereinheit;
Fig. 9 ein Ersatzschaltbild der Bildschirmschnitt- stelle der LCD-Steuereinheit aus Fig. 8;
Fig. 10A ein Interferenzmuster einer LCD- Steuereinheit mit einer Bildschirm- Schnittstelle ;
Fig. 10B ein Interferenzmuster einer LCD- Steuereinheit mit einer Bildschirm- Schnittstelle und einer Speicher- Schnittstelle; und
Fig. 11 eine Darstellung zur Erläuterung der Entstehung eines Interferenzmusters.
Bei der nachfolgenden Beschreibung der bevorzugten Ausfüh- rungsbeispiele werden in den Figuren gleiche, gleich wirkende oder ähnliche Elemente mit den gleichen Bezugszeichen versehen.
Basierend auf dem oben beschriebenen, einfachen Modell der Interferenzentstehung werden nachfolgend die erfindungsgemäßen Ansätze, Verfahren und Vorrichtungen beschrieben, mit denen die Entstehung sichtbarer und somit störender Interferenzen verhindert oder unterdrückt werden können.
An dieser Stelle sei jedoch darauf hingewiesen, dass die nachfolgend beschriebenen Verfahren, Ansätze und Vorrichtungen additiv zu den Maßnahmen zu sehen sind, die in den betroffenen analogen Schaltungsteilen und dem Gesamtsystem (gedruckte Schaltungsplatine, Chip, Anwendung) zu treffen sind, um die Empfindlichkeit gegenüber dem Rauschen und ungewollten Substrat- und Masse-Spannungen zu verringern. Vorzugsweise setzt die vorliegende Erfindung somit bei Sys- temen ein, welche bereits ein ausgereiftes und relativ störunempfindliches analoges Betriebsverhalten aufweisen.
Wie oben erwähnt wurde, wird gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung die Änderung der Pixelfrequenz zur Vermeidung der Interferenzmuster dadurch erreicht, dass eine zeitabhängige Frequenzmodulation FM realisiert wird, welche die Korrelation bzw. das starre Verhältnis der Frequenzen zerstört, so dass beim Einkoppeln der Störfrequenzen Interferenzmuster reduziert oder unter- drückt werden.
Gemäß einem ersten Ausführungsbeispiel wird die zeitabhängige Frequenzmodulation durch eine zeitkontinuierliche Frequenzmodulation realisiert, beispielsweise durch die Funk- tion eines Frequenzwobbiers, der um die von dem Bildschirm bzw. dem Speicher geforderte Basisfrequenz (f0) einen Frequenzbereich Δf mit einer geeigneten Rate, die durch eine Modulationsfunktion g(t) festgelegt ist, durchläuft.
Unter der Annahme, dass auf dem Steuerchip die erforderlichen Taktsignale durch Phasenregelschleifen (PLL = Phase Locked Loop) erzeugt werden, gilt für die Eingangsfrequen¬ zen fχpnin(t) der Phasenregelschleifen:
fχpiiin(t) = f0 + Δf * g (t )
mit :
fo = Basisfrequenz des Bildschirms ( Pixelfrequenz ) o- der Basisfrequenz des Speichers
Δf = Frequenzbereich um die Basisfrequenz g (t ) = Modulationsfunktion Die Modulationsfunktion g(t) kann eine beliebige stetige Funktion sein, beispielsweise die in Fig. LA bis IC dargestellten Funktionen, wobei sich jedoch grundsätzlich keine Einschränkung hinsichtlich der Ausgestaltung und Ausführung der verwendeten Funktion ergibt.
Bei dem hier beschriebenen, zeitkontinuierlichen Fall der Frequenzmodulation wird sich das ergebende Muster der Interferenz stetig innerhalb jeder Zeile und somit auch in- nerhalb jedes einzelnen Rahmens ändern, und bei geeigneter Festlegung der Funktion g(t) und des Parameters Δf ist es möglich, aus dem ursprünglich korrelierten Interferenzmuster ein scheinbar unkorreliertes „weißes" (Quasi-) Rauschen zu erzeugen.
Bei einem weiteren, bevorzugten Ausführungsbeispiel der vorliegenden Erfindung wird anstelle der oben beschriebenen, im allgemeinen recht aufwendigen Vorgehensweise für die zeitkontinuierliche Frequenzmodulation eine vereinfach- te, zeitdiskrete Frequenzmodulation angewandt, die zu ähnlichen Resultaten führt, jedoch im Hinblick auf die Realisierung wesentliche Vorteile bietet.
Bei diesem Ausführungsbeispiel ändert sich die zu modulie- rende Frequenz fxiiinoo nicht kontinuierlich, sondern, je nach Ausführung, rahmenweise oder zeilenweise. Ferner kann auch eine beliebige zeitliche Festlegung gewählt werden. Wie bei der zeitkontinuierlichen Frequenzmodulation kann sich hier die Frequenz stetig oder zufällig und sprunghaft, mittels eines geeigneten Zufallsgenerators, ändern, was eine effektivere Erzeugung von „weißem" (Quasi-) Rauschen ermöglicht.
Bei diesem Ausführungsbeispiel gilt für die Eingangsfre- quenz der Phasenregelschleifenanordnung:
fxpiiin tk) = f0 + Δf * g ( k ) mit :
fo = Basisfrequenz des Bildschirms (Pixelfrequenz) o- der Basisfrequenz des Speichers Δf = Frequenzbereich um die Basisfrequenz g(k) = zeitdiskrete Modulationsfunktion k = Laufindex
Der Laufindex k wird immer dann um 1 erhöht, wenn eine zu- vor festgelegte Bedingung für eine Frequenzänderung erfüllt ist, z. B. ein Zeilen- oder Rahmen-Wechsel oder ähnliches auftritt, also eine neue Zeile bzw. ein neuer Rahmen erreicht wird. In Fig. 2A bis C sind Beispiele für die zeitdiskrete Modulationsfrequenz g(k) dargestellt, wobei jedoch auch hier darauf hinzuweisen ist, dass es grundsätzlich keine Einschränkung hinsichtlich der zu verwendenden diskreten Funktion gibt.
Wie auch beim oben beschriebenen, ersten Ausführungsbei- spiel ist das Ergebnis, bei geeigneter Wahl der Funktion g(k), der Modulationsbedingung und dem Parameter Δf ein „weißes" (Quasi-) Rauschen, das im günstigsten Fall nicht oder nur sehr schwach sichtbar ist.
Hinsichtlich der oben beschriebenen Ausführungsbeispiele ist generell festzuhalten, dass beide beschriebenen Verfahren zur Erzeugung der zeitabhängigen Frequenzmodulation durch eine geeignete Festlegung der Modulationsbedingung ausgesprochen flexibel einsetzbar sind, was auch aufgrund der Vielzahl von möglichen Eingangsmodi und Eingangsfrequenzen erforderlich ist, um eine Anpassung des erfindungsgemäßen Verfahrens an verschiedene Umgebungsbedingungen zu ermöglichen.
Nachfolgend wird die Erzeugung und Verteilung von Taktsignalen auf einem Steuerchip, wie er beispielsweise anhand der Fig. 8 beschrieben wurde, näher erläutert, und anschließend erfolgt auf der Grundlage dieser Erläuterung die Beschreibung von Ausführungsbeispielen zur Implementierung der erfindungsgemäßen Verfahren bei Steuerchips für LCD- Bildschirme.
In Fig. 3 ist ein Blockdiagramm der für die Takterzeugung auf einem Steuerchip erforderlichen Einheiten dargestellt. Wie in der schematischen Darstellung von Fig. 3 zu sehen ist, werden die dort gezeigten Schaltungselemente zur Erzeugung des Speichertaktes mpll_clk sowie des Pixeltaktes ppll_clk verwendet. Die Schaltung umfaßt einen Multiplexer 100, der an einem ersten Eingang ein horizontales Synchronisationssignal HS (H-Sync) empfängt. An einem zweiten Eingang empfängt der Multiplexer 100 einen externen Oszillator-Takt sys_clk. Basierend auf einem Ansteuersignal wählt der Multiplexer einen der beiden Eingänge als Eingangssignal zur Erzeugung des Pixeltaktes ppll_clk aus. Das vom Multiplexer 100 ausgewählte Ausgangssignal wird über eine Leitung 102 einem Vor-Teiler 104 (pre-divider, nprediV) bereitgestellt, wobei ein von diesem erzeugtes Ausgangssignal über eine weitere Leitung 106 dem Eingang einer Phasenre- gelschleife 108 bereitgestellt wird, die unter Steuerung eines internen Teilers 110 (ndiV)den Pixeltakt ppll_clk am Ausgang bereitstellt. Der externe Oszillator-Takt sys_clk wird ferner einem weiteren Vor-Teiler 112 (npre- div) bereitgestellt, der an dessen Ausgang über eine Leitung 114 ein Ausgangssignal an die Phasenregelschleife 116 ausgibt. Die Phasenregelschleife 116 wird durch eine interne Steuerung 118 (ndiv) gesteuert und gibt am Ausgang den Speichertakt mpll_clk aus.
Ferner ist in Fig. 3 angedeutet, dass der Takt zum Betreiben des Registers, des in Fig. 8 gezeigten Konfigurationsregisters, rclk gleich dem Systemtakt oder externen Oszillatortakt sys_clk ist.
Ferner ist dargestellt, dass aus dem horizontalen Synchronisationssignal HS über eine weitere Phasenregelschleife 120 und eine nachgeschaltete Phasenverzögerungsschleife 122 der Eingangstakt avi_clk erzeugt, welcher auch einem Abtaster 124 zur Akquisition und Digitalwandlung des AVI- Signals bereitgestellt wird.
Bei dem in Fig. 3 dargestellten Prinzipschaltbild handelt es sich um eine Steuereinheit zur Takterzeugung für einen LCD-Steuerchip mit externem Speicher, der in der Regel zumindest vier unterschiedliche Takte (Clock-Domänen) aufweist, die zueinander in einem bestimmten, zeitvarianten Verhältnis stehen. Ferner ist anhand der Fig. 3 eine Konfiguration für die Takterzeugung betrachtet, die auch bei späteren Implementierungen und Anwendungen anzutreffen ist.
In Fig. 3 sind die vier Takte und deren Erzeugung skiz- ziert, und abgesehen von der Phasenregelschleife 108 (llpll) , die als Eingangssignal das horizontale Synchronisationssignal HS des analogen Videoeingangs AVI verwenden kann, werden alle übrigen Phasenregelschleifen durch den externen Oszillator-Takt sys_clk angesteuert.
Unkritisch ist der für die Register des Steuerchips 800 verwendete Takt rclk. Dieser ist in der Regel identisch mit dem externen Takt (rclk = sys_clk) und hat, da die Register im Normalbetrieb statisch sind, keinen sieht- oder messba- ren Einfluss auf die analogen Schaltungen des Chips.
Anders liegt der Fall beim Speichertakt mpll_clk und Bildschirm-Takt (Pixeltakt) ppll_clk, die von den zugehörigen Phasenregelschleifen 108 und 116 (ppll, mpll) erzeugt wer- den. Mittels dieser Taktsignale werden nicht nur sehr große digitale Blöcke des LCD-Steuerchips getaktet, sondern auch die entsprechenden Eingangs/Ausgangs-Schnittstellen, nämlich die Speicherschnittstelle und die Bildschirm- Schnittstelle. Als Eingangssignal kann bei beiden Phasenre- gelschleifen der externe Oszillator-Takt verwendet werden und durch eine Programmierung der Vor-Teiler 104, 112 und der internen Schleifen-Teiler 110, 118 kann die erwünschte Frequenz des Taktsignals am Ausgang eingestellt werden. Bei der Bildschirm-Phasenregelschleife kann alternativ zum externen Takt sys_clk auch das H-Sync Signal des ausgewählten Eingangs, bei dem dargestellten Ausführungsbeispiel das Signal HS des analogen Videoeingangs, als Eingangssignal herangezogen werden.
Ausgehend von der in Fig. 3 dargestellten Systemarchitektur werden nachfolgend zwei bevorzugte Ausführungsbeispiele zur Implementierung der oben beschriebenen Verfahren zur Quasi- Dekorrelation der Takte beschrieben. Für einen Fachmann wird es aus der nachfolgend beschriebenen Implementierung ersichtlich sein, dass auch andere Implementierungen möglich sind.
Anhand der Fig. 3 wird ein erstes Ausführungsbeispiel beschrieben, bei dem der frequenzmodulierte Systemtakt durch eine externe Quelle eingespeist wird. In Fig. 4 ist ein Ausschnitt der in Fig. 3 gezeigten Schaltungselemente zur Erzeugung des Pixeltaktes ppll_clk und des Speichertaktes mpll_clk dargestellt, wobei für die Implementierung des Verfahrens der extern eingespeiste Systemtakt sys_clk als Eingangssignal an die Phasenregelschleife 108 zur Erzeugung des Pixeltaktes ausgewählt wird, so dass der Einfachheit halber in Fig. 4 der in Fig. 3 noch gezeigte Multiplexer 100 weggelassen wurde.
In Fig. 4 ist zu sehen, dass anstelle des bei herkömmlichen LCD-Steuerchips verwendeten externen Quarz- oder Kristalloszillators 126 nunmehr ein Wobbeigenerator 128 verwendet wird, um den Systemtakt sys_clk bereitzustellen. Dies ist durch die unterbrochene Verbindung zwischen dem QuasiOszillator 126 und den Vor-Teilern 104 und 112 (nprediv) bei 130 gezeigt. Bei dem in Fig. 4 dargestellten Ausführungsbeispiel handelt es sich um eine einfache Implementierung der vorliegenden Erfindung, wobei hier anstelle des herkömmlicherweise verwendeten Quarz-Oszillators 126 ein externer Frequenzgenerator 128, z. B. vom Typ Stanford DG 245 verwendet wird, der anstelle des Quarz-Oszillators auf der gedruckten Schaltungsplatine angeordnet ist, auf der auch der Steuerchip zur Ansteuerung des Bildschirms angeordnet ist. Wird der Frequenzgenerator 128 eingestellt, um ein frequenzmoduliertes Signal entsprechend den oben beschrie- benen Ausführungsbeispielen des erfindungsgemäßen Verfahrens zu erzeugen, so kann dieses frequenzmodulierte Ausgangssignal des Generators 128 als Eingangssignal bzw. Systemtakt sys_clk für die Phasenregelschleifen 108 und 116 herangezogen werden. Bei sorgfältiger Auswahl der Parameter wird hier eine Quasi-Dekorrelation der durch die Phasenregelschleifen 108 und 116 (ppll, mpll) erzeugten Taktsignale ppl_clk und mpll_clk bezüglich des Abtasttaktes des analogen Eingangssignals (avi_clk) erreicht.
Die systematischen Grenzen der zu wählenden Parameter hängen zum einen ab von den dynamischen Regeleigenschaften der Phasenregelschleifen 108 und 116 und zum anderen von der Frequenztoleranz der angeschlossenen Einheiten, also des angeschlossenen Bildschirms und des Speichers. Dies bedeu- tet, dass auch bei einer maximalen Frequenzabweichung aufgrund der Frequenzmodulation immer noch ein sicherer Datentransfer zu den angeschlossenen Einheiten gewährleistet sein muss. Darüber hinaus ist bei einer starken Frequenzmodulation auch noch die Einhaltung der für die Synthese der digitalen Blöcke angelegten Beschränkungen zu beachten, um Zeitgebungsprobleme innerhalb der Blöcke und vor allem auch an den Schnittstellen zwischen den Takten (Clock-Domänen) zu vermeiden.
Die Bestimmung der zu wählenden Parameter für die Frequenzmodulation ist auf theoretischem Wege sehr aufwendig, da sich in der Realität nicht nur die Grundfrequenzen, sondern auch alle harmonischen Anteile sowie die dynamischen Eigenschaften aller Komponenten überlagern und zu einem komple- xen Zeit- und Frequenzverhalten führen. Obwohl theoretisch bestimmbar, werden die Parameter für die Frequenzmodulation vorzugsweise empirisch für jede Kombination von Eingangsmodus/Anwendung ermittelt. Basierend auf den so ermittelten Werten erfolgt dann eine Einstellung entsprechend einem erwünschten Modus.
Obwohl das gerade beschriebene Ausführungsbeispiel mit dem externen Frequenzgenerator gute Ergebnisse liefert, ist ein Nachteil in dieser Ausgestaltung darin zu sehen, dass die Kosten und der Aufwand für den Anschluss des externen Frequenzgenerators zu hoch sind. Für eine spätere Anwendung ist der Einsatz eines externen Frequenzgenerators uner- wünscht, so dass bei der Realisierung ein vereinfachter programmierbarer/parametrisierbarer Generator auf der gedruckten Schaltungsplatine herangezogen werden kann, was zwar eine mögliche, jedoch auch unwirtschaftliche Lösung darstellt .
Daher wird gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung zur Implementierung des erfindungsgemäßen Verfahrens der frequenzmodulierte Systemtakt intern erzeugt, d. h. in der Steuereinheit, nämlich auf dem Chip. In Fig. 5 ist eine Schaltung für die interne Erzeugung der Frequenzmodulation dargestellt. Wie zu erkennen ist, wird der herkömmlich verwendete externe Quarz-Oszillator 126, der auf der Schaltungsplatine angeordnet ist, beibehalten, um dem Steuerchip den Systemtakt sys_clk bereitzustellen. Zusätzlich zu den bereits oben beschriebenen Elementen ist ferner eine Teiler-Steuerung 132 (Divider-Controller) vorgesehen, die über einen ersten Steuerbus 134 mit dem ersten Vor-Teiler 104, über einen zweiten Steuerbus 136 mit dem zweiten Vor-Teiler 112, über einen dritten Steuerbus 138 mit dem ersten Rückkopplungsteiler 110 und über einen vierten Steuerbus 140 mit dem zweiten Rückkopplungsteiler 118 in Verbindung steht.
Bei der in Fig. 5 dargestellten Realisierung handelt es sich um eine, verglichen mit der anhand der Fig. 4 beschriebenen Realisierung, elegantere und technisch ungleich leichter zu realisierende Implementierung der Dekorrelation durch eine „On-Chip"-Frequenzmodulation. Die diesem Ausfüh- rungsbeispiel zugrundeliegenden Ansatzpunkte für die Frequenzmodulation sind die bei den Phasenregelschleifen 108 und 116 jeweils verwendeten Vor-Teiler 104 und 112 sowie die Rückkopplungsteiler 110 und 118. Der Teilerwert jedes der Vor-Teiler 104 und 112 und der Rückkopplungsteiler wird unter Steuerung des Teiler-Steuerung 132 mittels eines geeigneten Algorithmus oder eines programmierbaren pseudozufälligen Generators verändert, um so das oben beschriebene Zeit- und Frequenzverhalten zu erhalten. Bei dem in Fig. 5 dargestellten Ausführungsbeispiel enthält die Teiler- Steuerung 132 eine Abtaststeuerung, einen programmierbaren Zähler/Teiler sowie einen Zufallsgenerator.
Für das Ergebnis der Frequenzmodulation ist die Genauigkeit der Vor-Teiler 104, 112 (nprediv) wichtig, wobei zu beachten ist, dass der hierdurch einzustellende, kleinste Frequenzschritt Δfschritt durch den Rückkopplungsteiler 110, 118 (ndiv) der Phasenregelschleife 108, 116 wieder herauf transformiert wird. Für die Größe des effektiv zu erzielenden Frequenzschrittes beim Pixeltakt ppll_clk bzw. beim Speichertakt mpll_clk gilt bei gleichen Aufbau der Schaltungen:
Δf schritt = Δfn * ndiv/nprediV,
wobei z.B. gilt:
ndiv = 2
16 nprediv — 2
woraus sich der minimale ΔfScnritt ergibt.
Ein Problem bei der Variation der Frequenzteiler ist die Tatsache, dass es sich hierbei im Prinzip um Zähler han- delt, die auf einen bestimmten Endwert programmiert sind und bei Erreichen dieses Endwertes (Schwelle) einen Ausgangspuls liefern. Eine Umprogrammierung und somit eine Modulation der Eingangsfrequenz der Phasenregelschleifen kann somit auch nur beim Überlauf des Zählers stattfinden. Aufgrund des dynamischen Verhaltens der Phasenregelschleifen kommt es jedoch zu einer mehr oder weniger zeitkontinuierlichen Änderung der Ausgangstaktsignale bzw. der Ausgangs- frequenzen mpll_clk, ppll_clk. Aus diesem Grund ist es auch nicht erforderlich, eine hohe Auflösung bei den Schrittweiten Δfschritt zu realisieren, da die Zwischenbereiche ohnehin kontinuierlich von den Phasenregelschleifen durchlaufen werden.
Die Realisierung des zweiten Ausführungsbeispiels zur Implementierung des erfindungsgemäßen Verfahrens ist ungleich leichter als bei der externen Erzeugung des frequenzmodulierten Signals, jedoch ist hier auch das Zeitverhalten der Phasenregelschleife entscheidend. Da bereits die Vor-Teiler in bestehenden Schaltungen und Entwürfen vorhanden sind, kann das erfindungsgemäße Verfahren mit wenig Aufwand (Teilerlogik und -ansteuerung) implementiert und verifiziert werden.
Ein drittes, bevorzugtes Ausführungsbeispiel zur Implementierung der für die Dekorrelation erforderlichen Frequenzmodulation ist der Einsatz eines alternativen Phasenregel- schleifen-Konzepts . Sogenannte Spread-Spectrum- Phasenregelschleifen werden bei ähnlichen Anwendungen zur Verbesserung der EMC/EMI (EMC = electromagnetic Compatibi- lity = elektromagnetische Verträglichkeit, EMI-Minimierung = Störstrahlungsminimierung) eingesetzt. Durch eine geeignete Anpassung der Parameter der Phasenregelschleifen und deren Ansteuerung (linear, Funktion, oder zufällig) ist es möglich, sowohl eine Dekorrelation der Takte zu erhalten, woraus keine sichtbaren Interferenzen folgen, sowie das EMC/EMI-Verhalten positiv zu beeinflussen.
In Fig. 6 ist der Unterschied zwischen einer normalen Phasenregelschleife (normale PLL) und einer Spread-Spectrum- Phasenregelschleife (Spread-Spectrum-PLL) dargestellt. Wie zu erkennen ist, erzeugt die Spread-Spectrum-PLL im Gegen- satz zur normalen PLL Ausgangssignale über einen vorbestimmten Frequenzbereich, wohingegen die normale PLL lediglich abhängig von der Eingangsfrequenz eine einzige Ausgangsfrequenz liefert. Somit lassen sich auch hier durch die erfindungsgemäßen, oben näher beschriebenen Verfahren zur Dekorrelation die Taktsignale realisieren.
Nachfolgend werden experimentelle Ergebnisse zur Dekorrelation der Taktsignale näher beschrieben, wobei diese basie- rend auf dem oben beschriebenen ersten Ausführungsbeispiel zur Implementierung des Verfahrens mittels einer externen Einspeisung der frequenzmodulierten Signale durchgeführt wurden.
Für die Analyse von auftretenden Interferenzen bei einer LCD-Steuereinheit eignen sich besonders solche Steuereinheiten, z. B. SAA6714, mit der Möglichkeit, die Daten in einem Speicher zu speichern und somit auch statisch zu bewerten. Im folgenden wird daher zunächst ein entsprechender Versuchsaufbau beschrieben und anschließend die hieraus gewonnenen Ergebnisse der Dekorrelation, mit externer Einspeisung des frequenzmodulierten Systemtaktes, dargestellt.
Der Testaufbau umfasste folgende Geräte und Komponenten:
Stanford Research Systems Synthesized Function Generator, Modell DS345 als System-Clock Generator, Quantum Data Video Test Generator, Modell 801 GD als AVI Signalquelle, - SAA6714 Evaluation Board "Early Dragon", Version 1.2, mit SAA6714A,
LG Philips Panel, 18 Zoll, Modell LM181E1, SXGA- Auflösung, Deutronic Power Supply 12V / 5A, Modell DTP60
Folgende Einstellungen und Parameter wurden gewählt:
Eingang: Quantum Data Testgenerator
Format: 83 = DMT1260 Image: 43 = 45Flat27 Auflösung: 1280x1024
Takt-Erzeugung:
Stanford Research Systems Synthesized Function Generator:
Basisfrequenz: 25.000.005,000 Hz (25,000005 MHz)
Aufgrund der Möglichkeit, die Frequenz am Stanford Research Generator in Hz-Schritten einzustellen, konnte auch der Spezialfall eines stehenden Interferenzmusters erzeugt wer- den, welches dann statisch - auch ohne Zwischenspeicherung im Speicher - bewertet werden konnte. Wird im Normalbetrieb der Systemtakt von einem Quarz-Oszillator erzeugt, so hängt die Entstehung und die Art der Interferenzlinien sehr stark von der Temperatur des Quarz-Oszillators sowie von dessen Alterung, Fertigungstoleranzen usw. ab.
Untersucht wurde das Verhalten einer LCD-Steuerung, wie sie anhand der Fig. 8 beschrieben wurde. Der Ausgang des externen Frequenzgenerators dient hierbei als Referenzsignal für den Speichertakt und den Bildschirmtakt (Pixeltakt) , wie es oben beschrieben wurde. Eine Frequenzmodulation am externen Generator führt zu einer vom dynamischen Verhalten der jeweiligen Phasenregelschleife bestimmten Frequenzmodulation des Speichertaktes bzw. des Bildschirmtaktes.
Fig. 7 zeigt einen Ausschnitt eines Bildschirmausdrucks welcher durch Einfrieren des Bildes im externen Speicher des LCD-Scalers und durch Auslesen dieses Speicherbereichs erstellt wurde. Da beim Ausdruck des Dokuments die Interfe- renzlinien kaum noch sichtbar sind, wurden zur Veranschaulichung drei davon durch weiße Linien hervorgehoben. Im Gegensatz zu dem bereits beschriebenen diskreten Modell zeigt sich in der Realität schon bei kleinen Frequenzänderungen eine starke Abhängigkeit des Interferenzmusters. Bei einer Änderung der Eingangsfrequenz um nur wenige Hertz wurden unterschiedliche Interferenzmuster sichtbar.
In der nachfolgenden Tabelle sind einige Einstellung sowie die jeweiligen Erscheinungsformen der Interferenzlinien wiedergegeben.
Durch Anwenden der Dekorrelation mittels eines frequenzmodulierten Systemtaktes anstelle des Quarz-Oszillators auf der gedruckten Schaltungsplatine ist es möglich, die in Fig. 7 dargestellten Interferenzmuster für das menschliche Auge „unsichtbar" zu machen. Entscheidend für den erwünschten Effekt ist hierbei die Kombination aus Interferenzfrequenz, Diversion der Interferenzlinien durch die Frequenzmodulation und die vertikale Auffrischrate.
Als Beispiel sei das Interferenzmuster betrachtet, welches bei 25.000.004 Hz Systemtakt auftrat. Eine Sweep-Rate von 25 Hz, ein überstrichener Frequenzbereich von 7777 Hz sowie eine Sinusfunktion als Modulationsfrequenz g(t) wurde ge- wählt, und bei diesen Einstellungen am Funktionsgenerator wurde ein sehr gutes Ergebnis erzielt, bei dem die Interferenzlinien für das menschliche Auge nicht mehr sichtbar waren. Vorzugsweise wird das erfindungsgemäße Verfahren unter Verwendung einer zufälligen Modulation ausgeführt, da die Möglichkeit besteht, dass durch die Frequenzmodulation selbst wieder ein neues und in seiner Entstehung komplexes Interferenzmuster erzeugt wird. Da dieses Verhalten vor allem bei stetigen Modulationsfunktionen zu erwarten ist, geht aus den Simulationsergebnissen mit dem diskreten Modell hervor, dass die zufällige Modulation die günstigere Variante der Frequenzmodulation ist.
Das erfindungsgemäße Verfahren hat sowohl im Modell als auch in der Realität gezeigt, dass hierdurch effektiv Interferenzerscheinungen bei LCD-Steuereinheiten mittels der beschriebenen Quasi-Dekorrelation der Taktsignale abgemil- dert bzw. unsichtbar gemacht werden können.
Die technische Realisierung ist mit relativ geringem Aufwand möglich, jedoch sind für den effektiven Einsatz des Verfahrens die geeigneten Parameter für verschiedene Modi zu ermitteln, um sicherzustellen, dass das Verfahren zuverlässig arbeitet und es keine Probleme mit den externen Kom¬ ponenten (Speicher und Bildschirm) gibt.
Im Vorhergehenden wurde ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung näher beschrieben, bei dem die sichtbaren Interferenzen durch eine Änderung der Pixelfrequenz bei der Erzeugung der Pixeldaten erreicht wurde. Die vorliegende Erfindung ist jedoch nicht hierauf beschränkt.
Grundsätzlich können alle Störsignale auf dem Chip oder der Schaltungsplatine in gleicher Weise manipuliert werden wie die Signale ppll und mpll, so dass die vorliegende Erfindung nicht auf diese Taktsignale beschränkt ist, sondern allgemein auf alle Taktsignale anwendbar ist.

Claims

Patentansprüche
1. Verfahren zum Reduzieren von Interferenzmustern bei der Anzeige eines Bildes auf einem Bildschirm mit einer Pi- xelfrequenz (ppll_clk) , wobei das Bild durch Pixeldaten beschreibbar ist, die dem Bildschirm durch eine Steuereinheit (800) bereitgestellt werden, mit folgendem Schritt:
während der Erzeugung der Pixeldaten, Variieren eines oder mehrerer der bei der Erzeugung der Pixeldaten verwendeten Taktsignale.
2. Verfahren nach Anspruch 1, bei dem während der Erzeu- gung der Pixeldaten die Pixelfrequenz (ppll_clk) geändert wird.
3. Verfahren nach Anspruch 1 oder 2, bei dem der Schritt des Änderns der Pixelfrequenz (ppll_clk) eine zeitab- hängige Frequenzmodulation (FM) umfaßt.
4. Verfahren nach Anspruch 3, bei dem die Pixeldaten eine Mehrzahl von Abschnitten umfaßt, und bei dem die zeitabhängige Frequenzmodulation (FM) über die Abschnitte der Pixeldaten zeitkontinuierlich ist.
5. Verfahren nach Anspruch 3, bei dem die Pixeldaten eine Mehrzahl von Abschnitten umfaßt, und bei dem die zeit¬ abhängige Frequenzmodulation (FM) über die Abschnitte der Pixeldaten zeitdiskret ist, wobei eine Änderung der Frequenz (ppll_clk) bei einem Abschnittswechsel auftritt.
6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die Steuereinheit eine Einrichtung (108) umfaßt, die abhängig von einer anliegenden Eingangsfrequenz (sys_clk) die Pixelfrequenz (ppll clk) erzeugt, wobei der Schritt des Änderns der Pixelfrequenz (ppll_clk) das Ändern der Eingangsfrequenz (sys_clk) umfaßt.
7. Verfahren nach Anspruch 6, bei dem die Eingangsfrequenz (sys_clk) durch eine externe Frequenzquelle (128) oder durch eine interne Frequenzquelle (132) der Steuereinheit (800) bereitgestellt wird.
8. Verfahren nach Anspruch 6 oder 7, bei dem die Steuer- einheit eine Speicherschnittstelle (814), die durch ein
Treibersignal mit einer Speicherfrequenz mpll_clk getrieben wird, und eine Einrichtung (116) zum Erzeugen der Speicherfrequenz (mpll_clk) umfaßt, wobei die Eingangsfrequenz (sys_clk) der Einrichtung (108) zum Er- zeugen der Pixelfrequenz (ppll_clk) ferner an der Einrichtung (116) zum Erzeugen der Speicherfrequenz (mpll_clk) anliegt.
9. Verfahren nach einem der Ansprüche 6 bis 8, bei dem die Einrichtung zum Erzeugen der Pixelfrequenz (ppll_clk) eine Spread-Spectrum-Phasenregelschleife umfaßt.
10. Steuereinheit zum Steuern eines Bildschirms, der bei einer Pixelfrequenz (ppll_clk) arbeitet, zur Anzeige eines Bildes auf dem Bildschirm mit reduziertem Interferenzmuster, mit
einem Eingang (802, 804, 806) zum Empfangen von Bilddaten;
einer Verarbeitungseinrichtung (812), die die empfangenen Bilddaten zur Erzeugung der Pixeldaten verarbeitet, wobei die Verarbeitungseinrichtung (812) während der Erzeugung der Pixeldaten eines oder mehrere der bei der Erzeugung der Pixeldaten verwendeten Taktsignale variiert; und einem Ausgang (818), um die Pixeldaten zur Anzeige bereitzustellen.
11. Steuereinheit nach Anspruch 10, bei der die Verarbei- tungseinrichtung (812) während der Erzeugung der Pixeldaten die Pixelfrequenz (ppll_clk) ändert.
12. Steuereinheit nach Anspruch 10 oder 11, bei der die Verarbeitungseinrichtung (812) einen Pixelfrequenzgene- rator (108) umfaßt, der die Pixelfrequenz (ppll_clk) abhängig von einem veränderlichen Eingangsfrequenzsignal (sys_clk) erzeugt.
13. Steuereinheit nach Anspruch 12, bei der das veränderli- ehe Eingangsfrequenzsignal durch eine externe Signalquelle (128) oder basierend auf einem externen, konstanten Frequenzsignal durch eine interne Frequenzsteuerung (134) bereitgestellt wird.
14. Steuereinheit nach Anspruch 12 oder 13, bei der die Verarbeitungseinheit einen Speicherfrequenzgenerator (116) umfaßt, der basierend auf dem Eingangsfrequenzsignal (sys_clk) eine Speicherfrequenz (mpll_clk) für ein Treibersignal für eine Speicherschnittstelle (814) erzeugt.
15. Steuereinheit nach einem der Ansprüche 12 bis 14, bei der der Pixelfrequenzgenerator eine Spread-Spectrum- Phasenregelschleife umfaßt.
EP03793774A 2002-09-06 2003-08-29 Steuereinheit und verfahren zum reduzieren von interferenzmustern bei der anzeige eines bildes auf einem bildschirm Expired - Lifetime EP1535274B1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10241343 2002-09-06
DE2002141343 DE10241343A1 (de) 2002-09-06 2002-09-06 Steuernheit und Verfahren zum Reduzieren von Interferenzmustern bei der Anzeige eines Bildes auf einem Bildschirm
PCT/EP2003/009633 WO2004023452A1 (de) 2002-09-06 2003-08-29 Steuereinheit und verfahren zum reduzieren von interferenzmustern bei der anzeige eines bildes auf einem bildschirm

Publications (2)

Publication Number Publication Date
EP1535274A1 true EP1535274A1 (de) 2005-06-01
EP1535274B1 EP1535274B1 (de) 2007-01-24

Family

ID=31895693

Family Applications (1)

Application Number Title Priority Date Filing Date
EP03793774A Expired - Lifetime EP1535274B1 (de) 2002-09-06 2003-08-29 Steuereinheit und verfahren zum reduzieren von interferenzmustern bei der anzeige eines bildes auf einem bildschirm

Country Status (7)

Country Link
EP (1) EP1535274B1 (de)
JP (1) JP4410677B2 (de)
CN (1) CN100405457C (de)
AU (1) AU2003264136A1 (de)
DE (2) DE10241343A1 (de)
TW (1) TWI250505B (de)
WO (1) WO2004023452A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5534968B2 (ja) * 2010-06-15 2014-07-02 シャープ株式会社 液晶表示装置および電子情報機器
CN102222457B (zh) * 2011-05-19 2013-11-13 硅谷数模半导体（北京）有限公司 定时控制器及具有其的液晶显示器
CN105185312B (zh) * 2015-10-12 2018-06-12 利亚德光电股份有限公司 Led驱动器、包括其的led显示屏及led驱动芯片的驱动方法
TWI678695B (zh) * 2018-09-14 2019-12-01 瑞鼎科技股份有限公司 動態頻率補償方法與動態頻率補償系統
CN109639259B (zh) * 2018-12-05 2022-07-22 惠科股份有限公司 扩展频谱的方法、芯片、显示面板及可读存储介质
CN111710313B (zh) * 2020-07-14 2022-06-03 京东方科技集团股份有限公司 显示面板水波纹的消除方法及消除装置、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659339A (en) * 1994-09-30 1997-08-19 Sun Microsystems, Inc. Method and apparatus for reducing electromagnetic interference radiated by flat panel display systems
US5757338A (en) * 1996-08-21 1998-05-26 Neomagic Corp. EMI reduction for a flat-panel display controller using horizontal-line based spread spectrum
US5943382A (en) * 1996-08-21 1999-08-24 Neomagic Corp. Dual-loop spread-spectrum clock generator with master PLL and slave voltage-modulation-locked loop
KR100326200B1 (ko) * 1999-04-12 2002-02-27 구본준, 론 위라하디락사 데이터 중계장치와 이를 이용한 액정패널 구동장치, 모니터 장치 및 표시장치의 구동방법
US6498626B1 (en) * 1999-05-26 2002-12-24 Thomson Licensing S.A. Video signal processing arrangement for scan velocity modulation circuit
JP3421988B2 (ja) * 1999-10-27 2003-06-30 Ｎｅｃビューテクノロジー株式会社 表示装置及びそれに用いるクロック間干渉による影響の防止方法
TW556143B (en) * 2000-02-03 2003-10-01 Chi Mei Optoelectronics Corp Transmission method, device and liquid crystal display to reduce EMI intensity for liquid crystal display circuit
KR100471054B1 (ko) * 2000-11-18 2005-03-07 삼성전자주식회사 컴퓨터 시스템 및 그의 화상처리방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2004023452A1 *

Also Published As

Publication number Publication date
JP2005538397A (ja) 2005-12-15
TW200415566A (en) 2004-08-16
DE10241343A1 (de) 2004-03-25
EP1535274B1 (de) 2007-01-24
CN100405457C (zh) 2008-07-23
JP4410677B2 (ja) 2010-02-03
AU2003264136A1 (en) 2004-03-29
CN1679080A (zh) 2005-10-05
WO2004023452A1 (de) 2004-03-18
TWI250505B (en) 2006-03-01
DE50306395D1 (de) 2007-03-15

Similar Documents

Publication Publication Date Title
DE3851927T2 (de) Flüssigkristall-Anzeigegerät.
DE69735975T2 (de) System und Verfahren zur Überlagerung von wahlweise in unterschiedlichen nativen Formaten gespeicherten Bildern
DE19954240B4 (de) Datenschnittstelle
DE4322666B4 (de) Matrixanzeigevorrichtung, Matrixanzeigesteuervorrichtung und Matrixanzeigetreibervorrichtung
DE102012110068B4 (de) Flachbildschirmvorrichtung
AT402454B (de) Verfahren und vorrichtung zur vermeidung von unterbrechungen in einem aktiven, adressierenden anzeigesystem
DE69423837T2 (de) Taktversorgungssystem
DE69615755T2 (de) Vorrichtung zur Verarbeitung eines Videosignals, System zum Verarbeiten von Informationen und Verfahren zum Verarbeiten eines Videosignals
DE69421331T2 (de) Spannungskompensationsschaltung und Anzeigevorrichtung
DE102012106352B4 (de) Flachpaneelanzeige und treiberschaltkreis derselben
DE3326517A1 (de) Fluessigkristall-bilddisplay
DE10136517A1 (de) Flüssigkristallanzeige und Verfahren zum Ansteuern einer Flüssigkristallanzeige
DE3621524C2 (de)
DE112004002391T5 (de) Räumlich-zeitliche Erzeugung einer Bewegungsunschärfe
EP1535274B1 (de) Steuereinheit und verfahren zum reduzieren von interferenzmustern bei der anzeige eines bildes auf einem bildschirm
DE3011733A1 (de) Computer-terminal
DE69736535T2 (de) Matrixanzeigevorrichtung und Verfahren zu ihrer Ansteuerung
DE69021533T2 (de) Spaltenelektrodetreiberschaltung für ein Anzeigegerät.
DE69734814T2 (de) Lcd-steuerung mit aktualisierung von in einem ram-speicher gespeicherten daten
DE10049400A1 (de) LCD-Frontplatten-Signalprozessor
DE3689331T2 (de) Transformationsschaltung für Rasteroperationen.
EP0500147B2 (de) Verfahren zur Ansteuerung eines Monitors und Monitorsteuerschaltung
DE3938366C2 (de) Vorrichtung zur Bilddatenreduktion für ein Anzeigegerät
US7570245B2 (en) Control unit and method for reducing interference patterns in the display of an image on a screen
DE69116798T2 (de) Zeilentreiberschaltung für ein Anzeigegerät

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20050207

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL LT LV MK

17Q First examination report despatched

Effective date: 20050620

DAX Request for extension of the european patent (deleted)
RBV Designated contracting states (corrected)

Designated state(s): DE FR GB

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Owner name: PHILIPS INTELLECTUAL PROPERTY & STANDARDS GMBH

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REF Corresponds to:

Ref document number: 50306395

Country of ref document: DE

Date of ref document: 20070315

Kind code of ref document: P

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 20070503

ET Fr: translation filed
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20071025

REG Reference to a national code

Ref country code: GB

Ref legal event code: 732E

REG Reference to a national code

Ref country code: FR

Ref legal event code: TP

REG Reference to a national code

Ref country code: FR

Ref legal event code: GC

REG Reference to a national code

Ref country code: FR

Ref legal event code: GC

REG Reference to a national code

Ref country code: DE

Ref legal event code: R084

Ref document number: 50306395

Country of ref document: DE

Effective date: 20110426

REG Reference to a national code

Ref country code: FR

Ref legal event code: AU

Effective date: 20120126

REG Reference to a national code

Ref country code: FR

Ref legal event code: RG

Effective date: 20120726

REG Reference to a national code

Ref country code: FR

Ref legal event code: TP

Owner name: TRIDENT MICROSYSTEMS (FAR EAST) LTD., KY

Effective date: 20120918

REG Reference to a national code

Ref country code: DE

Ref legal event code: R082

Ref document number: 50306395

Country of ref document: DE

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

REG Reference to a national code

Ref country code: DE

Ref legal event code: R081

Ref document number: 50306395

Country of ref document: DE

Owner name: ENTROPIC COMMUNICATIONS, INC., US

Free format text: FORMER OWNER: TRIDENT MICROSYSTEMS (FAR EAST) LTD., GRAND CAYMAN, KY

Effective date: 20121023

Ref country code: DE

Ref legal event code: R081

Ref document number: 50306395

Country of ref document: DE

Owner name: ENTROPIC COMMUNICATIONS, INC., SAN DIEGO, US

Free format text: FORMER OWNER: TRIDENT MICROSYSTEMS (FAR EAST) LTD., GRAND CAYMAN, KY

Effective date: 20121023

Ref country code: DE

Ref legal event code: R082

Ref document number: 50306395

Country of ref document: DE

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

Effective date: 20121023

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20130828

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20130819

Year of fee payment: 11

Ref country code: GB

Payment date: 20130827

Year of fee payment: 11

REG Reference to a national code

Ref country code: FR

Ref legal event code: TP

Owner name: ENTROPIC COMMUNICATIONS, INC., US

Effective date: 20131119

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 50306395

Country of ref document: DE

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20140829

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 50306395

Country of ref document: DE

Effective date: 20150303

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20150430

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20150303

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140829

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140901