DE3011733A1

DE3011733A1 - Computer-terminal

Info

Publication number: DE3011733A1
Application number: DE3011733A
Authority: DE
Inventors: Richard W Goodman
Original assignee: Harris Corp
Current assignee: Harris Corp
Priority date: 1979-04-02
Filing date: 1980-03-26
Publication date: 1980-10-16
Also published as: US4342095A; GB2045481B; GB2045481A

Description

C omput e r-Terminal

Die vorliegende Erfindung betrifft eine Anlage zur Datenverarbeitung und insbesondere ein verbessertes, prozessorgesteuertes Datenendgerät (Terminal), das so aufgebaut ist, daß es keinen direkten Speicherzugriff benötigt, und eine verbesserte Steuerung der Taktzeitgebung einer Video-Anzeige.

Obwohl die vorliegende Erfindung im Zusammenhang mit einem Video-Anzeigeterminal beschrieben wird, das als Ausgabe-Aufbereitungs-Terminal verwendet werden kann, beispielsweise für den Betrieb in einem elektronischen Nachrichtenraum und dergleichen, ist ersichtlich, daß die Erfindung auch andere Anwendungen umfaßt, die eine Datenverarbeitung erfordern.

Beim gegenwärtigen Stand der Technik umfaßt ein Mikroprozessor typischerweise eine Zentraleinheit (CPU), die sich zusammen mit der zugehörigen Schaltung auf einem einzigen "Chip" befindet; d.h. das ganze ist ein einziger integrierter Schaltkreis. Ein Mikroprozessorsystem enthält eine eolche CPU, die gelegentlich auch als Mikroprozessoreinheit MPU bezeichnet wird, sowie weitere Schaltkomponenten einschließlich einem externen Speicher. Alle diese Komponenten sind über einen gemeinsamen Bus mit der CPU verbunden, der die CPU mit externen Speichern, etwa einem Festwertspeicher (ROM) und einem Speicher mit wahlfreiem Zugriff (RAM) koppelt. Die zu verarbeitenden Daten können über Magnetband, einen "Host"-Computer oder über eine Tastatur eingegeben werden, wobei der Bus diese Daten dem RAM-Speicher zuführt.

030042/0727

Die Verarbeitung wird typischerweise durch einen Befehlssatz gesteuert, der im Pestwertspeicher (HOM) gespeichert ist. Die Daten können über Peripheriegeräte ausgegeben werden, etwa einen Drucker, Steuervorrichtungen oder eine Video-Anzeige, einschließlich einer Bildschirmröhre CRT. Ein prozessorgesteuertes Video-Anzeigeterminal enthält eine solche CPU, externe Speicher, eine Tastatur und eine Video-Anzeige. Ein solches prozessorgesteuertes Video-Anzeigeterminal wird auch als "intelligentes" Video-Anzeigeterminal "bezeichnet. Intelligente Terminal können im Dialogverkehr mit einem Host-Computer arbeiten, so daß Befehlssätze und Daten in einem RAM-Speicher abgelegt werden können. In anderen Fällen werden nur Daten abgelegt, und sämtliche Befehlssätze sind in Festwertspeichern (ROM) vorprogrammiert, oder sie sind feldabhängig wie bei einem programmierbaren Festwertspeicher PROM oder aber einem elektronisch programmierbaren Festwertspeicher EPROM.

Bei alle diesen verschiedenen prozessorgesteuerten Systemen werden Befehle aus dem externen Speicher dadurch abgerufen, daß auf dem gemeinsamen Bus Adressen ausgegeben werden. Die Adresse ist ein Multi-Bit Binärwort mit typischerweise 16 Bit. Die Adresse liefert typischerweise ein Programmzähler, der sich in der CPU befindet. Der Ausdruck "Zähler" ist in der Technik nicht genau festgelegt, da er manchmal auch für ein reines Adressenregister verwendet wird, das die Adresse des nächsten Befehls von einer anderen Quelle empfängt. Häufig arbeitet der Zähler jedoch tatsächlich als Zähler und wird periodisch um einen Zählschritt weitergeschaltet, um die nächste Befehlsadresse zu schaffen. Manchmal arbeitet der Zähler in der einen Betriebsart als Zähler und in einer anderen Betriebsart als eine Art Speicher, wobei er auf eine bestimmte Zählung gesetzt wird, indem er von einer anderen

030042/0727

Quelle eine Zahl lädt. Diese "Zahl" oder "Zählung" dient als Adresse und wird auf dem Adressenbus ausgegeben, um den externen Speicher zu adressieren (etwa einen HOM), wodurch der nächste Befehl abgerufen wird.

Der auf diese Weise abgerufene Befehl bestimmt, wie die im Datenspeicher, etwa einem Lese/Schreib- oder RAM-Speicher, gespeicherten Daten verarbeitet werden sollen. Dieser Datenspeicher muß ebenfalls adressiert werden, und hierzu dient eine andere Adressierschaltung als die zur Adressierung der Befehle verwendete. Häufig bezeichnet man diese Datenadressierungsschaltung als Direktspeicher-Zugriffsschaltung DMA. Sie stellt einen weiteren Chip im Aufbau eines solches Prozessorsystems dar. Wenn die Anzahl der Chips zunimmt, erhöhen sich dadurch auch die Größenabmessungen des Prozessorsystems und die Produktionszeit, die Komplexität und dadurch die Herstellungskosten.

Um die Größe solcher Prozessorsysteme und die Herstellungskosten minimal klein zu halten, sollte daher die Anzahl der Chips möglichst gering gehalten werden. Gemäß einem Merkmal der vorliegenden Erfindung läßt sich das dadurch erreichen, daß der Programmzähler der CPU die Adressen für die Adressierung des Lese/Schreib-Speichers (RAM) liefert, um Daten für ein Eingabe- oder Ausgabegerät zu erhalten. Hierdurch erübrigt sich eine separate Adressierungsschaltung, etwa eine Direktspeicher-Zugriffsschaltung DMA.

Ein Video-Anzeigeterminal erfordert typischerweise einen beträchtlichen apparativen Aufwand zur Synchronisation der beiden Arbeitsweisen, nämlich Hereinholen der anzuzeigenden Zeichen und Anzeigen dieser Zeichen. Beispielsweise werden Daten von einem RAM-Speicher geliefert und in einen

03CGA2/0727

H -

Zeilenpuffer-Zwischenspeicher geladen, aus dem die Daten einem Zeichengenerator zugeführt werden, aus dem sich das Punktmuster herleitet, das zum Erzeugen der Zeichen auf dem Bildschirm einer Anzeigevorrichtung, etwa einer Kathodenstrahlröhre GRT dient. Während dieses Betriebs muß der Zeilenspeicher mit Daten geladen werden, die Zeichen darstellen, und, sobald der Inhalt geladen ist, muß er an einen Zeichengenerator ausgegeben werden. Außerdem werden die Ausgaben von dem Zeichengenerator einer Schaltung zur Zeichendarstellung zugeführt, die beispielsweise ein Ausgangsschieberegister umfassen kann. Diese Vorgänge müssen synchronisiert werden. Wenn das Terminal prozessorgesteuert ist, sollten diese verschiedenen Arbeitsweisen, die eine Synchronisation erfordern, in Synchronisation mit der Arbeitsweise des Prozessors erfolgen. Typischerweise erfordern Daten, die aus dem Hauptspeicher geholt und in den Zeilenpuffer geladen werden, den Betrieb der CPU in Verbindung mit einer Direktspeicher-Zugriffsschaltung. Diese Arbeitsweise muß so synchronisiert werden, daß sie andere Datenverarbeitungsvorgänge nicht unterbricht und nicht während der Video-Anzeigezeit stattfindet. Üblicherweise wird zur Synchronisation dieser verschiedenen Arbeitsweisen eine relativ aufwändige Schaltungsauslegung benötigt. Außerdem sind diese verschiedenen Operationen üblicherweise mit einem Netzfrequenzsignal oder einem Synchronisationssignal koordiniert, das eine TV-Monitorschaltung liefert.

Ein Merkmal der vorliegenden Erfindung betrifft eine Vereinfachung der SchaitungsausIegung zur Video-Steuerung und Zeitgebung bei einem Video-Anzeigeterminal. Das läßt sich durch eine vereinfachte Schaltung erreichen, die eine sequentielle Steuerung liefert. Vorzugsweise enthält die sequentielle Steuervorrichtung einen Mikrocomputer, der die erforderlichen Synchronisations- und Taktzeitsignale liefert.

030042/0727

Der Erfindung liegt folgende Aufgabenstellung zugrunde:

Gemäß einem Merkmal der vorliegenden Erfindung soll ein System geschaffen werden, das einen Datenprozessor mit einem frogrammzähler enthält, der Adressen zur Adressierung eines externen Speichers liefert, um aus diesem Befehle herauszuholen. Gemäß diesem Merkmal der Erfindung enthält der Speicher eine erste Gruppe adressierbarer Speicherplätze zur Darstellung der Befehlsdaten und eine zweite Gruppe adressierbarer Speicherplätze für andere Daten. Die Zufuhr anderer Daten zur Datenverarbeitungsanlage wird dadurch gesteuert, daß ein bestimmter Befehl für ein Zeitintervall in den Prozessor eingegeben wird, während der Programmzähler sequentiell weitergezählt wird, so daß der Programmzähler in diesem Intervall sequentiell Speicheradressen liefert, die mit bestimmten Adressen der zweiten Gruppe von adressierbaren Speicherplätzen übereinstimmen.

Gemäß einem weiteren Merkmal der vorliegenden Erfindung enthält ein Video-Anzeigeterminal einen Speicher zur Speicherung und zur Ausgabe codierter Daten, welche die auf einer Video-Anzeigevorrichtung anzuzeigenden Zeichen darstellen. Ein Block solcher Datenzeichen wird während einer ersten Zeitdauer aus dem Speicher herausgeholt und während einer zweiten Zeitdauer auf einem Bildschirm angezeigt. Eine Video-Steuerung und Taktzeitschaltung liefert sämtliche Taktzeit- und Steuersignale zum Abrufen der Datenzeichen und zum Betrieb der Schaltung, mit der die Zeichen tatsächlich angezeigt werden.

030042/0727

Die Erfindung läßt sich folgendermaßen zusammenfassen:

Die Erfindung "betrifft ein Computer-Terminal, das insbesondere als Video-Anzeigeterminal für die Ausgabenaufbereitung und Edit-Funktionen verwendet werden kann. Das Datenendgerät ist ein prozessorgesteuertes Terminal mit einem gemeinsamen Bus. Hierzu zählt eine Zentraleinheit (CPU) mit einem eigenen internen Befehlssatz, sowie Einrichtungen für einen programmgesteuerten Betrieb von einem externen Speicher aus, etwa einem EPROM. Daten können über eine Tastatur oder ein anderes Peripheriegerät, etwa einen "Host"-Computer eingegeben und in einem externen Lese/Schreib-Speicher, etwa einem RAM mit wahlfreiem Zugriff gespeichert werden. Bei Verwendung als Video-Anzeigeterminal können im RAM gespeicherte Daten für eine Bildschirmanzeige, beispielsweise über CRT, ausgegeben werden. Das Terminal ist so aufgebaut, daß Daten dadurch aus dem RAM herausgeholt werden können, daß der RAM-Speicher über einen Programmzähler innerhalb der CPU adressiert wird, ohne daß eine Schaltung mit direktem Speicherzugriff (DMA) verwendet wird. Wenn das Terminal zur Video-Anzeige verwendet wird, sind außerdem Vorkehrungen vorgesehen, um die Video-Anzeige über eine Video-Steuerung und Taktzeitschaltung zu steuern,die die verschiedenen erforderlichen Taktpulse liefert, ohne daß ein Synchronisationssignal erforderlich wäre, das typischerweise eine TV-Monitorschaltung liefert.

Q3G042/0727

Es folgt nun eine Beschreibung der Erfindung anhand der Zeichnungen:

Figur 1 ist ein schematisches Blockdiagramm eines Video-Anzeigeterminals gemäß der vorliegenden Erfindung.

Figur 2 ist ein schematisches Blockdiagramm eines Teil einer CPU, die für die Erfindung verwendet werden kann.

Pigur 3 ist ein schematisches Blockdiagramm der Video-Steuerung und Taktzeitschaltung.

Pigur 4 ist eine graphische Darstellung von Wellenformen verschiedener Taktpulse und Steuersignale.

Figur 5 ist eine graphische Darstellung eines aus einer Punktmatrix gebildeten Zeichenfeldes, das einen Teil eines CRT-Bildschirms darstellt.

Pigur 6 ist eine graphische Darstellung eines CRT-Bildschirms.

Figur 7 ist eine graphische Darstellung einer Wellenform eines horizentalen Synchronisationssignals und

Pigur 8 ist eine graphische Darstellung einer Wellenform eines vertikalen Synchronisationssignals.

Die nun folgende Beschreibung eines erfindungagemäßen Ausführungsbeispiels soll die Erfindung nicht auf dieses Ausführungsbeispiel beschränken.

03C042/0727

Figur 1 ist ein schematisches Blockdiagramm eines Video-Anzeigeterminals, das zur Erläuterung der vorliegenden Erfindung dient. Daß Terminal ist ein prozessorgesteuertes Datenendgerät mit einem gemeinsamen Bus. Die Bus-Anordnung läßt sich unterteilen in einen Adressenbus AB, einen Datenbus DB und einen Steuerbus CB. Der Adressenbus kann beispielsweise ein 16-Bit Bus und der Datenbus ein 8-Bit Bus sein. Eine Schnittstelle oder Interface zum Haupt-Computer HC wird durch eine konventionelle Ein/Auegäbesteuerung IO geschaffen. Die Ein/Ausgabesteuerung IO steht in konventioneller Weise mit dem Adressenbus, dem Datenbus und dem Steuerbus in Verbindung. Mit dem gemeinsamen Bus sind außerdem eine Zentraleinheit CPU und externe Speicher 10, 12 und 14 verbunden. Speicher 10 enthält den Befehlsvorrat für die CPU und kann beispielsweise als Pestwertspeicher (ROM) ausgelegt sein. Im vorliegenden Beispiel handelt es sich um einen elektronisch programmierbaren Festwertspeicher, abgekürzt EPROM. Der Befehlsvorrat wird dadurch aus dem Speicher abgerufen, daß ein Programmzähler in der CPU eine Adresse auf dem Adressenbus AB ausgibt. Der Speicher 10 antwortet daraufhin mit der Ausgabe von Daten in Form eines Befehlssatzes auf dem Datenbus DB.

Die vom Prozessor zu verarbeitenden Daten werden in einem Lese/Schreib-Speicher gespeichert. Zur Erläuterung sind hier zwei getrennte Lese/Schreib-Speicher 12 und H gezeigt. Der Speicher 12 dient im Grunde als Zwischenspeicher oder Kurzzeitspeicher zur Unterstützung des Betriebs der CPU. Die Art von Daten, die beispielsweise im Speicher 12 gespeichert sein können, betrifft beispielsweise die Adresse im Speicher 10 für den nächsten Befehlssatz. Dies würde über den Programmzähler innerhalb der CPU erreicht. Die Adresse für den nächsten Befehl kann im Speicher 12 dann gespeichert werden, wenn eine Sprung-Routine ausgeführt wird, so daß

030042/0727

die Programmzählung für den nächsten Befehl beibehalten werden kann. Ein Stapelzeiger in der CPU würde auf jene Adresse im Speicher 12 gesetzt, in der die letzte Programmzählung gespeichert ist.

Die Menge der Daten, etwa diejenigen, die auf dem Bildschirm angezeigt werden sollen, ist in einem weiteren Lese/Schreib-Speicher 14 gespeichert. In der Praxis können die Speicher 12 und 14 auf einer einzigen Speicherkarte oder aber auf getrennten, zusammenhängenden Speicherkarten vorgesehen sein, wobei die vorliegende Beschreibung zur Vereinfachung von zwei Karten oder zwei Speichern spricht. Die über die CRT anzuzeigenden oder auf andere Weise durch die CPU zu verarbeitenden Daten können über ein Eingabegerät, etwa eine Tastatur 16 oder einen Host-Computer HC oder aber ein Bandgerät oder dergleichen eingegeben werden. Im vorliegenden Beispiel können die im Speicher 14 gespeicherten Daten über eine Tastatur 16 oder einen Host-Computer eingegeben werden. Der Host-Computer arbeitet in Kommunikation mit einer umfangreichen Datenbank DBS, in der zu redigierende Texte oder dergleichen gespeichert sind. Ein Bediener verwendet die Tastatur 16 für den Dialogverkehr mit dem Host-Computer mittels der Ein/Ausgäbe-Steuerung 10, um Textinformation aus der Datenbank abzurufen. Diese Daten werden dem Speicher 14 zugeführt, aus dem sie zur Anzeige auf dem Bildschirm der CRT abgerufen werden können. Anzuzeigender Text wird als Zeichenzeile im Speicher 14 gespeichert, wobei jede Zeichenzeile in einem adressierbaren Speicherplatz gespeichert wird, der mit dem ersten Zeichen dieser Zeile zusammenhängt. Die übrigen Zeichen können in den nachfolgenden Speicherplätzen gespeichert sein.

030042/0727

In dem "beschriebenen Ausführungsbeispiel ist die Video-Anzeige vorzugsweise eine TV-ähnliche Rasterabtastung, wobei jedes Zeichen aus einem Punktmuster einer 7x9 Punktmatrix besteht. Die im Speicher 14 gespeicherten Zeichencodes werden Zeilenweise in einen Zeilenspeicher 20 geladen. Die Taktpulse zum Laden der einzelnen Zeilen in den Speicher 20 werden über Video-Steuerung und Taktzeitschaltung 22 geliefert, die noch ausführlich beschrieben wird. Eine Zeichenzeile wird in den Zeilenspeicher 20 geladen, wenn die Video-Steuerung und Taktzeitschaltung 22 die Spannung auf der Ladeleitung BML für den Zeilenspeicher erhöht. Das ist der Fall in einem Zeitintervall, das kein Video-Zeitintervall ist; d.h. ein Zeitintervall, während dem keine Zeichen auf dem Bildschirm der Kathodenstrahlröhre erzeugt werden. Die Zeichencodes werden aus dem Zeilenspeicher 20 zeichenweise und synchron mit Pufferspeicher-Taktpulsen BMC ausgegeben, die die Video-Steuerung und Taktzeitschaltung 22 liefert und an den Schiebeeingang des Zeilenspeichers 20 anlegt. Diese Zeichencodes werden, so wie sie aus dem Zeilenspeicher 20 ausgegeben werden, als Mehr-Bit-Adressen an einen als Zeichengenerator dienenden Festwertspeicher ROM 23 angelegt.

Der Speicher 23 dient in herkömmlicher Weise zur Speicherung eines Punktmuster-Vorrates für verschiedene Zeichen und Symbole, die auf der CRT angezeigt werden können. Jedes Punktzeichen oder -Symbol läßt sich mit einer 7x9 Punktmatrix darstellen. Damit ausreichend Platz zwischen benachbarten Zeichen einer Zeile und genügend Zwischenraum zwischen den einzelnen Zeilen herrscht, stellt dieses Matrixmuster eine Untergruppe eines weiteren Zeichenbereichs dar, beispielsweise innerhalb einer 10 χ 14 Matrix. Die Adresse zum Adressieren eines im Speicher 23 gespeicherten Punktmusters wird über den Zeilenspeicher 20 und über eine bis vier zählende

030042/0727

Zeilenzählung LC₀ bis LC, geliefert, die die Video-Stem«rung und Taktzeitschaltung schafft. Beim Erzeugen einer Zeichenzeile mit einem TY-Raster liefert jede Abtastung jeweils einen Abschnitt oder ein Punktmuster-Segment jedes Zeichens der Zeile. Die nachfolgenden Abtastungen liefern weitere Abschnitte oder Punktmuster-Segmente. Bei einem 10 χ 14 Punktefeld, wie es in Figur 5 gezeigt ist, können also 14 einzelne Abtastzeilen erforderlich sein. Das bedeutet also, daß jedes vom Speicher 23 erzeugte Zeichen wenigstens elfmal für die 11 Punktsegmente adressiert werden muß, wobei diese Zeile von Datenzeichen im Zeilenspeicher wenigstens elfmal umlaufen muß und wobei die Zählung de3 Zeilenzählermusters LCq bis LC-. bei jedem Umlauf um 1 weitergezählt wird. Die Adresse für jedes Punktmuster-Segment ist dann also eine Kombination der Zeilenzählung und dem aus dem Speicher 20 erhaltenen Zeichencode.

Wenn ein Zeilensegment des Punktmusters aus dem Speicher 23 ausgegeben wird, erscheint es als 7-Bit Muster, das in ein Ausgabe-Schieberegister 24 parallel geladen wird, wenn dieses Register ein Ladesignal empfängt. Dieses Signal hat die Form eines ROM Video-Ladesignals RVL, das die Video-Steuerung und Taktzeitschaltung 22 liefert. Das Punktmuster wird bit-seriell aus dem Schieberegister 24 synchron mit Schiebe- oder Taktzeitpulsen zum Eingang des Schieberegisters 24 ausgegeben. Die Schiebe- oder Taktzeitpulse CP werden an den Eingang des Schieberegisters 24 über die Video-Steuerung und Taktzeitschaltung 22 angelegt.

Üblicherweise steuern die Punktmuster-Segmente den Austastbetrieb der Kathodenstrahlröhre. Während der Strahl horizontal über den Bildschirm läuft, wird ein Punktmuster angezeigt, wobei jedes Zeilensegment das zugehörige Bit-Muster aus dem

03C042/0727

Register 24 anzeigt. Am Ende einer Abtastzeile existiert ein Intervall, das als horizontales Austastintervall HBI "bezeichnet wird. Innerhalb dieses Intervalls liefert die Videο-Steuerung und Taktzeitschaltung 22 ein horizontales Synchronisationssignal Hg. Dieses Signal bewirkt, daß die Video-Ausgangsschaltung den Strahl an seinen Ausgangspunkt zurücklenkt, wo der Strahl automatisch um eine Abtastzeile weiterbewegt wird, und zwar in eine Position, von wo aus eine zweite Abtastzeile über den Bildschirm der CRT beginnen soll. Diese Abtastungen werden fortgesetzt, bis eine volle Zeichenzeile geschrieben ist, was in dem dargestellten Ausführungsbeispiel 14 Abtastzeilen erfordert. Die Anzahl der in vertikaler Richtung auf dem Bildschirm angezeigten Zeichenzeilen hängt von den Abmessungen des Bildschirms der CRT ab. Im vorstehenden Beispiel können das beispielsweise 16 Zeilen sein, die jeweils 14 Abtastzeilen erfordern, was eine Gesamtheit von 224 Abtastzeilen ergibt. Wenn der Bildschirm für 260 Abtastzeilen ausgelegt ist, erfolgt am unteren Rand des Bildschirms ein Austastintervall für etwa 36 Abtastzeilen. Während dieses Intervalls wird das vertikale Synchronisationssignal Vg von der Video-Steuerung und Taktzeitschaltung 22 erzeugt. Hierdurch wird die Video-Aus gäbe schaltung 26 aktiviert, die den Strahl in seine Ausgangsposition zurückbewegt, was normalerweise die linke obere Ecke des Bildschirms ist.

Aus dem vorstehenden ist ersichtlich, daß die zeitliche Steuerung der folgenden Ereignisse, nämlich Laden des Zeilenspeichers 20, Ausgabe der Daten aus dem Zeilenspeicher, Adressierung des ROM 23 und Laden seines Punktmusters in das Ausgangsschieberegister 24 sowie das Abrufen des Punktmusters aus diesem Register zusammen mit horizontalen und vertikalen Synchronisationssignalen, insgesamt durch die Video-Steuerung und Taktzeitschaltung 22 ermöglicht wird, die noch ausführlich beschrieben wird.

030042/0727

Abrufen der Daten ä^us. ^^em Video-Speicher:

Typischerweise sind bei einem prozessorgesteuerten Terminal, wie es hier beschrieben wird, die Daten in einem externen Speicher, beispielsweise Speicher 14, gespeichert. Typischerweise werden die Daten über eine Direktspeicher-Zugriffsschaltung DMA herausgeholt. Eine solche Schaltung umfaßt Adresaierungs-, Taktzeit- und Logikschaltungen. Die Adressierungsschaltung führt typischerweise eine wiederholte Folge von Adressierungsfunktionen aus, die das System unter Steuerung der Taktzeit-Logikschaltung benötigt. Dia Adressierungsschaltung kann beispielsweise solche Punktionen ausführen wie Erzeugen von Adressen in Form einer Vektortabelle, die für den Zugriff zum Speicher 14 für einen Vektor-Abrufmodus benutzt werden kann, um Startadressen für die Datenzeichen für jede anzuzeigende Zeile zu erhalten. Eine zweite Funktion kann darin bestehen, gewisse Zeilenvektoren zu speichern und fortzuschreiben und diese Vektoren als Adressen für den Speicher 14 zu verwenden, und zwar während des Datenabrufbetriebs des Zeichengenerators. Die hierbei erhaltenen Daten wären Zeichencodes, die dann in einem Zeilenspeicher, etwa Speicher 20, zur Verwendung durch die Video-Generatorschaltung gespeichert würden. Die zugehörige Taktzeit-Logikschaltung für einen solchen DMA-Zugriff würde eine Unterstützung der Steuerung der Reihenfolge der auftretenden Ereignisse innerhalb eines Vektor-AbrufVorgangs und eines Daten-Abrufvorgänge darstellen.

Gemäß der vorliegenden Erfindung ist eine solche Direktspeicher-Zugriffsschaltung nicht erforderlich. Stattdessen werden die Daten, wie noch ausführlich beschrieben wird, aus dem Speicher 14 abgerufen und dem Zeilenspeicher 20 zur Verwendung durch die Video-Generatorschaltung zugeführt, und zwar dadurch, daß der Programmzähler der CPU dazu dient, Adressen zu erstellen,

030042/0727

um Daten aus dem Speicher 14 abzurufen. Hierdurch läßt sich die Komplexität und die notwendige Anzahl von Chips im Aufbau einer Datenverarbeitungsanlage minimal klein halten.

Man betrachte noch einmal Figur 1. Die Datenverarbeitungsanlage enthält eine Zentraleinheit CPU. Wie schon erwähnt wurde, handelt es sich dabei um einen Mikroprozessor geeigneter Bauart, beispielsweise Modell Z-80 der Zilog Inc. Dieser Prozessor ist ein 8-Bit Gerät mit einem 8-Bit Datenbus in beiden Richtungen, einem 16-Bit Adressenbus und der Möglichkeit, 64.000 8-Bit Bytes im Speicher zu adressieren.

Man betrachte nun Figur 2, die ein schematisches Blockdiagramm eines Teils einer Zentraleinheit, etwa der in Figur 1 gezeigten CPU darstellt. Dieses Diagramm ist nicht bis in alle Einzelheiten ausgeführt, bietet aber genügend Information zur prinzipiellen Erläuterung der vorliegenden Erfindung. Wie Figur 2 zeigt, enthält die CPU eine interne Steuereinheit IC, beispielsweise in der Ausführung eines ROM, der mit internen Maschinenbefehlen geladen ist (die auch als Mikrobefehle bezeichnet werden). Die aus der Steuerung austretenden gestrichelten Linien sind Steuerleitungen, die zur internen Steuerung in bekannter Weise durch verschiedene Blöcke innerhalb der CPU laufen. Aus der internen Steuereinheit IC gehen außerdem verschiedene Steuerleitungen nach außen, die allgemein als Steuerbus CB bezeichnet werden. Der Adressenbus AB liegt an der Auagangsseite eines Speicheradressenregisters MAR, das durch die interne Steuerung IC gesteuert wird und dessen Eingaben beispielsweise über eine arithmetische Logikeinheit ALU und einen Programmzähler PC laufen. Der Programmzähler ist ein 16-Bit Register, das hier zwar getrennt eingezeichnet, typischerweise aber Teil eines Blocks von Stapelregistern ist, der schematisch im oberen rechten Abschnitt des Diagramms

03C042/0727

dargestellt ist. Dieser Registerstapel umfaßt ein 16-Bit Indexregister IY und ein 16-Bit Stapelzeiger-Register SP. Diese Register und der Programmzähler liefern Eingaben für die arithmetische Logik, wie in der Technik bekannt ist. Die arithmetische Logik kann Eingaben an den Programmzähler und an die Stapelregister liefern, von wo aus die Daten zum Datenbus über einen Datenbus-Speieher 30 gelangen. Daten vom Datenbus DB und Unterbrechungen gelangen in die CPU und werden beispielsweise über ein Eingabe- oder Befehlsregister 32 zugeführt, das mit der internen Steuerung IC und der arithmetischen Logik ALU in Verbindung steht. Der dargestellte Aufbau ist prinzipiell konventioneller Art und vereinfacht beispielsweise die Zilog ZAD CPU. Ersichtlicherweise gehört noch mehr zur internen Struktur als in Figur 2 gezeigt ist, jedoch reichen die dargestellten Komponenten aus, um das Prinzip der Erfindung erläutern zu können.

Innerhalb der CPU enthält der Programmzähler PC die Adresse des nächsten aus dem externen Speicher abzurufenden Befehls. Da dies vorzugsweise ein 16-Bit Register ist, können bis zu 64 K Bytes zum Abrufen eines Befehls adressiert werden. Der Stapelzeiger SP ist ebenfalls ein 16-Bit Register und adressiert einen Speicherbereich irgendwo innerhalb eines externen Lese/ Schreib-Speichers, etwa Speicher 12. Demzufolge wird also Speicher 12 als Zwischenspeicher für Programm-Variable verwendet, beispielsweise zur Speicherung einer Programmzählung im Programmzähler PC während der Verarbeitung einer Unterbrechung. Ein solcher Vorgang tritt dann auf, wenn der CPU von einer nicht-maskierbaren externen Unterbrechungsleitung NMI eine Unterbrechung zugeführt wird, was, wie noch erläutert wird, eine reguläre Unterbrechung ist, die von der Video-Steuerung und Taktzeitschaltung während eines Nicht-Video Zeitintervalls geliefert wird. Die Taktpulse für die CPU, die hier mit Clock-A

03C042/0727

bezeichnet werden, liefert die Video-Steuerung und T&ktzeitschaltung.

Die Befehle, aus denen ein Programm besteht, können im externen Speicher 10 gespeichert sein. Jeder Befehl hat eine Adresse, und der Befehl wird abgerufen, indem die Adresse an den Adressenbus angelegt wird. Die Adresse des nächsten Programmbefehls ist im Programmzähler PC enthalten (Figur 2). Diese Adresse wird fortgeschrieben durch Addieren von "1" zum Zähler, sooft ein Befehl herausgeholt wird, so daß der Programmzähler immer auf dem neuesten Stand ist (und auf den nächsten Befehl hinweist). Demzufolge wird dann ein Befehl, der durch Adressierung eines bekannten Speicherplatzes im Speicher 10 herausgeholt wurde, auf den Datenbus DB gelegt, so daß er von der CPU empfangen werden kann, wo er typischerweise einem Befehlsregister zugeführt wird. Dieser Befehl dient dann dazu, die Ausführung der übrigen Befehle zu lenken. Die als 8-Bit Worte im Speicher 10 gespeicherten Befehle sind sogenannte Befehlscodes oder Operationscodes (OP-Codes). Der 8-Bit Befehlscode reicht normalerweise aus, einen bestimmten Verarbeitungsprozeß zu spezifizieren; beispielsweise können die im Befehlsregister gespeicherten 8 Bit decodiert und dazu verwendet werden, eine von mehreren Ausgangsieitungen für eine spezifische Operation zu aktivieren. Abrufen und Ausführen eines einzigen Befehls bildet einen sogenannten Befehlszyklus, der durch Taktpulse gesteuert wird, die die Taktzeitgebung der CPU steuern. Sobald ein Befehl abgerufen und in die CPU gespeichert wurde, wird der Programmzähler weitergezählt (in Vorbereitung für den nächsten Befehlsabruf), und der Befehl wird decodiert und dann während der restlichen Zeitdauer des Befehlszyklus ausgeführt. Dies ist eine zyklische Arbeitsweise, und der Prozessor holt fortlaufend neue Befehle oder OP-Codes heraus, führt sie aus und holt dann den nächsten Befehl, usw.

03CC42/0727

Wenn die Daten auf dem Datenbus ein Nicht-OP-Code (Nicht-Befehl) sind, holt der Prozessor während des nächsten Befehlszyklus den nächsten Befehl. Im Zilog Z-80 wird ein Nicht-Op-Code dargestellt durch lauter Nullen im 8-Bit Wort auf dem Datenbus DB. Auch ein neuer Startbefehl auf dem Datenbus bewirkt, daß das Befehlsregister den Befehl decodiert und eine Rücksetzoperation oder einen erneuten Start an einer bestimmten Adresse des Befehlsspeichers 10 beginnt. Im Zilog Z-80 wird ein Restart-Befehl durch lauter Einsen auf dem Datenbus dargestellt. Die Nicht-Op und Restart-Befehle werden später noch näher erläutert.

Die CPU arbeitet sequentiell, indem sie sequentiell angeordnete Bereiche des Speichers 10 adressiert, um OP-Godes zu erhalten. Diese sequentielle Arbeitsweise wird unterbrochen, wenn der Op-Code ein Sprungbefehl ist, der die Ausführung einer Subroutine verlangt. Die Adressen der OP-Codes in der Subroutine befinden sich üblicherweise in sequentiell aufeinanderfolgenden Adressen eines anderen Bereichs des Speichers 10. In der CPU des Z-80 wird der Programmzähler PC weitergezählt, und sein Inhalt wird in einem Abschnitt des Speichers 12 an einer Adresse gespeichert, die vom Stapelzeiger SP angezeigt wird (siehe Figur 2). Dann lädt der Prozessor die Adresse für den nächsten Aufruf in den Programmzähler, so daß der nächste Befehl aus einem anderen Teil des Speichers 10 geholt wird. Der letzte Befehl in der Subroutine ist ein Rückkehrbefehl, der dann den gegenwärtigen Inhalt des Programmzählers mit jener Adresse überschreibt, die im Speicher 12 an der Stelle steht, auf die der Stapelzeiger hinweist. Der Prozessor setzt dann das Programm fort. Eine Unterbrechung bewirkt, daß der Prozessor zu einer speziellen Routine springt, ähnlich wie für einen Sprungbefehl.

Gemäß der vorliegenden Erfindung ist eine Direktspeicher-Zugriffsschaltung DMA nicht erforderlich, weil der Inhalt

03C042/0727

des Programmzählers die Adressen für die Daten liefert, die aus dem Video-Speicher H aufgerufen werden sollen. Dieser Vorgang wird dadurch eingeleitet, daß der CPU eine nichtmaskierbare Unterbrechung zugeleitet wird, wenn das Abrufen von Daten erfolgen soll. Diese Unterbrechung erhält man dadurch, daß die NMI-Leitung (Figur 1 und 2) angehoben wird, was eine Unterbrechung zum Eingangs- oder Befehlsregister liefert. Obwohl es hier so dargestellt wird, als würde die Unterbrechung durch die Videosteuerung und Taktzeitschaltung 22 geliefert, muß das nicht auf diese Weise erfolgen, da eine beliebige regelmäßig auftretende Unterbrechung zu solchen Zeiten, in denen Daten aus dem Speicher H herausgeholt und in Speicher 20 geladen werden sollen, ausreicht. Ersichtlicherweise sollte das während der Nicht-Video Intervalle stattfinden. Die CPU reagiert auf eine nicht-maskierbare Unterbrechung NMI in konventioneller Weise und bewirkt, daß der Inhalt des Programmzählers um 1 weitergezählt und in einen angegebenen Bereich des Speichers 12 gespeichert wird, wobei sich die Adresse dieses Bereichs im Stapelzeigerregister SP befindet. Diese Unterbrechung ist kennzeichnend für ein Kommando, das ein direkt bevorstehendes Laden des Zeilenspeichers 20 startet. Die NMI Unterbrechung ändert, nachdem sie decodiert ist, den Inhalt des Programmzählers so, daß die Ausführung des Hauptprogramms zeitweise unterbrochen wird und der Prozessor in eine Routine verzweigt, die gegebenenfalls dazu führt, daß der Inhalt des Programmzählers die Adresse des Indexregisters IY führt. Dies kann unmittelbar auf eine NMI Unterbrechung erfolgen, oder aber es werden mehrere vorbereitende Befehlszyklen verwendet, ehe der Programmzähler auf die Adresse zum Adressieren des Indexregisters IY gesetzt wird. Der Inhalt des Indexregisters IY in diesem Prozessor liefert die Adresse für den Beginn der nächsten Video-Zeichenzeile, die im Video-Speicher 14 gespeichert ist. D.h. jede Zeichenzeile

03C0A2/0727

wird so gespeichert, daß jedes Zeichen einer Zeile eine Startadresse hat, wobei die Adresse der nächsten Zeile immer im Indexregister IY gespeichert ist und jedesmal dann weitergezählt wird, wenn eine Datenzeile aus dem Speicher abgerufen wird.

Wenn der Programmzähler PC in seinem Inhalt mit dem Indexregister IY übereinstimmt, bildet nun die Adresse auf dem Adressenbus AB eine Adresse, die den Video-Speicher 14 adressiert und nicht den Programmspeicher 10. Wenn ein OP-Gode Abrufbefehl auf dem Steuerbus anliegt, wird der Speicher gelesen. Während deses OP-Code Abrufs erhöht der Z-80 die Spannung auf einer Mi-Leitung auf dem Steuerbus. Bine Zeile aus Datenzeichen wird dann aus dem Speicher 14 ausgelesen und in den Speicher 20 geladen, wenn die Spannung auf der Speicherladeleitung SML hoch ist. Auf jedes Zeichen in der Zeile wird separat zugegriffen, wobei sich das erste Zeichen auf der Adresse befindet, auf die der Programmzähler ursprünglich gesetzt war. Während jeweils ein Zeichen gelesen wird, wird der Programmzähler um eine Zählung erhöht, um die nächste Adresse des nächsten Zeichens dieser Zeile zu bilden, usw. Solange auf diese Weise aus dem Speicher 14 gelesen wird, wird ein Nicht-Auswahl-Befehl, etwa ein OP-Code auf dem Datenbus DB angezeigt, und zwar während jedes AbrufVorganges aus dem Speicher, Im beschriebenen Fall ist ein Nicht-OP Code ein 8-Bit Wort aus lauter Nullen. Hierfür wird in der bevorzugten erfindungsgemäßen Ausführungsform ein Decodierer 100 verwendet, der auf die Adresse am Adressenbus AB anspricht, solange aus dem Speicher 14 gelesen wird, um festzustellen, ob die Adresse eine Adresse im RAM-Speicher 14 ist. Wenn das der Fall ist, setzt der Decodierer ein Flipflop 102, das in einen Puffer 104 lauter Nullen setzt. Dieser Puffer wiederum liefert ein aus lauter Nullen bestehendes 8-Bit Binärwort

03C0A2/0727

an den Datenbus DB. Demzufolge arbeitet der Prozessor weiter in der beschriebenen Weise und ruft einen weiteren Befehl ab und zählt den Zähler weiter, um dadurch die nächste Adresse für einen Befehlsabruf zu schaffen. Jedoch wird jetzt kein Befehl aus dem Speicher 10 abgerufen, sondern die vom Programmzähler erhaltene und bereits weitergezählte Adresse bewirkt, daß das nächste Zeichen aus dem Speicher 14 gelesen wird.

Dieser Lesevorgang des Speichers 14 wird fortgesetzt, bis das letzte Zeichen der Zeile gelesen ist. Der Puffer 104 ist unwirksam, solange Flipflop 102 gesetzt ist, und verhindert, daß die aus dem Speicher 14 ausgegebenen Daten auf den Datenbus DB gegeben werden. Zu anderen Zeiten ist der Puffer aktiv und erlaubt die Datenausgabe und Aufbereitung etc. Das letzte Zeichen wird von einem Zeilenendecode EOL begleitet. Der Zeilenende-Decodierer 106 spricht auf dieses aus dem Speicher 14 ausgegebene Zeichen an und bewirkt nach dem Abtasten eines solchen Zeilenendecodes EOL, daß das Flipflop 102 rückgesetzt wird, wodurch lauter Einsen in den Puffer 104 gesetzt werden, woraufhin dann auf dem Datenbus DB ein 8-Bit Binärwort aus lauter Einsen erscheint. Das Auftreten von lauter Einsen auf dem Datenbus bedeutet einen Rückkehr-oder Restart-Befehl für den Z-80 Prozessor. Wenn also dieses Wort dem Befehlsregister des Prozessors zugeführt wird, wird das Rückkehr-Kommando decodiert und bewirkt, daß der Prozessor in eine Routine eintritt, um den Programmzähler in jene Betriebsart zurückzuführen, in der die Adresse des nächsten Befehls abgefragt wird, um den Betrieb dort fortzusetzen, wo er durch die NMI-Unterbrechung unterbrochen wurde. Zu diesem Zeitpunkt ist der Programmzähler jedoch auf die Adresse des Zeilenendezeichens gesetzt. Da dieses Zeilenendezeichen den Prozessor zu einem Restart-Betrieb veranlaßte, bleibt die laufende Adresse im Programmzähler erhalten. Demzufolge wird die laufende Adresse,

030042/0727

erhöht um 1, in den Stapelspeicher geschrieben (in einen Bereich des Speichers 12), und die Adresse wird in das Indexregister IY gesetzt. Durch diesen Vorgang wird das Indexregister aktiviert ("popped") und dann herabgezählt, so daß das Indexregister die Adresse des ersten Zeichens in der nächsten Zeichenzeile enthält. Der Progranmzähler kehrt nun aus dem Betrieb der nicht-maskierten Unterbrechung zu jener Adresse zurück, die vor der NMI-Unterbrechung aus dem Speicher 10 abgerufen worden war, um auf diese W_eise den unterbrochenen Betrieb wieder aufzunehmen.

Aus dem vorstehenden ist ersichtlich, daß eine NMI-Unterbrechung eine Routine bewirkt, bei der der Inhalt des Programmzählers auf einft Adresse ^uaetat wird, die aus dem Indexregister IY entnommen wird. Hierdurch wird das erste Zeichen der nächsten Zeile adressiert, auf die im Speicher 14 zugegriffen werden soll. Der Prozessor kann dies jedoch nicht von einer Abfrage oder einem Lesen des Speichers 10 unterscheiden. Während Daten aus dem Speicher 14 ausgegeben und in den Zeilenspeicher 20 geladen werden, erscheinen auf dem Datenbus DB lauter Nullen, die einen Nicht-OP-Code darstellen. Da dieses durch das Befehlsregister in der CPU als Nicht-OP-Befehl interpretiert wird, geht der Prozessor weiter zum nächsten Befehlszyklus. Der Programmzähler ist jetzt auf die nächste Adresse gesetzt, die den Abruf des zweiten ^eichens der Zeile aus dem Speicher 14 bewirkt. Dieser Vorgang wird fortgesetzt, bis das letzte Zeichen aus dem Speicher 14 gelesen ist, woraufhin dann ein Zeilenendezeichen decodiert wird. Dies bewirkt eine Rückkehr oder einen Restart-Befehl, der durch lauter Einsen auf dem Datenbus DB definiert ist. Der Inhalt des Programmzählers kehrt zum Zustand vor der NMI-Unterbrechung zurück, so daß der Prozessor nun den nächsten Befehlscοde aus dem Speicher 10 holt.

030042/0727

Video-Steuerung und Zeitgebung

Obwohl die an die CPU gelieferte NMI-Unterbrechung ein beliebiges, regulär auftretendes Signal sein kann, das auch während eines Nicht-Video Intervalls auftreten kann, soll dieses Signal jedoch gemäß der vorliegenden Erfindung über die Video-Steuerung und Taktzeitschaltung 22 erfolgen. Diese Schaltung liefert sowohl einen Clock-Α Puls für die CPU als auch die Taktzeitsteuerung für die Arbeitsweise der Video-Anzeige. Die Video-Steuerung und Taktzeitschaltung 22 hat vorzugsweise die in Figur 3 gezeigte AusfUhrungsform, die kurz gesagt einen Oszillator 200, einen Dekadenzähler 202 und eine Folgesteuerung 204 enthält. Der Oszillator kann die in der Technik bekannte Ausführungsform haben, um Taktpulse an den Prozessor zu liefern, die vorzugsweise eine Frequenz in der Größenordnung von 12 MHz haben. Diese Taktpulse CP werden an den Dekadenzähler 202 angelegt, der beispielsweise Modell 74390 von Texas Instruments sein kann. Dieser Dekadenzähler hat konventionelle Bauweise und liefert die Ausgaben X, BMC, A und B. Diese sind als Wellenformen in Figur 4 gezeigt. Wie dargestellt ist, wird der Taktpuls B aus dem ursprünglichen Taktpuls CP abgeleitet und der Folgesteuerung 204 zur internen Steuerung zugeführt. Der Clock-Α Puls für die CPU (Figur 1) wird aus dem Clock-B Puls abgeleitet. Die Wellenform X erhält man aus dem Clock-Α Puls und daraus den Pufferspeicherpuls BMC, der jeweils für 10 Taktpulse CP auftritt. Der Speicherpuls BMC ist jener Taktpuls, der dem Schiebeeingang des Zeilenspeichers 20 (Figur 1) zugeführt wird, um Zeichen für Zeichen in den Zeilenspeicher zu laden. Der Speicherpuls BMC und der Clock-X Puls werden über ein NAND-Gatter 206 zusammengefaßt, wodurch ein Ladesignal RVL für den Video-ROM ermittelt wird. Dieses Lade3ignal dient dazu, das Zeichenmuster aus dem Zeichengenerator 23 in das Ausgabe-Schieberegister 24 zu laden.

0300^2/0727

Man betrachte nun Figur 5; dort ist eine 7x9 Punktmatrix auf einem 10 χ 14 Zeichenfeld dargestellt. Dieses Zeichenfeld kennzeichnet eine typische Flächengröße für jedes der Zeichen, deren Punktmuster im Speicher 23 gespeichert ist. Normalerweise wird lediglich ein 7x9 Zeichen auf dem Bildschirm der CRT angezeigt. Typischerweise wird die erste Zeile des Zeichenfeldes im Speicher 22 als aus Leerzeichen bestehend codiert, wobei in den nächsten 7 Zeilen Punktmuster vorgesehen sind. Wenn also die erste Zeile einer Zeilenzählung LO ent- · spricht, dann sind in den Zeilen L1 bis L8 Punktmuster gespeichert. Die nächsten drei Zeilen L9 bis L11 sind für die Punktmuster von Zeichen mit Unterlängen reserviert. Die nächsten beiden Zeilen L12 und L13 sind Leerzeilen und bilden einen vertikalen Abstand zwischen den Zeichen einzelner Zeilen. In waagerechter Richtung sind nur 7 von 10 möglichen Punkten verfügbar, wobei die restlichen drei Punktpositionen einen waagerechten Zeichen-Zwischenraum bilden.

Für jede Rasterzeile läuft der Strahl über die Bildfläche der Kathodenstrahlröhre und zeichnet abwechselnd sichtbare und nicht sichtbare Abschnitte auf, die wir als horizontalen Zeichenzwischenraum HBI (Figur 6) bezeichnet haben. Die Folgesteuerung 204 liefert ein Synchronisationssignal, das als horizontales Synchronisationssignal Hg bezeichnet wird. Dieses Signal leitet in konventioneller Weise einen Rücklauf des Kathodenstrahls zu seiner Ausgangsposition auf der linken Seite des Bildschirms ein, ehe die Aufzeichnung der zweiten Zeile beginnt. Die Folgesteuerung 204 steuert die Aufeinanderfolge der einzelnen Abtastzeilen. Für jede volle Zeichenzeile werden insgesamt 14 Abtastzeilen gezählt. Hierzu dient ein binäres Bitmuster, das an vier Ausgängen LC _Q bis LC-, (Figur 3) anliegt. Durch Überprüfung und Überwachung der Abtastzeilen an den Ausgängen LCq bis LC, läßt sich feststellen, ob der

030042/0727

Strahl gerade innerhalb eines Zeichenfeldes auf Zeile LO oder beispielsweise L12 läuft. Beim Abtasten der Zeile L11 liefert die Folgesteuerung 204 die nicht-maskierbare Unterbrechung NMI, die der CPU (Figur 1) zugeführt wird. Dieses Unterbrechungssignal ist während der gesamten Abtastzeile hoch, wie noch näher erläutert wird, wobei die Abtastzeile beispielsweise über ein Intervall reicht, das 800 mögliche Punktpositionen horizontal über den Bildschirm der CRT umfaßt. Während der nächsten beiden Abtastzeilen L12 und L13 wird das Speicherladesignal BML hoch, wie Figur 5 zeigt.

Aus dem vorstehenden ist ersichtlich, daß das nicht-maskierte Unterbrechungssignal während der Abtastung der Zwischenraumzeilen geliefert, wodurch der Vorgang eingeleitet wird, bei dem die Zeichendaten vom Video-Speicher 14 in den Zeilenspeicher 20 geladen werden. Das Laden selbst erfolgt während der Abtastung der Zeilen L12 und L13_f da genau zu diesem Zeitpunkt das Speicherladesignal an den Ladeeingang des Zeichenspeichers 20 angelegt wird. 8-Bit Zeichencodes werden parallel in den Zeilenspeicher geladen, so daß bei jedem BMC-Taktpuls ein 8-Bit Zeichen in den Zeilenspeicher 20 geschoben wird. Die BMC-Taktpulse entsprechen den in Figur 4 gezeigten Taktpulsen, woraus ersichtlich ist, daß ein BMC-PuIs für jeweils 10 Punktpulse oder CP-Pulse geliefert wird. Dies entspricht dann ,■jeweils einem Speichertaktpuls für jedes Zeichen.

Man betrachte nun Figur 6, die schematisch den Bildschirm 300 der CRT darstellt. Die ein Zeichenfeld darstellende Punktmatrix aus Figur 5 soll durch den Abschnitt 302 auf dem Schirm 300 angedeutet sein. Ersichtlicherweise sind die Größenverhältnisse nicht maßstabsgetreu wiedergegeben, was jedoch zum Zwecke der Erläuterung gestattet sein soll. Bei einem 10 χ 14 Zeichenfeld, wie es in Figur 5 gezeigt ist, beträgt eine geeignete Anzahl

030042/0727

von Zeichen horizontal über den Bildschirm der CRT verteilt etwa die Zahl 64. Da jedes Wichen eine Zeichenbreite von 10 Punkten aufweist, soll der Punktabstand als Maßstab verwendet werden, was eine gesamte Bildschirmbreite von 800 Punkten ergibt, von denen 64Ο für Zeichen verwendet werden. Der restliche Abschnitt des Bildschirms ist leer. Hierfür wurde der Ausdruck horizontales Leerintervall HBI verwendet. Innerhalb dieses Intervalls wird für jede Abtastzeile ein horizontales Synchronisationssignal H₃ von der Folgesteuerung 204· erzeugt. Das Intervall eignet sich deshalb für diesen Zweck, weil es ein nicht-sichtbares Intervall (Leerintervall) ist, wobei das Signal in bekannter Weise zur Synchronisation des Rücklaufs des CRT-S-fcrahls verwendet wird. Intern in der Folgesteuerung wird dieses Synchronisationssignal beispielsweise während einer Taktzeitzählung von CP-Pulsen von 700 bis 730 erzeugt, wie durch die Wellenformen aus Figur 7 dargestellt wird. Obwohl Figur 6 nur ein einziges Synchronisationssignal zeigt, ist ersichtlich, daß ein solches Signal im Leerintervall jeder einzelnen Abtastzeile erzeugt wird. Die horizontalen Synchronisationspulse können als Basis für die Zeilenzählung dienen, da zwischen der Zeilenzählung und der Anzahl der horizontalen Synchronisationspulse für jedes Einzelbild (Frame) ein Zusammenhang besteht.

Man betrachte noch einmal Figur 6. Dort ist im unteren Teil des Bildschirms ein Leerintervall dargestellt, das als vertikales Leerintervall VBI bezeichnet wird. Ein solches Intervall ist in der Technik üblich, und normalerweise wird während dieses Intervalls ein vertikales Synchronisationssignal, etwa Vg erzeugt. Die Aufgabe dieses Signals besteht darin, eine Synchronisation für das senkrechte Ablenksignal zu schaffen. Bei Auftreten dieses Signals bewirken Steuerschaltungen in der Video-Ausgabe 26 einen Rücklauf des Kathodenstrahls zum

030042/0727

Ausgangspunkt, in diesem Falle zum oberen Abschnitt des Bildschirms. In dem hier beschriebenen Beispiel erfordert jedes Zeichenfeld 14 Abtastzeilen einschließlich der Zwischenraumzeilen. Wenn insgesamt 16 sichtbare ^eichenzeilen vorgesehen sind, werden 224 der auf dem Bildschirm vorgesehenen möglichen Zeilen benötigt. Wenn angenommen wird, daß der Bildschirm für 260 Abtaetzeilen ausgelegt ist, von denen 224 für das sichtbare Intervall verwendet werden (während des potentiellen Zeitintervalls, in dem Zeichen angezeigt werden), dann beläuft sich das vertikale Abtastintervall oder Leerzeichenintervall auf 34 Abtastzeilen. Innerhalb dieser nicht-sichtbaren Abtastzeilen wird das vertikale Synchronisationssignal V„ von der Folgeschaltung 204 erzeugt. Im vorliegenden Beispiel hat das vertikale Synchronisationssignal Vg eine Dauer von größenordnungsmäßig 4 Abtastzeilen. Für diese vier Zeilen kann nun etwa die Mitte des vertikalen leerzeichenintervalls verwendet werden, so daß das Synchronisationssignal Vg beispielsweise während der Abtastzeilen 234 bis 237 auftritt. Zu diesem Zweck wird die Anzahl der horizontalen Synchronisationspulse H₀ gezählt, die innerhalb einer Bildschirmabtastung (Frame) erzeugt wurden, was durch die Wellenformen aus Figur 8 dargestellt wird.

Aui? dem vorstehenden ist ersichtlich, daß die Video-Steuerung und Taktzeitοehaltung 22 durch den Taktpula A die zeitliche Steuerung der CPU übernimmt. Außerdem steuert die Schaltung 22 den Zeitpunkt, zu dem Daten abgerufen werden sollen, indem der Zeitpunkt für die nicht-maskierbare Unterbrechung NMI festgelegt wird, die nur während eines nicht-sichtbaren Intervalls an die Prozessor CPU angelegt wird, was im vorliegenden Fall einer normalen leeren Abtastzeile, etwa Zeile L11, entspricht. Während der nächsten Zeichenzeilen liefert diß "(.ifVil.turi_fj 2;·¹ -.'in Speicherladesignal BML, wodurch die im Speicher 14 gespeicherten Zeichencodes in den Zeilenspeicher

030042/0727

geladen werden, und zwar für genau eine Zeile von Datenzeichen. Das Ausgabeschieberegister OSR gibt das Punktmuster mit einer Frequenz aus, die den CP-Taktpulsen des Oszillators 200 innerhalb der Taktzeitschaltung 22 entsprechen. Der Dekadeηzähler 202 liefert eine Zählung von zweimal 5 Schritten, wie die Wellenformen aus Figur 4 zeigen. Aus dieser Zählfolge leitet sich der Clock-Α Puls für den Prozessor, der BMC-Clock Puls für den Speicher und der Ladepuls RVL für den Video-ROM Speicher ab. Der Taktpuls B wird aus den CP-Pulsen abgeleitet, die an der Folgesteuerschaltung 204 anliegen. Die Folgesteuerung 204 ist vorzugsweise ein programmierter Mikrocomputer auf einem eigenen Chip, etwa Modell Nr. 3870 der Mostek Corporation. Dieser Computer ist vorzugsweise so programmiert, daß er auf die Clock^Pulse B anspricht und Zeilenzählungsinformation und Synchronisationspulse und außerdem die nichtmaskierbare Unterbrechung und das Speicherladesignal in der oben beschriebenen Weise und zu den angegebenen Zeiten erzeugt.

Obwohl im vorstehenden ein spezifisches Ausführungsbeispiel der Erfindunggezeigt und beschrieben wurde, ist ersichtlich, daß Änderungen und Abwandlungen vorgenommen werden können, soweit sie in den Bereich der Erfindung fallen.

030042/0727

Claims

PATENTANSPRUCHS

r] J Computer-Terminal, gekennzeichnet durch

Datenverarbeitungsvorrichtungen (CPU) zur Handhabung von Daten gemäß zugeführten Befehlen mit einem Programmzähler (PC), der für jeden derartigen Befehl weitergezählt wird, um Adressen in einem Speicher zu adressieren, wodurch diese Befehle abgerufen werden;

Speichervorrichtungen (10, 12, 14) mit einer ersten Gruppe (10) adressierbarer Speicherplätze zum Speichern der Befehle und einer zweiten Gruppe (14) adressierbarer Speicherplätze zum Speichern anderer Daten;

Vorrichtungen (CRT) zur Verwendung der anderen Daten, sobald diese aus dem Speicher abgerufen werden; und

Steuervorrichtungen (22) zur Steuerung der Ausgabe der anderen Daten an die Verwendungsvorrichtung aus sequentiell

0300A2/0727

Bayerische Vereinsbank Mönchen, Kto.-Nr. 832 495 (BLZ 700 202 70) · Deutsche Bank München, Kto.-Nr. 82/080 50 (BLZ 700 70010)

Postscheckamt München, Kto.-Nr. 1633 97- 802 (BLZ 700100 80)

zusammenhängenden adressierbaren Speicherplätzen der zweiten Gruppe, mit Vorrichtungen zur Abgabe eines ausgewählten Befehls (NMI) an die Datenverarbeitungsvorrichtung für ein Intervall, das einer gegebenen Periode sequentiell weitergezählter Zählschritte des Programmzählers entspricht, so daß der Programmzähler während dieser Periode sequentielle Speicheradressen liefert, die ausgewählten sequentiellen Adressen der zweiten Gruppe der adressierbaren Speicherplätze entsprechen.
2. Gerät nach Anspruch 1, dadurch gekennzeichnet, daß die Steuervorrichtung (22) Vorrichtungen umfaßt, die auf Speicheradressen vom Zähler ansprechen, wenn diese mit Adressen der zweiten Gruppe von Speicherplätzen übereinstimmen, um die Zufuhr des ausgewählten Befehls zu steuern.
3. Gerät nach Anspruch 2, dadurch gekennzeichnet, daß die Datenverarbeitungsvorrichtung Vorrichtungen (IY) enthält, um den Programmzähler auf eine vorgewählte Zählung zu setzen, die einer bestimmten Adresse entspricht, so daß eine Zählung gesetzt werden kann, die innerhalb der zweiten Gruppe von Speicherplätzen einer Startadresse entspricht.
4. Gerät nach Anspruch 3t dadurch gekennzeichnet, daß ein Block aus jenen anderen Daten in sequentiellen Adressen gespeichert ist, die mit dieser Startadresse beginnen, so daß dieser Datenblock dadurch adressiert werden kann, daß der Programmzähler von der ausgewählten Zählung an sequentiell weitergezählt wird.
5. Gerät nach Anspruch 4, gekennzeichnet durch Vorrichtungen (102, 104), die auf Daten aus der zweiten Gruppe von Speicherplätzen ansprechen, um die Eingabe des ausgewählten Befehls in die Datenverarbeitung«νorrichtung zu beenden.

0300A2/0727
6. Gerät nach Anspruch 5» dadurch gekennzeichnet, daß die Beendigungsvorrichtung auf ein Kennzeichen (EOL) anspricht, welches besagt, daß der gesamte Datenblock ausgegeben wurde.
7. Gerät nach Anspruch 6, dadurch gekennzeichnet, daß die einzelnen Datenblöcke als Datenzeilen,bestehend aus Zeichen, gespeichert sind und daß das Kennzeichen ein Zeilenende-Code (EOL) ist.
8. Gerät nach Anspruch 1, dadurch gekennzeichnet, daß die Speichervorrichtung einen Lese/Schreib-Speicher (H) enthält, der der zweiten Gruppe adressierbarer Speicherplätze zugeordnet ist.
9. Gerät nach Anspruch 7, dadurch gekennzeichnet, daß die Verwendung3vorrichtung eine Video-Anzeigevorrichtung (CRT) umfaßt, um die Zeichen bildlich darzustellen, und Video-Steuervorrichtungen (22), die entsprechend den Datenzeichen zur Steuerung der Video-Anzeige dienen.
10. Gerät nach Anspruch 9, dadurch gekennzeichnet, daß die Video-Steuerung einen Zeilen-Pufferspeicher (20) umfaßt, um die aus Zeichen bestehenden Datenzeilen sequentiell zu empfangen und die Anzeige dieser Zeichen zu steuern.
11. Gerät nach Anspruch 10, dadurch gekennzeichnet, daß die Vorrichtung zum Setzen des Programmzählera Vorrichtungen umfaßt, die auf ein ausgewähltes Unterbrechungs-Kommando (NMI) ansprechen, das der Verarbeitungsvorrichtung zugeführt wird.
12. Gerät nach Anspruch 11, gekennzeichnet durch Vorrichtungen, die das ausgewählte Unterbrechungs-Kommando nur während solcher Perioden zuführen, in denen eine Zeichendarstellung nicht angezeigt wird.

030042/0727
13· Gerät nach Anspruch 12, gekennzeichnet durch Tektzeitvorrichtungen (22) zur Stuerung der Taktzeitfolge der Bilddarstellung der Zeichen und zum Liefern des ausgewählten Unterbrechungs-Kommandos (NMI) während eines Intervalls, in dem keine Zeichen angezeigt werden.
14. Gerät nach Anspruch 13, dadurch gekennzeichnet, daß die Anzeige-Steuervorrichtung die Anzeige der Zeichendarstellung jeweils zeilenweise steuert, wobei die Taktzeitvorrichtung das Unterbrechungs-Kommando nur in einem Intervall für leere Zwischenzeilen liefert, in dem keine Zeichen angezeigt werden.
15· Datenverarbeitungsanlage gekennzeichnet durch einen Datenbus (DB);

einen Adressenbus (AB);

eine CPU in Verbindung mit den beiden Bussen und mit einem Dateneingang zum Empfang von Daten einschließlich Befehlen vom Datenbus, mit einem Programmzähler (PC), der Schrittweise eine Folge von Adressen an den Adressenbus liefert, mit Vorrichtungen, die auf jeden vom Datenbus empfangenen Befehl ansprechen, um die Ausführung des Befehls einzuleiten und um den Programmzähler weiterzuzählen, und mit Vorrichtungen, um den Zähler auf eine vorgewählte Zählung zu setzen, die eine bestimmte Adresse darstellt;

adressierbare Speichervorrichtungen (10, 12, H) mit einer ersten und einer zweiten Gruppe adressierbarer Speicherplätze, wobei die erste Gruppe (10) von Speicherplätzen sequentiell adressiert wird, um sequentiell die erwähnten Befehlsdaten zu liefern, und wobei die zweite Gruppe (14) sequentiell adressiert wird, um sequentiell die andere Sorte von Daten zu liefern; und

eine Steuervorrichtung (22), die auf Adressen vom

030042/0727

Adressenbus anspricht, um die zweite Gruppe adressierbarer Speicherplätze zu adressieren und um den Durchgang der anderen Daten zum Datenbus zu verhindern und um stattdessen ein · codiertes Datenwort zu substituieren, das den erwähnten Befehl simuliert, der dazu führt, daß der ^rogrammzähler weitergezählt wird.
16. Datenverarbeitungsanlage nach Anspruch 15, dadurch gekennzeichnet, daß die adressierbare Speichervorrichtung einen ersten adressierbaren Speicher (10) mit einer ersten Gruppe adressierbarer Speicherplätze und einen zweiten adressierbaren Speicher (H), der eine zweite Gruppe adressierbarer Speicherplätze umfaßt, enthält.
17. Datenverarbeitungsanlage nach Anspruch 16, dadurch gekennzeichnet, daß der zweite Speicher ein Lese/Schreib-Speicher mit wahlfreiem Zugriff (RAM) ist.
18. Datenverarbeitungsanlage nach Anspruch 17, dadurch gekennzeichnet, daß der erste Speicher ein Pestwertspeicher (ROM) ist.
19· Datenverarbeitungsanlage gekennzeichnet durch einen Datenbus (DB);

einen Adressenbus (AB);

eine CPU, die mit den beiden Bussen in Verbindung steht und einen Dateneingang enthält, um Daten einschließlich der Befehle vom Datenbus zu empfangen, mit einem Programmzähler, um schrittweise eine Folge von Befehlsadressen an den Adressenbus zu liefern, wodurch normalerweise ein Befehlsspeicher adressiert wird, Vorrichtungen, die auf jeden Befehl ansprechen, um die Ausführung des Befehls einzuleiten und um den Programmzähler weiterzuzählen, und Vorrichtungen, die auf ein

030042/0727

Unterbrechungs-Kommando ansprechen, tun den Zähler auf eine vorgewählte Zählung zu setzen, die einer bestimmten Adresse entspricht;

einen adressierbaren Befehlsspeicher (10), der eine Folge von Befehlen in adreasierbaren Speicherplätzen speichert und einen Eingang zum Empfang von Adressen vom Adressenbus hat, um adressierte Befehle an den Datenbus abzugeben; und

einen adressierbaren Datenspeicher (H) mit einem Eingang zum Empfang von Adressen vom Adressenbus und einem Ausgang zur Ausgabe von adressierten Daten;

Gattervorrichtungen (102, 104), die die ausgegebenen Daten vom Datenspeicher normalerweise zum Datenbus hindurchlassen und

Steuervorrichtungen, die auf ausgewählte Adressen auf dem Adressenbus ansprechen, um die Gattervorrichtung zu aktivieren, damit diese den Durchgang der ausgegebenen Daten zum Datenbus blockiert und stattdessen ein codiertes Datenwort substituiert, das einen Befehl simuliert, durch den der Programmzähler weitergezählt wird.
20. Datenverarbeitungsanlage zur Handhabung von Daten, gekennzeichnet durch eine Adressenausgabe zum Liefern von Adressen, durch die zugehörige Speicherplätze identifiziert werden, und einen Eingang zur Eingabe von Daten in die Datenverarbeitungsanlage, wobei die Datenverarbeitungsanlage auf Befehle anspricht, die am Dateneingang anliegen, um die Verarbeitung der Daten zu steuern;

Speichervorrichtungen mit einer Reihe von adressierbaren Daten-Speicherplätzen und mit einem Adresseneingang, der mit dem Adressenausgang der Datenverarbeitungsanlage gekoppelt ist und eine Datenausgabeleitung hat, um Daten aus den Datenspeicherplätzen in den Speicher zu übertragen, wobei die Datenspeicherplätze durch die Adressen identifiert werden, die der Adresseneingang liefert;

030042/0727

_ 7 —

eine zweite Vorrichtung mit einem Eingang zum Empfang von Daten aus den adressierten Datenspeicherplätzen in der Speichervorrichtung und

Vorrichtungen, um eine rasche Übertragung von Datenblöcken zwischen der Speichervorrichtung und der zweiten Vorrichtung zu bewirken, mit Vorrichtungen, um einen ausgewählten B_efehl an den Eingang der Datenverarbeitungsanlage anzulegen, wobei dieser Befehl dazu ftihrt, daß praktisch augenblicklich und periodisch die an die Adressenausgabe, der Datenverarbeitungsanlage angelegten Adressen weitergezählt werden, so daß während der Zufuhr des Befehls an die Datenverarbeitungsanlage der Programmzähler sequentielle Speicheradressen an den ersten Speicher liefert, wodurch Daten rasch aus den adressierten Datenspeicherplätzen in die zweite Vorrichtung übertragen werden.
21. Video-Anzeigeterminal, gekennzeichnet durch

eine Speichervorrichtung zum Speichern und zur Versorgung mit codierten Datenzeichen, die jeweils ein bildlich darzustellendes Zeichen repräsentieren;

Video-Anzeigevorrichtungen zur Wiedergabe von bildlichen Darstellungen der Datenzeichen;

erste aktivierbare Vorrichtungen zum Abrufen eines Blocks codierter Datenzeichen aus dem Speicher während einer ersten. Zeitperiode, um diese anzuzeigen;

zweite aktivierbare Vorrichtungen zum Empfang eines Blocks codierter Datenzeichen während einer zweiten Zeitperiode, wobei diese Vorrichtungen auf den Block codierter Daten ansprechen, um die Anzeige der Zeichen zu steuern, und

Video-Steuer- und Taktzeitvorrichtungen zum Betätigen der ersten und zweiten aktivierbaren Vorrichtung innerhalb der ersten und zweiten Zeitperiode.

030042/0727
22. Video-Anzeigeterminal nach Anspruch 21, dadurch gekennzeichnet, daß jeder Block von Datenzeichen jeweils einer anzuzeigenden Zeichenzeile entspricht, wobei die zweite aktivierbare Vorrichtung einen ^zeilenpufferspeicher (20) zur zwischenzeitlichen Aufnahme und Speicherung des Blocks von Datenzeichen umfaßt, wobei die Videο-Steuerung und Taktzeitvorrichtung die Zeitgebung und Steuerung dafür liefert, daß der Block von Datenzeichen zeitweise durch den Pufferspeicher gespeichert wird, so daß in den Pufferspeicher während eines ersten Intervalls der zweiten Periode Datenzeichen geladen werden.
23· Video-Anzeigeterminal nach Anspruch 22, dadurch gekennzeichnet, daß die Video-Steuerung und Taktzeitvorrichtung Vorrichtungen zur Abgabe eines Pufferspeicher-Ladesignals (BML) während einer Zeitdauer umfaßt, die mit dem ersten Intervall übereinstimmt, wobei der Pufferspeicher gemäß diesem Ladesignal zu speichernde Datenzeichen empfängt.
24. Video-Anzeigeterminal nach Anspruch 23, dadurch gekennzeichnet, daß die Video-Steuerung und Taktzeitvorrichtung Vorrichtungen umfaßt, um eine Folge von Puffer-Taktpulsen während eines zweiten Intervalls im Anschluß an das erste Intervall zu liefern, wobei der Pufferspeicher für jeden Puffer-Taktpuls ein codiertes Datenzeichen ausgibt.
25. Video-Anzeigeterminal nach Anspruch 24, gekennzeichnet durch Vorrichtungen zum Decodieren jedes der codierten Datenzeichen, um ein Punktmuster-Signal zu schaffen, das für die Zeichendarstellung verwendet wird.
26. Video-Anzeigeterminal nach Anspruch 25, dadurch gekennzeichnet, daß jedes Zeichen durch eine Vielzahl von

030042/0727

Punktzeilen-Segmenten gebildet wird, wobei die Decodiervorrichtung ein Bitmuster liefert, das zu einer gegebenen Zeit jeweils ein Zeilensegment darstellt, und zwar abhängig von einem codierten Zeilensignal, das zusammen mit den codierten Datenzeichen geliefert wird.
27. Video-Anzeigeterminal nach Anspruch 26, dadurch gekennzeichnet, daß die Video-Steuerung und Taktzeitschaltung dieses codierte Zeilensignal während eines dritten Intervalls im Anschluß an das zweite Intervall liefert, und zwar innerhalb der zweiten Zeitperiode.
28. Video-Anzeigeterminal nach Anspruch 27, gekennzeichnet durch Ausgabevorrichtungen zur Aufnahme des Bitmusters von der Decodiervorrichtung in Abhängigkeit von Schiebepulsen zur Ausgabe des Bitmusters, und zwar bit-seriell, wobei die Video-Steuerung und Taktzeitschaltung Vorrichtungen zum An^gen der Schiebepulse an die Ausgabevorrichtung während eines vierten Zeitintervalls anschließend an das dritte Zeitintervall enthält, und zwar innerhalb der zweiten Zeitperiöde.
29· Video-Anzeigegerät nach Anspruch 28, dadurch gekennzeichnet, daß die Video-Anzeigevorrichtung Vorrichtungen zum Ablenken eines Energiestrahls enthält, während der Strahl jeweils durch das Bitmuster einer Zeile moduliert wird, um eine Vielzahl von Zeichensegmenten gemäß der Anzahl der anzuzeigenden Zeichen zu bilden, wobei die Ablenkvorrichtung auf ein erstes Synchronisationssignal anspricht, um den Strahl als Vorbereitung für einen zweiten Satz von Zeichensegmenten zu einer Startposition zurückzuführen, wobei die Video-Steuerung und Taktzeitschaltung dieses Synchronisationssignal während eines fünften Intervalls im Anschluß an das vierte Intervall liefert.

03 0 042/0727
30. Video-Anzeigeterminal naoh Anspruch 29, dadurch gekennzeichnet, daß die Ablenkvorrichtung wiederholt eine Vielzahl von Abtastzeilen der Zeichensegmente liefert, "bis eine volle Zeichenzeile gebildet wurde, wobei die Video-Steuerung und Taktzeitschaltung Vorrichtungen enthält, um ein Datenabrufsignal zu schaffen, nachdem diese Zeichenzeile beendet ist, wobei die erste aktivierbare Vorrichtung auf dieses Datenabrufsignal anspricht und demgemäß einen zweiten Block von Datenzeichen für die Anzeige abruft.
31. Video-Anzeigeterminal nach Anspruch 30, dadurch gekennzeichnet, daß die erste aktivierbare Vorrichtung ein Taktpulsgesteuertes Datenverarbeitungsgerät umfaßt, wobei die Video-Steuerung und Taktzeitschaltung Vorrichtungen umfaßt, um die Taktpulse für dieses Datenverarbeitungsgerät zu liefern.
32. Video-Anzeigeterminal gekennzeichnet durch Speichervorrichtungen mit einer ersten G-ruppe adressierbarer Speicherplätze zum Liefern von Befehlsdaten und einer zweiten Gruppe adressierbarer Speicherplätze zum Liefern von Video-Daten, die zur bildlichen Darstellung von Zeichen dienen;

programmierte Datenverarbeitungsvorrichtungen, die auf die Befehlsdaten zur Verarbeitung von Daten ansprechen;

Video-Anzeigevorrichtungen zur bildlichen Darstellung von Zeichen, die kennzeichnend sind für die aus der Speichervorrichtung ausgegebenen Video-Daten;

Video-Steuervorrichtungen zum Empfang von Video-Daten von der Speichervorrichtung, die zur Steuerung der Anzeige der Zeichendarstellungen dienen; und

Video-Taktzeit-Steuervorrichtungen, die sämtliche Taktzeitsignale für die Video-Steuerung und Anzeigevorrichtung liefern, um die Arbeitsweise derselben mit dem Datenverarbeitungsgerät zu synchronisieren.

030042/0727