1250505 玖、發明說明： 【發明所屬之技術領域】 本發明係關於-種用以控制勞幕… 屮柱々 > 々及日日 ^工制早兀及方法，在 此特疋吕之係關於一種用以減少 菪夕批制留-Ώ 士 蛩秦上顯不圖像的干擾圖 案之控制早7C及方法。特定古之， TFT/T ΓΠ^ 5明係關於一種用於 TFT/LCD螢眷之方法及控制單元。 【先前技術】 使用硬數個信號的複料統’顯示隨著圖案尺寸的不斷 減小而在數位與類比組件之間漸増的互動。該實際情況在 將數個時脈信號（時脈域）集成於—晶片上以及針對數位資 料處理與類比資料獲取使帛類似頻率的彡統巾是嚴重的。 特定言之，在圖形應用中’該類互動以該輸出圖像中的 干擾圖案的形式顯示，以下將關於一tft/lsd螢幕（tft= Thin Film Transistor(薄膜電晶體）；LCD=Liquid
Display(液晶顯示器））對此作更詳細的討論。 為將丁FT/LCD螢幕連接至共同圖像來源（例如至pc圖形 卡·· VGA、DVI以及並聯埠（Ρ〇個人電腦；vGA =視訊圖形 配接卡；DVI =數位視訊輸入），需要LCD控制單元，其獲取 不同的輸入資料並將之轉換為數位RGB資料（RGB==紅、綠 、藍）並以個別螢幕類型所需的波形（像素頻率）將之輸出。 圖8顯示一傳統LCD控制晶片800之一簡化方塊圖。該控 制晶片800接收來自不同輸入來源802、804及806的輸入信 號。該示意性說明的信號來源802提供類比視訊輸入信號 (Analog Video Input ; AVI)。該信號來源804提供數位視訊 87792 1250505 輸入信號（Digital Video Input ; DVI)。該信號來源806提供 平行視訊輸入信號（Parallel Video Input ; PVI)。由該等輸 入來源802至806提供給該控制晶片800的輸入信號應用於 一輸入選擇單元808，該單元選取欲處理的輸入信號並將其 提供給該控制晶片800之一輸入810。將提供於輸入810處的 信號提供給包含一「先進先出」記憶體（First In First Out ;FIFO)與一記憶體元件之一處理單元8丨2。與該處理構件 812相關聯的記憶體連接至一記憶體介面814(]^111〇1^
Interface ; MI)。該處理單元812經由一輸出814及該輸出介 面816向螢幕輸出欲顯示於具有一像素頻率ppll_cik之螢幕 上的像素資料。該控制晶片8〇〇進一步包含由一系統時脈 sys 一 elk驅動的一配置區塊818。 在該處理單元8 12，該等信號應用於該時脈fclk，該時脈 與自該等輸入來源 802至 806 (DVI—elk、AVI_clk、PVI_clk) 獲取的輸入信號之時脈相對應。 如圖8中之說明，除了該等輸入來源（AVI—clk，DV；Lclk ’ pVI—Clk)的不同時脈（時脈域）以外，依據控制單元的類型 ，在該控制晶片800上提供用於該記憶體介面814 (mpU_clk) 與該螢幕介面818 (ppll—elk)之其他時脈（域）。進一步，提 供該系統時脈sys_clk。 例如圖8中顯示的控制晶片8 0 0，係置放於一印刷電路 板上，並接收例如由一電腦所提供之用於在螢幕上呈現及 顯示的視訊或圖形信號。 泫類控制單元的問題是，該時脈信號經由該控制晶片8〇〇 87792 1250505 2基板耦合為該控制晶片之一或數個輪入並覆蓋所應用的 “虎。因it匕’干擾性的干擾圖案便產生於螢幕上的顯示資 料中。下面將關於接收於#决s L认、 、 收於忒颁比輸入的信號對此問題進 說明。 就該控制晶片_之不同輸入而言，應注意，理論上說， 該DVI輸人8G4可受到經由該晶片之基板的其他時脈信號 (時脈域)的干擾’但是，基於簡單明瞭考量，以下說明僅 限於作為干擾吸收器的類比輸入8 〇 2 (A V Z)，其中將該記憶 體及螢幕時脈信號mplLclk&ppll_clk視為干擾來源，其經 由通常具有一低阻抗的控制晶片8〇〇的基板耦合為該類比 輸入AVI 〇 LSCD控制單it中之干擾的最簡單情形在實務中經常發 生，即一干擾信號内部耦合為分別具有該螢幕時脈卯1匕 elk(像素頻率）之頻率以及該時脈之較高諧波的類比視訊輸 入802 (AVI)。該干擾信號如何產生及其如何進入該晶片8〇〇 的低阻抗基板，有數種可能。除在該核心中的數位邏輯之 外，可將該輸出介面818的輸入/輸出驅動器視為該等基板 電壓的主要來源。 圖9顯示圖8的螢幕介面或輸出介面818之一等效電路圖。 在圖9的左邊部份（虛線左側），說明該記憶體晶片之元件， 而在該虛線右側說明該電路板之元件。 該介面在該驅動器級822處從輸出81 6接收欲顯示於營幕 上的像素信號，其具有該螢幕像素頻率ppll一elk。在所說明 的該範例中，該驅動器級822包含一第一場效電晶體822a 1250505 以及第一场效電晶體822b。該驅動器級822的輸出連接$ 該控制晶片_之—塾，其中，該塾具有一對抗基板= 阻抗’该阻抗具有一歐姆部份與一電容部份，圖9中以電阻 器以1與私谷Ci對此作了說明。該控制晶片8〇〇經由一焊接導 線連接至一外殼，以將該控制晶片之一墊連接至該晶片外 破之一墊。在圖9中，顯示該焊接導線的阻抗之電感部份^ 與歐姆部份R2。 此外，該墊以及該控制晶片經由該焊接導線所連接的外 殼之阻抗的電容、電感及歐姆部份，顯示為電阻器R3、電 感L2以及電容c2與C3。 在該電路板上提供一傳送線TL ,其將自該控制晶片輸出 的信號輸出至另一驅動器級，該驅動器級再將該信號繼續 傳遞給該螢幕。與該驅動器級822類似，該驅動器級824包 含一第一場效電晶體824a與一第二場效電晶體824b。進一 步，以該電容C4說明該驅動器級824的外殼之一電容。 進一步，圖9中，說明與該電感^相關的該電壓UL(t)，該 電壓橫跨該電容而下降。如以上所討論，該等基板電壓的 主要來源之一係該螢幕介面的輸入/輸出驅動器級822之輸 出信號。該介面橫跨該等焊接導線與該等墊的電感Li、l2 及電阻器Ri、R2、I而產生非常陡的信號（高di/dt)。由此 引起的情況是，高達數百mV (uL (t))的電壓可下降於該等焊 接導線上，由該驅動器配置而使得該等焊接導線直接或間 接地耦合於該控制晶片800之基板内。 在該控制晶片8 0 0的類比輸入處的干擾之另一來源可以 87792 -9- 1250505 是集中或供應電壓干擾（反 控制晶片上夕_ γ ”係由忒數位核心内的— (功率4物0解稱合或由供應該供應電壓 (力丰輪运)之線的_不充分引導而引起。 二情形巾的可見效果㈣貞似， 免疫性Γ功圭糾虚 、4頰比冤路的不充分 等t要 〜漣波去除、接地及基板雜訊解輕合），此 見於下列形式：高頻率準雜訊信號（具有高干擾頻 、⑻erf〜aV1—Clk、窄對角條帶與線形式（l/2avi clk>f. > f, . \ χ — 一 iinterf 一 h〇nz〇nta丨）或者低頻率、赵柄沈& > 較低成較南焭度的水平對齊條帶 的形式(、i_aefinterf^fvertieai)。 營幕上可見干擾的出現取決於與該輸人時脈相關而設定 ;乂 &制曰曰片800上的頻率’其中個別輸入格式（活動區域 空白等）具有重要作用。 圖10A中，說明了該類干擾圖案之—範例，其模擬用於具 有以一c模型為依據的一螢幕介面之一 lCd控制單元。圖 '中說明㈣干擾圖案 <波形大都與將在一實際lcd控 制單元中觀察到的波形相對應。 至此，僅考慮到具有一螢幕介面的LCD控制單元。此外 存在亦具有該記憶體介面814的LCD控制單元，例如參考 圖8所祝明者。原則上，應用與以上同樣的考慮，但在具有 外部圮憶體的LCD控制單元中，除該螢幕介面以外，在該 控制曰曰片8 00上存在用於該記憶體介面的明顯較強的驅動 器輸入/輸出。提供用於該記憶體介面的該些較強驅動器係 明顯用於該考慮，並不僅因為其對該基板的影響。一般地 ’藉由一不同而且通常比在該螢幕介面中更高的一時脈來 87792 -10- 1250505 對橫跨該記憶體介面的資料計時。像在該螢幕介面中一樣 、藉由忒些很陡的信號（高di/dt)橫跨該等焊接導線產生電 感電C ’將其耦合於該基板並能由此影響該等類比電路。 因此#際上在該基板上有至少二個⑮$ n> 其大約在與所考慮的輸入來源802的信號之輸入頻率 avi一elk相同的範圍内。 如果對二個頻率作獨立考慮，則如圖10B中所示，二干擾 圖案之一重g成為可能。在此，僅考慮到該等基礎頻率而 非U頻率部份，#自身會導致一不同的干擾圖案。 下面，將對以上根據圖1〇A與1〇B所討論的干擾圖案之形 成作更詳、、、田的考慮。在該干擾圖案的形成中，*以下所說 明的簡化機制作為一依據。從一實際xga(xga==擴充圖形 配接卡）輸入杈式開始，藉由考慮該設定的像素頻率（僅該 基礎頻率），由計算得出所產生的干擾圖案並 。假定以下條件供以下之考慮： 兄月 輸入模式： XGA1024 X 768，在頻率為 75 Hz，78 75 MHz 水平後沿：176像素 水平七沿· 11 2像素 垂直後沿：28線 垂直前沿：4線 螢幕設定： XGA1024 X 768 87792 -11 - 1250505 像素頻率· 6 6 Μ Η z 據此，該干擾頻率finterf首先計算為： finterf= 78.75 MHz-66 MHz = 12.75 MHz 〇 據此，可就每一輸入線計算於該類比視訊輸入（活動區域 +空白）的干擾數量，其結果為： interf/線=(78.75/12.75)-1 * 13 12 = 2 12.41 90 因此，該干擾之最大/最小值週期性地發生並具有以下間 距： linterf= 1312/212.4190··· = 6.1764···像素 以及 ns 分別為 tinterf= (78.75 MHz)-1 * 6，1764... = 78.43 13 如果假定在該第一圖框中（frame ; f==1)，選取第一線（η=ι) ，起點t=〇s，則在該第六與第七像素之間而且各在冗⑷。 ns後可以分別先看見該干擾之_最小/最大值，並且自此以 後，週期性地可見直至該線末尾。由於該干擾週期一般不 作為-整數而恰好適於一輸入線，因此在每一線之末尾留 下一餘數。（interf/線）*績下一整數之差則係用於下一條線 n+1的個別起始值。隨著每一條綠 # I線的個別起始值之偏移，形 成一對角線圖案，其中應用以下·· 餘數{interf/line} < 〇.5 —對角條 \\\\\\\ 餘數{iruerf/une}>0.5 —對角條 87792 -12- 1250505 累積於最後一條線之在（interf/line)* nmax的小數點後的 值決定該後續圖框（f+ 1)中該干擾的起始值，其中在大多數 情況下，發生該等對角線之一向上或向下偏移。处I曰 ^ 、、σ ， 視該勞幕的垂直頻率而定，在一方向上橫跨該原始圖像行 進之一移動對角線。在固定頻率比率中，在該移動方向上 的表觀速度是不變的並僅取決於該干擾頻率以及於該類比 視訊輸入處的輸入信號之波形。 參考圖11再次以圖示總結產生該干擾圖案的以上說明。 特定言之，該起始值的固定係說明用於後續線以及後續圖 框0 實際上，該干擾形成的機制更為複雜，因為不僅所有的 諧波頻率部份，而且在該控制晶片上的所有組件以及該等 外部元件（例如在該控制晶片上的鎖相迴路、該等輸入信號 ，源等)之動態行為，都起了重要作用，但是原則上，卻亦: 能在此計算出所產生的干擾。 由於上述機制所產生的螢幕上相關干擾圖案，對於—使 用者/觀察者來說是可見的並因而具有干擾性。 【發明内容】 因此’本發明之目的是提供一種避免—營幕上的 擾之方法及控制單元。 第9藉5由如中請專利範圍第1項之方法，以及如中請專利範屋 第9項之設備可達到此目的。 本發明提供一種減少具有一像一 一 ΑΑ _ 京頻率之螢泰上顯示圖信 、干擾圖案之方法，其中可以由_ 。— 控制早兀提供給該螢薄 87792 -13- 1250505 的像素資料來說明該圖像，其中在該像素資料產生過程中 ’可變動用於產生該等像素資料的時脈信號之一或數個。 【實施方式】 依據一項具體實施例，本發明提供一種減少具有一像素 頻率之螢幕上顯示圖像的干擾圖案之方法，其中可以由一 控制單元提供給該螢幕的像素資料來說明該圖像，其中在 該像素資料的產生過程中，該像素頻率改變。 進一步，本發明提供用於控制以一像素頻率運作之螢幕 之控制單儿，以便在螢幕上顯示具有已減少干擾圖案之 圖^該控制單元包含用於接收圖像資料的一輸入，二處 理早元（其處理所接收到的圖像資料以產生該等像素資料 =中㈣等像素資料產生過程令’該處理構件變動用於 =祖象素貝料之產生的一或數個時脈信號）以及提供像素 負料以供顯示之一輸出。 依據一具體實施例，本發明 素頻率運作之螢幕之_”單^供用於控制以一像 已減少干擾圖案之圖像：：：以便在螢幕上顯示具有 料之一 ^入、㈤ °"控制早兀包含用於接收圖像資 付之 輸入，一處理構件（JL声ί田π从 生該等像素資料，”所接收到的圖像資料以產 理構件改·變該像辛料）"寻像素資料產生過程中，該處 輸出。 象素頻仏及提供像素資料以供顯示之- 本發明之方法及本發 該等時脈比率之一操作 使之幾乎不可見。 月之控制單元引起在該控制晶片上 ，由此破壞典型的干擾圖案並因此 87792 -14· 1250505 本發明所依據的知識係，一 輸入信號波形分別是該等干擾 原因。如果不再可能單獨藉由 來避免該等可見干擾，則在該 決與干擾圖像相關的問題之起 剛性頻率比率以及一固定的 圖案與該等干擾圖像形成的 該等類比組件之一適當設計 晶片上的頻率比率係用以解 :又也在破壞所使用頻率之相關性以及剛性比率中分 別能▲見到該發明㈣，如此使得在_圖框内或在後續圖框 内不此發生規則的干擾圖案1據_較佳的具體實施例， 對該等頻率的相關性及剛性比率之破壞"分別藉由依時間 而定的頻率調變而發生。 叙在與五隶低有效位元（Least Significant Bit SB)之間的干擾仍然存在，但肉目艮僅可見該圖像中略不 規則的雜訊，因此而具有小得多的干擾性。 士依據一第一具體實施例，由一時間連續頻率調變實現依 盼間而定的頻率調變（frequency modulation , FM)。依據另 八體貝％例，由一時間離散頻率調變實現一依時間而定 的頻率調變。 依據一第二較佳具體實施例，一控制晶片的頻率調變係 外部頻率來源實行，或者，依據另一具體實施例，由 貫現於該晶片上的一内部頻率來源來實行。 ，據一第三較佳具體實施例，藉使用該（等）展頻鎖相迴 路實行該頻率調變。 在申請專利範圍之附屬項中定義本發明之較佳進展。 在該等較佳具體實施例的以下說明中，圖式令相同、看 87792 15 Ϊ250505 似相同或相似的元件 # M /、有相同的參考符號。 依據上述干擾形成之簡 .^ 間早軼型，以下說明發明步驟、方 法及設備’藉此可避免或 ^ 尤A抑制可見並因而具有干擾性的干 擾之形成。 卞 在此，應注意，將以下所 斤迷的方法、步驟及設備視為附 加於在相關的類比電路零件及整個系統（印刷電路板、晶片 、應用)中必須採取的措施，以減小對雜訊的敏感度以及不 而要的基板及集中電壓。因&，最好將本發明應用於已充 分發展並具有相關干擾非敏感性之—類比操作行為之系統。 如以上所述，依據本發明之一較佳具體實施例，藉由實 現一依時間而定的頻率調變（frequency m〇dUlati〇n Fm)以 獲知像素頻率的變化來避免干擾圖案，該頻率調變分別破 壞該等頻率的相關性及剛性比率，如此使得當内部耦合該 等干擾頻率時，該等干擾圖案得到減少或抑制。 依據一第一具體實施例’藉由以一適當速率穿過一頻率 區域Af的一時間連續頻率調變，例如藉由一頻率擺動輪的 作用，來實現該依時間而定的頻率調變，其由在該螢幕與 該記憶體所需的基礎頻率（f〇)左右的一調變函數g(t)分別固 定。 假定所需的時脈信號係藉由鎖相迴路（phase locked loops ;PLL)而產生於該控制晶片上，對於該等鎖相迴路的輸入 頻率fxpllin⑴，下式成立： fxpllin(t) = f〇 + Af * g (t) 87792 -16- 1250505 及： f〇 率 6玄鸯幕之基礎頻率（像素頻率 )或該記憶體之基礎頻 △f 在邊基礎頻率左右的頻率範圍 g⑴=調變函數 二：！：數§⑴可以是-任意的連續函數，例如圖⑽ 3ΓΓ的函數，其卜般並不產生對所使用的函數之 形成與貫現的限制。 心 在此所說明的頻率調變的時間連續情形中，所產 擾圖案將在每一線並因而在每一 卷 ια引圖框内連績改變，而 田對该函數g⑴及該參數爾出適當 關的干擾圖案產生-看似不相關的白色（準）雜:由原先相 間ίί:::之另一較佳具體實施例中’使用-更簡單的時 二'員率㈣以取代一般非常昂貴的用於時間連 心的上述步驟，其產生類似的結果，但就實現方面“ ’其具有明顯的優點。 σ ，在該^體實施例中，欲調變的頻率、πη⑻並不連續變化 而視精由圖框或藉由線之實施方案而定。進一步，可選 -任意的適時的決定。如同在該時間連續頻率調變甲， :由-適當的隨機產生器’該頻率可連續或任意 也變化，其能實現「白色」（準）雜訊之-更有效產生Γ 在該具體實施例中，對於該鎖相迴路配置的輸 下式成立： 87792 17 1250505 及： f〇 一该螢幕之基礎頻率（像素頻率）或該記憶體之基礎頻 率 △f =在該基礎頻率左右的頻率範圍 g(k)=時間離散調變函數 k =運行指數 母當滿足-頻率變化之一預定條件時，該運行指數k便增 加卜例如發生一線或一圖框變化或類似者，其表示分別到 達一新的線及-新的圖框。在圖2八至〇中，說明該時間離 散調變頻率g(k)之範例，但是其巾，在此應注意，在欲使 用的離散函數方面一般並無限制。 如上述第一具體實施例，藉由適當選擇該函數g(k)、士 調變條件及該參數M，結果可為一「白色」（準）雜訊^ 在取佳情況下不可見或僅微弱可見。 就上述具體實施例而f，-般應；主意，#自適當決定謂 調又條件，此夠極為靈活地使用上述二種用以產生該依時 ^疋的頻率凋邊之方法，以使本發明之方法可適用於不 同的J衣境條件’此舉的必要性係起因於複數個可能的輸入 模式與輸入頻率。 、：面對時脈信號在一控制晶片上的產生及分佈作更詳細 明，如根據圖8對之所作的說明，隨後，依據此討論内 來况明在LCD螢幕的控制晶片中實施本發明方法的具體 87792 -18- 1250505 貫施例。 圖3中說明在控制晶片上產生時脈所需的單元之—方塊 圖。如圖3之示意圖中所見，其所顯示的切換元件係用於產 生該記憶體時脈mpll_clk及該像素時脈ppll—Clk。該電路包 含一多工器100，其於一第一輸入接收一水平同步信號出s ;H-Sync)。於一第二輸入，該多工器100接收一外部振盘 器時脈sys一elk。依據一驅動信號，該多工器選取該等二輸 入之一作為輸入信號以產生該像素時脈ppll — c Ik。經由線 102將由該多工器100所選取的輸出信號提供給一預除法器 1〇4 (nprediv) ’其中經由另一線106將由其產生的一輸出信號 提供給一鎖相迴路1〇8之輸入，其在一内部除法器u〇 ) 的控制下於該輸出處提供該像素時脈ppU—clk。進一步，將 該外部振盪器時脈SyS一Clk提供給另一預除法器丨丨2 ° v^pre-div ，該預除法器於其輸出處經由線114將一輸出信號輸出至該 鎖相逾路11 6 (n d i ν )驅動 θ亥鎖相迴路116由一内部控制η § 並於該輸出處將該記憶體時脈mpU—cik輸出。 進一 ^，圖3令顯示用於運作該暫存器（圖8中所顯示的配 置暫存器）的時脈’ relkf同於該系統時脈或外部振盈器時 脈 sys一elk 〇
進-步’說明該輸入時脈avi_clk經由另—鎖相迴路 與-下游相位延遲迴路122而自該水平同步信號HS (synchronization signal)產生，亦將豆捭也 ;王刀肘具如供給一取樣器124 用於該AVI信號的獲取及數位轉換。 圖3所示的示意性電路 口疋用於具有外部記憶體之一 87792 -19- 1250505 :⑶Γ二片二以產生時脈之一控制單元，其-般具有至 /四 A h間相互關聯變化的不同時脈（時脈域）。進 -步’依據圖3,顯示用於該時脈產生之一配置，在後來的 實施及應用中亦可發現該配置。 圖3中才既述，亥寻四個時脈及其產生，並且除了能將該類 比視訊輸入AVI的水平同步信號HS作為輸入信號的鎖相迴 路108 (llpll)以外’所有其他鎖相迴路均由該外部振盈器時 脈sys —elk驅動。 用於該控制晶片800的暫存器的時脈咖並非關鍵。該時 脈-般與該外部日寺脈相同（rclk=sys—clk)，❿且由於該等暫 存器在-般操作中係靜態的，因此其對該晶片的類比電路 不造成可見或可測之影響。 對於自該等相關聯的鎖相迴路1〇8及116 (ppU、mpll)產生 的記憶體時脈mpll—elk及該螢幕時脈（像素時脈）pplLclk， 情況就不同了。經由該些時脈信號，不僅該Lcr^$制晶片 的拫大數位區塊，而且個別輸入/輸出介面，即該記憶體介 面及該螢幕介面都得到計時。在二鎖相迴路中，均可將兮 外部振盪器時脈用作輸入信號，並藉由程式化該等預除法 器1 04、1 1 2以及該等内部迴路除法器丨i 〇、i丨8，可在該輸 出處設定該時脈信號的所需頻率。在該螢幕鎖相迴路中， 所選取的輸入之H-Sync信號，以及，在所說明的具體實施 例中，該類比視訊輸入的信號HS，可用作輸入信號作為令亥 外部時脈sys_clk之替代。 自圖3中所說明的該系統架構開始，下面將說明用於實施 87792 -20- l25〇5〇5 較佳具體實施例。 其他實施方案亦為 上述方法以作該等時脈之準分解的二 熟習本技術者從下述實施方案將明白 可能。 “康圖3,說明一第_具體實施例，其中由—外部 入已調變頻率的系統時脈。圖4顯示圖3所示用於產生二 素時脈PPu_clk和記㈣時脈mplLclk的f路元件之一:产 ’其中外部饋入系統時脈sys_clk選取為該鎖相迴路⑽的： 入信號以產生該像素時脈，因此基於簡單明瞭考量，在：: 中省略圖3中所示的多工器工〇〇。 回 圖4中可見到，取代用於傳統LCD控制晶片的外部石英或 晶體振盪器126,現在使用一掃描產生器126以提供該系統 時脈Μ一仙。此由130中的準振盘器126與預除法器1〇4及 U2 (npre-div)之間斷開的連接所顯示。圖4中所說·明的具體 實施例是本發明之一簡單實施方案，其中在此使用一^部 頻率產生器128，例如Stanford DG 245之類，以取代一般所 使用的石英振盪器126，其取代該石英振盪器而置放於該印 刷電路板上，用於驅動該螢幕的控制晶片亦置放於此。如 設定該頻率產生器128，以與上述本發明之具體實施例相對 應而產生一已凋變頻率的信號，則該產生器i 2 8之已調變頻 率的輸出#號可分別用作輸入信號及系統時脈sys_c Ik以用 於δ亥等鎖相迴路1 〇 8及11 ό。藉由仔細選擇該等參數，可獲 知與該類比輸入信號（avi一clk)之樣本時脈相關的，由該等 鎖相迴路1〇8及116 (ppll—mpU)所產生的時脈信號ppi—cik與 elk之一準分解。 87792 -21 - 1250505 欲選取的參數之系統邊界’ 一方面，取決於該等鎖相迴 路^及n6的動態相位特性，另—方面，取決於該等已連 接早70(指已連接的螢幕與記憶體）之頻率容限。這表干， 即使由於該頻率調變而處於一最大頻率偏離中，仍然必須 保證-安全貧料傳遞至已連接單元。除此以外，在一 率調變中，必須考慮應用於數位方塊合成的限度控制，2 避免在該等區塊及特定言之亦在該等區塊（區塊域）之間的 介面處的時序問題。 從理論上說，將選取用於該頻率調變的參數之決定是很 昂貴的，因為’實際上’不僅該等基礎頻率而且所有的譜 波部份以及所有組件的動態特性都重疊並 間及頻率行為。儘管能在理論上決定之，但對於 應用的每-組合，最好採用經驗法決定用於頻率調變的參 數。依據以此方法決定的值，按照一所需模式進行一設定 儘管剛剛說明的具體實施例對該外部 良好結果，但該具體實施例之一缺點是用於連接；= 率產生器的成本及人力耗費太高。對於一後來的應用，並 不需要使S -外部頻率產生3，因此在—實際情況中，可 使用在該印刷電路板上的一簡化可程式/可初始化產生器 ’其代表一可能但亦不經濟的解決方法。 因此，依據本發明之用於實施本發明之方法之一第二具 體實施例，該頻率調變系統時脈產生於内部，即在該控制 早疋内也就是在該晶片上。在圖5中，說明用於該頻率調變 之内部產生之一電路。可以看見’傳統所使用的外部石英 87792 -22- 1250505 振盪器1 26 ’其置放於该電路板上，保留之以將該系統時脈 sys一elk提供給該控制晶片。除了以上已經說明的元件，提 供一除法器控制器132，其經由一第一控制匯流排134連接 至孩第一預除法器1〇4，經由一第二控制匯流排136連接至 σ亥第一預除法器丨丨2，經由一第三控制匯流排^ 3 8連接至該 第一反饋除法器110並經由一第四控制匯流排14〇連接至該 第二反饋除法器11 8。 、圖5中所說明的實現，是由一「晶片上」頻率調變所為的 刀解之一貫施，其與根據圖4所說明的實際情況相比更高明 而技術上更容易實現。用於該項具體實施例所基於的頻率 調變之起點是分別用在該等鎖相迴路1〇8與116中的預除法 器104與112，以及該等反饋除法器i 1〇與丨18。經由一適當 的演算法或一可程式隨機產生器，在該除法器控制器132 的控制下，變動該等預除法器1〇4及112之每一個與該反饋 除法器的除法器值，以獲取上述時間與頻率行為。在圖5 所說明的具體實施例中，該除法器控制器132包含—樣本控 制 了程式计數器/除法器以及一隨機產生器。 對於該頻率調變之結果，該等預除法器104、112 (npre.div) 的知確性疋重要的，其中應注意，由此欲設定的最小頻_ 段差Msup藉由該鎖相迴路1〇8、116的反饋除法器u〇、 (ndiv)而向上轉換。對於將分別在該像素時脈卯I〗一與該記 憶體時脈叫11一仙中有效獲取的頻率段差之數量，在具有該 等電路之相同結構條件下，下式成立： ^ ^fstep = Afn * ndiv/nprediv , 87792 -23- 1250505 其中，例如，下式成立： 2
Lpred i 由此得出最小Afstep。 該等頻率除法器的變動具有 ，其係計數器，經裎式化至一特定：:二實是，原則上 (臨界值）時提供—輸出脈衝。因此，僅41達到該終值 ，才會發生該等鎖相迴路的輸入頻率之=== 由此引起的一調變。由於該等 二乂 t出：脈信號及該等輸出頻率…k、ppllc—; 的變化分別發生。因此，不必在該等階梯寬 :、：…現-局解析度’因為無論如何該等鎖相迴路皆 日連績地穿過該等中間範圍。 實現該第二具體實施例以實施本發明之方法比藉由已調 變頻率的信號產生於外部的情況要容易得多，但是該鎖相 迴路的時間行為在此亦是決^性的因f。由於該等預除法 器已存在於現有的電路及設計中，因此可不太費力地實施 並檢驗本發明之方法（除法器邏輯與控制）。 貫施分解所需的頻率調變之一第三較佳具體實施例即一 替代性鎖相迴路概念的使用。將所謂展頻鎖相迴路用於類 似的應用中以提高 EMC/DMI (EMOElectromagnetic (2〇111口31^1^1^(電磁相容性），2]^1 = ]\/1丨11丨111丨3&1：丨011(最小限度）） °藉由適當調整該等鎖相迴路的參數及其控制（線性、函數 87792 -24- 1250505 由此不發生可見干擾以 或隨機），可能獲取二個時脈分解 及可能正面影響該EMC/EMI行為
ν φ 興一展頻鎖才E 迴路（展頻PLL)之間的差別。可以看 甩見與5亥正常PLL相tt 展頻PLL產生橫跨—預定頻率範圍的輸出信號，而該 正常PLL僅提供取決於該輸人頻率的_單_輸出頻率。因 此在此亦可貫現以上較詳細說明的用於該等時脈信號之 分解的發明方法。 下面更詳細地說明用於分解該等時脈信號的實驗結果， =中其已依據藉由該等已調變頻率的信號之—外部饋送來 實施該方法的上述第一具體實施例而實行。 對於在一 LCD控制單元（特定言之係諸如saa 6714之類 的控制單元）内所發生的干擾之分析，將資料健存於-記憶 體中並因此對其進行統計評估之可能得以適用。因此，下 面首先說明—個別測試安裝，然後說明由此獲得的該分解 結果以及該已調變頻率的系統時脈之外部饋送。 該測試安裝包含以下裝置及組件·· 乍為系、尤時脈產生杰的如他^研究系統合成函數產生 器，DS345 型， •作為AVI信號來源的量子f料視訊測試產生器，謝㈤ 型， SAA6714 #估板r EaHy心，」，第版，具有 SAA6714A， LGPhlllpS 面板 ’ 18 英忖，LM181E1 型，SXGA 解析度， 87792 -25- 1250505 -12 V/5 A Deutronic 功率供應，DTP60 型 選取以下設定及參數： 輸入： 量子資料測試產生器 格式： 83 = DMT1260 圖像： 43 = 45Flat27 解析度：1280 X 1024 時脈產生：
Stanford研究系統合成函數產生器 基礎頻率：25,00〇,〇〇5.〇〇〇 Hz (25.000005 MHz) 由於以Hz段差將該頻率設定於該SUnf〇rd研究產生器之 可旎，可能產生一停滯的干擾圖案之特別情形，然後可對 其進行統計評估（即使在記憶體中沒有快取記憶體）。如在 正常操作過程中由一石英振遺器產生該系統時脈，則干擾 線的產生及類型很大程度上取決於該石英振盪器的溫度及 其老化、生產容限等。 測忒[CD控制的行為，根據圖8已對其作說明。在此， °亥外^頻率產生$之輸出充當用於該記憶體時脈及該螢幕 時脈（像素時脈）的參考信號，如上所述。在該外部產生器 處之一頻率調轡公 又刀別產生該記憶體時脈及該資料流時脈之 頻率调變，其由個別鎖相迴路之動態行為所決定。 圖”、’員不營幕列印之一部份，其藉由將晝面凍結於該 LCD定標器的外 Γ ^冗憶體内並讀出該記憶體區域。由於在 文件之列印中幾、^ ^ α卞不能看見該等干擾線，基於說明之目的 87792 -26- 1250505 ，以白線突出顯示其中三條。 與已經說明的離散模型相反，實際上該干擾圖案之一強 依賴性甚至顯示於小頻率變化中。隨著該輸入頻率的僅數 赫茲之一變化，不同的干擾圖案變得可見。 在下表中，顯示一些設定以及該等干擾線之個別形式。 頻率(Hz) 干擾線 25,000,004 順時針約20度傾斜並具有約5 mm之一間距 25,000,010 順時針約20度傾斜並具有約3 mm之一間距 25,000,012 順時針約150度傾斜並具有約2 mm之一間距 25,000,018 順時針約20度傾斜並具有約5 mm之一間距 25,000,025 如同在25,000,012與25,000,010 中一樣 藉由使用經由在該印刷電路板上取代該石英振盪器之一 已調變頻率系統時脈的分解，可能使圖7中所說明的干擾圖 案為肉眼所「不可見」。對於所需的效果，一決定性的因素 由此係，藉由頻率調變及垂直更新率的干擾頻率之組合、 干擾線之轉換。 舉例而言，將考慮發生於25,000,004 Hz系統時脈之干擾 圖案。選取一 25 Hz的掃描率、一 7777 Hz的已掃描頻率範 圍以及作為調變頻率g(t)之一正弦函數，藉由該些設定，於 該函數產生器獲得一很好的結果，其中該等干擾線不再能 為肉眼所見。 較佳的是，藉由使用一隨機調變以實施本發明之方法， 因為，藉由該頻率調變本身，可能產生一新的以及（當其發 87792 -27- 1250505 生時）複雜的，干擾圖案。由於該行為主 函數中，由離散模型的該模擬結果得$自望於連續調變 頻率調變的更有利變化。 该隨機調變是該 該二發明方法均已顯示於模型以 該等時脈信f虎之準分解而使之不以。：亚冑由所說明的 該技術可較容易地實現，但對於該方 要為不同的模型確定適合的參數以保證 效，用，則 且該等外部組件（記憶體及螢幕）沒有問題。τ *運作而 以上已經對本發明之一較佳具體實施例作更 其中當產生該等像素資料時藉由改變該 补而取 到該等可見干擾。但是本發明並不受此限制。、羊-而獲取 :般地’能以與該等信號PPlampll同樣的方式來操作在 :;弟板上的晶片上的所有干擾信號’因此本發明不限於 β亥些日^脈信號而一般能應用於所有時脈信號。 【圖式簡單說明】 下文將參考隨附圖式來更詳細地說明本發明之較佳具體 實施例。附圖顯示： 圖1Α至C一時間連續調變函數g(t)的範例； 圖2 A至C一時間離散調變函數g(k)的範例； 圖3 —方塊圖，其說明一螢幕之一控制晶片中的時脈產生 圖4依據本發明之一第一具體實施例並具有外部頻率碉 變的一控制單元之一方塊圖； 圖5依據本發明之一第二具體實施例並具有内部頻率調 87792 -28 - 1250505 變的一控制單元； 圖6在一展頻鎖相迴路中的頻率回應； 圖7在具有記憶體與螢幕介面之一 LCD控制單元中的干 擾圖案之一範例； 圖8—已知的LCD控制單元之一方塊圖； 圖9顯示圖8的LCD控制單元之螢幕介面之一等效圖式； 圖10A具有一螢幕介面之一 LCD控制單元中的一干擾圖 案； 圖10B具有一螢幕介面與一記憶體介面之一 LCD控制單 元的一干擾圖案；以及 圖11說明一干擾圖案的形成之一圖示。 【圖式代表符號說明】 100 多工器 102 線 104 第一預除法器 106 線 108 鎖相迴路 110 第一反饋除法器 112 第二預除法器 114 線 116 鎖相迴路 118 第二反饋除法器 120 鎖相迴路 122 延遲迴路 87792 -29- 1250505 128 外 部 頻 率 產 生器 132 除 法 器 控 制 器 134 第 一 控 制 匯 流排 136 第 二 控 制 匯 流排 138 第 二 控 制 匯 流排 140 第 四 控 制 匯 流排 126 準 振 盪 器 ;英振盪器） 800 控 制 晶 片 802 m 入 來 源（類比輸入AVI) 804 於 m 入 來 源 806 輸 入 來 源 808 入 選 擇 單 元 810 控 制 晶 片 之 一輸入 812 1己 憶 體 之 一 處理單元 814 記 憶 體 介 面 818 輸 出 介 面 822 焉區 動 器 級 824 驅 動 器 級 ppll__clk 像素 時脈 822a 第 一 場 效 電 曰辦 日日 822b 第 二 場 效 電 曰辨 日日篮 824a 第 一 場 效 電 曰辨 日日！H 824b 第 二 場 效 電 曰辦 日日脸 Ci 電 容 -30- 87792 1250505 C2 電容 C3 電容 c4 電容 L! 電感 l2 電感 Ri 電阻器 r2 歐姆部份 R3 電阻器 TL 傳送線 avi_clk 輸入時脈 mpll_clk 記憶體時脈 sys_clk 外部振盪器時脈 uL(t) 電壓 -31 87792