KR100314962B1 - 표시장치용 동기신호 절환회로 및 방법 - Google Patents

표시장치용 동기신호 절환회로 및 방법 Download PDF

Info

Publication number
KR100314962B1
KR100314962B1 KR1019990034813A KR19990034813A KR100314962B1 KR 100314962 B1 KR100314962 B1 KR 100314962B1 KR 1019990034813 A KR1019990034813 A KR 1019990034813A KR 19990034813 A KR19990034813 A KR 19990034813A KR 100314962 B1 KR100314962 B1 KR 100314962B1
Authority
KR
South Korea
Prior art keywords
signal
period
negative
output
free running
Prior art date
Application number
KR1019990034813A
Other languages
English (en)
Other versions
KR20010018733A (ko
Inventor
홍문헌
정충식
Original Assignee
곽정소
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 곽정소, 주식회사 케이이씨 filed Critical 곽정소
Priority to KR1019990034813A priority Critical patent/KR100314962B1/ko
Publication of KR20010018733A publication Critical patent/KR20010018733A/ko
Application granted granted Critical
Publication of KR100314962B1 publication Critical patent/KR100314962B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Synchronizing For Television (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 영상신호 입력여부에 관계없이 온 스크린 디스플레이가 가능하도록 한 동기신호 절환회로 및 방법에 관한 것이다.
본 발명은 온 스크린 디스플레이용 동기신호를 생성함에 있어서 입력 영상신호가 없을 때는 프리런닝신호를 이용하여 수평 동기신호와 수직 동기신호를 생성하고 영상신호가 입력되면 영상신호에 포함되어진 동기신호를 분리하여 각각의 동기신호를 자동으로 영상신호에 포함된 동기신호에 동기시키게 된다.
본 발명에 의하면, 영상신호 입력여부에 관계없이 온 스크린 디스플레이가 가능하게 된다.

Description

표시장치용 동기신호 절환회로 및 방법{Circuit For Switching Synchronous Signal in Display Apparatus and Method thereof}
본 발명은 표시장치용 동기신호 절환회로 및 방법에 관한 것으로, 특히 영상신호 입력여부에 관계없이 온 스크린 디스플레이가 가능하도록 한 동기신호 절환회로 및 방법에 관한 것이다.
일반적으로, 음극수상관 텔레비전에서는 플라이백트랜스(Flyback transformer)의 출력신호를 이용하여 온 스크린 디스플레이(On Screen Display : OSD)용 동기신호를 생성하고 있다.
한편, 플라이백트랜스가 사용되지 않는 액정표시장치에서는 영상신호가 없는 상태에서 온 스크린 디스플레이용 동기신호를 생성하기가 쉽지 않다. 이러한 동기신호를 얻기 위해서는 액정표시패널에 입력되는 수평 및 수직 동기신호를 마이콤(Micro Computer : μ-COM)에 인가하여야만 한다. 그러면 마이콤은 액정패널로부터 입력되는 수평 및 수직 동기신호를 기준으로 온 스크린 디스플레이 데이터를 액정패널에 공급할 수 있게 된다.
그러나 액정표시패널은 제조업체마다 입/출력단자가 서로 다르며, 입/출력단자를 변경할 수도 없으므로 액정표시패널이 바뀌게 되면 입/출력 라인 등이 액정표시패널에 따라 변경되어야 한다. 즉, 온 스크린 디스플레이가 가능하게 되기 위해서는 수평 동기신호, 수직 동기신호, 기저전압(GND)을 공급하기 위한 3개의 라인이 액정표시패널과 마이콤간에 연결되어야 하므로 온 스크린 디스플레이용 동기신호를 생성하는 회로는 특정 제조업체의 액정표시패널에 의존될 수밖에 없다.
액정표시패널의 제조업체에 관계없이 온 스크린 디스플레이가 가능하게 하기 위하여, 영상신호에 포함된 동기신호를 분리하여 온 스크린 디스플레이의 기준신호로 이용하는 방안을 고려할 수 있다. 그러나 영상신호가 없을 경우에는 온 스크린 디스플레이가 불가능하게 된다.
따라서, 본 발명의 목적은 영상신호 입력여부에 관계없이 온 스크린 디스플레이가 가능하도록 한 표시장치용 동기신호 절환회로 및 방법을 제공하는데 있다.
본 발명의 다른 목적은 액정표시패널의 제조업체에 무관하게 온 스크린 디스플레이가 가능하도록 한 표시장치용 동기신호 절환회로 및 방법을 제공하는데 있다.
도 1은 본 발명의 실시 예에 따른 표시장치용 동기신호 절환회로를 나타내는 회로도.
도 2는 도 1에 도시된 제1 및 제2 노드 상의 전압을 나타내는 파형도.
도 3은 도 1에 도시된 영상신호로부터 추출된 수평 동기신호와 수직 동기신호를 나타내는 파형도.
도 4는 도 1에 도시된 저주파필터들의 출력신호를 나타내는 파형도.
도 5는 도 1에 도시된 문턱 전압을 갖는 NAND 게이트들의 연산을 나타내는 진리치표.
도 6은 도 1에 도시된 문턱 전압을 갖는 NOT 게이트들의 연산을 나타내는 진리치표.
< 도면의 주요 부분에 대한 부호의 설명 >
1 : 발진기 2 : 프리런닝 동기신호 발생부
4 : 수직동기 분리부 6 : 수평동기 분리부
8 : 분주기 10,14,26,32 : 문턱전압을 갖는 NOT 게이트
12,30 : 저주파필터 16,18,20,24,34,36 : 문턱전압을 갖는 NAND 게이트
22 : 원쇼트 멀티바이브레이터
상기 목적을 달성하기 위하여, 본 발명의 표시장치용 동기신호 절환회로는 입력 영상신호로부터 수평 동기신호를 추출하기 위한 수평동기 분리수단과, 영상신호로부터 수직 동기신호를 추출하기 위한 수직동기 분리수단과, 소정 주파수의 프리런닝신호를 발생하기 위한 프리런닝신호 발생수단과, 영상신호가 공급되는 기간에 프리런닝신호를 차단하여 수평 및 수직 동기신호를 출력시킴과 아울러 영상신호 공급기간 이외의 기간에 프리런닝신호를 이용하여 제2 수평 동기신호와 제2 수직 동기신호를 생성하는 로직수단을 구비한다.
본 발명의 표시장치용 동기신호 절환방법은 소정 주파수를 가지는 프리런닝신호를 발생하는 단계와, 영상신호가 공급되는 기간에 프리런닝신호를 차단함과 아울러 영상신호에 포함된 수평 및 수직 동기신호를 출력시키는 단계와, 영상신호 공급기간 이외의 기간에 프리런닝신호를 이용하여 제2 수평 동기신호와 제2 수직 동기신호를 생성하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 1 내지 도 6을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 1을 참조하면, 프리런닝 동기신호를 생성하기 위한 프리런닝 동기신호 발생부(2)와, 입력 영상신호로부터 수평 동기신호와 수직 동기신호를 각각 분리하기 위한 수평동기 분리부(6) 및 수직동기 분리부(4)를 구비하는 본 발명에 따른 표시장치용 동기신호 절환회로가 도시되어 있다.
본 발명에 따른 표시장치용 동기신호 절환회로의 동작을 영상신호가 입력되지 않을 때와 영상신호가 입력될 때로 나누어 설명하기로 한다.
영상신호가 입력되지 않는 기간에 수평동기 분리부(6), 수직동기 분리부(4), 제3 노드(C) 및 제4 노드(D)는 아래의 표 1과 같은 논리상태를 유지하게 된다.
수평 동기분리부의 출력 수직 동기분리부의 출력 제3 노드(C) 제4 노드(D)
로우(LOW) 로우(LOW) 하이(HIGH) 하이(HIGH)
영상신호가 입력되지 않을 때 수평동기 분리부(6)와 수직동기 분리부(4)의 출력신호는 기저전위(GND)로서 로우논리를 유지하게 된다. 수평동기 분리부(6)의 출력신호는 영상신호가 입력되지 않을 때 로우논리를 유지한다. 이 수평동기 분리부(6)의 출력신호는 제2 낸드 게이트(NAND GATE : 이하 'NAND 게이트'라 함)(18)에 공급됨과 아울러 제1 낫 게이트(NOT GATE : 이하 'NOT 게이트'라 함)(10)에 의해 위상반전되어 캐패시터(C1)와 저항(R1)이 병렬접속된 제1 저주파필터(12)에 공급된다. 이 때, 프리런닝 동기신호 발생부(2)는 발진기(1)로부터 발생되는 소정 주파수의 프리런닝 동기신호를 발생하게 된다. 이 프리런닝 동기신호는 제1 노드(A)를 경유하여 제1 NAND 게이트(16)의 제1 입력단자와 분주기(8)의 입력단자에 공통으로 공급된다. 여기서, 제1 노드(A) 상의 전압파형(Va) 즉, 프리런닝 동기신호는 NTSC 방식으로 영상이 표시되는 경우, 도 2에 나타낸 바와 같이 15.734 KHz 근처(Fh≒15.734 KHz)의 주파수를 가지게 된다. 제1 NAND 게이트(16)는 제1 저주파필터(12)의 출력신호와 프리런닝 동기신호를 부정 논리곱 연산하여 제3 NAND 게이트(20)의 입력단자에 공급하게 된다. 도 5에서 알 수 있는 바와 같이, 제1 저주파필터(12)의 출력신호가 하이논리를 유지하게 되므로 프리런닝 동기신호의 논리값에 의존하여 제1 NAND 게이트(16)는 프리런닝 동기신호를 위상반전시키게 된다. 즉, 제1 NAND 게이트(16)는 프리런닝 동기신호의 논리값이 하이이면 로우논리를 제3 NAND 게이트(20)에 공급하는 반면, 프리런닝 동기신호의 논리값이 로우이면 하이논리를 제3 NAND 게이트(20)에 공급하게 된다. 한편, 제2 NOT 게이트(14)는 도 6의 진리치표와 같이 하이논리를 유지하는 제1 저주파필터(12)의 출력신호를 위상반전시켜 제2 NAND 게이트(18)에 공급하게 된다. 제2 NAND 게이트(18)의 두 입력단자에는 로우논리를 유지하는 신호들이 입력되므로 제2 NAND 게이트(18)는 영상신호가 입력되지 않는 기간에 하이논리만을 제3 NAND 게이트(20)에 공급하게 된다. 따라서, 제3 NAND 게이트(20)는 제1 NAND 게이트(16)의 출력신호와 제2 NAND 게이트(18)의 출력신호를 부정 논리곱 연산하여 온 스크린 디스플레이용 수평 동기신호를 출력하게 된다. 제3 NAND 게이트(20)는 제2 NAND 게이트(18)의 출력신호가 하이논리를 유지하게 되므로 제1 NAND 게이트(16)의 출력신호에 의존하여 제1 NAND 게이트(16)의 출력신호를 위상반전시키게 된다. 즉, 제3 NAND 게이트(20)는 제1 NAND 게이트(16)의 출력신호가 하이논리이면 로우논리의 수평 동기신호를 출력하는 반면, 제1 NAND 게이트(16)의 출력신호가 로우논리이면 하이논리의 수평 동기신호를 출력하게 된다. 이에 따라, 제3 NAND 게이트(20)로부터 출력되는 수평 동기신호는 프리런닝 동기신호와 같은 위상을 가지게 된다.
영상신호가 입력되지 않을 때 수직동기 분리부(4)의 출력신호는 제3 NOT 게이트(26)와 제5 NAND 게이트(34)의 일측 입력단에 공급된다. 이 때, 프리런닝 동기신호 발생부(2)로부터 발생되는 프리런닝 동기신호는 분주기(8)에 의해 256으로 분주된다. 분주기(8)의 출력신호는 듀티비가 50%이고 60 Hz 근처(Fv≒60)의 주파수를 가지게 된다. 원쇼트 멀티바이브레이터(22)는 분주기(8)로부터 출력되는 듀티비 50%의 신호를 작은 듀티비로 변환시켜 제4 NAND 게이트(24)의 입력단에 공급하게 된다. 이에 따라 제2 노드(B) 상의 전압(Vb)은 도 2에 나타난 바와 같이 듀티비가 작아지게 된다. 이와 같이 듀티비를 작게 하는 것은 마이콤 또는 다음단의 신호 처리부에 적합하게 하기 위함이다. 즉, 수직 동기신호의 듀티비가 크게 되어 로우구간에 비하여 하이구간이 매우 길게 되면 마이콤 또는 다음단의 신호 처리부는 입력되는 수직 동기신호를 인식하기가 곤란하게 되므로 온 스크린 디스플레이가 불가능하거나 오동작할 수 있게 된다. 제3 NOT 게이트(26)는 수직동기 분리부(4)의 출력신호를 위상반전시켜 제2 저주파필터(30)와 제4 NAND 게이트(24)의 입력단에 공급하게 된다. 그러므로 영상신호가 입력되지 않는 기간 동안 제3 NOT 게이트(26)의 출력신호를 하이논리를 유지하게 된다. 제4 NAND 게이트(24)는 원쇼트 멀티바이브레이터(22)의 출력신호와 제3 NOT 게이트(26)의 출력신호를 부정 논리곱 연산하여 제6 NAND 게이트(36)의 입력단에 공급하게 된다. 이 제4 NAND 게이트(24)는 제3 NOT 게이트(26)의 출력신호가 하이논리를 유지하게 되므로 원쇼트 멀티바이브레이터(22)의 출력신호를 위상반전시켜 출력하게 된다. 한편, 제4 NOT 게이트(32)는 제2 저주파필터(30)를 경유하여 입력되는 제3 NOT 게이트(26)의 출력신호를 위상반전시켜 제5 NAND 게이트(34)의 입력단에 공급하게 된다. 제5 NAND 게이트(34)는 로우논리를 유지하는 수직동기 분리부(4)의 출력신호와 제4 NOT 게이트(32)의 출력신호를 부정 논리곱 연산하여 제6 NAND 게이트(36)에 공급하게 된다. 이 제5 NAND 게이트(34)는 두 입력신호가 로우논리를 유지하고 있으므로 영상신호가 입력되지 않는 기간동안 하이논리의 출력신호를 발생하게 된다. 제6 NAND 게이트(36)는 제4 NAND 게이트(24)와 제5 NAND 게이트(34)의 출력신호를 부정 논리곱 연산하여 온 스크린 디스플레이용 수직 동기신호를 발생하게 된다. 이 제6 NAND 게이트(36)는 제5 NAND 게이트(34)의 출력신호가 하이논리를 유지하고 있으므로 제4 NAND 게이트(24)의 출력신호를 위상반전시키게 된다. 따라서, 제6 NAND 게이트(36)로부터 출력되는 수직 동기신호는 원쇼트 멀티바이브레이터(22)의 출력신호와 동일한 주파수와 위상을 가지게 된다.
결과적으로, 영상신호가 입력되지 않는 기간에 제3 NAND 게이트(20)로부터 출력되는 수평 동기신호는 프리런닝 동기신호 발생부(2)로부터 발생되는 대략 15.734 KHz의 프리런닝 동기신호와 동일한 주파수 및 위상을 가지게 된다. 그리고 제6 NAND 게이트(20)로부터 출력되는 수직 동기신호는 원쇼트 멀티바이브레이터(22)로부터 출력되는 대략 60 Hz의 신호와 동일한 주파수 및 위상을 가지게 된다.
영상신호가 입력되는 경우, 수평동기 분리부(6)는 입력 영상신호에 포함된 수평 동기신호(H)를 분리하게 되며, 수직동기 분리부(4)는 입력 영상신호에 포함된 수직 동기신호(V)를 분리하게 된다. 이 수평 동기신호(H)와 수직 동기신호(V)는 도 3에 나타낸 바와 같다. 도 3에서 알 수 있는 바, 수평 동기신호(H)는 15.734 KHz의 주파수를 가지게 된다. 또한, 수평 동기신호(H)는 한 주기가 63 μs이며, 한 주기 내에 포함된 로우논리 상태는 10 μs이고 하이논리 상태는 나머지 53 μs로 된다. 이 수평 동기신호(H)는 제1 NOT 게이트(10)에 의해 위상반전되어 그 듀티비가 (10/63)×100=16% 정도로 매우 작게 변하여 제1 저주파필터(12)에 공급된다. 제1 저주파필터(12)는 제1 NOT 게이트(10)의 출력신호를 필터링하여 제1 NAND 게이트(16)의 입력단과 제2 NOT 게이트(14)의 입력단에 공급하게 된다. 이 제1 저주파필터(12)의 출력신호 즉, 제3 노드(C) 상의 전압(Vc)은 도 4와 같이 최대 레벨이 NOT 게이트와 NAND 게이트의 문턱전압(Vth)보다 낮은 적분파가 된다. 이에 따라, 제1 NAND 게이트(16)와 제2 NOT 게이트(14)는 제1 저주파필터(12)로부터 입력되는 적분파를 로우논리로 인식하게 된다. 제2 NOT 게이트(14)는 제1 적분기(12)의 출력신호를 위상반전시켜 제2 NAND 게이트(18)의 입력단에 공급하게 된다. 그러므로 제2 NOT 게이트(14)의 출력신호는 영상신호가 입력되는 기간에 하이논리를 유지하게 된다. 제1 NAND 게이트(16)는 제1 저주파필터(12)의 출력신호와 프리런닝 동기신호를 부정 논리곱 연산하여 제3 NAND 게이트(20)의 입력단에 공급하게 된다. 여기서, 제1 NAND 게이트(16)의 출력신호는 제1 저주파필터(12)의 출력신호가 로우논리를 유지하고 있으므로 프리런닝 동기신호의 논리상태와 무관하게 하이논리를 유지하게 된다. 제2 NAND 게이트(18)는 제2 NOT 게이트(14)의 출력신호와 수평 동기신호(H)를 부정 논리곱 연산하여 제3 NAND 게이트(20)의 입력단에 공급하게 된다. 이 제2 NAND 게이트(18)는 제2 NOT 게이트(14)의 출력신호가 하이논리를 유지하고 있으므로 수평 동기신호(H)의 위상을 반전시켜 제3 NAND 게이트(20)에 공급하게 된다. 제3 NAND 게이트(20)는 제1 NAND 게이트(16)와 제2 NAND 게이트(18)의 출력신호를 부정 논리곱 연산하여 온 스크린 디스플레이용 수평 동기신호를 출력하게 된다. 이 제3 NAND 게이트(20)는 제1 NAND 게이트(16)의 출력신호가 하이논리를 유지하고 있으므로 수평 동기신호(H)가 위상반전된 제2 NAND 게이트(18)의 출력신호를 위상반전시켜 온 스크린 디스플레이용 수평 동기신호를 발생하게 된다. 따라서, 제3 NAND 게이트(20)의 출력신호는 영상신호에 포함된 수평 동기신호(H)와 동일한 주파수를 가지게 되며 그 듀티비는 수평 동기신호(H)의 그것보다 작아지게 된다. 한편, 프리런닝 동기신호는 위에서 알 수 있는 바와 같이 제1 NAND 게이트(16)에 의해 차단된다.
영상신호가 입력되는 기간에 수직동기 분리부(4)로부터 추출된 수직 동기신호(V)는 도 3과 같이 60 Hz의 주파수를 가지게 된다. 이 수직 동기신호(V)는 제3 NOT 게이트(26)와 제5 NAND 게이트(34)의 입력단에 공급된다. 제3 NOT 게이트(26)는 수직동기 분리부(4)로부터의 수직 동기신호를 위상반전시키게 된다. 제3 NOT 게이트(26)에 의해 위상반전된 수직 동기신호(/V)의 한 주기는 17ms이며, 한 주기 내에 포함된 로우논리상태는 200 μs를 점유하게 된다. 이 수직 동기신호(/V)의 듀티비는 (200/17000)×100=12% 정도로 매우 작게 된다. 이 때, 프리런닝 동기신호 발생부(2)로부터 발생되는 프리런닝 동기신호는 분주기(8)에 의해 256으로 분주된다. 분주기(8)의 출력신호는 듀티비가 50%이고 60 Hz 근처(Fv≒60)의 주파수를 가지게 된다. 원쇼트 멀티바이브레이터(22)는 분주기(8)로부터 출력되는 듀티비 50%의 신호를 작은 듀티비로 변환시켜 제4 NAND 게이트(24)의 입력단에 공급하게 된다. 한편, 제2 저주파필터(30)는 제3 NOT 게이트(26)로부터의 위상 반전된 수직 동기신호(/V)를 필터링하여 제4 NAND 게이트(24)의 입력단과 제4 NOT 게이트(32)의 입력단에 공급하게 된다. 이 제2 저주파필터(30)의 출력신호 즉, 제4 노드(D) 상의 전압(Vd)은 도 4와 같이 최대 레벨이 NOT 게이트와 NAND 게이트의 문턱전압(Vth)보다 낮은 적분파가 된다. 한편, 영상신호가 입력되는 기간에 제1 저주파필터(12)와 제2 저주파필터(30)의 출력신호는 주파수차이가 있을뿐 문턱전압(Vth) 이하의 적분파형 형태를 가지게 된다. 이에 따라, 제4 NAND 게이트(24)와 제4 NOT 게이트(32)는 제2 저주파필터(30)로부터 입력되는 적분파를 로우논리로 인식하게 된다. 그러므로 제4 NOT 게이트(32)는 하이논리의 출력신호를 제5 NAND 게이트(34)의 입력단에 공급하게 되며, 제4 NAND 게이트(24)는 원쇼트 멀티바이브레이터(22)로부터 출력되는 신호의 논리값에 무관하게 하이논리의 출력신호를 제6 NAND 게이트(36)의 입력단에 공급하게 된다. 제5 NAND 게이트(34)는 제4 NOT 게이트(32)의 출력신호가 하이논리를 유지하고 있으므로 수직동기 분리부(4)로부터 추출된 수직 동기신호(V)를 위상반전시켜 제6 NAND 게이트(36)의 입력단에 공급하게 된다. 제6 NAND 게이트(36)는 제4 NAND 게이트(24)와 제5 NAND 게이트(34)의 출력신호를 부정 논리곱 연산하여 온 스크린 디스플레이용 수직 동기신호를 발생하게 된다. 이 제6 NAND 게이트(36)는 제4 NAND 게이트(24)의 출력신호가 하이논리를 유지하고 있으므로 제5 NAND 게이트(34)의 출력신호를 위상반전시키게 된다. 따라서, 제6 NAND 게이트(36)로부터 발생되는 수직동기 분리부(4)로부터 추출된 수직 동기신호(V)와 동일한 주파수 및 위상을 가지게 된다. 이와 같이 영상신호가 공급되는 기간에는 프리런닝신호가 차단되고 영상신호로부터 분리된 수평 동기신호와 수직 동기신호는 영상신호에 동기된다.
수평 동기신호와 수직 동기신호는 마이콤에 입력되어 온 스크린 디스플레이기준신호로서 이용된다.
상술한 바와 같이, 본 발명에 따른 표시장치용 동기신호 절환회로 및 방법은 영상신호가 입력되지 않는 기간동안 프리런닝신호를 온 스크린 디스플레이용 수평 동기신호로 이용함과 아울러 프리런닝신호를 256 분주하여 온 스크린 디스플레이용 수직 동기신호를 생성하게 된다. 반면에, 영상신호가 입력되는 기간에는 프리런닝신호를 차단하고 입력 영상신호로부터 수평 동기신호와 수직 동기신호를 추출하여 온 스크린 디스플레이용 기준신호로서 이용하게 된다. 이에 따라, 본 발명에 따른 표시장치용 동기신호 절환회로 및 방법에 의하면 영상신호 입력여부에 관계없이 온 스크린 디스플레이가 가능하게 된다. 또한, 액정표시패널과 마이콤간에 연결되는 수평 동기신호, 수직 동기신호, 기저전압(GND)을 공급하기 위한 3 개의 라인이 필요없으므로 액정표시패널의 제조업체에 무관하게 온 스크린 디스플레이가 가능하게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (11)

  1. 입력 영상신호로부터 수평 동기신호를 추출하기 위한 수평동기 분리수단과,
    상기 영상신호로부터 수직 동기신호를 추출하기 위한 수직동기 분리수단과,
    소정 주파수의 프리런닝신호를 발생하기 위한 프리런닝신호 발생수단과,
    상기 영상신호가 공급되는 기간에 상기 프리런닝신호를 차단하여 상기 수평 및 수직 동기신호를 출력시킴과 아울러 상기 영상신호 공급기간 이외의 기간에 상기 프리런닝신호를 이용하여 제2 수평 동기신호와 제2 수직 동기신호를 생성하는 로직수단을 구비하는 것을 특징으로 하는 표시장치용 동기신호 절환회로.
  2. 제 1 항에 있어서,
    상기 수평동기 분리수단과 상기 수직동기 분리수단으로부터 출력되는 상기 수평 동기신호 및 상기 수직 동기신호는 상기 영상신호 공급기간 이외의 기간에 로우논리를 유지하는 것을 특징으로 하는 표시장치용 동기신호 절환회로.
  3. 제 1 항에 있어서,
    상기 로직수단은 상기 수평 동기신호를 위상 반전시키기 위한 제1 위상 반전기와,
    상기 제1 위상 반전기의 출력신호를 저주파 필터링하여 적분파로 변환시키기 위한 제1 저주파필터와,
    상기 프리런닝신호와 상기 제1 저주파필터의 출력신호를 부정 논리곱 연산하기 위한 제1 부정 논리곱 연산기와,
    상기 제1 저주파필터의 출력신호를 위상 반전시키기 위한 제2 위상 반전기와,
    상기 제2 위상 반전기의 출력신호와 상기 수평 동기신호를 부정 논리곱 연산하기 위한 제2 부정 논리곱 연산기와,
    상기 제1 및 제2 부정 논리곱 연산기의 출력신호들을 부정 논리곱 연산하여 상기 영상신호가 공급되는 기간에 상기 수평 동기신호를 출력함과 아울러 상기 영상신호가 공급되는 기간 이외의 기간에 상기 제2 수평 동기신호를 출력시키기 위한 제3 부정 논리곱 연산기를 추가로 구비하는 것을 특징으로 하는 표시장치용 동기신호 절환회로.
  4. 제 3 항에 있어서,
    상기 제1 저주파필터는 상기 영상신호가 공급되는 기간에 상기 제1 위상 반전기의 출력신호를 최대 레벨이 상기 제1 부정 논리곱 연산기의 문턱전압 이하의 레벨을 가지는 적분파로 변환시키는 것을 특징으로 하는 표시장치용 동기신호 절환회로.
  5. 제 1 항에 있어서,
    상기 로직수단은 상기 프리런닝신호를 소정 분주값으로 분주시키기 위한 분주기와,
    상기 분주기의 출력신호의 듀티비를 줄이기 위한 위상 변조기와,
    상기 수직 동기신호를 위상 반전시키기 위한 제3 위상 반전기와,
    상기 제3 위상 반전기의 출력신호를 저주파 필터링하여 적분파로 변환시키기 위한 제2 저주파필터와,
    상기 위상 변조기의 출력신호와 상기 제2 저주파필터의 출력신호를 부정 논리곱 연산하기 위한 제4 부정 논리곱 연산기와,
    상기 제2 저주파필터의 출력신호를 위상 반전시키기 위한 제4 위상 반전기와,
    상기 제4 위상 반전기의 출력신호와 상기 수직 동기신호를 부정 논리곱 연산하기 위한 제5 부정 논리곱 연산기와,
    상기 제4 및 제5 부정 논리곱 연산기의 출력신호들을 부정 논리곱 연산하여 상기 영상신호가 공급되는 기간에 상기 수직 동기신호를 출력함과 아울러 상기 영상신호가 공급되는 기간 이외의 기간에 상기 제2 수직 동기신호를 출력시키기 위한 제6 부정 논리곱 연산기를 추가로 구비하는 것을 특징으로 하는 표시장치용 동기신호 절환회로.
  6. 제 5 항에 있어서,
    상기 분주기는 상기 프리런닝신호를 256 분주시키는 것을 특징으로 하는 표시장치용 동기신호 절환회로.
  7. 제 5 항에 있어서,
    상기 위상 변조기는 원쇼트 멀티바이브레이터인 것을 특징으로 하는 표시장치용 동기신호 절환회로.
  8. 제 5 항에 있어서,
    상기 제2 저주파필터는 상기 영상신호가 공급되는 기간에 상기 제3 위상 반전기의 출력신호를 최대 레벨이 상기 제4 부정 논리곱 연산기의 문턱전압 이하의 레벨을 가지는 적분파로 변환시키는 것을 특징으로 하는 표시장치용 동기신호 절환회로.
  9. 소정 주파수를 가지는 프리런닝신호를 발생하는 단계와,
    영상신호가 공급되는 기간에 상기 프리런닝신호를 차단함과 아울러 상기 영상신호에 포함된 수평 및 수직 동기신호를 출력시키는 단계와,
    상기 영상신호 공급기간 이외의 기간에 상기 프리런닝신호를 이용하여 제2 수평 동기신호와 제2 수직 동기신호를 생성하는 단계를 포함하는 것을 특징으로 하는 표시장치용 동기신호 절환방법.
  10. 제 9 항에 있어서,
    상기 제2 수직 동기신호를 생성하는 단계는 상기 프리런닝신호를 소정 분주값으로 분주시키는 단계를 추가로 포함하는 것을 특징으로 하는 표시장치용 동기신호 절환방법.
  11. 제 10 항에 있어서,
    상기 분주된 신호의 듀티비를 줄이는 단계를 추가로 포함하는 것을 특징으로 하는 표시장치용 동기신호 절환방법.
KR1019990034813A 1999-08-21 1999-08-21 표시장치용 동기신호 절환회로 및 방법 KR100314962B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990034813A KR100314962B1 (ko) 1999-08-21 1999-08-21 표시장치용 동기신호 절환회로 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990034813A KR100314962B1 (ko) 1999-08-21 1999-08-21 표시장치용 동기신호 절환회로 및 방법

Publications (2)

Publication Number Publication Date
KR20010018733A KR20010018733A (ko) 2001-03-15
KR100314962B1 true KR100314962B1 (ko) 2001-11-23

Family

ID=19608189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990034813A KR100314962B1 (ko) 1999-08-21 1999-08-21 표시장치용 동기신호 절환회로 및 방법

Country Status (1)

Country Link
KR (1) KR100314962B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100820808B1 (ko) * 2002-01-04 2008-04-10 엘지전자 주식회사 Ｐｌｌ부 프리런닝 제어방법 및 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930009390A (ko) * 1991-10-24 1993-05-22 이헌조 Osd/pip 화면의 흔들림 방지방법
KR960039889A (ko) * 1995-04-12 1996-11-25 김주용 온 스크린 표시 안정화 회로
JPH10117298A (ja) * 1996-10-09 1998-05-06 Fujitsu General Ltd 同期処理回路
KR19980052818A (ko) * 1996-12-24 1998-09-25 구자홍 액정 모니터의 동기신호 유무 표시 방법 및 그 장치
KR19980085006A (ko) * 1997-05-27 1998-12-05 윤종용 OSD를 이용한 상조정 패턴(Pattern)을 표시하는 회로 및 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930009390A (ko) * 1991-10-24 1993-05-22 이헌조 Osd/pip 화면의 흔들림 방지방법
KR960039889A (ko) * 1995-04-12 1996-11-25 김주용 온 스크린 표시 안정화 회로
JPH10117298A (ja) * 1996-10-09 1998-05-06 Fujitsu General Ltd 同期処理回路
KR19980052818A (ko) * 1996-12-24 1998-09-25 구자홍 액정 모니터의 동기신호 유무 표시 방법 및 그 장치
KR19980085006A (ko) * 1997-05-27 1998-12-05 윤종용 OSD를 이용한 상조정 패턴(Pattern)을 표시하는 회로 및 방법

Also Published As

Publication number Publication date
KR20010018733A (ko) 2001-03-15

Similar Documents

Publication Publication Date Title
KR970078508A (ko) 영상 신호 처리 장치
KR970075975A (ko) 액정표시장치
KR100314962B1 (ko) 표시장치용 동기신호 절환회로 및 방법
KR100935821B1 (ko) 도트 클럭 생성 회로, 반도체 디바이스, 및 도트 클럭 생성방법
US5966119A (en) Pseudo-synchronizing signal generator for use in digital image processing apparatus
KR910009048A (ko) 비디오 신호 처리 회로 및 선동기 회로를 포함하는 화상 디스플레이 장치 회로
JPS61172484A (ja) ビデオフイ−ルドデコ−ダ
CA2345559C (en) Horizontal synchronization for digital television receiver
KR0124601B1 (ko) 액정 티브이(tft-lcd tv)의 수직동기신호 잡음제거장치
KR0144962B1 (ko) 고화질 텔레비젼의 동기신호 분리장치
KR940011875B1 (ko) 수평동기신호 분리장치
JP2714302B2 (ja) 画素同期装置
KR900007618B1 (ko) 입체 텔레비젼의 플리커 제거장치
KR0172738B1 (ko) 수직 동기신호 검출 및 발생 방법과 그 장치
KR100266164B1 (ko) 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof)
KR100277041B1 (ko) 모드 검색장치
JPS6153880A (ja) 文字画像表示制御装置
KR960007154Y1 (ko) 비디오 클램핑 및 블래킹 신호 발생회로
KR200301014Y1 (ko) 고글신호 제어장치
KR100196864B1 (ko) 피디피 티브이에서의 데이타처리 지시장치
JP2645039B2 (ja) 位相同期ループ回路
KR100304891B1 (ko) 평판형 표시장치 시스템
KR200141097Y1 (ko) 문자 흔들림 방지 회로
KR890004851B1 (ko) 더블스켄 텔레비죤의 문자발생 제어회로
KR0123651Y1 (ko) 문자 표시용 발진기의 동작 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061102

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee