KR100196864B1 - 피디피 티브이에서의 데이타처리 지시장치 - Google Patents

피디피 티브이에서의 데이타처리 지시장치 Download PDF

Info

Publication number
KR100196864B1
KR100196864B1 KR1019960012378A KR19960012378A KR100196864B1 KR 100196864 B1 KR100196864 B1 KR 100196864B1 KR 1019960012378 A KR1019960012378 A KR 1019960012378A KR 19960012378 A KR19960012378 A KR 19960012378A KR 100196864 B1 KR100196864 B1 KR 100196864B1
Authority
KR
South Korea
Prior art keywords
pdp
counter
signal
data processing
bit
Prior art date
Application number
KR1019960012378A
Other languages
English (en)
Other versions
KR970073057A (ko
Inventor
김한성
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019960012378A priority Critical patent/KR100196864B1/ko
Publication of KR970073057A publication Critical patent/KR970073057A/ko
Application granted granted Critical
Publication of KR100196864B1 publication Critical patent/KR100196864B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 피디피 티브이(PDP TV)에서의 데이타처리 지시장치에 관한 것으로, PDP TV 시스템으로 전원이 인가되는 경우, 동기분리부로부터의 프레임 구분신호가 카운터를 통해 계수되어 PDP TV가 안정화되는 시간, 예를 들면 1초(30개의 프레임 구분신호)가 지나면, D플립플롭으로부터 하이레벨신호가 발생되어 도시생략된 데이타 처리수단에서의 영상데이타가 처리가 수행되므로써, PDP TV 시스템이 안정된 다음부터 영상데이타를 처리하기 위한 지시펄스가 발생되므로, PDP TV로 불안정한 영상이 디스플레이되는 것을 방지할 수 있도록 한 것이다.

Description

피디피 티브이(PDP TV)에서의 데이타처리 지시장치
제1도는 본 발명의 바람직한 실시예에 따른 피디피 티브이(PDP TV)에서의 데이타처리 지시장치의 개략적인 블럭구성도.
제2도는 본 발명에 따라 데이타를 처리하기 위한 펄스를 발생하는 동작과정을 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
110 : 동기분리부 120 : 카운터
130 : D플립플롭
본 발명은 PDP TV(PLASMA DISPLAY PANEL TELEVISION; 이하 PDP TV라고 약칭함)에 관한 것으로, 보다 상세하게는 PDP TV 시스템이 안정된 이후부터 영상데이타를 처리할 수 있도록 한 피디피 티브이(PDP TV)에서의 데이타처리 지시장치에 관한 것이다.
최근에, 표시면적이 크고 용적이 작은, 이른바 평면형 표시장치에 관한 많은 연구가 그와 관련된 여러 분야에서 지속적으로 연구되고 있다.
상기한 평면형 표시장치에는 일렉트로 루미네센스(ELECTRO LUMINESCENCE), 발광 다이오드(LIGHT EMITTING DIODE), PDP 등의 능동소자와 액정표시장치(LIQUID CRYSTAL DISPLAY), 일렉트로 크로믹 표시장치(ELECTRO CHROMIC DISPLAY) 등의 수동소자가 있으며, 본 발명은 실질적으로 능동소자 중의 하나인 PDP에 관련된다.
한편, PDP TV에서는 방송국으로부터 전송되는 아날로그 영상신호를 샘플링클럭을 이용하여 디지탈 영상신호로 변환하고, 이를 신호처리하여 PDP TV 화면상으로 디스플레이한다.
그러나, PDP TV로 전원이 입력될 때, PDP TV 시스템 내의 회로소자가 충방전되는 최소한의 안정화시간(예를 들면, 1초 정도)이 필요한데, 이러한 안정화시간 이전에 영상데이타를 처리하게 되면, PDP TV 화면상으로 원래의 영상이 아닌 불안정한 영상, 예를 들면 찌그러진 영상 또는 깨진 영상이 디스플레이되는 문제점이 있다.
따라서, 본 발명은 상기한 바와 같은 종래기술의 문제점에 착안하여 안출한 것으로서, PDP TV로 전원이 입력되는 경우, PDP TV 시스템이 안정된 다음부터 영상데이타를 처리할 수 있는 피디피 티브이(PDP TV)에서의 데이타처리 지시장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, PDP TV의 영상데이타 처리장치에 있어서, 영상신호 중에 포함되어 있는 수평동기신호와 수직동기신호를 구분하여 프레임 구분신호를 발생하는 동기분리수단과, 상기 동기분리수단으로부터의 프레임 구분신호를 계수하여 5비트 카운트값을 출력하기 위한 카운터와, 상기 카운터로부터 출력되는 5비트 카운트값과 기설정된 5비트 카운트값을 비교하여 상기 두 카운트값이 동일한 경우, 상기 영상데이타를 처리하기 위한 펄스를 발생하는 펄스발생수단으로 구성되는 것을 특징으로 하는 피디피 티브이(PDP TV)에서의 데이타처리 지시장치를 제공한다.
본 발명의 상기 및 기타 목적과 여러가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.
제1도는 본 발명의 바람직한 실시예에 따른 피디피 티브이(PDP TV)에서의 데이타처리 지시장치의 개략적인 블럭구성도로서, 동기분리부(110), 카운터(120), 인버터(I), AND 게이트(AND) 및 D플립플롭(130)으로 구성된다.
제1도에 있어서, 동기분리부(110)는 영상신호 중에 포함되어 있는 수평동기신호와 수직동기신호를 분리하여 제2도의 (a)에 도시된 바와 같은 프레임 구분신호를 카운터(120)로 제공하고, 카운터(120)는 동기분리부(110)으로부터 제공되는 프레임 구분신호를 계수하여(제2도의 (b)), 계수된 카운트값을 5비트(C0, C1, C2, C3, C4)로 출력한다.
제2도 (a)도에 있어서, T는 프레임 구분신호의 주기로서 일반적으로 33.3msec이다.
그리고, 인버터(I)는 카운터(120)로부터 출력되는 5비트 중에 최하위비트(C0) 값을 반전하여 AND 게이트(AND)로 제공하고, AND 게이트(AND)는 카운터(120)로부터 제공되는 5비트 중에 최상위비트부터 순차적으로 4개의 비트값과 인버터(I)로부터 제공되는 비트값이 모두 1이면 하이레벨펄스를 D플립플롭(130)으로 제공한다.
이때, AND 게이트(AND)로부터 출력되는 하이레벨펄스는 카운터(120)를 통해 계수된 카운트값이 11110, 즉 30개의 프레임 구분신호가 계수되어야 발생되는데, 이러한 30개의 프레임 구분신호는 기설정되는 것이며, PDP TV 시스템이 안정화되는데 필요한 최소한의 시간이다.
또한, D플립플롭(130)은 AND 게이트(AND)로부터 제공되는 하이레벨펄스의 라이징에지(RISING EDGE)에서 트리거되는 펄스를 발생하는데, 이후 이러한 펄스에 의거하여 영상데이타가 처리된다.
상기한 바와 같은 구성부재로 이루어진 본 발명에 따른 PDP TV에서의 데이타처리 지시장치의 동작과정에 대하여 제1도와 제2도를 참조하여 보다 상세하게 설명하기로 한다.
먼저, 영상신호 중에 포함되어 있는 수평동기신호와 수직동기신호가 동기분리부(110)를 통해 분리되고, 분리된 수평동기신호와 수직동기신호에 의거하여 제2도의 (a)에 도시된 바와 같이 주기 33.3msec를 갖는 프레임 구분신호가 동기분리부(110)로부터 카운터(120)로 제공된다.
그 다음, 동기분리부(110)로부터 제공되는 프레임 구분신호가 카운터(120)에서 계수되어 카운트값이 5비트(C0, C1, C2, C3, C4)로 출력되는데(제2도의 (b)), 이때 5비트 중에 최상위비트로부터 4개의 비트(C0, C1, C2, C3, C4)는 AND 게이트(AND)로 제공되고, 최하위비트(C0)는 인버터(I)로 제공된다.
그리고, 인버터(I)를 통해 최하위비트(C0)의 비트값이 반전되어 AND 게이트(AND)로 제공된 다음, AND 게이트(AND)를 통해 5비트의 카운트값이 논리곱되어 D플립플롭(130)으로 제공된다.
이때, 카운터(120)를 통해 계수되는 프레임 구분신호의 5비트 카운트값이 30이 아닌 경우에는 AND 게이트(AND)로부터 로우레벨펄스가 발생되고, AND 게이트(AND)로부터의 로우레벨펄스에 의거하여 D플립플롭(130)으로부터 로우레벨펄스가 발생되는데, 이러한 로우레벨펄스에 의거하여 도시생략된 데이타 처리수단에서의 영상데이타 처리가 수행되지 않는다. 즉, PDP TV 시스템이 안정화되기 전까지 영상데이타가 처리되지 않는다.
한편, 카운터(120)를 통해 계수되는 프레임 구분신호의 5비트 카운트값이 30이 되면, AND 게이트(AND)로부터 프레임 구분신호의 라이징에지에서 트리거되는 하이레벨펄스가 발생되고(제2도의 (c)), 이때 AND 게이트(AND)로부터 제공되는 하이레벨펄스의 라이징에지에서 트리거되는 하이레벨펄스가 D플립플롭(130)으로부터 발생된다.
그 다음, D플립플롭(130)으로부터 발생되는 하이레벨펄스에 의거하여 도시생략된 데이타 처리수단에서의 영상데이타 처리가 수행된다.
상술한 바와 같이, PDP TV 시스템으로 전원이 인가되는 경우, 동기분리부(110)로부터의 프레임 구분신호가 카운터(120)를 통해 계수되어 PDP TV가 안정화되는 시간, 예를 들면 1초(30개의 프레임 구분신호)가 지나면, D플립플롭(130)으로부터 하이레벨신호가 발생되어 도시생략된 데이타 처리수단에서의 영상데이타가 처리가 수행된다.
따라서, 본 발명을 이용하면, PDP TV 시스템이 안정된 다음부터 영상데이타를 처리하기 위한 지시펄스가 발생되므로, PDP TV로 불안정한 영상이 디스플레이되는 것을 방지할 수 있는 효과가 있다.

Claims (2)

  1. PDP TV의 영상데이타 처리장치에 있어서, 영상신호 중에 포함되어 있는 수평동기신호와 수직동기신호를 구분하여 프레임 구분신호를 발생하는 동기분리수단(110); 상기 동기분리수단(110)으로부터의 프레임 구분신호를 계수하여 다수 비트의 2진 카운트값을 출력하기 위한 카운터(120); 상기 카운터(120)로부터 출력되는 2진 카운트값과 기설정 2진값을 비교하여 상기 두 값이 동일한 경우, 상기 영상데이타의 처리를 개시하기 위한 제어신호를 발생하는 제어신호발생수단(I, AND, 130)으로 구성되는 것을 특징으로 하는 피디피 티브이(PDP TV)에서의 데이타처리 지시장치.
  2. 제1항에 있어서, 상기 제어신호발생수단은: 상기 카운터의 비트출력중 기설정 2진값의 로우레벨 비트에 대응하는 비트출력을 반전하기 위한 인버터; 상기 인버터의 출력과 상기 인버터가 접속되지 않은 카운터의 비트 출력을 논리곱하기 위한 AND 게이트; 상기 AND 게이트로부터의 펄스에 의거하여 트리거되며, 상기 영상데이타 처리 개시를 위한 제어신호를 발생하는 D플립플롭으로 구성되는 것을 특징으로 하는 피디피 티브이(PDP TV)에서의 데이타처리 지시장치.
KR1019960012378A 1996-04-23 1996-04-23 피디피 티브이에서의 데이타처리 지시장치 KR100196864B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960012378A KR100196864B1 (ko) 1996-04-23 1996-04-23 피디피 티브이에서의 데이타처리 지시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960012378A KR100196864B1 (ko) 1996-04-23 1996-04-23 피디피 티브이에서의 데이타처리 지시장치

Publications (2)

Publication Number Publication Date
KR970073057A KR970073057A (ko) 1997-11-07
KR100196864B1 true KR100196864B1 (ko) 1999-06-15

Family

ID=19456419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960012378A KR100196864B1 (ko) 1996-04-23 1996-04-23 피디피 티브이에서의 데이타처리 지시장치

Country Status (1)

Country Link
KR (1) KR100196864B1 (ko)

Also Published As

Publication number Publication date
KR970073057A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
KR960011562B1 (ko) 자동 동기 극성 제어 회로
US5467140A (en) Vertical synchronous signal separation apparatus
KR100196864B1 (ko) 피디피 티브이에서의 데이타처리 지시장치
KR100197380B1 (ko) 피디피 티브이에서의 채널전환시 데이타생성 지시장치
KR0178214B1 (ko) 피디피 티브이의 영상신호 판별장치
KR100197381B1 (ko) 피디피 티브이에서의 채널전환시 영상신호 뮤트장치
KR0170940B1 (ko) 피디피 티브이에서의 수평포지션 설정장치
KR100226814B1 (ko) 액정 표시장치의 구동방법
KR100196843B1 (ko) 피디피 티브이에서의 샘플링시 오동작 검출장치
KR100196834B1 (ko) 피디피 티브이의 영상신호 판별장치
KR0124601B1 (ko) 액정 티브이(tft-lcd tv)의 수직동기신호 잡음제거장치
KR0159399B1 (ko) 피디피에서의 영상신호 유무 판별장치
KR100304891B1 (ko) 평판형 표시장치 시스템
KR100314962B1 (ko) 표시장치용 동기신호 절환회로 및 방법
KR960004129B1 (ko) 프로그램 가능한 수직동기신호 추출회로
KR960003443B1 (ko) 문자 표시 장치
KR0172738B1 (ko) 수직 동기신호 검출 및 발생 방법과 그 장치
KR0168361B1 (ko) 영상신호의 수평동기신호 발생장치
JPH0510464Y2 (ko)
KR100929138B1 (ko) 영상표시기기의 동기신호 안정화방법
KR100196871B1 (ko) 피디피 티브이의 영상신호 판별장치
KR950004106B1 (ko) 화상조절회로
KR200141097Y1 (ko) 문자 흔들림 방지 회로
KR970058046A (ko) 플라즈마 디스플레이 패널 텔레비젼의 수평 동기 신호 필터
KR0175969B1 (ko) 수평동기 펄스 분리회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080201

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee