DE10241343A1

DE10241343A1 - Steuernheit und Verfahren zum Reduzieren von Interferenzmustern bei der Anzeige eines Bildes auf einem Bildschirm

Info

Publication number: DE10241343A1
Application number: DE2002141343
Authority: DE
Inventors: Oliver Engelhardt; Andreas Eckhardt
Original assignee: SP3D Chip Design GmbH
Current assignee: SP3D Chip Design GmbH
Priority date: 2002-09-06
Filing date: 2002-09-06
Publication date: 2004-03-25
Also published as: AU2003264136A1; WO2004023452A1; EP1535274B1; CN1679080A; DE50306395D1; JP4410677B2; TWI250505B; JP2005538397A; TW200415566A; EP1535274A1; CN100405457C

Abstract

Eine Steuereinheit und ein Verfahren sind vorgesehen, um ein Interferenzmuster bei der Anzeige eines Bildes auf einem Bildschirm mit einer Pixelfrequenz zu reduzieren. Das Bild wird durch Pixeldaten beschrieben und dem Bildschirm durch eine Steuereinheit bereitgestellt. Während der Erzeugung der Pixeldaten werden die bei der Erzeugung der Pixeldaten verwendeten Taktsignale variiert oder die Pixelfrequenz wird geändert.

Description

Die vorliegende Erfindung bezieht sich auf eine Steuereinheit und auf ein Verfahren zum Steuern eines Bildschirms, und hier insbesondere auf eine Steuereinheit und auf ein Verfahren zum Reduzieren von Interferenzmustern bei der Anzeige eines Bildes auf dem Bildschirm. Insbesondere bezieht sich die vorliegende Erfindung auf ein Verfahren und auf eine Steuereinheit zur Verwendung mit einem TFT/LCD-Bildschirm.

Komplexe Systeme, welche eine Vielzahl von Signalen verwenden, zeigen mit zunehmender Verringerung der Strukturgröße immer stärkere Wechselwirkungen zwischen digitalen und analogen Komponenten. Gravierend wirkt sich dieser Sachverhalt bei Systemen aus, die mehrere Taktsignale (Clock-Domänen) auf einem Chip vereinigen und die ähnliche Frequenzen zur digitalen Datenverarbeitung und analogen Datenerfassung verwenden.

Speziell bei Graphikapplikationen zeigen sich solche Wechselwirkungen in Form von Interferenzmustern im Ausgangsbild, was nachfolgend anhand eines TFT/LCD-Bildschirms näher erläutert wird (TFT = Thin Film Transistor = Dünnfilmtransistor; LCD = Liquid Crystal Display = Flüssigkristallanzeige).

Zur Anbindung von TFT/LCD-Bildschirmen an gängige Bildquellen (z. B. an PC-Graphikkarten: VGA, DVI und parallele Anschlüsse (PC = Personal Computer; VGA = Video Graphics Adapter; DVI = Digital Video Input = digitaler Videoeingang)) werden LCD-Steuereinheiten benötigt, welche die unterschiedlichen Eingangsdaten erfassen, in digitale RGB-Daten (RGB = Rot, Grün, Blau) umwandeln und mit dem vom je weiligen Bildschirmtyp erforderlichen Zeitverlauf (Pixelfrequenz) ausgeben.

8 zeigt ein vereinfachtes Blockschaltbild eines herkömmlichen LCD-Steuerchips 800. Der Steuerchip 800 empfängt von unterschiedlichen Eingangsquellen 802, 804 und 806 Eingangssignale. Hierbei handelt es sich um die schematisch dargestellte Signalquelle 802, welche analoge Videoeingangssignale bereitstellt (AVI = Analog Video Input = analoger Videoeingang). Die Signalquelle 804 stellt digitale Videoeingangssignale bereit (DVI = Digital Video Input = digitaler Videoeingang). Die Signalquelle 806 stellt parallele Videoeingangssignale bereit (PVI = Parallel Video Input = paralleler Videoeingang). Die an den Steuerchip 800 durch die Eingangsquellen 802 bis 806 bereitgestellten Eingangssignale liegen an einer Eingangs-Auswahleinheit 808 an, welche die zu verarbeitenden Eingangssignale auswählt und einem Eingang 810 des Steuerchips 800 bereitstellt. Die am Eingang 810 bereitgestellten Signale werden einer Verarbeitungseinheit 812 bereitgestellt, welche einen FIFO-Speicher (FIFO = First In First Out) und ein Speicherelement umfaßt. Der der Verarbeitungseinrichtung 812 zugeordnete Speicher ist mit einer Speicherschnittstelle 814 verbunden (MI = Memory Interface = Speicherschnittstelle). Die Verarbeitungseinheit 812 gibt über einen Ausgang 814 und die Ausgangsschnittstelle 816 die auf dem Bildschirm anzuzeigenden Pixeldaten mit einer Pixelfrequenz ppl_clk an den Bildschirm aus. Der Steuerchip 800 umfasst ferner einen Konfigurationsblock 818, welcher mit dem Systemtakt sys_clk betrieben wird.

Vor der Verarbeitungseinheit 812 liegen die Signale mit dem Takt fclk an, der dem Takt der von den Eingangsquellen 802 bis 806 erfassten Eingangssignale entspricht (DVI_clk, AVI_clk, PVI_clk).

Wie in 8 dargestellt ist, befinden sich neben den unterschiedlichen Takten (Clock-Domänen) der Eingangsquellen (AVI_clk, DVI_clk, PVI_clk) auf dem Steuerchip 800, je nach Art des Steuereinheit, weitere Takte (Domänen) für die Speicherschnittstelle 814 (mpll_clk) und die Bildschirm-Schnittstelle 818 (ppll_clk). Ferner ist der Systemtakt sys_clk vorgesehen.

Der in 8 gezeigte Steuerchip 800 ist beispielsweise auf einer gedruckten Schaltungsplatine angeordnet, und empfängt z.B. die von einem Computer bereitgestellten Video- oder Graphiksignale zur Aufbereitung und Anzeige auf dem Bildschirm.

Das Problem bei solchen Steuereinheiten besteht darin, dass die Taktsignale über das Substrat des Steuerchips 800 in einen oder mehrere Eingänge des Steuerchips einkoppeln und sich mit den anliegenden Signalen überlagern. Hierdurch werden bei der Anzeige der Daten auf dem Bildschirm störende Interferenzmuster erzeugt. Diese Problematik sei nachfolgend anhand der am analogen Eingang empfangenen Signale verdeutlicht.

Hinsichtlich der verschiedenen Eingänge des Steuerchips 800 ist festzuhalten, dass theoretisch auch der DVI-Eingang 804 über das Substrat des Chips von den übrigen Taktsignalen (Clock-Domänen) gestört werden kann, jedoch beschränken sich die nachfolgenden Ausführungen der Einfachheit halber auf den analogen Eingang 802 (AVI) als Störsenke, wobei die Speicher- und die Bildschirm-Taktsignale mpll_clk und ppll_clk als Störquelle betrachtet werden, die über das in der Regel niederohmig ausgeführte Substrat des Steuerchips 800 in den analogen Eingang AVI einkoppeln.

Der einfachste und in der Praxis oft auftretende Fall einer Interferenz bei LCD-Steuereinheiten ist das Einkoppeln des Störsignals in den analogen Videoeingang 802 (AVI) mit der Frequenz des Bildschirmtaktes ppll_clk (Pixelfrequenz) bzw. den harmonischen Oberwellen dieses Taktes. Es existieren mehrere Möglichkeiten, wie das Störsignal erzeugt wird und in das niederohmige Substrat des Chips 800 gelangt. Als Hauptquelle für die Substratspannungen sind neben der digitalen Logik im Core (Kern) die Eingangs/Ausgangs-Treiber der Ausgangsschnittstelle 818 zu sehen.

Anhand der 9 ist ein Ersatzschaltbild der Bildschirm-Schnittstelle oder Ausgabe-Schnittstelle 818 aus 8 gezeigt. Im linken Abschnitt der 9 (links der gestrichelten Linie) sind die Elemente des Steuerchips dargestellt, und rechts der gestrichelten Linie sind die Elemente der Schaltungsplatine dargestellt.

Vom Ausgang 816 empfängt die Schnittstelle an einer Treiberstufe 822 die auf dem Bildschirm anzuzeigenden Pixelsignale mit der Pixelfrequenz des Bildschirms ppll_clk. Die Treiberstufe 822 umfaßt bei dem dargestellten Beispiel einen ersten Feldeffekttransistor 822a sowie einen zweiten Feldeffekttransistor 822b. Der Ausgang der Treiberstufe 822 ist mit einer Anschlussfläche des Steuerchips 800 verbunden, wobei die Anschlussfläche eine Impedanz mit einem ohmschen Anteil und einem kapazitiven Anteil gegen die Substratmasse hat, was in 9 durch den Widerstand R₁ und die Kapazität C₁ angedeutet ist. Der Steuerchip 800 ist über einen Bonddraht mit einem Gehäuse verbunden, um eine Anschlussfläche des Steuerchips mit einer Anschlussfläche des Chipgehäuses zu verbinden. In 9 ist der induktive Anteil L₁ und der Ohmsche Anteil R₂ der Impedanz des Bonddrahts gezeigt.

Zusätzlich sind die kapazitiven, induktiven und ohmschen Anteile der Impedanzen der Anschlussfläche und des Gehäuses, mit dem der Steuerchip 800 über den Bonddraht verbunden ist, als Widerstand R₃, als Induktivität L₂ sowie als Kapazitäten C₂ und C₃ gezeigt.

Auf der Schaltungsplatine ist eine Übertragungsleitung TL (TL = Transmission Line) vorgesehen, welche das von dem Steuerchip ausgegebene Signal an eine weitere Treiberstufe 824 ausgibt, die das Signal ihrerseits an den Bildschirm weiterleitet. Die Treiberstufe 824 umfaßt ähnlich der Treiberstufe 822 einen ersten Feldeffekttransistor 824a und einen zweiten Feldeffekttransistor 824b. Ferner ist mit der Kapazität C₄ eine Kapazität der Gehäusung der Treiberstufe 824 verdeutlicht.

In 9 ist ferner bezüglich der Induktivität L₁ die hierüber abfallende Spannung u_L(t) dargestellt. Wie oben ausgeführt, sind eine der Hauptquellen für die Substratspannungen die Ausgangssignale der Eingangs/Ausgangs-Treiberstufe 822 der Bildschirmschnittstelle. Diese Schnittstelle erzeugt über die Induktivitäten L₁, L₂ und die Widerstände R₁, R₂, R₃ der Bonddrähte und der Anschlussflächen sehr steile Signale (hohes di/dt). Dies führt dazu, dass über die Bonddrähte Spannungen bis zu einigen 100 mV (u_L(t)) abfallen können, die, bedingt durch das Treiberlayout, direkt oder indirekt auf das Substrat des Steuerchips 800 eingekoppelt.

Eine weitere Quelle für Störungen am analogen Eingang des Steuerchips 800 können Masse- oder Versorgungsspannungs-Störungen (bounces) sein, die durch eine geringe oder fehlende Entkopplung auf dem Steuerchip im digitalen Core oder durch eine unzulängliche Führung der die Versorgungsspannung führenden Leitungen (power-routing) entstehen können.

Die sichtbaren Effekte sind sich in beiden Fällen sehr ähnlich und bei unzureichender Immunität der analogen Schaltungen (Power-Supply-Ripple-Rejection = Leistungsversorgungs-Welligkeits-Unterdrückung, Ground- und Substrate-Noise-Decoupling = Masse- und Substrat-Rauschentkopplung) sind diese in der Form hochfrequenter Quasi-Rauschsignale (mit hoher Interferenzfrequenz f_interf ≈ avi_clk) , in Form von schmalen diagonalen Streifen und Linien (1/2 avi_clk ≥ f_interf ≥ f_horizontal) oder in Form von niederfrequenten horizontal ausgerichteten Strelfen (f_horizontal ≥ f_interf ≥ (vertikal) mit geringerer oder höherer Helligkeit sichtbar.

Die Erscheinungsform der auf dem Bildschirm (panel) sichtbaren Interferenz hängt hierbei von den auf dem Steuerchip 800 eingestellten Frequenzen in Relation zum Eingangstakt ab, wobei das jeweilige Eingangsformat (activ area = aktive Fläche, blanking = Austastung, Zeilenfrequenz usw.) eine wesentliche Rolle spielt.

In 10A ist ein Beispiel für ein solches Interferenzmuster dargestellt, welches für eine LCD-Steuereinheit mit Bildschirm-Schnittstelle basierend auf einem C-Modell simuliert wurde. Der in 10A dargestellte Verlauf des Interferenzmusters stimmt weitestgehend mit dem bei einer realen LCD-Steuereinheit zu beobachtenden Verlauf überein.

Bis jetzt wurden lediglich LCD-Steuereinheiten mit einer Bildschirm-Schnittstelle betrachtet. Zusätzlich existieren jedoch auch LCD-Steuereinheiten, wie die anhand der 8 beschriebene, bei der zusätzlich die Speicher-Schnittstelle 814 vorgesehen ist. Prinzipiell gelten hier die gleichen Überlegungen wie oben, jedoch befinden sich bei LCD-Steuereinheiten mit externem Speicher neben der Bildschirm-Schnittstelle noch wesentlich stärkere Treibereingänge/ausgänge für die Speicher-Schnittstelle auf dem Steuerchip 800. Diese für die Speicher-Schnittstelle vorgesehenen stärkeren Treiber sind nicht zuletzt auch aufgrund ihrer Wirkung auf das Substrat für die Betrachtung wesentlich. Die Daten über die Speicher-Schnittstelle werden im Regelfall mit einem anderen, üblicherweise höheren Takt getaktet als bei der Bildschirm-Schnittstelle. Ebenso wie bei der Bildschirm-Schnittstelle werden auch hier durch die sehr steilen Signale (hohes di/dt) induktive Spannungen über den Bonddrähten erzeugt, die auf das Substrat einkoppeln und von dort die analogen Schaltungen beeinflussen können. In der Realität befindet sich somit ein Frequenzgemisch aus zumindest zwei Frequenzen auf dem Substrat, die etwa in der gleichen Größenordnung liegen wie die Eingangsfrequenz avi_clk des Signals von der betrachteten Eingangsquelle 802.

Betrachtet man beide Frequenzen unabhängig voneinander, ist eine Superposition zweier Interferenzmuster, wie sie in 10B gezeigt ist, möglich. Berücksichtigt sind hier lediglich die Grundfrequenzen und nicht die harmonischen Frequenzanteile, die ihrerseits zu einem abweichenden Interferenzmuster führen würden.

Nachfolgend wird die Entstehung der oben anhand der 10A und 10B erläuterten Interferenzmuster näher betrachtet. Bei der Entstehung der Interferenzmuster sei der im folgenden beschriebene, vereinfachte Mechanismus zugrunde gelegt. Ausgehend von einem realen XGA-Eingangsmodus (XGA = eXtended Graphics Adapter) wird, unter Berücksichtigung der eingestellten Pixelfrequenz (nur die Grundfrequenz), das sich ergebende Interferenzmuster rechnerisch hergeleitet und graphisch dargestellt. Für die nachfolgende Betrachtung seien die folgenden Bedingungen angenommen:
Eingangmodus:
XGA 1024×768 @ 75 Hz bei 78,75 MHz
Horizontaler Back-Porch: 176 Pixel
Horizontaler Front-Porch: 112 Pixel
Vertikaler Back-Porch: 28 Linien
Vertikaler Front-Porch: 4 Linien
Bildschirmeinstellung:
XGA 1024×768
Pixelfrequenz: 66 MHz

Hieraus berechnet sich zunächst die Interferenzfrequenz f_in _terf zu: finterf = 78, 75 MHZ – 66 MHZ = 12, 75 MHZ.

Hieraus lässt sich pro Eingangszeile am analogen Videoeingang (aktive Fläche + Austastung) die Anzahl der Interferenzen berechnen, die sich ergibt zu: interf/Zeile = (78,75/12,75)–1·1312 = 212,4190

Ein Maximum/Minimum der Interferenz tritt somit periodisch mit einem Abstand von linterf = 1312/212, 4190 ... = 6,1764... Pixel bzw. tinterf = (78,75 MHz)–1·6,1764... = 78,4313... ns auf.

Geht man davon aus, dass in dem ersten Rahmen (Frame; f = 1), erste Zeile (n = 1) der Startpunkt t = 0s gewählt wird, so ist das erste Minimum/Maximum der Interferenz zwischen dem sechsten und siebten Pixel bzw. nach 78,4313 ns sichtbar und von dort an periodisch (mit t_interf) bis zum Zeilenende. Da die Interferenzperiode in der Regel nicht ganzzahlig in eine Eingangszeile passt, bleibt am Ende jeder Zeile ein Rest. Die Differenz von (interf/Zeile)·n zur nächstgrößeren Ganzzahl ist dann der jeweilige Startwert für die folgende Zeile n + 1. Durch diese Verschiebung des jeweiligen Startwertes mit jeder Zeile entsteht ein diagonales Streifenmuster, wobei gilt:
Rest{interf/Zeile} < 0,5 ⇒ diagonale Streifen \\\\\\\\\\\\
Rest{interf/Zeile} > 0,5 ⇒ diagonale Streifen ////////////

Der in der letzten Zeile anfallende Nachkommawert von (interf/Zeile)·n_max bestimmt den Startwert der Interferenz im nachfolgenden Rahmen (f + 1), wodurch es in den meisten Fällen zu einer Verschiebung der diagonalen Linien nach oben bzw. nach unten kommt. Das Resultat sind, je nach Vertikalfrequenz des Bildschirms, bewegte diagonale Linien, die in einer Richtung über das Ausgangsbild wandern. Bei starren Frequenzverhältnissen ist die scheinbare Geschwindigkeit und die Richtung dieser Bewegung konstant und lediglich von der Interferenzfrequenz und dem Zeitverlauf des Eingangssignals am analogen Videoeingang abhängig.

Die gerade dargelegten Ausführungen, die zu dem Interferenzmuster geführt haben, sind anhand der 11 nochmals graphisch zusammengefasst. Insbesondere ist die Festlegung der Startwerte für die nachfolgenden Zeilen und nachfolgenden Rahmen verdeutlicht.

In der Realität ist der Mechanismus der Interferenzentstehung zwar komplexer, da zusätzlich nicht nur alle harmonischen Frequenzanteile, sondern auch das dynamische Verhalten aller Komponenten auf dem Steuerchip sowie der externen Elemente, beispielsweise der Phasenregelschleifen auf dem Steuerchip, der Eingangssignalquellen, etc., eine wichtige Rolle spielen, jedoch lassen sich prinzipiell auch hier die entstehenden Interferenzen berechnen.

Die aufgrund der oben beschriebenen Mechanismen erzeugten korrelierten Interferenzmuster auf dem Bildschirm sind für einen Benutzer/Betrachter sichtbar und daher störend.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren und eine Steuereinheit zu schaffen, die die sichtbaren Interferenzen auf einem Bildschirm vermeidet.

Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 und durch eine Vorrichtung nach Anspruch 9 gelöst.

Die vorliegende Erfindung schafft ein Verfahren zum Reduzieren von Interferenzmustern bei der Anzeige eines Bildes auf einem Bildschirm mit einer Pixelfrequenz, wobei das Bild durch Pixeldaten beschreibbar ist, die dem Bildschirm durch eine Steuereinheit bereitgestellt werden, wobei während der Erzeugung der Pixeldaten eines oder mehrerer der bei der Erzeugung der Pixeldaten verwendeten Taktsignale variiert werden.

Gemäß einem Ausführungsbeispiel schafft die vorliegende Erfindung ein Verfahren zum Reduzieren von Interferenzmustern bei der Anzeige eines Bildes auf einem Bildschirm mit einer Pixelfrequenz, wobei das Bild durch Pixeldaten beschreibbar ist, die dem Bildschirm durch eine Steuereinheit bereitgestellt werden, wobei während der Erzeugung der Pixeldaten die Pixelfrequenz geändert wird.

Die vorliegende Erfindung schafft ferner eine Steuereinheit zum Steuern eines Bildschirms, der bei einer Pixelfrequenz arbeitet, zur Anzeige eines Bildes auf dem Bildschirm, mit reduziertem Interferenzmuster. Die Steuereinheit umfaßt einen Eingang zum Empfang von Bilddaten, eine Verarbeitungseinrichtung, die die empfangenen Bilddaten zur Erzeugung der Pixeldaten verarbeitet, wobei die Verarbeitungseinrichtung während der Erzeugung der Pixeldaten eines oder mehrere der bei der Erzeugung der Pixeldaten verwendeten Taktsignale variiert, und einen Ausgang, um die Pixeldaten zur Anzeige bereitzustellen.

Gemäß einem Ausführungsbeispiel schafft die vorliegende Erfindung ferner eine Steuereinheit zum Steuern eines Bildschirms, der bei einer Pixelfrequenz arbeitet, zur Anzeige eines Bildes auf dem Bildschirm, mit reduziertem Interferenzmuster. Die Steuereinheit umfaßt einen Eingang zum Empfang von Bilddaten, eine Verarbeitungseinrichtung, die die empfangenen Bilddaten zur Erzeugung der Pixeldaten verarbeitet, wobei die Verarbeitungseinrichtung während der Erzeugung der Pixeldaten die Pixelfrequenz ändert, und einen Ausgang, um die Pixeldaten zur Anzeige bereitzustellen.

Das erfindungsgemäße Verfahren und die erfindungsgemäße Steuereinheit bewirken eine Manipulation der Taktverhältnisse auf dem Steuerchip, wodurch typische Interferenzmuster zerstört und somit nahezu unsichtbar gemacht werden.

Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, dass für die Entstehung der Interferenzmuster bzw. der Interferenzbilder ein starres Frequenzverhältnis und ein fixierter Eingangssignalzeitverlauf die Ursache sind. Ist die Vermeidung der sichtbaren Interferenzen durch ein geeignetes Design der analogen Komponenten allein nicht mehr möglich, sind die Frequenzverhältnisse auf dem Chip der Ansatzpunkt für das Lösen der Problematik im Zusammenhang mit Interferenzbildern.

Allgemein gesagt ist der erfindungsgemäße Ansatz darin zu sehen, die Korrelation bzw. das starre Verhältnis der verwendeten Frequenzen zu zerstören, so dass keine regelmäßige Störmuster innerhalb eines Rahmens oder innerhalb aufeinanderfolgender Rahmen entstehen können. Gemäß einem bevorzugten Ausführungsbeispiel erfolgt diese Zerstörung der Korrelation bzw. des starren Verhältnisses der Frequenzen durch eine zeitabhängige Frequenzmodulation.

Hierbei sind die Störungen, die typischerweise zwischen 1 bis 5 LSB (LSB = Least Significant Bit = minderwertigstes Bit) liegen, zwar immer noch vorhanden jedoch für das menschliche Auge lediglich als leichtes unregelmäßiges Rauschen im Bild sichtbar und daher wesentlich weniger störend.

Gemäß einem ersten Ausführungsbeispiel wird die zeitabhängige Frequenzmodulation (FM) durch eine zeitkontinuierliche Frequenzmodulation realisiert. Gemäß einem anderen Ausführungsbeispiel wird die zeitabhängige Frequenzmodulation durch eine zeitdiskrete Frequenzmodulation realisiert.

Gemäß einem zweiten bevorzugten Ausführungsbeispiel erfolgt die Frequenzmodulation für einen Steuerchip durch eine externe Frequenzquelle oder gemäß einem weiteren Ausführungsbeispiel durch eine interne, auf den Chip realisierte Frequenzquelle.

Gemäß einem dritten bevorzugten Ausführungsbeispiel erfolgt die Frequenzmodulation durch Verwendung von Spread-Spectrum-Phasenregelschleifen).

Bevorzugte Weiterbildungen der vorliegenden Anmeldung sind in den Unteransprüchen definiert.

Nachfolgend werden anhand der beiliegenden Zeichnungen bevorzugte Ausführungsbeispiele der vorliegenden Erfindung näher erläutert. Es zeigen:
1A bis C Beispiele für eine zeitkontinuierliche Modulationsfunktion g(t);
2A bis C Beispiele für eine zeitdiskrete Modulationsfunktion g(k);
3 ein Blockdiagramm, das die Takterzeugung in einem Steuerchip für einen Bildschirm darstellt;
4 ein Blockdiagramm einer Steuereinheit gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung mit einer externen Frequenzmodulation;
5 eine Steuereinheit gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung mit einer internen Frequenzmodulation;
6 den Frequenzverlauf bei einer Spread-Spectrum-Phasenregelschleife;
7 ein Beispiel für ein Interferenzmuster bei einer LCD-Steuereinheit mit Speicher- und Bildschirm-Schnittstelle;
8 ein Blockschaltbild einer bekannten LCD-Steuereinheit;
9 ein Ersatzschaltbild der Bildschirmschnittstelle der LCD-Steuereinheit aus 8;
10A ein Interferenzmuster einer LCD-Steuereinheit mit einer Bildschirm-Schnittstelle;
10B ein Interferenzmuster einer LCD-Steuereinheit mit einer Bildschirm-Schnittstelle und einer Speicher-Schnittstelle; und
11 eine Darstellung zur Erläuterung der Entstehung eines Interferenzmusters.
Bei der nachfolgenden Beschreibung der bevorzugten Ausführungsbeispiele werden in den Figuren gleiche, gleich wirkende oder ähnliche Elemente mit den gleichen Bezugszeichen versehen.
Basierend auf dem oben beschriebenen, einfachen Modell der Interferenzentstehung werden nachfolgend die erfindungsgemäßen Ansätze, Verfahren und Vorrichtungen beschrieben, mit denen die Entstehung sichtbarer und somit störender Interferenzen verhindert oder unterdrückt werden können.
An dieser Stelle sei jedoch darauf hingewiesen, dass die nachfolgend beschriebenen Verfahren, Ansätze und Vorrichtungen additiv zu den Maßnahmen zu sehen sind, die in den betroffenen analogen Schaltungsteilen und dem Gesamtsystem (gedruckte Schaltungsplatine, Chip, Anwendung) zu treffen sind, um die Empfindlichkeit gegenüber dem Rauschen und ungewollten Substrat- und Masse-Spannungen zu verringern. Vorzugsweise setzt die vorliegende Erfindung somit bei Systemen ein, welche bereits ein ausgereiftes und relativ störunempfindliches analoges Betriebsverhalten aufweisen.
Wie oben erwähnt wurde, wird gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung die Änderung der Pixelfrequenz zur Vermeidung der Interferenzmuster dadurch erreicht, dass eine zeitabhängige Frequenzmodulation FM realisiert wird, welche die Korrelation bzw. das starre Verhältnis der Frequenzen zerstört, so dass beim Einkoppeln der Störfrequenzen Interferenzmuster reduziert oder unterdrückt werden.
Gemäß einem ersten Ausführungsbeispiel wird die zeitabhängige Frequenzmodulation durch eine zeitkontinuierliche Frequenzmodulation realisiert, beispielsweise durch die Funktion eines Frequenzwobblers, der um die von dem Bildschirm bzw. dem Speicher geforderte Basisfrequenz (f₀) einen Frequenzbereich Δf mit einer geeigneten Rate, die durch eine Modulationsfunktion g(t) festgelegt ist, durchläuft.
Unter der Annahme, dass auf dem Steuerchip die erforderlichen Taktsignale durch Phasenregelschleifen (PLL = Phase Locked Loop) erzeugt werden, gilt für die Eingangsfrequenzen f_xpllin(t) der Phasenregelschleifen: fxpllin(t) = f0 + Δf·g(t) mit:
f₀ = Basisfrequenz des Bildschirms (Pixelfrequenz) oder Basisfrequenz des Speichers
Δf = Frequenzbereich um die Basisfrequenz
g(t) = Modulationsfunktion
Die Modulationsfunktion g(t) kann eine beliebige stetige Funktion sein, beispielsweise die in 1A bis 1C dargestellten Funktionen, wobei sich jedoch grundsätzlich keine Einschränkung hinsichtlich der Ausgestaltung und Ausführung der verwendeten Funktion ergibt.
Bei dem hier beschriebenen, zeitkontinuierlichen Fall der Frequenzmodulation wird sich das ergebende Muster der Interferenz stetig innerhalb jeder Zeile und somit auch innerhalb jedes einzelnen Rahmens ändern, und bei geeigneter Festlegung der Funktion g(t) und des Parameters Δf ist es möglich, aus dem ursprünglich korrelierten Interferenzmuster ein scheinbar unkorreliertes „weißes" (Quasi-)Rauschen zu erzeugen.
Bei einem weiteren, bevorzugten Ausführungsbeispiel der vorliegenden Erfindung wird anstelle der oben beschriebenen, im allgemeinen recht aufwendigen Vorgehensweise für die zeitkontinuierliche Frequenzmodulation eine vereinfachte, zeitdiskrete Frequenzmodulation angewandt, die zu ähnlichen Resultaten führt, jedoch im Hinblick auf die Realisierung wesentliche Vorteile bietet.
Bei diesem Ausführungsbeispiel ändert sich die zu modulierende Frequenz f_xpllin(k) nicht kontinuierlich, sondern, je nach Ausführung, rahmenweise oder zeilenweise. Ferner kann auch eine beliebige zeitliche Festlegung gewählt werden. Wie bei der zeitkontinuierlichen Frequenzmodulation kann sich hier die Frequenz stetig oder zufällig und sprunghaft, mittels eines geeigneten Zufallsgenerators, ändern, was eine effektivere Erzeugung von „weißem" (Quasi-)Rauschen ermöglicht.
Bei diesem Ausführungsbeispiel gilt für die Eingangsfrequenz der Phasenregelschleifenanordnung: fxpllin(k) = f0 + Δf·g(k) mit:
f₀ = Basisfrequenz des Bildschirms (Pixelfrequenz) oder Basisfrequenz des Speichers
Δf = Frequenzbereich um die Basisfrequenz
g(k) = zeitdiskrete Modulationsfunktion
k = Laufindex
Der Laufindex k wird immer dann um 1 erhöht, wenn eine zuvor festgelegte Bedingung für eine Frequenzänderung erfüllt ist, z. B. ein Zeilen- oder Rahmen-Wechsel oder ähnliches auftritt, also eine neue Zeile bzw. ein neuer Rahmen erreicht wird. In 2A bis C sind Beispiele für die zeitdiskrete Modulationsfrequenz g(k) dargestellt, wobei jedoch auch hier darauf hinzuweisen ist, dass es grundsätzlich keine Einschränkung hinsichtlich der zu verwendenden diskreten Funktion gibt.
Wie auch beim oben beschriebenen, ersten Ausführungsbeispiel ist das Ergebnis, bei geeigneter Wahl der Funktion g(k), der Modulationsbedingung und dem Parameter Δf ein „weißes" (Quasi-)Rauschen, das im günstigsten Fall nicht oder nur sehr schwach sichtbar ist.
Hinsichtlich der oben beschriebenen Ausführungsbeispiele ist generell festzuhalten, dass beide beschriebenen Verfahren zur Erzeugung der zeitabhängigen Frequenzmodulation durch eine geeignete Festlegung der Modulationsbedingung ausgesprochen flexibel einsetzbar sind, was auch aufgrund der Vielzahl von möglichen Eingangsmodi und Eingangsfrequenzen erforderlich ist, um eine Anpassung des erfindungsgemäßen Verfahrens an verschiedene Umgebungsbedingungen zu ermöglichen.
Nachfolgend wird die Erzeugung und Verteilung von Taktsignalen auf einem Steuerchip, wie er beispielsweise anhand der 8 beschrieben wurde, näher erläutert, und anschließend erfolgt auf der Grundlage dieser Erläuterung die Beschreibung von Ausführungsbeispielen zur Implementierung der erfindungsgemäßen Verfahren bei Steuerchips für LCD-Bildschirme.
In 3 ist ein Blockdiagramm der für die Takterzeugung auf einem Steuerchip erforderlichen Einheiten dargestellt. Wie in der schematischen Darstellung von 3 zu sehen ist, werden die dort gezeigten Schaltungselemente zur Erzeugung des Speichertaktes mpll_clk sowie des Pixeltaktes ppll_clk verwendet. Die Schaltung umfaßt einen Multiplexer 100, der an einem ersten Eingang ein horizontales Synchronisationssignal HS (H-Sync) empfängt. An einem zweiten Eingang empfängt der Multiplexer 100 einen externen Oszillator-Takt sys_clk. Basierend auf einem Ansteuersignal wählt der Multiplexer einen der beiden Eingänge als Eingangssignal zur Erzeugung des Pixeltaktes ppll_clk aus. Das vom Multiplexer 100 ausgewählte Ausgangssignal wird über eine Leitung 102 einem Vor-Teiler 104 (pre-divider, n_prediv) bereitgestellt, wobei ein von diesem erzeugtes Ausgangssignal über eine weitere Leitung 106 dem Eingang einer Phasenregelschleife 108 bereitgestellt wird, die unter Steuerung eines internen Teilers 110 (ndiv) den Pixeltakt ppll_clk am Ausgang bereitstellt. Der externe Oszillator-Takt sys_clk wird ferner einem weiteren Vor-Teiler 112 (n_pre _div)bereitgestellt, der an dessen Ausgang über eine Leitung 114 ein Ausgangssignal an die Phasenregelschleife 116 ausgibt. Die Phasenregelschleife 116 wird durch eine interne Steuerung 118 (n_div) gesteuert und gibt am Ausgang den Speichertakt mpll_clk aus.
Ferner ist in 3 angedeutet, dass der Takt zum Betreiben des Registers, des in 8 gezeigten Konfigurationsregisters, rclk gleich dem Systemtakt oder externen Oszillatortakt sys_clk ist.
Ferner ist dargestellt, dass aus dem horizontalen Synchronisationssignal HS über eine weitere Phasenregelschleife 120 und eine nachgeschaltete Phasenverzögerungsschleife 122 der Eingangstakt avi_clk erzeugt, welcher auch einem Abtaster 124 zur Akquisition und Digitalwandlung des AVI-Signals bereitgestellt wird.
Bei dem in 3 dargestellten Prinzipschaltbild handelt es sich um eine Steuereinheit zur Takterzeugung für einen LCD-Steuerchip mit externem Speicher, der in der Regel zumindest vier unterschiedliche Takte (Clock-Domänen) aufweist, die zueinander in einem bestimmten, zeitvarianten Verhältnis stehen. Ferner ist anhand der 3 eine Konfiguration für die Takterzeugung betrachtet, die auch bei späteren Implementierungen und Anwendungen anzutreffen ist.
In 3 sind die vier Takte und deren Erzeugung skizziert, und abgesehen von der Phasenregelschleife 108 (llpll), die als Eingangssignal das horizontale Synchronisationssignal HS des analogen Videoeingangs AVI verwenden kann, werden alle übrigen Phasenregelschleifen durch den externen Oszillator-Takt sys_clk angesteuert.
Unkritisch ist der für die Register des Steuerchips 800 verwendete Takt rclk. Dieser ist in der Regel identisch mit dem externen Takt (rclk = sys_clk) und hat, da die Register im Normalbetrieb statisch sind, keinen sicht- oder messbaren Einfluss auf die analogen Schaltungen des Chips.
Anders liegt der Fall beim Speichertakt mpll_clk und Bildschirm-Takt (Pixeltakt) ppll_clk, die von den zugehörigen Phasenregelschleifen 108 und 116 (ppll, mpll) erzeugt werden. Mittels dieser Taktsignale werden nicht nur sehr große digitale Blöcke des LCD-Steuerchips getaktet, sondern auch die entsprechenden Eingangs/Ausgangs-Schnittstellen, nämlich die Speicherschnittstelle und die Bildschirm-Schnittstelle. Als Eingangssignal kann bei beiden Phasenregelschleifen der externe Oszillator-Takt verwendet werden und durch eine Programmierung der Vor-Teiler 104, 112 und der internen Schleifen-Teiler 110, 118 kann die erwünschte Frequenz des Taktsignals am Ausgang eingestellt werden. Bei der Bildschirm-Phasenregelschleife kann alternativ zum externen Takt sys_clk auch das H-Sync Signal des ausgewählten Eingangs, bei dem dargestellten Ausführungsbeispiel das Signal HS des analogen Videoeingangs, als Eingangssignal herangezogen werden.
Ausgehend von der in 3 dargestellten Systemarchitektur werden nachfolgend zwei bevorzugte Ausführungsbeispiele zur Implementierung der oben beschriebenen Verfahren zur Quasi-Dekorrelation der Takte beschrieben. Für einen Fachmann wird es aus der nachfolgend beschriebenen Implementierung ersichtlich sein, dass auch andere Implementierungen möglich sind.
Anhand der 3 wird ein erstes Ausführungsbeispiel beschrieben, bei dem der frequenzmodulierte Systemtakt durch eine externe Quelle eingespeist wird. In 4 ist ein Ausschnitt der in 3 gezeigten Schaltungselemente zur Erzeugung des Pixeltaktes ppll_clk und des Speichertaktes mpll_clk dargestellt, wobei für die Implementierung des Verfahrens der extern eingespeiste Systemtakt sys_clk als Eingangssignal an die Phasenregelschleife 108 zur Erzeugung des Pixeltaktes ausgewählt wird, so dass der Einfachheit halber in 4 der in 3 noch gezeigte Multiplexer 100 weggelassen wurde.
In 4 ist zu sehen, dass anstelle des bei herkömmlichen LCD-Steuerchips verwendeten externen Quarz- oder Kristalloszillators 126 nunmehr ein Wobbelgenerator 128 verwendet wird, um den Systemtakt sys_clk bereitzustellen. Dies ist durch die unterbrochene Verbindung zwischen dem Quasi-Oszillator 126 und den Vor-Teilern 104 und 112 (nprediv) bei 130 gezeigt. Bei dem in 4 dargestellten Ausführungsbeispiel handelt es sich um eine einfache Implementierung der vorliegenden Erfindung, wobei hier anstelle des herkömmlicherweise verwendeten Quarz-Oszillators 126 ein externer Frequenzgenerator 128, z. B. vom Typ Stanford DG 245 verwendet wird, der anstelle des Quarz-Oszillators auf der gedruckten Schaltungsplatine angeordnet ist, auf der auch der Steuerchip zur Ansteuerung des Bildschirms angeordnet ist. Wird der Frequenzgenerator 128 eingestellt, um ein frequenzmoduliertes Signal entsprechend den oben beschriebenen Ausführungsbeispielen des erfindungsgemäßen Verfahrens zu erzeugen, so kann dieses frequenzmodulierte Ausgangssignal des Generators 128 als Eingangssignal bzw. Systemtakt sys_clk für die Phasenregelschleifen 108 und 116 herangezogen werden. Bei sorgfältiger Auswahl der Parameter wird hier eine Quasi-Dekorrelation der durch die Phasenregelschleifen 108 und 116 (ppll, mpll) erzeugten Taktsignale ppl_clk und mpll_clk bezüglich des Abtasttaktes des analogen Eingangssignals (avi_clk) erreicht.
Die systematischen Grenzen der zu wählenden Parameter hängen zum einen ab von den dynamischen Regeleigenschaften der Phasenregelschleifen 108 und 116 und zum anderen von der Frequenztoleranz der angeschlossenen Einheiten, also des angeschlossenen Bildschirms und des Speichers. Dies bedeutet, dass auch bei einer maximalen Frequenzabweichung aufgrund der Frequenzmodulation immer noch ein sicherer Datentransfer zu den angeschlossenen Einheiten gewährleistet sein muss. Darüber hinaus ist bei einer starken Frequenzmodulation auch noch die Einhaltung der für die Synthese der digitalen Blöcke angelegten Beschränkungen zu beachten, um Zeitgebungsprobleme innerhalb der Blöcke und vor allem auch an den Schnittstellen zwischen den Takten (Clock-Domänen) zu vermeiden.
Die Bestimmung der zu wählenden Parameter für die Frequenzmodulation ist auf theoretischem Wege sehr aufwendig, da sich in der Realität nicht nur die Grundfrequenzen, sondern auch alle harmonischen Anteile sowie die dynamischen Eigenschaften aller Komponenten überlagern und zu einem komplexen Zeit- und Frequenzverhalten führen. Obwohl theoretisch bestimmbar, werden die Parameter für die Frequenzmodulation vorzugsweise empirisch für jede Kombination von Eingangsmodus/Anwendung ermittelt. Basierend auf den so ermittelten Werten erfolgt dann eine Einstellung entsprechend einem erwünschten Modus.
Obwohl das gerade beschriebene Ausführungsbeispiel mit dem externen Frequenzgenerator gute Ergebnisse liefert, ist ein Nachteil in dieser Ausgestaltung darin zu sehen, dass die Kosten und der Aufwand für den Anschluss des externen Frequenzgenerators zu hoch sind. Für eine spätere Anwendung ist der Einsatz eines externen Frequenzgenerators unerwünscht, so dass bei der Realisierung ein vereinfachter programmierbarer/parametrisierbarer Generator auf der gedruckten Schaltungsplatine herangezogen werden kann, was zwar eine mögliche, jedoch auch unwirtschaftliche Lösung darstellt.
Daher wird gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung zur Implementierung des erfindungsgemäßen Verfahrens der frequenzmodulierte Systemtakt intern erzeugt, d. h. in der Steuereinheit, nämlich auf dem Chip. In 5 ist eine Schaltung für die interne Erzeugung der Frequenzmodulation dargestellt. Wie zu erkennen ist, wird der herkömmlich verwendete externe Quarz-Oszillator 126, der auf der Schaltungsplatine angeordnet ist, beibehalten, um dem Steuerchip den Systemtakt sys_clk bereitzustellen. Zusätzlich zu den bereits oben beschriebenen Elementen ist ferner eine Teiler-Steuerung 132 (Divider-Controller) vorgesehen, die über einen ersten Steuerbus 134 mit dem ersten Vor-Teiler 104, über einen zweiten Steuerbus 136 mit dem zweiten Vor-Teiler 112, über einen dritten Steuerbus 138 mit dem ersten Rückkopplungsteiler 110 und über einen vierten Steuerbus 140 mit dem zweiten Rückkopplungsteiler 118 in Verbindung steht.
Bei der in 5 dargestellten Realisierung handelt es sich um eine, verglichen mit der anhand der 4 beschriebenen Realisierung, elegantere und technisch ungleich leichter zu realisierende Implementierung der Dekorrelation durch eine „On-Chip"-Frequenzmodulation. Die diesem Ausfüh rungsbeispiel zugrundeliegenden Ansatzpunkte für die Frequenzmodulation sind die bei den Phasenregelschleifen 108 und 116 jeweils verwendeten Vor-Teiler 104 und 112 sowie die Rückkopplungsteiler 110 und 118. Der Teilerwert jedes der Vor-Teiler 104 und 112 und der Rückkopplungsteiler wird unter Steuerung des Teiler-Steuerung 132 mittels eines geeigneten Algorithmus oder eines programmierbaren pseudozufälligen Generators verändert, um so das oben beschriebene Zeit- und Frequenzverhalten zu erhalten. Bei dem in 5 dargestellten Ausführungsbeispiel enthält die Teiler-Steuerung 132 eine Abtaststeuerung, einen programmierbaren Zähler/Teiler sowie einen Zufallsgenerator.
Für das Ergebnis der Frequenzmodulation ist die Genauigkeit der Vor-Teiler 104, 112 (n_prediv) wichtig, wobei zu beachten ist, dass der hierdurch einzustellende, kleinste Frequenzschritt Δf_Schitt durch den Rückkopplungsteiler 110, 118 (n_div) der Phasenregelschleife 108, 116 wieder herauf transformiert wird. Für die Größe des effektiv zu erzielenden Frequenzschrittes beim Pixeltakt ppll_clk bzw. beim Speichertakt mpll_clk gilt bei gleichen Aufbau der Schaltungen: ΔfSchritt = Δfn·ndiv/nprediv, wobei z.B. gilt:
n_div = 2⁰
n_prediv = 2¹⁶,
woraus sich der minimale Δf_Schritt ergibt.
Ein Problem bei der Variation der Frequenzteiler ist die Tatsache, dass es sich hierbei im Prinzip um Zähler handelt, die auf einen bestimmten Endwert programmiert sind und bei Erreichen dieses Endwertes (Schwelle) einen Ausgangspuls liefern. Eine Umprogrammierung und somit eine Modulation der Eingangsfrequenz der Phasenregelschleifen kann somit auch nur beim Überlauf des Zählers stattfinden. Aufgrund des dynamischen Verhaltens der Phasenregelschleifen kommt es jedoch zu einer mehr oder weniger zeitkontinuierlichen Änderung der Ausgangstaktsignale bzw. der Ausgangsfrequenzen mpll_clk, ppll_clk. Aus diesem Grund ist es auch nicht erforderlich, eine hohe Auflösung bei den Schrittweiten ΔfS_chritt zu realisieren, da die Zwischenbereiche ohnehin kontinuierlich von den Phasenregelschleifen durchlaufen werden.
Die Realisierung des zweiten Ausführungsbeispiels zur Implementierung des erfindungsgemäßen Verfahrens ist ungleich leichter als bei der externen Erzeugung des frequenzmodulierten Signals, jedoch ist hier auch das Zeitverhalten der Phasenregelschleife entscheidend. Da bereits die Vor-Teiler in bestehenden Schaltungen und Entwürfen vorhanden sind, kann das erfindungsgemäße Verfahren mit wenig Aufwand (Teilerlogik und -ansteuerung) implementiert und verifiziert werden.
Ein drittes, bevorzugtes Ausführungsbeispiel zur Implementierung der für die Dekorrelation erforderlichen Frequenzmodulation ist der Einsatz eines alternativen Phasenregelschleifen-Konzepts. Sogenannte Spread-Spectrum-Phasenregelschleifen werden bei ähnlichen Anwendungen zur Verbesserung der EMC/EMI (EMC = electromagnetic Compatibility = elektromagnetische Verträglichkeit, EMI-Minimierung = Störstrahlungsminimierung) eingesetzt. Durch eine geeignete Anpassung der Parameter der Phasenregelschleifen und deren Ansteuerung (linear, Funktion, oder zufällig) ist es möglich, sowohl eine Dekorrelation der Takte zu erhalten, woraus keine sichtbaren Interferenzen folgen, sowie das EMC/EMI-Verhalten positiv zu beeinflussen.
In 6 ist der Unterschied zwischen einer normalen Phasenregelschleife (normale PLL) und einer Spread-Spectrum-Phasenregelschleife (Spread-Spectrum-PLL) dargestellt. Wie zu erkennen ist, erzeugt die Spread-Spectrum-PLL im Gegen satz zur normalen PLL Ausgangssignale über einen vorbestimmten Frequenzbereich, wohingegen die normale PLL lediglich abhängig von der Eingangsfrequenz eine einzige Ausgangsfrequenz liefert. Somit lassen sich auch hier durch die erfindungsgemäßen, oben näher beschriebenen Verfahren zur Dekorrelation die Taktsignale realisieren.
Nachfolgend werden experimentelle Ergebnisse zur Dekorrelation der Taktsignale näher beschrieben, wobei diese basierend auf dem oben beschriebenen ersten Ausführungsbeispiel zur Implementierung des Verfahrens mittels einer externen Einspeisung der frequenzmodulierten Signale durchgeführt wurden.
Für die Analyse von auftretenden Interferenzen bei einer LCD-Steuereinheit eignen sich besonders solche Steuereinheiten, z. B. SAA6714, mit der Möglichkeit, die Daten in einem Speicher zu speichern und somit auch statisch zu bewerten. Im folgenden wird daher zunächst ein entsprechender Versuchsaufbau beschrieben und anschließend die hieraus gewonnenen Ergebnisse der Dekorrelation, mit externer Einspeisung des frequenzmodulierten Systemtaktes, dargestellt.
Der Testaufbau umfasste folgende Geräte und Komponenten:

– Stanford Research Systems Synthesized Function Generator, Modell DS345 als System-Clock Generator,
– Quantum Data Video Test Generator, Modell 801 GD als AVI Signalquelle,
– SAA6714 Evaluation Board "Early Dragon", Version 1.2, mit SAA6714A,
– LG Philips Panel, 18 Zoll, Modell LM181E1, SXGA-Auflösung,
– Deutronic Power Supply 12V/5A, Modell DTP60

Folgende Einstellungen und Parameter wurden gewählt:
Eingang:
Quantum Data Testgenerator
Format: 83 = DMT1260
Image: 43 = 45F1at27
Auflösung: 1280×1024
Takt-Erzeugung:
Stanford Research Systems Synthesized Function Generator:
Basisfrequenz: 25.000.005,000 Hz (25,000005 MHz)
Aufgrund der Möglichkeit, die Frequenz am Stanford Research Generator in Hz-Schritten einzustellen, konnte auch der Spezialfall eines stehenden Interferenzmusters erzeugt werden, welches dann statisch – auch ohne Zwischenspeicherung im Speicher – bewertet werden konnte. Wird im Normalbetrieb der Systemtakt von einem Quarz-Oszillator erzeugt, so hängt die Entstehung und die Art der Interferenzlinien sehr stark von der Temperatur des Quarz-Oszillators sowie von dessen Alterung, Fertigungstoleranzen usw. ab.
Untersucht wurde das Verhalten einer LCD-Steuerung, wie sie anhand der 8 beschrieben wurde. Der Ausgang des externen Frequenzgenerators dient hierbei als Referenzsignal für den Speichertakt und den Bildschirmtakt (Pixeltakt), wie es oben beschrieben wurde. Eine Frequenzmodulation am externen Generator führt zu einer vom dynamischen Verhalten der jeweiligen Phasenregelschleife bestimmten Frequenzmodulation des Speichertaktes bzw. des Bildschirmtaktes.
7 zeigt einen Ausschnitt eines Bildschirmausdrucks welcher durch Einfrieren des Bildes im externen Speicher des LCD-Scalers und durch Auslesen dieses Speicherbereichs erstellt wurde. Da beim Ausdruck des Dokuments die Interferenzlinien kaum noch sichtbar sind, wurden zur Veranschaulichung drei davon durch weiße Linien hervorgehoben.
Im Gegensatz zu dem bereits beschriebenen diskreten Modell zeigt sich in der Realität schon bei kleinen Frequenzänderungen eine starke Abhängigkeit des Interferenzmusters. Bei einer Änderung der Eingangsfrequenz um nur wenige Hertz wurden unterschiedliche Interferenzmuster sichtbar.
In der nachfolgenden Tabelle sind einige Einstellung sowie die jeweiligen Erscheinungsformen der Interferenzlinien wiedergegeben.
Durch Anwenden der Dekorrelation mittels eines frequenzmodulierten Systemtaktes anstelle des Quarz-Oszillators auf der gedruckten Schaltungsplatine ist es möglich, die in 7 dargestellten Interferenzmuster für das menschliche Auge „unsichtbar" zu machen. Entscheidend für den erwünschten Effekt ist hierbei die Kombination aus Interferenzfrequenz, Diversion der Interferenzlinien durch die Frequenzmodulation und die vertikale Auffrischrate.
Als Beispiel sei das Interferenzmuster betrachtet, welches bei 25.000.004 Hz Systemtakt auftrat. Eine Sweep-Rate von 25 Hz, ein überstrichener Frequenzbereich von 7777 Hz sowie eine Sinusfunktion als Modulationsfrequenz g(t) wurde gewählt, und bei diesen Einstellungen am Funktionsgenerator wurde ein sehr gutes Ergebnis erzielt, bei dem die Interferenzlinien für das menschliche Auge nicht mehr sichtbar waren.
Vorzugsweise wird das erfindungsgemäße Verfahren unter Verwendung einer zufälligen Modulation ausgeführt, da die Möglichkeit besteht, dass durch die Frequenzmodulation selbst wieder ein neues und in seiner Entstehung komplexes Interferenzmuster erzeugt wird. Da dieses Verhalten vor allem bei stetigen Modulationsfunktionen zu erwarten ist, geht aus den Simulationsergebnissen mit dem diskreten Modell hervor, dass die zufällige Modulation die günstigere Variante der Frequenzmodulation ist.
Das erfindungsgemäße Verfahren hat sowohl im Modell als auch in der Realität gezeigt, dass hierdurch effektiv Interferenzerscheinungen bei LCD-Steuereinheiten mittels der beschriebenen Quasi-Dekorrelation der Taktsignale abgemildert bzw. unsichtbar gemacht werden können.
Die technische Realisierung ist mit relativ geringem Aufwand möglich, jedoch sind für den effektiven Einsatz des Verfahrens die geeigneten Parameter für verschiedene Modi zu ermitteln, um sicherzustellen, dass das Verfahren zuverlässig arbeitet und es keine Probleme mit den externen Komponenten (Speicher und Bildschirm) gibt.
Im Vorhergehenden wurde ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung näher beschrieben, bei dem die sichtbaren Interferenzen durch eine Änderung der Pixelfrequenz bei der Erzeugung der Pixeldaten erreicht wurde. Die vorliegende Erfindung ist jedoch nicht hierauf beschränkt.
Grundsätzlich können alle Störsignale auf dem Chip oder der Schaltungsplatine in gleicher Weise manipuliert werden wie die Signale ppll und mpll, so dass die vorliegende Erfindung nicht auf diese Taktsignale beschränkt ist, sondern allgemein auf alle Taktsignale anwendbar ist.

Claims

Verfahren zum Reduzieren von Interferenzmustern bei der Anzeige eines Bildes auf einem Bildschirm mit einer Pixelfrequenz (ppll_clk), wobei das Bild durch Pixeldaten beschreibbar ist, die dem Bildschirm durch eine Steuereinheit (800) bereitgestellt werden, mit folgendem Schritt: während der Erzeugung der Pixeldaten, Variieren eines oder mehrerer der bei der Erzeugung der Pixeldaten verwendeten Taktsignale.
Verfahren nach Anspruch 1, bei dem während der Erzeugung der Pixeldaten die Pixelfrequenz (ppll_clk) geändert wird.
Verfahren nach Anspruch 1 oder 2, bei dem der Schritt des Änderns der Pixelfrequenz (ppll_clk) eine zeitabhängige Frequenzmodulation (FM) umfaßt.
Verfahren nach Anspruch 3, bei dem die Pixeldaten eine Mehrzahl von Abschnitten umfaßt, und bei dem die zeitabhängige Frequenzmodulation (FM) über die Abschnitte der Pixeldaten zeitkontinuierlich ist.
Verfahren nach Anspruch 3, bei dem die Pixeldaten eine Mehrzahl von Abschnitten umfaßt, und bei dem die zeitabhängige Frequenzmodulation (FM) über die Abschnitte der Pixeldaten zeitdiskret ist, wobei eine Änderung der Frequenz (ppll_clk) bei einem Abschnittswechsel auftritt.
Verfahren nach einem der Ansprüche 1 bis 5, bei dem die Steuereinheit eine Einrichtung (108) umfaßt, die abhängig von einer anliegenden Eingangsfrequenz (sys_clk) die Pixelfrequenz (ppll_clk) erzeugt, wobei der Schritt des Änderns der Pixelfrequenz (ppll_clk) das Ändern der Eingangsfrequenz (sys_clk) umfaßt.
Verfahren nach Anspruch 6, bei dem die Eingangsfrequenz (sys_clk) durch eine externe Frequenzquelle (128) oder durch eine interne Frequenzquelle (132) der Steuereinheit (800) bereitgestellt wird.
Verfahren nach Anspruch 6 oder 7, bei dem die Steuereinheit eine Speicherschnittstelle (814), die durch ein Treibersignal mit einer Speicherfrequenz mpll_clk getrieben wird, und eine Einrichtung (116) zum Erzeugen der Speicherfrequenz (mpll_clk) umfaßt, wobei die Eingangsfrequenz (sys_clk) der Einrichtung (108) zum Erzeugen der Pixelfrequenz (ppll_clk) ferner an der Einrichtung (116) zum Erzeugen der Speicherfrequenz (mpll_clk) anliegt.
Verfahren nach einem der Ansprüche 6 bis 8, bei dem die Einrichtung zum Erzeugen der Pixelfrequenz (ppll_clk) eine Spread-Spectrum-Phasenregelschleife umfaßt.
Steuereinheit zum Steuern eines Bildschirms, der bei einer Pixelfrequenz (ppll_clk) arbeitet, zur Anzeige eines Bildes auf dem Bildschirm mit reduziertem Interferenzmuster, mit einem Eingang (802, 804, 806) zum Empfangen von Bilddaten; einer Verarbeitungseinrichtung (812), die die empfangenen Bilddaten zur Erzeugung der Pixeldaten verarbeitet, wobei die Verarbeitungseinrichtung (812) während der Erzeugung der Pixeldaten eines oder mehrere der bei der Erzeugung der Pixeldaten verwendeten Taktsignale variiert; und einem Ausgang (818), um die Pixeldaten zur Anzeige bereitzustellen.
Steuereinheit nach Anspruch 10, bei der die Verarbeitungseinrichtung (812) während der Erzeugung der Pixeldaten die Pixelfrequenz (ppll_clk) ändert.
Steuereinheit nach Anspruch 10 oder 11, bei der die Verarbeitungseinrichtung (812) einen Pixelfrequenzgenerator (108) umfaßt, der die Pixelfrequenz (ppll_clk) abhängig von einem veränderlichen Eingangsfrequenzsignal (sys_clk) erzeugt.
Steuereinheit nach Anspruch 12, bei der das veränderliche Eingangsfrequenzsignal durch eine externe Signalquelle (128) oder basierend auf einem externen, konstanten Frequenzsignal durch eine interne Frequenzsteuerung (134) bereitgestellt wird.
Steuereinheit nach Anspruch 12 oder 13, bei der die Verarbeitungseinheit einen Speicherfrequenzgenerator (116) umfaßt, der basierend auf dem Eingangsfrequenzsignal (sys_clk) eine Speicherfrequenz (mpll_clk) für ein Treibersignal für eine Speicherschnittstelle (814) erzeugt.
Steuereinheit nach einem der Ansprüche 12 bis 14, bei der der Pixelfrequenzgenerator eine Spread-Spectrum-Phasenregelschleife umfaßt.