DE19954240B4 - Datenschnittstelle - Google Patents

Datenschnittstelle Download PDF

Info

Publication number
DE19954240B4
DE19954240B4 DE19954240.6A DE19954240A DE19954240B4 DE 19954240 B4 DE19954240 B4 DE 19954240B4 DE 19954240 A DE19954240 A DE 19954240A DE 19954240 B4 DE19954240 B4 DE 19954240B4
Authority
DE
Germany
Prior art keywords
frequency
data
clock
fclk
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19954240.6A
Other languages
English (en)
Other versions
DE19954240A1 (de
Inventor
Seong Jin Kim
Yu Soong Kim
Hyun Chang Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of DE19954240A1 publication Critical patent/DE19954240A1/de
Application granted granted Critical
Publication of DE19954240B4 publication Critical patent/DE19954240B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18Timing circuits for raster scan displays
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B15/00Suppression or limitation of noise or interference
    • H04B15/02Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2215/00Reducing interference at the transmission system level
    • H04B2215/064Reduction of clock or synthesizer reference frequency harmonics
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2215/00Reducing interference at the transmission system level
    • H04B2215/064Reduction of clock or synthesizer reference frequency harmonics
    • H04B2215/067Reduction of clock or synthesizer reference frequency harmonics by modulation dispersion

Abstract

Flüssigkristallpaneel-Ansteuerungsvorrichtung, aufweisend: eine externe Taktleitung (ECKL) zum Anlegen eines Datentakts (DCLK); einen externen Bus (EB) zum Anlegen von Videodaten; Source-Treiber (22), die zum Ansteuern von Signalleitungen eines Flüssigkristallpaneels (20) eingerichtet sind; einen Taktmodulator (28) zum Modulieren des Datentakts (DCLK) und Bereitstellen eines modulierten Taktsignals (FCLK) mit einer zum Minimieren der EMI geänderten Frequenz; einen Frequenzteiler (30) zum herabsetzen der Frequenz des modulierten Taktsignals (FCLK), das von dem Taktmodulator (28) empfangen wird; einen Zeitsteuerschaltkreis (26), der den Datentakt (DCLK) und das modulierte Taktsignal (FCLK) über den Frequenzteiler (30) empfängt, der die Videodaten entsprechend dem Datentakt (DCLK) empfängt, und die Videodaten für jeweils geradzahlige Pixel und ungeradzahlige Pixel an die Source-Treiber (22) gemäß dem moduliertem Taktsignal (FCLK) von dem Frequenzteiler (30) übermittelt, so dass die Übertragungsgeschwindigkeit innerhalb eines bestimmten Bereichs variiert wird; einen ersten internen Bus (FIB) zum Übertragen der Videodaten für die ungeradzahligen Pixel von dem Zeitsteuerschaltkreis (26) an die Source-Treiber (13); und einen zweiten internen Bus (SIB) zum Übertragen der Videodaten für die geradzahligen Pixel von dem Zeitsteuerschaltkreis (26) an die Source-Treiber (22).

Description

  • Die Erfindung betrifft ein Verfahren zum Ansteuern einer Anzeigevorrichtung und eine Flüssigkristallpaneel-Ansteuerungsvorrichtung, die so ausgebildet sind, daß eine Datenübertragungsgeschwindigkeit variiert ist, so daß EMI vermieden werden.
  • Aufgrund der häufigen Übertragung von Textinformationen, Videoinformationen und anderen Informationen sind die Schnittstellenanforderungen unterschiedlicher Anzeigevorrichtungen angestiegen. Außerdem sind die Schnittstellenanforderungen angestiegen, weil die Menge und Art von Daten, wie beispielsweise Audioinformationen, mittlerweile regelmäßig zusammen mit Text, Video und anderen Informationen zu den Anzeigevorrichtungen übertragen werden. Die Textinformationen und die Videoinformationen müssen mit hoher Geschwindigkeit übertragen werden, so daß die Text- und Videoinformationen zu einer geeigneten Zeit verwendet werden können. Dementsprechend belegen die Textinformationen und die Videoinformationen ein hohes Frequenzband.
  • Wie nachfolgend beschrieben, haben die Erfinder herausgefunden, daß mit ansteigendem Frequenzband derartiger Video- und Textinformationen an einer Datenübertragungsleitung, wie beispielsweise einem Datenbus elektromagnetische Interferenzen (EMI, electromagnetic interference) auftreten. Außerdem werden die EMI an einer Anzeigevorrichtung, wie beispielsweise einer Flüssigkristallanzeigevorrichtung (LCD) oder einem Monitor stark verstärkt, insbesondere wenn Video-, Audio- und Textinformationen dazu übertragen und darauf dargestellt werden.
  • Bei herkömmlichen Vorrichtungen wurden Probleme mit EMI lediglich an einem Source-Treiber festgestellt, und es wurde angenommen, daß die EMI lediglich durch die große Entfernung zwischen dem ASIC-Treiber-IC und den Kontaktanschlüssen des Datentreibers hervorgerufen werden. Als herkömmliche Lösung wurde eine Reduzierung der EMI an den Source-Treibern durch Einbauen von Rauschfiltern, wie beispielsweise eines EMI-Reduktionsfilters oder LC-Filters an einem ASIC-Datentreiber-IC vorgeschlagen. Dadurch wurde ein Dämpfen jedes Ausgangssignals des ASIC-Treiber ICs durch Einsetzen des EMI-Filters, einer Abschirmung oder einer Erdungsleitung zwischen einen Datenausgangsanschluß und den IC-Treiberanschluß erreicht. Diese Lösung war sehr teuer und die EMI-Filter oder Dämpfungsvorrichtung verursachten eine Verzögerung in der Signalübertragung von dem Datenausgangsanschluß und erforderten einen zusätzlichen komplizierten Herstellungsschritt.
  • Eine weitere herkömmliche Lösung ist aus den 1 und 2 ersichtlich, wobei ein System mit zwei oder mehreren Anschlüssen verwendet wird, so daß die Frequenz der Datenübertragung reduziert wird, um die EMI zu reduzieren. Daher wird anstelle eines EMI-Filters oder einer Abschirmung eine Steuervorrichtung verwendet, welche die Periode der Datenübertragung ändert. Derartige Mehrfach-Datenübertragungsschemata wurden für Datenschnittstellenvorrichtungen verwendet, welche in Anzeigevorrichtungen, wie beispielsweise einer LCD oder einem Monitor unter Reduzieren der EMI verwendet werden.
  • Eine derartige Vorrichtung ist immer noch mit EMI-Problemen behaftet, weil die Datenübertragung an demselben Ort entlang des Taktsignals auftritt, wobei die Taktfrequenz konstant ist.
  • Das heißt, die Datenübertragung tritt entweder an der fallenden Flanke oder an der steigenden Flanke des konstanten Taktsignals auf. Außerdem wird durch das Mehrfachdaten-Übertragungsschema die Datenübertragungsleitung kompliziert und die Gestaltungsfreiheit und die Leistungsfähigkeit der Datenschnittstellenvorrichtung und der Anzeigevorrichtung bzw. des Monitors sind erheblich eingeschränkt.
  • Aus 1 ist eine LCD ersichtlich, welche eine Flüssigkristallpaneel-Ansteuervorrichtung mit einer dualen Busstruktur zum Reduzieren von EMI verwendet. Die Flüssigkristallpaneel-Ansteuervorrichtung nach 1 weist Source-Treiber ICs 12 zum Ansteuern von Signalleitungen in einem Flüssigkristallpaneel 10, ein Gatetreiber-IC 14 zum Ansteuern von Gateleitungen in dem Flüssigkristallpaneel 10 und einen Zeitsteuerschaltkreis 16 zum Steuern des Zeitablaufs der Source-Treiber ICs 12 und der Gate-Treiber ICs 14. Der Zeitsteuerschaltkreis 16 reagiert auf ein Datentaktsignal DCLK, welches von einer Taktleitung CKL, wie aus 2 ersichtlich, empfangen wird, und auf vertikale und horizontale Synchronisierungssignale VSYN und HSYN von einer Synchronsignalleitung SSL zum Steuern des Zeitablaufs der Source-Treiber ICs 12 und der Gate-Treiber ICs 14. Die Source-Treiber ICs 12 werden mit einem Source-Steuersignal über die Source-Steuerleitung SCL versorgt, während die Gate-Treiber ICs 14 mit einem Gatesteuersignal über die Gate-Steuerleitung GCL versorgt werden. Das Source-Steuersignal weist eine Übertragungstaktrate TCKL, wie aus 2 ersichtlich, zum Bezeichnen einer Übertragungsperiode der Videodaten auf. Die Zeitsteuervorrichtung 16 überträgt Videodaten von einem externen Bus EB an die Source-Treiber ICs 12.
  • Um die beim Übertragen der Videodaten an die Source-Treiber ICs 12 erzeugte EMI zu reduzieren ist der Zeitsteuerschaltkreis 16 über erste und zweite interne Busleitungen FIB und SIB mit den Source-Steuer ICs 12 verbunden. Die erste interne Busleitung FIB überträgt Rot-(R), Grün-(G) und Blau (B) Daten FIRD, FIGD und FIBD, wie aus
  • 2 ersichtlich, für ungeradzahlige Pixel zu den Source-Treiber ICs 12 und die zweite interne Busleitung SIB überträgt R, G und B-Daten SIRD, SIGD und SIBD, wie aus 2 ersichtlich, für geradzahlige Pixel zu den Source-Treiber ICs 12. Dementsprechend teilt der Zeitsteuerschaltkreis 16 die Videodaten ERD, EGD und EBD, welche von dem externen Bus empfangen werden, in ungeradzahlige Pixeldaten FIRD, FIGD und FIBD sowie in geradzahlige Pixeldaten SIRD, SIGD und SIBD. Die Videodaten weisen R, G und B-Daten auf, welche jeweils ein 6 Bit-Signal aufweisen. Daher weist der externe Bus EB 18 Bit-Leitungen auf und jeder der ersten und zweiten internen Busse FIB und SIB weist ebenfalls 18 Bit-Leitungen auf. Die ungeradzahligen Pixeldaten und die geradzahligen Pixeldaten werden gleichzeitig an die Source-Treiber ICs 12 übertragen, wobei Daten an dem ersten und zweiten internen Bus FIB und SIB eine der halben Frequenz der Daten an dem externen Bus EB entsprechenden Frequenz aufweisen.
  • Zusätzlich hat ein Übertragungstakt an der Source-Steuerleitung SCL ebenfalls eine geringere Frequenz, welche im Vergleich mit dem Datentakt an der Taktleitung CKL um die Hälfte reduziert ist. Wenn das Flüssigkristallpaneel beispielsweise ein Paneel der XGA-Klasse ist, sind die Frequenzen der Daten an dem externen Bus EB und des Datentakts an der Taktleitung CKL 18 MHZ bzw. 65 MHz. Die Frequenzen der Daten an den internen Bussen FIB und SIB sowie die Frequenz des Übertragungstakts an der Source-Steuerleitung SCL sind bei dem EMI-Meßmuster 9 MHz bzw. 23,5 MHz. Dementsprechend werden die EMI an einer Übertragungsleitung zwischen dem Zeitsteuerschaltkreis 16 und den Source-Treiber ICs 12 reduziert. Jedoch wird bei der aus 1 ersichtlichen Flüssigkristallanzeige-Ansteuervorrichtung EMI nicht nur mit einer Frequenz der Daten und einer Harmonischen davon ausgestrahlt sondern auch mit einer Frequenz des Takts und Harmonischen davon, da die Frequenz der Daten an dem ersten und zweiten internen Bus FIB und SIB sowie die Frequenz des Übertragungstaktes TCLK an der Source-Steuerleitung SCL festgelegt sind. Daher können mit der Flüssigkristallanzeige-Ansteuervorrichtung nach 1 die EMI nicht unter einen gewünschten akzeptablen Minimalpegel reduziert werden, bei welchem der Effekt auf das angezeigte Bild, welche auf der LCD oder dem Monitor dargestellt wird, vernachlässigbar wäre.
  • Zusätzlich wird in dem US-Patent 5,659,339 eine Vorrichtung beschrieben, bei welcher EMI durch Phasenmodulation eines Taktes reduziert werden soll, so daß die EMI über den Takt verteilt werden. Durch dieses Verfahren wird die Amplitude der EMI jedoch nur geringfügig vermindert, und es tritt keine merkliche Reduzierung oder im Wesentlichen keine Verminderung der EMI auf.
  • US 5,757,338 A zeigt einen Grafik-Controller, der Bandspreizungsverfahren verwendet, um ein Pixel-Taktsignal über ein Bereich von Frequenzen zu modellieren, wodurch eine maximale Intensität von EMI-Emissionen reduziert wird.
  • GB 2 311 673 A zeigt eine Vorrichtung zum verarbeiten vom Daten, aufweisend einen Frequenzsteuerschaltkreis, einen Taktsignalgenerator zum Erzeugen eines Taktsignals und einen digitalen Schaltkreis, der mittels des Taktsignals betrieben wird, wobei der Taktsignalgenerator Taktsignale innerhalb eines Bereichs von Frequenzen erzeugt und der Frequenzsteuerschaltkreis die Frequenz, bei der das Taktsignal erzeugt wird, so steuert, dass sie innerhalb des Bereichs im Wesentlichen kontinuierlich variiert.
  • US 5,659,339 A zeigt ein Verfahren und eine Vorrichtung, die elektromagnetische Interferenz, die von einem Flachpaneel-Videoanzeigesystem erzeugt wird, mittels periodischer Phasenmodulation des Paneel-Taktsignals reduziert wird.
  • US 5,359,343 A zeigt eine Anzeigevorrichtung mit dynamischer Adressierung, aufweisend ein Anzeigepaneel, die eine Anzahl von Punktdatensignalen und Datentaktsignalen erzeugt, die gleich zu der Anzahl von Bildelementen pro Zeile sind, die benötigt wird, um einen Buchstaben auf dem Anzeigepaneel darzustellen.
  • DE 197 16 095 A1 zeigt eine Anzeigevorrichtung, die von einem externen Gerät horizontale und vertikale Synchronisationssignale und mindestens ein analoges Bildsignal mit einer niedrigen Auflösung empfängt. Die Anzeigevorrichtung, die eine höhere Auflösung unterstützt, stellt das Bildsignal mit einer anderen Auflösung dar.
  • Erfindungsgemäß werden daher bevorzugte Ausführungsformen geschaffen, welche eine Flüssigkristallpaneel-Ansteuerungsvorrichtung und ein Verfahren zum Ansteuern einer Anzeigevorrichtung aufweisen, welche EMI ohne Vergrößern der Komplexität des Aufbaus oder des Montageverfahrens minimieren oder eliminieren.
  • Die Aufgabe wird gelöst durch eine Flüssigkristallpaneel-Ansteuerungsvorrichtung mit den Merkmalen des Anspruchs 1.
  • Die Flüssigkristallpaneel-Ansteuerungsvorrichtung weist auf: eine externe Taktleitung zum Anlegen eines Datentakts; einen externen Bus zum Anlegen von Videodaten; Source-Treiber, die zum Ansteuern von Signalleitungen eines Flüssigkristallpaneels eingerichtet sind; einen Taktmodulator zum Modulieren des Datentakts und Bereitstellen eines modulierten Taktsignals mit einer zum Minimieren der EMI geänderten Frequenz; einen Frequenzteiler zum Herabsetzen der Frequenz des modulierten Taktsignals, das von dem Taktmodulator empfangen wird; einen Zeitsteuerschaltkreis, der den Datentakt und das modulierte Taktsignal über den Frequenzteiler empfängt, der die Videodaten entsprechend dem Datentakt empfängt, und die Videodaten für jeweils geradzahlige Pixel und ungeradzahlige Pixel an die Source-Treiber gemäß dem moduliertem Taktsignal von dem Frequenzteiler übermittelt, so dass die Übertragungsgeschwindigkeit innerhalb eines bestimmten Bereichs variiert wird; einen ersten internen Bus zum Übertragen der Videodaten für die ungeradzahligen Pixel von dem Zeitsteuerschaltkreis an die Source-Treiber; und einen zweiten internen Bus zum Übertragen der Videodaten für die geradzahligen Pixel von dem Zeitsteuerschaltkreis an die Source-Treiber.
  • Eine Datenschnittstellenvorrichtung zum Übertragen von Daten ist derart angeordnet, daß eine Geschwindigkeit eines für die Übertragung der Daten verwendeten Taktes geändert wird, so daß EMI stark reduziert oder fast vollständig vermieden wird. Die Art und Weise, in welcher die Taktgeschwindigkeit für die Datenübertragung zum Eliminieren der EMI variiert wird, weist eine Mehrzahl von Variations-Schemata auf, welche vorbestimmte Muster von Taktgeschwindigkeitsvariationen aufweisen, die beispielsweise von einer Dreieckswellenform oder einer Sinuswellenform, einer symmetrischen oder asymmetrischen Form oder einer Form abhängen, welche die Taktgeschwindigkeit, welche zum Übertragen der Daten verwendet wird, stufenweise verändert, so daß die Datenübertragungsgeschwindigkeit zunächst schneller und dann langsamer oder zunächst langsamer und dann schneller ist.
  • Zusätzlich weist der für das Variieren der Taktgeschwindigkeit, welche für die Datenübertragung verwendet wird, verwendete Mechanismus bevorzugt einen Taktmodulator in Form eines IC-Chips wie beispielsweise eines ASIC-Chips, eines elektronischen Schaltkreises oder anderer elektronischer Vorrichtungen auf, von welchen Daten mit einer bestimmten Frequenz eines Datentakts synchronisiert eingegeben werden, einen Taktmodulator, von welchem der Datentakt moduliert wird, um einen modulierten Takt mit einer Frequenz, welche in einem bestimmten Frequenzbandbereich, der sich um eine gewünschte Frequenz herum erstreckt, vorzusehen, und eine Datenzeitsteuervorrichtung, welche für den Datentakt und den modulierten Takt verantwortlich ist, um die Datenübertragungsgeschwindigkeit in einem bestimmten Bereich zu variieren, um die EMI zu minimieren.
  • Die Flüssigkristallpaneel-Ansteuervorrichtung weist zum Übertragen der Videodaten zu den Source-Treiberschaltkreisen einen Dateneingang zum Eingeben von Videodaten, welche mit einer gewünschten Frequenz des Datentakts synchronisiert sind, Source-Treiberschaltkreise, zum Ansteuern von Datenleitungen in einem Flüssigkristallpaneel, einen Taktmodulator zum Modulieren des Datentakts, um einen modulierten Takt mit einer zum Minimieren der EMI variierten Frequenz zu schaffen, und einen Daten-Zeitsteuerschaltkreis auf, welcher für den Datentakt und den modulierten Takt verantwortlich ist, wobei die Datenübertragungsgeschwindigkeit zum Minimieren der EMI in einem bestimmten Bereich variiert wird.
  • Eine Anzeigevorrichtung weist einen Dateneingang zum Eingeben von Videodaten, einen Datentreiber zum Ansteuern von Datenleitungen mit den Videodaten und einer Datenskaliereinheit zum Skalieren der Videodaten von dem Dateneingang und zum Anlegen der Videodaten an die Datentreiber derart, daß die Datenübertragungsgeschwindigkeit zum Reduzieren der EMI innerhalb eines bestimmten Bereichs variiert wird.
  • Eine Anzeigevorrichtung weist einen Dateneingang zum Eingeben von Videodaten, welche mit einer bestimmten Frequenz eines Datentaktes synchronisiert sind, einen Datentreiber zum Ansteuern von Datenleitungen mit den Videodaten, einen Taktmodulator zum Modulieren des Datentaktes, um einen modulierten Takt mit einer innerhalb eines bestimmten Bereichs eines Frequenzbandes, welches sich um eine gewünschte Zielfrequenz erstreckt, variierten Frequenz zu schaffen, und einer Datenskaliereinheit auf, welche auf den Datentakt reagiert und von welcher die Videodaten von dem Videoeingang skaliert werden und welche auf den modulierten Takt zum Anlegen der skalierten Videodaten an den Datentreiber derart reagiert, daß eine Datenübertragungsgeschwindigkeit zum Minimieren der EMI innerhalb eines bestimmten Bereichs variiert wird.
  • Eine Anzeigevorrichtung weist einen Signalkonverter zum Konvertieren eines analogen Videosignals in ein digitales Videosignal, einen Datentreiber zum Ansteuern von Datenleitungen mit dem Videosignal, einen Taktgenerator zum Erzeugen eines Abtasttaktes, einem Taktmodulator zum Modulieren des Abtasttaktes in einen modulierten Takt mit einer innerhalb eines bestimmtes Frequenzbandes variierten Frequenz und zum Anlegen des modulierten Takt an den Signalkonverter um dabei eine Übertragungsgeschwindigkeit der digitalen Daten innerhalb eines bestimmten Geschwindigkeitsbereiches, welcher zum Minimieren der EMI ausgewählt wurde zu variieren, und eine Datenskaliereinheit auf, von welcher die Videodaten von dem Signalkonverter skaliert werden und die skalierten Videodaten an den Datentreiber angelegt werden.
  • Die Erfindung wird unter Bezugnahme auf die Zeichnung näher erläutert. In der Zeichnung zeigen:
  • 1 ein schematisches Blockschaltbild des Aufbaus einer herkömmlichen Flüssigkristallpaneel-Ansteuervorrichtung;
  • 2 Signalverläufe für jeden Teil der Ansteuervorrichtung nach 1;
  • 3 ein schematisches Blockschaltbild des Aufbaus einer Flüssigkristallpaneel-Ansteuervorrichtung nach einer bevorzugten Ausführungsform der Erfindung;
  • 4 die Signalverläufe für jeden Teil der Ansteuervorrichtung nach 3;
  • 5 ein schematisches Blockschaltbild, aus welchem der Aufbau einer Flüssigkristallpaneel-Ansteuervorrichtung nach einer anderen bevorzugten Ausführungsform der Erfindung ersichtlich ist;
  • 6 die Signalverläufe für jeden Teil der Ansteuervorrichtung nach 5;
  • 7A einen charakteristischen Graphen der Frequenzverteilung einer EMI, welche von der Flüssigkristallpaneel-Ansteuervorrichtung nach 5 erzeugt wird;
  • 7B einen charakteristischen Graphen der Frequenzverteilung einer EMI, welche von der Flüssigkristallpaneel-Ansteuervorrichtung nach 1 erzeugt wird;
  • 8 ein schematisches Blockschaltbild, aus welchem der Aufbau einer Anzeigevorrichtung nach einer bevorzugten Ausführungsform der Erfindung ersichtlich ist;
  • 9 ein schematisches Blockschaltbild, aus welchem der Aufbau einer Anzeigevorrichtung nach einer anderen bevorzugten Ausführungsform der Erfindung ersichtlich ist.
  • Aus 3 ist eine Flüssigkristallpaneel-Ansteuervorrichtung nach einer bevorzugten Ausführungsform der Erfindung ersichtlich. Diese Flüssigkristallpaneel-Ansteuervorrichtung weist Source-Treiber ICs 22 zum Ansteuern von Signalleitungen eines Flüssigkristallpaneels 20 und Gate-Treiber ICs 24 zum Ansteuern von Gateleitungen des Flüssigkristallpaneels 20 auf.
  • Außerdem weist die Flüssigkristallpaneel-Ansteuervorrichtung einen Zeitsteuerschaltkreis 26 zum Steuern des Zeitablaufes der Source-Treiber ICs 22 und der Gate-Treiber ICs 24 und einen Taktmodulator 28 zum Modulieren des Datentakts auf. Die Zeitsteuerschaltkreis 26 reagiert auf einen Datentakt DCLK, welcher an eine externe Taktleitung ECKL angelegt wird, wie aus 4 ersichtlich, sowie auf vertikale und horizontale Synchronisierungssignale VSYN und HSYN, welche von einer Synchronsignalleitung SSL eingegeben werden, um den Betriebszeitablauf der Source-Treiber ICs 22 und der Gate-Treiber ICs 24 zu steuern.
  • Die Source-Treiber ICs 22 werden mit einem Source-Steuersignal über eine Source-Steuerleitung SCL versorgt, während die Gate-Treiber ICs 24 über eine Gatesteuerleitung GCL mit einem Gatesteuersignal versorgt werden. Der Zeitsteuerschaltkreis 26 überträgt Videodaten von einem externen Bus EB zu den Source-Treiber ICs 22, welche an einen internen Bus IB angeschlossen sind. Die Videodaten weisen Rot-, Grün-, und Blau-Daten ERD, EGD bzw. EBD auf, wie aus 4 ersichtlich, welche jeweils ein 6 Bit-Signal aufweisen. Daher weist der externe Bus EB bevorzugt 18 Bit-Leitungen auf und der interne Bus IB weist ebenfalls 18 Bit-Leitungen auf.
  • Ein Taktmodulator 28 führt eine Frequenzmodulation des Datentaktes DCLK von der externen Taktleitung ECLK durch, um ein moduliertes Taktsignal FCLK zu erzeugen, wie aus 4 ersichtlich. Dieses modulierte Taktsignal FCLK wird zum Minimieren der EMI ausgewählt, wie nachfolgend näher erläutert.
  • Das modulierte Taktsignal FCLK weist eine zum Minimieren der EMI geänderte Frequenz auf. Bei einer bevorzugten Ausführungsform wird die Frequenz des modulierten Taktsignals FCLK während jeder Periode von einer oberen Grenzfrequenz zu einer unteren Grenzfrequenz nach und nach erhöht bzw. erniedrigt. Das heißt, die Frequenz des modulierten Taktsignals FCLK wird graduell von der unteren Grenzfrequenz zu der oberen Grenzfrequenz erhöht und danach von der oberen Grenzfrequenz zu der unteren Grenzfrequenz graduell erniedrigt.
  • Die Frequenzvariationsbreite eines derartig modulierten Taktsignals FCLK ist bei dieser bevorzugten Ausführungsform zwischen ±1% bis ±50% basierend auf der Frequenz des Datentakts DCLK. Wenn die Frequenz des Datentakts beispielsweise 65 MHz beträgt, variiert die Frequenz des modulierten Taktsignals FCLK in einen Bereich zwischen 32,5 MHz bis 97,5 MHz, entsprechend ±50% oder in einem Bereich zwischen 64,35 MHz bis 65,65 MHz, entsprechend ±1%.
  • Zum Erzeugen eines derartigen modulierten Taktsignals FCLK bei dieser bevorzugten Ausführungsform weist der Taktmodulator 28 einen Frequenzmodulator (nicht gezeigt) zum Erhöhen oder Erniedrigen der Frequenz des Datentakts DCLK abhängig von einer Dreieckswellenform auf. Die Dreieckswellenform weist eine obere Schräge und eine untere Schräge auf, welche bevorzugt denselben Absolutwert aufweisen.
  • Der Taktmodulator 28 kann die Frequenz des Datentakts auch entsprechend anderer Wellenformen, wie beispielsweise einer Sinus-Wellenform oder einer Wellenform, welche eine andere Struktur aufweist, die sich in einer symmetrischen Art und Weise oder in einer unsymmetrischen Art und Weise oder einer anderen Struktur ändert, variieren, um die EMI zu minimieren. Die Struktur kann eine Mehrzahl von unterschiedlichen unbefriedigend sein. Frequenzen in jeder Periode aufweisen, beispielsweise eine Veränderung von einer großen Frequenz zu einer mittleren Frequenz zu einer kleinen Frequenz.
  • Das modulierte Taktsignal FCLK wird im Allgemeinen an den Zeitsteuerschaltkreis 26 und die Source-Treiber ICs 22 über eine interne Taktleitung ICLK angelegt. Der Zeitsteuerschaltkreis 26 liest die R-, G-, und B-Daten ERD, EGD, und EBD von dem externen Bus EB entsprechend dem Datentakt DCLK ein und gibt dieselben entsprechend dem modulierten Takt FCLK an den internen Bus IB aus. Bei der bevorzugten Ausführungsform erhöht der Zeitsteuerschaltkreis 26 bevorzugt graduell die Übertragungsgeschwindigkeit der Daten an dem internen Bus IB und erniedrigt danach die Übertragungsgeschwindigkeit der Daten während jeder Modulationsperiode konstanter Länge. Jedoch kann der Zeitsteuerschaltkreis 26 die Übertragungsgeschwindigkeit entsprechend einem geeigneten Muster, welches zu minimierende EMI bestimmt ist, verändern.
  • Wie aus 4 ersichtlich, werden an dem externen Bus EB R-, G- und B-Daten ERD, EGD und EBD mit konstanter Geschwindigkeit übertragen, wohingegen die Übertragungsgeschwindigkeit der R-, G- und B-Daten IRD, ICD und IBD an dem internen Bus IB während jeder Modulationsperiode bevorzugt graduell zunimmt und danach bevorzugt graduell abnimmt. Wie oben beschrieben variiert die Frequenz der R-, G- und B-Daten IRD, IGD und IBD an dem internen Bus IB periodisch und wiederholt, wobei die Spektralbreite dieser Datensignale und des modulierten Takts FCLK stark vergrößert wird, während der Spektralpegel dieser Datensignale und des modulierten Takts FCLK deutlich abnimmt.
  • Außerdem wird durch den internen Bus IB erzeugte EMI über ein weites Frequenzband verteilt. Daher wird EMI an der Übertragungsleitung zwischen der Zeitsteuereinheit 26 und den Source-Treiber ICs 22 minimiert.
  • Der Taktmodulator 28 kann von dem Zeitsteuerschaltkreis getrennt ausgebildet sein. Es ist jedoch bevorzugt, daß der Taktmodulator 28 mit dem Zeitsteuerschaltkreis 26 integriert ist, so daß der Herstellungsprozeß der Flüssigkristallpaneel-Ansteuervorrichtung, welche aus 3 ersichtlich ist, stark vereinfacht ist.
  • Der Mechanismus, welcher zum Variieren der Taktgeschwindigkeit, die zum Übertragen der Daten verwendet wird, ist bevorzugt ein Taktmodulator 28, welcher die Form eines IC-Chips aufweisen kann, ein ASIC-Chip oder andere Arten von elektronischen Schaltkreisen oder geeigneten Vorrichtungen zum Variieren von Frequenzen für Datenübertragungen.
  • Aus 5 ist eine Flüssigkristallpaneel-Ansteuervorrichtung nach einer anderen bevorzugten Ausführungsform der Erfindung ersichtlich. Die Flüssigkristallpaneel-Ansteuervorrichtung nach 5 ist bevorzugt zu jener Flüssigkristallpaneel-Ansteuervorrichtung nach 3 ähnlich, mit der Ausnahme, daß die Flüssigkristallpaneel-Ansteuervorrichtung zusätzlich einen Frequenzteiler 30 aufweist, welcher an den Zeitsteuerschaltkreis 26 mittels des ersten und zweiten internen Busses FIB und SIB angeschlossen ist, und gleichzeitig zwischen den Zeitsteuerschaltkreis 26 und den Taktmodulator 28 geschaltet ist.
  • Der erste interne Bus FIB überträgt R-, G- und B-Daten FIRD, FIGD und FIBD für ungeradzahlige Pixel zu Source-Treiber ICs 22 während der zweite interne Bus SIB R-, G- und B-Daten SIRD, SIGD und SIBD für geradzahlige Pixel an die Source-Treiber ICs 22 überträgt. Daher unterteilt der Zeitsteuerschaltkreis 26 die Videodaten ERD, EGD und EBD von einem externen Bus EB in die ungeradzahligen Pixeldaten FIRD, FIGD und FIBD sowie die geradzahligen Pixeldaten SIRD, SIGD und SIBD. Die ungeradzahligen Pixeldaten und die geradzahligen Pixeldaten werden gleichzeitig an die Source-Treiber ICs 22 angelegt, wie oben erläutert, so daß Daten an den ersten und zweiten internen Bus FIB und SIB eine der Hälfte der Frequenz der Daten an dem externen Bus EB entsprechende Frequenz aufweisen.
  • Zusätzlich weist ein an die Source-Treiber ICS 22 angelegter Takt eine geringere Frequenz, welche um die Hälfte verringert ist, im Vergleich zu dem Datentakt DCLK auf. Wenn ein Flüssigkristallanzeigepaneel 20 beispielsweise ein XGA-Klasse-Paneel ist, ist die Frequenz der Daten an den externen Bus EB und die Frequenz des Datentakts DCLK an der Taktleitung ECKL 18 MHz bzw. 65 MHz, wohingegen die Frequenz der Daten an den internen Bussen FIB und SIB sowie die Frequenz des Takts, welcher an die Source-Treiber ICs 22 angelegt wird, 9 MHz bzw. 32,5 MHz ist. Daher wird EMI an der Übertragungsleitung zwischen dem Zeitsteuerschaltkreis und den Source-Treiber ICs minimiert.
  • Der Frequenzteiler 30 teilt die Frequenz eines modulierten Takts FCLK, welcher von einem Taktmodulator 28 empfangen wird und nachfolgend als ”erster modulierter Takt” bezeichnet wird, in die Hälfte der Frequenz, so daß ein zweiter modulierter Takt erzeugt wird.
  • Wie aus 6 ersichtlich, weist der zweite modulierte Takt SCLK eine Frequenz auf, die bevorzugt zwischen der oberen Grenzfrequenz und der unteren Grenzfrequenz während einer Modulationsperiode zunimmt oder abnimmt, welche gleich jener des ersten modulierten Taktes FCLK ist. Die Frequenzvariationsbreite des zweiten modulierten Takts SCLK ist bevorzugt zwischen ±1% bis ±50% basierend auf der Hälfte der Frequenz des Datentakts DCLK. Wenn beispielsweise die Frequenz des Datentakts DCLK etwa 65 MHz beträgt variiert die Frequenz des zweiten modulierten Takts SCLK in einem Bereich zwischen 16,25 MHz bis 48,75 MHz (das entspricht ±50%) oder in einem Bereich zwischen 32,825 MHz bis 33,175 MHz, was ±1% entspricht. Wie oben erwähnt kann die Frequenzvariation entsprechend vieler unterschiedlicher für das Minimieren der EMI ausgewählten Muster erreicht werden.
  • Der zweite modulierte Takt SCLK wird gemeinsam an den Zeitsteuerschaltkreis 26 und die Source-Treiber ICs 22 über eine interne Taktleitung ICLK angelegt. Der Zeitsteuerschaltkreis 26 teilt R-, G- und B-Daten ERD, EGD, und EBD, welche von dem externen Bus EB in einem Zustand, in welchem die Daten ERD, EGD und EBD mit dem Datentakt DCLK synchronisiert sind, eingegeben werden, in ungeradzahlige R-, G- und B-Daten FIRD, FIGD und FIBD und in geradzahlige R-, G- und B-Daten SIRD, SIGD und SIBD. Der Zeitsteuerschaltkreis 26 gibt die ungeradzahligen R-, G- und B-Daten FIRD, FIGD und FIBD an den ersten internen Bus FIB und die geradzahligen R-, G- und B-Daten SIRD, SIGD und SIBD an den zweiten internen Bus SIB abhängig von dem zweiten modulierten Takt SCLK aus. Während jeder Modulationsperiode erhöht der Zeitsteuerschaltkreis 26 bevorzugt graduell die Datenübertragungsgeschwindigkeit an dem internen Bus IB und verlangsamt danach bevorzugt graduell die Datenübertragungsgeschwindigkeit. Der Zeitsteuerschaltkreis kann auch andere Frequenzvariationsmuster zum Ändern der Datenübertragungsgeschwindigkeit an dem internen Bus zum Reduzieren der EMI verwenden, wie oben beschrieben.
  • Wie aus 6 ersichtlich, werden R-, G- und B-Daten ERD, EGD und EBD an dem externen Bus EB mit konstanter Geschwindigkeit übertragen, wohingegen die Übertragungsgeschwindigkeiten der ungeradzahligen R-, G- und B-Daten FIRD, FIGD und FIBD an dem ersten internen Bus FIB und der geradzahligen R-, G- und B-Daten SIRD, SIGD und SIBD an dem zweiten internen Bus SIB während jeder Modulationsperiode bevorzugt graduell erhöht und danach bevorzugt graduell erniedrigt werden. Wie oben beschrieben variieren die Frequenzen der ungeradzahligen R-, G- und B-Daten FIRD, FIGD und FIBD an dem ersten internen Bus FIB und die geradzahligen R-, G- und B-Daten SIRD, SIGD und SIBD an dem zweiten internen Bus SIB periodisch und wiederholt, wobei die Spektralbreite dieser Datensignale und des zweiten modulierten Takts SCLK stark vergrößert wird und der Spektralpegel dieser Datensignale und des zweiten modulierten Takts SCLK stark erniedrigt wird.
  • Außerdem wird von dem ersten und dem zweiten internen Bus FIB und SIB erzeugte EMI über ein weites Frequenzband verteilt, so daß sie minimiert ist. Dies ist aus den 7A und 7B ersichtlich. Aus 7A ist die Frequenzcharakteristik der von der Flüssigkristallpaneel-Treibervorrichtung nach 5 erzeugten EMI dargestellt, während 7B eine Frequenzcharakteristik der von der Flüssigkristallpaneel-Ansteuervorrichtung nach 1 erzeugten EMI zeigt, Wie aus 7A ersichtlich, ist die EMI über einen weiten Frequenzbandbereich verteilt und weist einen geringen Pegel auf. Andererseits ist bei der aus 7B ersichtlichen Signalcharakteristik die EMI in einem schmalen Frequenzband konzentriert und weist einen hohen Pegel auf.
  • Wie oben beschrieben wird die EMI an der Übertragungsleitung zwischen dem Zeitsteuerschaltkreis 26 und den Source-Treiber ICs 22 minimiert und unter einen Pegel unter einem Grenzwert reduziert. Der Taktmodulator 28 und der Frequenzteiler 30 können mit dem Zeitsteuerschaltkreis 26 zum Vereinfachen des Herstellungsprozesses des Flüssigkristallpaneel-Ansteuervorrichtung nach 5 integriert ausgebildet sein. Der Taktmodulator 28 oder andere Elemente zum Erzeugen der Frequenz des Taktes, welcher zur Datenübertragung verwendet wird, können die Form eines IC-Chips, wie beispielsweise eines ASIC-Chips, oder andere Formen von elektronischen Schaltkreisen oder Elementen aufweisen, welche zum Variieren der Frequenz des Takts, welcher für die Datenübertragung zum Minimieren der EMI verwendet werden.
  • Aus 8 ist eine Anzeigevorrichtung nach einer anderen bevorzugten Ausführungsform der Erfindung ersichtlich. Die Anzeigevorrichtung weist einen Taktmodulator 40 und einen Monitorskalierer 42 zum gemeinsamen Empfangen eines Datentakts DCLK von einer Taktleitung CKL und einen Treiber 44 und einen Monitor 46 auf, welche in Kaskade zu dem Monitorskalierer 42 geschaltet sind. Der Taktmodulator 40 führt eine Frequenzmodulation des Datentakts DCLK von der Taktleitung CKL aus, um einen ersten modulierten Takt FCLK zu erzeugen.
  • Die Frequenz des ersten modulierten Takts FCLK wird bevorzugt während jeder Periode zwischen einer oberen Grenzfrequenz und einer unteren Grenzfrequenz erhöht und erniedrigt. Die Frequenzvariationsbreite des ersten modulierten Takts FCLK liegt bevorzugt zwischen ±1% bis ±50% basierend auf der Frequenz des Datentakts DCLK. Beispielsweise variiert die Frequenz des ersten modulierten Takts FCLK für eine Frequenz des Datentakts DCLK von 65 MHz in einem Bereich zwischen 32,5 MHz bis 97,5 MHz entsprechend ±50%, oder in einem Bereich zwischen 64,35 MHz bis 65,65 MHz, entsprechend einem Bereich von ±1%. Wie oben beschrieben, kann das Frequenzvariationsmuster von dem graduellen Erhöhen und graduellen Erniedrigen abweichen, solange die Frequenzvariation zur Minimierung der EMI beiträgt.
  • Zum Erzeugen eines ersten modulierten Takts FCLK weist der Taktmodulator 40, welcher bei dieser bevorzugten Ausführungsform vorgesehen ist, einen Frequenzmodulator (nicht gezeigt) auf zum Erhöhen und Erniedrigen einer Frequenz des Datentakts DCLK, abhängig von einer Dreieckswellenform. Die Dreieckswellenform weist eine aufwärtige Schräge und eine abwärtige Schräge auf, welche denselben Absolutwert aufweisen. Der Monitorskalierer 42 reagiert auf ein Datentaktsignal DCLK von einer Taktleitung CKL zum Eingeben von digitalen Videodaten DVD von einer Datenbusleitung DBL und skaliert gleichzeitig die eingegebenen digitalen Videodaten DVD derart, daß sie an die Auflösung des Anzeigepaneels angepaßt sind. Außerdem versorgt der Monitorskalierer 42 den Treiber 44 mit den skalierten Videodaten SVD und dem zweiten modulierten Takt SCLK synchronisiert mit dem ersten modulierten Takt FCLK, welcher von dem Taktmodulator 40 empfangen wird.
  • Daher werden die skalierten Videodaten SVD, welche an den Datentreiber 44 angelegt werden, schnell übertragen und dann bevorzugt graduell verändert, so daß sie während jeder Modulationsperiode langsam übertragen werden. Der zweite modulierte Takt SCLK weist außerdem eine Periode auf, welche während jeder Modulationsperiode von schnell nach langsam verändert wird, ähnlich dem ersten modulierten Takt FCLK.
  • Diese Änderung der Datentaktfrequenz kann sinusförmig, symmetrisch, asymmetrisch sein oder viele unterschiedliche Frequenzen aufweisen, wie oben beschrieben.
  • Der Treiber 44 reagiert auf den zweiten modulierten Takt SCLK zum Eingeben von skalierten Videodaten SVD, wobei der Monitor 46 angesteuert wird. Wie oben beschrieben variieren die Frequenz der skalierten Videodaten SVD, welche an den Treiber 44 angelegt werden und die Frequenz des zweiten modulierten Takts SCLK bevorzugt graduell und wiederholt während jeder Modulationsperiode, so daß die Spektralbreite der skalierten Videodaten und des zweiten modulierten Takts SCLK stark vergrößert wird und weit wird, und die Spektralpegel der skalierten Videodaten SVD und des zweiten modulierten Takts SCLK stark erniedrigt werden und sehr gering werden. Daher wird zwischen dem Monitorskalierer 42 und dem Treiber 44 erzeugte EMI über ein weites Frequenzband verteilt und weist einen sehr geringen Pegel auf. Daher ist EMI an der Anzeigevorrichtung nach 8 minimiert.
  • Aus 9 ist eine Anzeigevorrichtung nach einer anderen bevorzugten Ausführungsform der Erfindung ersichtlich. Diese Monitorvorrichtung weist einen Analog/Digitalumsetzer 50, welcher nachfolgend als AD-Umsetzer bezeichnet wird, einen Monitorskalierer 52, einen Treiber 54 und eine Anzeige 56 auf, welche in Kaskade an eine Analogsignalleitung ASL geschaltet sind sowie einen Taktmodulator 60 auf, welcher zwischen einen Taktgenerator 58 und den AD-Umsetzer 50 geschaltet ist. Der Taktgenerator 58 erzeugt einen Abtasttakt CLK mit einer konstanten Periode (oder Frequenz). Der Taktmodulator 60 führt eine Frequenzmodulation des Abtasttaktes CLK durch, um den ersten modulierten Takt FCLK zu erzeugen.
  • Bei dieser bevorzugten Ausführungsform weist der erste modulierte Takt FCLK eine Frequenz auf, welche bevorzugt während jeder Periode zwischen der oberen Grenzfrequenz und der unteren Grenzfrequenz erhöht und erniedrigt wird. Die Frequenzvariationsbreite eines derartigen ersten modulierten Takts FCLK ist bevorzugt zwischen ±1% bis ±50% basierend auf der Frequenz des Abtasttaktes CLK. Wenn der Abtasttakt CLK beispielsweise eine Frequenz von 65 MHz aufweist, variiert die Frequenz des ersten modulierten Takts FCLK in einem Bereich zwischen 32,5 MHz bis 97,5 MHz entsprechend ±50%, oder in einem Bereich zwischen 64,35 MHz bis 65,65 MHz, entsprechend ±1%.
  • Zum Erzeugen eines derartigen ersten modulierten Takts FCLK weist der Taktmodulator 60 einen Frequenzmodulator (nicht gezeigt) zum Erhöhen und Erniedrigen der Frequenz des Abtasttaktes CLK abhängig von einem besonderen Muster, wie beispielsweise einer Dreiecks-Wellenform auf. Die Dreiecks-Wellenform weist eine aufwärts gerichtete Schräge und eine abwärts gerichtete Schräge auf, welche denselben Absolutwert aufweisen. Der AD-Umsetzer 50 tastet ein analoges Videosignal AVS von der Analogsignalleitung ASL mit jedem Takt des ersten modulierten Takts FCLK ab und codiert das abgetastete Signal unter Erzeugen eines digitalen Videosignals VD. Dieses digitale Videosignal VD wird schnell übertragen und dann graduell verändert, so daß es während jeder Modulationsperiode langsam übertragen wird. Wie oben beschrieben können andere Frequenzvariationsmuster zum Verändern der Datenübertragungsgeschwindigkeit unter Minimieren der EMI verwendet werden.
  • Derartige digitale Videodaten VD werden an den Monitorskalierer 52 zusammen mit dem zweiten modulierten Takt SCLK angelegt. Der zweite modulierte Takt SCLK erweist bevorzugt eine Periode auf, welche während jeder Modulationsperiode bevorzugt graduell schneller und danach graduell langsamer wird, in einer dem ersten modulierten Takt FCLK ähnlichen Weise. Jedoch kann der zweite modulierte Takt SCLK, verglichen mit dem ersten modulierten Takt FCLK, um eine bestimmte Phase verzögert werden.
  • Der Monitorskalierer 52 reagiert auf den zweiten modulierten Takt SCKL von dem AD-Umsetzer 50 zum Eingeben von Videodaten VD von dem AD-Umsetzer 50 und skaliert gleichzeitig die eingegebenen Videodaten VD, so daß diese an die Auflösung des Anzeigepaneels angepaßt sind. Außerdem legt der Monitorskalierer 52 die skalierten Videodaten SVD an den Treiber 54 derart an, daß die skalierten Videodaten synchronisiert mit dem zweiten modulierten Takt SCLK sind, welcher von dem AD-Umsetzer 50 empfangen wird, und legt gleichzeitig den dritten modulierten Takt TCLK an. Daher werden die skalierten Videodaten SVD, welche an den Treiber 54 angelegt werden, während jeder Modulationsperiode bevorzugt graduell schneller übertragen und danach bevorzugt graduell langsamer übertragen. Der dritte modulierte Takt TCLK weist eine Periode auf, welche während jeder Modulationsperiode bevorzugt graduell schneller und danach bevorzugt graduell langsamer wird, in einer dem ersten und zweiten modulierten Takt FCLK bzw. SCLK ähnlichen Weise. Jedoch kann der dritte modulierte Takt TCLK um eine bestimmte Phasendifferenz verglichen mit dem zweiten modulierten Takt SCLK verzögert werden. Der Treiber 54 reagiert auf den dritten modulierten Takt TCLK zum Eingeben der skalierten Videodaten SVD unter Ansteuern der Anzeige 56.
  • Wie oben beschrieben, kann die Frequenz der skalierten Videodaten SVD, welche an den Treiber 54 von dem AD-Umsetzer 50 angelegt werden und die Frequenz des dritten modulierten Takts TCLK bevorzugt graduell und wiederholt während jeder Periode variieren, so daß die Spektralbreite der skalierten Videodaten und des dritten modulierten Takts TCLK stark vergrößert ist und sehr groß wird und die Spektralpegel der skalierten Videodaten SVD und des dritten modulierten Takts TCLK stark verringert sind und sehr gering werden.
  • Daher sind zwischen dem Monitorskalierer 52 und dem Treiber 54 erzeugte EMI über ein weites Frequenzband verteilt und haben daher einen sehr geringen Pegel. Daher sind EMI an der Anzeigevorrichtung nach 9 stark verringert.
  • Wie oben beschrieben, wird bei der Datenschnittstellenvorrichtung nach unterschiedlichen bevorzugten Ausführungsformen der Erfindung die Frequenz der Daten und des Takts, welche für die Datenübertragung verwendet wird, derart geändert, daß EMI minimiert wird. Daher wird durch Signals von der Datenschnittstellenvorrichtung erzeugte EMI über ein weites Frequenzband verteilt. Somit ist EMI stark reduziert und minimiert.
  • Außerdem wird bei einer Flüssigkristallpaneel-Ansteuervorrichtung oder einer Monitorvorrichtung nach einer der bevorzugten Ausführungsformen der Erfindung die Frequenz der Daten und des Takts, welcher für die Datenübertragung verwendet wird während jeder Periode verändert. Dementsprechend ist an dem Flüssigkristallpaneel oder der Monitor-Ansteuervorrichtung erzeugte EMI über ein weites Frequenzband verteilt. Daher ist die EMI minimiert und fast vollständig eliminiert.

Claims (13)

  1. Flüssigkristallpaneel-Ansteuerungsvorrichtung, aufweisend: eine externe Taktleitung (ECKL) zum Anlegen eines Datentakts (DCLK); einen externen Bus (EB) zum Anlegen von Videodaten; Source-Treiber (22), die zum Ansteuern von Signalleitungen eines Flüssigkristallpaneels (20) eingerichtet sind; einen Taktmodulator (28) zum Modulieren des Datentakts (DCLK) und Bereitstellen eines modulierten Taktsignals (FCLK) mit einer zum Minimieren der EMI geänderten Frequenz; einen Frequenzteiler (30) zum herabsetzen der Frequenz des modulierten Taktsignals (FCLK), das von dem Taktmodulator (28) empfangen wird; einen Zeitsteuerschaltkreis (26), der den Datentakt (DCLK) und das modulierte Taktsignal (FCLK) über den Frequenzteiler (30) empfängt, der die Videodaten entsprechend dem Datentakt (DCLK) empfängt, und die Videodaten für jeweils geradzahlige Pixel und ungeradzahlige Pixel an die Source-Treiber (22) gemäß dem moduliertem Taktsignal (FCLK) von dem Frequenzteiler (30) übermittelt, so dass die Übertragungsgeschwindigkeit innerhalb eines bestimmten Bereichs variiert wird; einen ersten internen Bus (FIB) zum Übertragen der Videodaten für die ungeradzahligen Pixel von dem Zeitsteuerschaltkreis (26) an die Source-Treiber (13); und einen zweiten internen Bus (SIB) zum Übertragen der Videodaten für die geradzahligen Pixel von dem Zeitsteuerschaltkreis (26) an die Source-Treiber (22).
  2. Flüssigkristallpaneel-Ansteuerungsvorrichtung nach Anspruch 1, wobei der Taktmodulator (28) die Frequenz des Datentaktes (DCLK) gemäß einem vorbestimmten Muster variiert.
  3. Flüssigkristallpaneel-Ansteuerungsvorrichtung nach Anspruch 2, wobei das vorbestimmte Muster derart ausgebildet ist, daß die Frequenz des Datentaktes (DCLK) während jeder Periode graduell ansteigt und dann graduell abfällt oder graduell abfällt und dann graduell ansteigt.
  4. Flüssigkristallpaneel-Ansteuerungsvorrichtung nach Anspruch 2, wobei das vorbestimmte Muster auf einer Dreieckswellenform, einer Sinuswellenform, einer symmetrischen Wellenform, einer asymmetrischen Wellenform oder einem Muster, welches mehrere unterschiedliche Frequenzen aufweist, basiert.
  5. Flüssigkristallpaneel-Ansteuerungsvorrichtung nach Anspruch 1, wobei das modulierte Taktsignal (FCLK) eine Frequenz aufweist, welche in einem Frequenzband von ±1% bis ±50% einer Zielfrequenz variiert.
  6. Flüssigkristallpaneel-Ansteuerungsvorrichtung nach Anspruch 1, wobei der Taktmodulator (28) eine elektronische Schaltung, einen IC-Chip, einen ASIC-Chip oder eine Mehrzahl von elektronischen Bauelementen aufweist.
  7. Verfahren zum Ansteuern einer Anzeigevorrichtung mit folgenden Schritten: Modulieren eines Datentakts (DCLK) in ein moduliertes Taktsignal (FCLK) mit einer Frequenz, die zum Reduzieren von EMI verändert wird; Frequenz-Teilen des modulierten Taktsignals (FCLK); Empfangen von Videodaten entsprechend dem Datentakt (DCLK); Übertragen von Videodaten für jeweils geradzahlige Pixel und ungeradzahlige Pixel an Source-Treiber (22), gemäß dem modulierten Taktsignal (FCLK) nach dem Frequenz-Teilen, so dass die Übertragungsgeschwindigkeit innerhalb eines vorbestimmten Bereichs variiert wird; wobei die Videodaten für die ungeradzahligen Pixel über einen ersten internen Bus (FIB) an die Source-Treiber (22) übermittelt werden, und die Videodaten für die geradzahligen Pixel über einen zweiten internen Bus (SIB) an die Source-Treiber (22) übermittelt werden.
  8. Verfahren nach Anspruch 7, wobei die Anzeigevorrichtung eine Flüssigkristallanzeige ist.
  9. Verfahren nach Anspruch 7, wobei die Anzeigevorrichtung ein Monitor ist, welcher eine Flüssigkristallanzeige aufweist.
  10. Verfahren nach Anspruch 7, ferner mit dem Schritt des Variierens der Frequenz des modulierten Taktsignals (FCLK) unter Verändern der Datenübertragungsgeschwindigkeit.
  11. Verfahren nach Anspruch 10, wobei der Schritt des Modulierens des Datentakts (DCLK) in ein moduliertes Taktsignal (FCLK) mit einer Frequenz, die zum Reduzieren von EMI geändert wird, ferner Variieren der Frequenz des modulierten Taktsignals (FCLK) während jeder Periode entsprechend eines vorbestimmten Musters aufweist, so daß die Frequenz des modulierten Taktsignals (FCLK) graduell erhöht und anschließend graduell erniedrigt oder graduell erniedrigt und anschließend graduell erhöht wird.
  12. Verfahren nach Anspruch 10, wobei der Schritt des Modulierens des Datentakts (DCLK) in ein moduliertes Taktsignal (FCLK) mit einer Frequenz, die zum Reduzieren von EMI geändert wird, ferner Variieren der Frequenz des modulierten Taktsignals (FCLK) entsprechend eines vorbestimmten Musters aufweist, welches auf einer dreieckigen Wellenform, einer sinusförmigen Wellenform, einer symmetrischen Wellenform, einer asymmetrischen Wellenform oder einem Muster, welches mehrere unterschiedliche Frequenzen, basiert.
  13. Verfahren nach Anspruch 7, wobei die Frequenz des modulierten Taktsignals (FCLK) in einem Frequenzband von ±1% bis ±50% einer Zielfrequenz variiert wird.
DE19954240.6A 1999-04-12 1999-11-11 Datenschnittstelle Expired - Lifetime DE19954240B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990012748A KR100326200B1 (ko) 1999-04-12 1999-04-12 데이터 중계장치와 이를 이용한 액정패널 구동장치, 모니터 장치 및 표시장치의 구동방법
KR99-12748 1999-04-12

Publications (2)

Publication Number Publication Date
DE19954240A1 DE19954240A1 (de) 2000-10-19
DE19954240B4 true DE19954240B4 (de) 2015-12-31

Family

ID=19579404

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19954240.6A Expired - Lifetime DE19954240B4 (de) 1999-04-12 1999-11-11 Datenschnittstelle

Country Status (6)

Country Link
US (1) US6720943B1 (de)
JP (1) JP3461783B2 (de)
KR (1) KR100326200B1 (de)
DE (1) DE19954240B4 (de)
FR (1) FR2792101B1 (de)
GB (1) GB2349006B (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3421988B2 (ja) * 1999-10-27 2003-06-30 Necビューテクノロジー株式会社 表示装置及びそれに用いるクロック間干渉による影響の防止方法
JP4694670B2 (ja) * 2000-03-31 2011-06-08 株式会社日立製作所 プラズマ表示装置
JP2002196732A (ja) * 2000-04-27 2002-07-12 Toshiba Corp 表示装置、画像制御半導体装置、および表示装置の駆動方法
KR100471054B1 (ko) * 2000-11-18 2005-03-07 삼성전자주식회사 컴퓨터 시스템 및 그의 화상처리방법
KR100811343B1 (ko) * 2001-05-02 2008-03-07 엘지전자 주식회사 평판 표시 소자의 이엠아이 방지 장치
JP4104044B2 (ja) * 2001-07-10 2008-06-18 株式会社 日立ディスプレイズ 液晶表示装置
JP2004023556A (ja) 2002-06-18 2004-01-22 Seiko Epson Corp 電子機器
US7570245B2 (en) * 2002-09-06 2009-08-04 Nxp B.V. Control unit and method for reducing interference patterns in the display of an image on a screen
DE10241343A1 (de) * 2002-09-06 2004-03-25 Sp3D Chip Design Gmbh Steuernheit und Verfahren zum Reduzieren von Interferenzmustern bei der Anzeige eines Bildes auf einem Bildschirm
KR100878244B1 (ko) * 2002-09-12 2009-01-13 삼성전자주식회사 구동 전압 생성 회로 및 이를 이용한 액정 표시 장치
KR100894640B1 (ko) * 2002-10-30 2009-04-24 엘지디스플레이 주식회사 확산 스펙트럼을 이용한 액정 표시 장치 및 그의 구동 방법
JP3880540B2 (ja) * 2003-05-16 2007-02-14 キヤノン株式会社 表示パネルの駆動制御装置
KR101016731B1 (ko) * 2003-12-22 2011-02-25 엘지디스플레이 주식회사 확산 스펙트럼을 이용한 액정 표시 장치 및 그의 구동 방법
KR100701086B1 (ko) * 2004-02-04 2007-03-29 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 구동회로
US7328047B2 (en) 2004-08-31 2008-02-05 Research In Motion Limited Mobile wireless communications device with reduced interfering energy from the display and related methods
ATE422732T1 (de) * 2004-09-06 2009-02-15 Freescale Semiconductor Inc Drahtloses kommunikationsgerät und datenschnittstelle
US7443389B1 (en) * 2004-11-11 2008-10-28 Nvidia Corporation Pixel clock spread spectrum modulation
KR100665060B1 (ko) * 2004-12-21 2007-01-09 삼성전자주식회사 디스플레이장치 및 그 제어방법과 영상신호 처리 디바이스
TWI264689B (en) * 2005-06-06 2006-10-21 Au Optronics Corp Mobile device and display having slim boarder thereof
JP5023709B2 (ja) * 2006-04-03 2012-09-12 株式会社デンソー 通信システム及び通信装置
KR100850211B1 (ko) * 2007-02-26 2008-08-04 삼성전자주식회사 타이밍 컨트롤러 및 소스 드라이버를 구비하는 lcd 장치
US8149202B2 (en) * 2007-08-09 2012-04-03 Chimei Innolux Corporation Flat display and method for modulating a clock signal for driving the same
KR101475459B1 (ko) * 2008-01-09 2014-12-23 삼성디스플레이 주식회사 타이밍 컨트롤러, 이를 이용한 데이터 처리방법 및 이를갖는 표시장치
WO2010026446A1 (en) * 2008-09-04 2010-03-11 Freescale Semiconductor, Inc. Method and apparatus for transmitting data
EP2204930B1 (de) 2008-12-31 2014-10-08 Ericsson Modems SA Digitale Schnittstelle zwischen einer Hochfrequenz- und einer Basisbandschaltung und Verfahren zur Steuerung einer derartigen Schnittstelle
JP4681658B2 (ja) * 2009-01-30 2011-05-11 ザインエレクトロニクス株式会社 クロック制御回路及び送信機
KR20110045152A (ko) * 2009-10-26 2011-05-04 삼성전자주식회사 휴대용 단말기에서 전자기적 방해를 줄이기 위한 장치 및 방법
JP5534968B2 (ja) * 2010-06-15 2014-07-02 シャープ株式会社 液晶表示装置および電子情報機器
KR101842064B1 (ko) * 2011-05-18 2018-03-27 삼성디스플레이 주식회사 액정 표시 장치의 구동 장치 및 방법
JP2013231842A (ja) * 2012-04-27 2013-11-14 Canon Inc 電気光学表示装置および電子機器
US9479310B2 (en) * 2013-08-06 2016-10-25 Infineon Technologies Ag Method, apparatus and system to communicate with a device
CN108694898B (zh) * 2017-06-09 2022-03-29 京东方科技集团股份有限公司 驱动控制方法、组件及显示装置
JP2018132785A (ja) * 2018-06-01 2018-08-23 キヤノン株式会社 回路基板、および表示装置
JP6744456B1 (ja) * 2019-07-11 2020-08-19 ラピスセミコンダクタ株式会社 データドライバ及び表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359343A (en) * 1992-01-27 1994-10-25 Nec Corporation Dynamic addressing display device and display system therewith
US5659339A (en) * 1994-09-30 1997-08-19 Sun Microsystems, Inc. Method and apparatus for reducing electromagnetic interference radiated by flat panel display systems
GB2311673A (en) * 1996-03-29 1997-10-01 Advanced Risc Mach Ltd Digital circuit with modulated clock
DE19716095A1 (de) * 1996-04-17 1997-11-06 Samsung Electronics Co Ltd Bildsignal-Umsetzungsvorrichtung und Anzeigeeinrichtung mit einer solchen
US5757338A (en) * 1996-08-21 1998-05-26 Neomagic Corp. EMI reduction for a flat-panel display controller using horizontal-line based spread spectrum
JPH10268825A (ja) * 1996-09-04 1998-10-09 Fujitsu Ltd データドライバを有する表示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3802863A1 (de) 1988-02-01 1989-08-10 Vdo Schindling Verfahren zum betrieb einer taktgesteuerten einrichtung und taktgesteuerte einrichtung
DE3823018A1 (de) 1988-07-07 1990-01-11 Bosch Gmbh Robert Verfahren und vorrichtung zum entstoeren von mikroprozessor-schaltungen
WO1990014710A1 (en) 1989-05-22 1990-11-29 Motorola, Inc. Modulated clock source for logic circuits
FI83143C (fi) 1989-09-07 1991-05-27 Telenokia Oy Foerfarande och anordning foer daempning av radiofrekventa stoerningar foerorsakade av klockfrekvenses harmoniska komponenter i digitaliska anordningar.
JPH04310699A (ja) 1991-04-09 1992-11-02 Seiko Epson Corp 電子回路の駆動方法及びシフトレジスタ回路の駆動方法及び表示装置の駆動方法
US5226058A (en) 1991-09-30 1993-07-06 Motorola, Inc. Spread spectrum data processor clock
JPH06250755A (ja) 1993-03-01 1994-09-09 Canon Inc 電子機器
US5437060A (en) 1993-06-01 1995-07-25 Itronix Corporation Apparatus and method for reducing interference in a communications system
US5631920A (en) * 1993-11-29 1997-05-20 Lexmark International, Inc. Spread spectrum clock generator
JPH07212710A (ja) 1994-01-21 1995-08-11 Hitachi Ltd 画像送信方法および画像送信装置および画像受信方法および画像受信装置および可変速度対応蓄積装置
JPH09501815A (ja) 1994-04-21 1997-02-18 エリクソン インコーポレイテッド 電子装置における発振器からの干渉低減
JPH0865609A (ja) * 1994-08-24 1996-03-08 Sony Corp 表示装置
US5974464A (en) * 1995-10-06 1999-10-26 Silicon Image, Inc. System for high speed serial video signal transmission using DC-balanced coding
KR0155934B1 (ko) * 1995-12-14 1998-11-16 김광호 엑스.지.에이. 그래픽 시스템
US5736893A (en) 1996-01-29 1998-04-07 Hewlett-Packard Company Digital method and apparatus for reducing EMI emissions in digitally-clocked systems
US5943382A (en) * 1996-08-21 1999-08-24 Neomagic Corp. Dual-loop spread-spectrum clock generator with master PLL and slave voltage-modulation-locked loop
EP0828360A1 (de) * 1996-09-04 1998-03-11 Micronas Intermetall GmbH Taktgenerator zur Erzeugung eines störstrahlarmen Systemtaktes
JPH1141299A (ja) * 1997-07-17 1999-02-12 Oki Micro Design Miyazaki:Kk インタフェース回路
US5870294A (en) * 1997-09-26 1999-02-09 Northern Telecom Limited Soft switched PWM AC to DC converter with gate array logic control
US6084700A (en) * 1998-04-29 2000-07-04 Gentex Corporation Reflectance control of an electrochromic element using a variable duty cycle drive

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359343A (en) * 1992-01-27 1994-10-25 Nec Corporation Dynamic addressing display device and display system therewith
US5659339A (en) * 1994-09-30 1997-08-19 Sun Microsystems, Inc. Method and apparatus for reducing electromagnetic interference radiated by flat panel display systems
GB2311673A (en) * 1996-03-29 1997-10-01 Advanced Risc Mach Ltd Digital circuit with modulated clock
DE19716095A1 (de) * 1996-04-17 1997-11-06 Samsung Electronics Co Ltd Bildsignal-Umsetzungsvorrichtung und Anzeigeeinrichtung mit einer solchen
US5757338A (en) * 1996-08-21 1998-05-26 Neomagic Corp. EMI reduction for a flat-panel display controller using horizontal-line based spread spectrum
JPH10268825A (ja) * 1996-09-04 1998-10-09 Fujitsu Ltd データドライバを有する表示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP H10-268 825 A

Also Published As

Publication number Publication date
GB2349006B (en) 2003-10-08
GB9926900D0 (en) 2000-01-12
US6720943B1 (en) 2004-04-13
FR2792101A1 (fr) 2000-10-13
KR20000065952A (ko) 2000-11-15
JP2001007891A (ja) 2001-01-12
GB2349006A (en) 2000-10-18
DE19954240A1 (de) 2000-10-19
JP3461783B2 (ja) 2003-10-27
FR2792101B1 (fr) 2005-09-16
KR100326200B1 (ko) 2002-02-27

Similar Documents

Publication Publication Date Title
DE19954240B4 (de) Datenschnittstelle
DE19915020B4 (de) Steuerschaltung für ein Videoanzeigesystem und Verfahren zum Übertragen von Videodaten in einem Videoanzeigesystem
DE102006029710B4 (de) Vorrichtung und Verfahren zur Ansteuerung einer Flüssigkristallanzeigevorrichtung
DE69726335T2 (de) Videoadapter und digitales Bildanzeigegerät
DE102004030556B4 (de) Verfahren und Vorrichtung zum Treiben einer Flüssigkristallanzeige
DE102004062529B4 (de) Verfahren und Vorrichtung zum Treiben einer Flüssigkristallanzeigevorrichtung
DE102007033471B4 (de) Schaltungsanordnung und Verfahren zur Ansteuerung segmentierter LED-Hintergrundbeleuchtungen
DE102012110068B4 (de) Flachbildschirmvorrichtung
DE3326517A1 (de) Fluessigkristall-bilddisplay
DE19538656A1 (de) Graustufungsanzeige-Treiberverfahren und Matrix-Flüssigkristall-Display
DE10136517A1 (de) Flüssigkristallanzeige und Verfahren zum Ansteuern einer Flüssigkristallanzeige
DE112006000489B4 (de) Digitalbildübertragungsvorrichtung
DE10037370B4 (de) Vorrichtung und Verfahren zum Anpassen von Videoinformation in einem Computersystem
DE3621524A1 (de) Ansteuereinrichtung fuer eine fluessigkristallvorrichtung
EP0943125B1 (de) Ansteuerung von zwei monitoren mit anzeigedatenübertragung via fifo-puffer
DE10241353B4 (de) Verfahren und Vorrichtung zum Umwandeln eines Farbbildes
DE10226906B4 (de) Vorrichtung und Verfahren zur Datenübertragung
EP0468973B2 (de) Monitorsteuerschaltung
EP1183676A1 (de) Verfahren und einrichtung zum abgleich der phase bei flachbildschirmen
EP1535274B1 (de) Steuereinheit und verfahren zum reduzieren von interferenzmustern bei der anzeige eines bildes auf einem bildschirm
DE10053204B4 (de) Gerät und Verfahren zum Vermeiden einer Bildqualitätsverschlechterung für eine Anzeigevorrichtung
WO2000058936A1 (de) Verfahren und einrichtung zum nachstellen der phase bei flachbildschirmen
EP0907946B1 (de) Anzeigesystem und verfahren zur versorgung eines anzeigesystems mit einem bildsignal
EP1511003B1 (de) Verfahren und Anordnung zur Synchronisation eines Videoeingangs- mit einem Videoausgangssignal
DE4015932C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: LG DISPLAY CO., LTD., SEOUL, KR

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R071 Expiry of right