JPH0865609A

JPH0865609A - 表示装置

Info

Publication number: JPH0865609A
Application number: JP6222590A
Authority: JP
Inventors: Hiroyuki Yoshine; 裕之芳根
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-08-24
Filing date: 1994-08-24
Publication date: 1996-03-08

Abstract

(57)【要約】【目的】駆動回路を内蔵するアクティブマトリクス型
表示パネルの画面リニアリティを簡便な構成で調整可能
とする。【構成】表示装置は表示パネル１と、これに映像信号
Ｖｓｉｇを入力するデコーダ／ドライバ２と、表示パネ
ル１にクロック信号ＶＣＫ，ＨＣＫを入力するタイミン
グジェネレータ３とを備えている。表示パネル１は行列
配置した画素アレイ４と、垂直駆動回路５及び水平駆動
回路６を備えている。これらの駆動回路５，６は入力さ
れたクロック信号ＶＣＫ，ＨＣＫに応じて動作し、入力
された映像信号Ｖｓｉｇを順次画素アレイ４に書き込ん
で画面を表示する。タイミングジェネレータ３は与えら
れたリニアリティデータに従ってクロック信号ＶＣＫ，
ＨＣＫの周波数を変調するＦＭ変調手段７を備えてお
り、表示された画面のリニアリティを調整する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリクス
型の表示パネルと、これに映像信号を入力するデコーダ
／ドライバと、表示パネルにクロック信号を入力するタ
イミングジェネレータとを備えた表示装置に関する。よ
り詳しくは、表示パネルに表示された画面のリニアリテ
ィ調整技術に関する。

【０００２】

【従来の技術】アクティブマトリクス型の表示パネルは
行状に配線した複数のゲートラインと列状に配線した複
数の信号ラインと両者の各交差部に設けられた複数の画
素とを有している。この画素は、例えば微細な液晶セル
からなり行列状に配置して画面を構成する。個々の画素
に対応してこれをスイッチングする為薄膜トランジスタ
が集積形成されている。又、垂直駆動回路を備えてお
り、タイミングジェネレータから入力される垂直クロッ
ク信号に応じて動作し各ゲートラインを順次垂直走査し
て一水平期間毎に一行分の画素を選択する。さらに、水
平駆動回路を有しており、同じくタイミングジェネレー
タから入力される水平クロック信号に応じて一水平期間
内で各信号ラインを順次走査し、デコーダ／ドライバか
ら入力された映像信号をサンプリングして、選択された
一行分の画素に点順次でこれを書き込む。

【０００３】

【発明が解決しようとする課題】ところで、現行のテレ
ビジョン用映像信号には種々の規格があり、例えばＮＴ
ＳＣ方式に従った映像信号と、ハイビジョン方式の映像
信号が挙げられる。図８に示す様に、ＮＴＳＣ方式の映
像信号は４対３のアスペクト比を有する表示パネルに入
力されノーマル画面が写し出される。一方、ハイビジョ
ン方式の映像信号は１６対９のアスペクト比を有する表
示パネルに入力され、横長のワイド画面が写し出され
る。この様に、現行の表示パネルには４対３のアスペク
ト比を有するノーマル画面用と、１６対９のアスペクト
比を有するワイド画面用があり、各々映像信号の規格に
従って使い分けられる。しかしながら、ハイビジョン方
式対応のワイド画面表示パネルに、ＮＴＳＣ方式の映像
信号が入力される場合もある。即ち、ワイド画面対応の
表示パネルで、ハイビジョン方式の映像信号とＮＴＳＣ
方式の映像信号を兼用する場合である。この時、表示パ
ネルに内蔵した垂直駆動回路及び水平駆動回路はタイミ
ングジェネレータから供給される一定のクロック信号に
応じて動作する為、ＮＴＳＣ方式の映像信号を入力した
場合、横方向に伸長された（即ち上下方向に潰れた）画
面がワイド対応の表示パネルに写し出される事になる。
即ち、従来のワイド対応表示パネルでは水平方向あるい
は垂直方向の画面リニアリティを調整できない為、間延
びした画面が写し出される事になり解決すべき課題とな
っている。

【０００４】ところでテレビジョン用のディスプレイに
は表示パネルの他に従来ブラウン管が広く採用されてい
る。図９に示す様に、ブラウン管にも４対３のアスペク
ト比を有するノーマル対応と、１６対９のアスペクト比
を有するワイド対応とがある。ブラウン管を用いた場
合、ＮＴＳＣ方式の映像信号をワイド対応にする為、画
像処理を行なっている。即ち、ＮＴＳＣ方式の映像信号
を一旦画像メモリ等に書き込み所定の演算処理を施して
リニアリティを調節している。図９に示した例では、ワ
イド画面の周辺だけを伸長する事により見栄えの良い画
像を写し出しており、パノラマモードあるいはシネラマ
モードと呼ばれている。この様に、画像メモリ等を用い
れば画面のリニアリティは自由に調整する事が可能にな
る。しかしながら、映像信号をデジタル処理する方式で
あるので、部品点数の増大を招き表示パネル等にこの方
法を応用する事は必ずしも適当でない。

【０００５】

【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は簡便な方式で表示パネルに写し出さ
れた画面のリニアリティを調整もしくは補正する技術を
提供する事を目的とする。かかる目的を達成する為に以
下の手段を講じた。即ち、本発明にかかる表示装置は基
本的な構成として、表示パネルと、これに映像信号を入
力するデコーダ／ドライバと、該表示パネルにクロック
信号を入力するタイミングジェネレータとを備えてい
る。前記表示パネルは、行列配置した画素アレイと周辺
の駆動手段とを内蔵している。この駆動手段はタイミン
グジェネレータから入力されたクロック信号に応じて動
作し、デコーダ／ドライバから入力された映像信号を順
次該画素アレイに書き込んで画面を表示する。本発明の
特徴事項として、前記タイミングジェネレータはＦＭ変
調手段を備えており、与えられたリニアリティデータに
従って該クロック信号の周波数を変調し、表示された該
画面のリニアリティを調整する。具体的には、前記ＦＭ
変調手段は位相比較器及び電圧制御発振器を含むフェー
ズロックループ回路からなる。該位相比較器の入力端子
には映像信号から分離した同期信号が印加され、該電圧
制御発振器の入力端子には該リニアリティデータに応じ
た制御電圧が混合される。この結果、該電圧制御発振器
の出力端子から周波数変調されたクロック信号が取り出
される。

【０００６】さらに具体的には、前記駆動手段は水平ク
ロック信号に応じて該画素アレイの一行分に対し順次映
像信号のサンプリングを行なう水平駆動回路を含んでい
る。前記ＦＭ変調手段は与えられた水平リニアリティデ
ータに従って該水平クロック信号を周波数変調し該表示
画面の水平リニアリティを調整する。又、前記駆動手段
は垂直クロック信号に応じて該画素アレイの各行を順次
選択する垂直駆動回路を含んでいる。前記ＦＭ変調手段
は与えられた垂直リニアリティデータに従って該垂直ク
ロック信号を周波数変調し該表示画面の垂直リニアリテ
ィを調整する。一態様によれば、前記表示パネルは１６
対９のワイド画面を表示可能な画素アレイを有しており
例えばアクティブマトリクス型の液晶表示パネルを採用
する。一方、前記デコーダ／ドライバは４対３のノーマ
ル画面に対応した映像信号を該表示パネルに入力する。
この場合、前記タイミングジェネレータに含まれるＦＭ
変調手段は、ノーマル画面をワイド画面に適合して表示
する様にそのリニアリティを調整可能にする。

【０００７】

【作用】本発明によれば、タイミングジェネレータがク
ロック信号を生成し、表示パネルに内蔵した水平駆動回
路及び垂直駆動回路の動作を制御して、表示された画面
のリニアリティを調整している。即ち、タイミングジェ
ネレータはＦＭ変調手段を有しており、クロック信号の
周波数をＦＭ変調する事により、表示画面のリニアリテ
ィ補正が可能になる。ＦＭ変調手段は予め設定されたリ
ニアリティデータを制御電圧に変換し、フェーズロック
ループ回路の電圧制御発振器に印加する。水平方向のリ
ニアリティを調整する場合には、フェーズロックループ
回路の入力に水平同期信号を入力すると共に、電圧制御
発振器の入力に水平リニアリティデータに対応した制御
電圧を印加する。これにより、電圧制御発振回路から周
波数変調された水平クロック信号が出力される。例え
ば、水平リニアリティデータに従って水平クロック信号
が高速になった時には、映像信号のサンプリングレート
が高くなる為、水平方向に画面が伸長する。一方、垂直
方向のリニアリティを補正する場合は、フェーズロック
ループ回路の入力に垂直同期信号を入力すると共に、電
圧制御発振器の入力に垂直リニアリティデータに対応し
た制御電圧を印加する。これにより、電圧制御発振器の
出力から周波数変調された垂直クロック信号が出力され
る。

【０００８】

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかる表示装置の基本
的な構成を示すブロック図である。図示する様に、本表
示装置は表示パネル１とこれに映像信号を供給するデコ
ーダ／ドライバ２と表示パネル１の駆動を制御するタイ
ミングジェネレータ３とを備えている。表示パネル１は
複数の画素が行列配置した画素アレイ４と垂直駆動回路
５と水平駆動回路６とを有している。画素アレイ４は例
えばハイビジョン規格に従って配列した無数の画素を含
んでおり、１６対９のアスペクト比を有する画面を構成
する。なお、本発明はこれに限られるものではなく、画
素アレイ４は例えばＮＴＳＣ規格に従った４対３のアス
ペクト比を有する画面を構成するものであっても良い。
垂直駆動回路５は一水平期間毎に一行分の画素を順次選
択し、一垂直期間で画面の垂直走査を一回終了する。水
平駆動回路６は選択された一行分の画素に対して映像信
号の一水平期間分を書き込む。

【０００９】デコーダ／ドライバ２は例えば５Ｖの電源
電圧の供給を受けるデコーダ部と１２Ｖの電源電圧の供
給を受けるドライバ部とを有している。デコーダ部は外
部から入力された複合映像信号ＶＩＤＥＯをデコードし
輝度信号とクロマ信号を取り出す。又、複合映像信号Ｖ
ＩＤＥＯから分離した垂直同期信号Ｖｓｙｎｃ及び水平
同期信号Ｈｓｙｎｃをタイミングジェネレータ３側に転
送する。ドライバ部はタイミングジェネレータ３から入
力される反転信号ＦＲＰに応じて、交流化された映像信
号ＶｓｉｇをＲＧＢ三原色毎に分けて表示パネル１側に
供給する。

【００１０】タイミングジェネレータ３は同期信号Ｖｓ
ｙｎｃ，Ｈｓｙｎｃに基づいて種々のタイミング信号を
作成し表示パネル１に供給してそのタイミング制御を行
なう。即ち、垂直スタート信号ＶＳＴ及び垂直クロック
信号ＶＣＫを垂直駆動回路５に供給して一行分の画素を
順次選択せしめる。又、水平スタート信号ＨＳＴや水平
クロック信号ＨＣＫを水平駆動回路６に供給して、選択
された一行分の画素に対し映像信号Ｖｓｉｇの一水平期
間分を書き込ませる。

【００１１】本発明の特徴事項として、タイミングジェ
ネレータ３はＦＭ変調手段７を備えており、予め設定さ
れたリニアリティデータに従ってクロック信号の周波数
を変調し、画素アレイ４に表示された画面のリニアリテ
ィを調整する。具体的には、ＦＭ変調手段７は所定の水
平リニアリティデータに従って水平クロック信号ＨＣＫ
を周波数変調し、表示画面の水平リニアリティを調整す
る。又、所定の垂直リニアリティデータに従って垂直ク
ロック信号ＶＣＫを周波数変調し表示画面の垂直リニア
リティを調整する。

【００１２】図２は、図１に示したＦＭ変調手段の具体
的な構成例を示すブロック図であり、本例では水平クロ
ック信号ＨＣＫをＦＭ変調している。図示する様に、Ｆ
Ｍ変調手段はフェーズロックループ回路（ＰＬＬ）から
構成されており、一水平期間毎に出力される水平同期信
号Ｈｓｙｎｃに同期して水平クロック信号ＨＣＫを出力
する。ＰＬＬは電圧制御発振器（ＶＣＯ）１１と１／ｎ
分周器１２と位相比較器（Ｐ／Ｃ）１３と低域濾波器
（ＬＰＦ）１４とからなる位相固定閉ループで構成され
ている。ＶＣＯ１１で生成されたＨＣＫを分周器１２で
１／ｎに分周する。位相比較器１３は分周器１２の出力
と水平同期信号Ｈｓｙｎｃの位相比較を行なう。この水
平同期信号はデコーダ／ドライバにより外部入力された
映像信号から分離抽出されたものである。位相比較器１
３の出力結果はＬＰＦ１４を介してエラー信号となりＶ
ＣＯ１１にフィードバックをかけその発振周波数を調整
する。この結果、水平同期信号Ｈｓｙｎｃに位相固定さ
れた水平クロック信号ＨＣＫが生成される。本回路の特
徴事項として、設定器１５を備えており、所望の水平リ
ニアリティデータが設定されている。この水平リニアリ
ティデータは一水平期間分に相当する長さを有してい
る。水平リニアリティデータはアンプ１６を介して対応
する制御電圧に変換され、ＶＣＯ１１の入力端子に混合
される。この制御電圧の大きさに応じてＶＣＯ１１の発
振周波数が変化し、ＨＣＫのＦＭ変調が行なわれる。図
示の例では、一水平期間の中央部でリニアリティデータ
が小さな値を示し、これに応じてＨＣＫの周波数は比較
的低くなる。これに対し、リニアリティデータは水平期
間の前部及び後部で大きくなっており、これに応じてＨ
ＣＫの周波数が高くなる。

【００１３】図３は、ＦＭ変調手段の他の具体的な構成
例を示すブロック図であり、本例では垂直クロック信号
ＶＣＫをＦＭ変調している。基本的な構成は、図２に示
した回路と同様であり、ＶＣＯ２１、１／ｍ分周器２
２、Ｐ／Ｃ２３、ＬＰＦ２４等からなるフェーズロック
ループ回路である。特徴事項として設定器２５を備えて
おり一垂直期間分の垂直リニアリティデータを記録して
いる。このデータはアンプ２６を介して対応する制御電
圧に変換され、ＶＣＯ２１の入力端子に印加される。
又、Ｐ／Ｃ２３の入力端子には垂直同期信号Ｖｓｙｎｃ
が印加される。

【００１４】図４は、ＦＭ変調手段のさらに別の例を示
す回路図である。本例では、ＨＣＫ及びＶＣＫの両者を
ＦＭ変調して出力する。基本的には、図２に示したフェ
ーズロックループ回路と図３に示したフェーズロックル
ープ回路を直列に接続した構成となっており、対応する
部分には対応する参照番号を付して理解を容易にしてい
る。図示する様に、前段フェーズロックループ回路の入
力端子には垂直同期信号Ｖｓｙｎｃが印加され、ＶＣＯ
２１からＦＭ変調された垂直クロック信号ＶＣＫが出力
される。このＶＣＫは表示パネルに供給されると共に、
水平同期信号の代わりとして後段フェーズロックループ
回路の入力端子に印加される。この結果、ＶＣＯ１１か
らＦＭ変調された水平クロック信号ＨＣＫが出力する。

【００１５】次に、図５を参照して本発明にかかる表示
装置の動作を詳細に説明する。例えば、映像信号Ｖｓｉ
ｇとして一部に円形パタンが含まれたＶｓｉｇが表示パ
ネルに供給されたとする。一方、水平クロック信号ＨＣ
Ｋは与えられた水平リニアリティデータに従ってＦＭ変
調されている。（Ａ）はＨＣＫの周波数が比較的低い場
合であり、Ｖｓｉｇに含まれる円形パタンが４個のＨＣ
Ｋに同期してサンプリングされている。なお、この個数
は説明を簡略化する為であり、実際はこれより多い。
（Ｂ）に示す状態では、ＨＣＫの周波数が高くなってお
り、Ｖｓｉｇに含まれる円形パタンは７個のＨＣＫに応
じてサンプリングされている。例えば、（Ａ）で示す様
に比較的低速のＨＣＫに応じてサンプリングされた円形
パタンは、略原形通りの画像として表示される。一方、
高速のＨＣＫでサンプリングされた場合は、（Ｂ）に示
す様に横方向に伸長した画像となって写し出される。こ
の様に、本発明ではＨＣＫの周波数を変調するだけで画
面の水平方向リニアリティを自在に調整もしくは補正で
きる。同様に、ＶＣＫの周波数を変調する事により画面
垂直方向のリニアリティを自在に調整もしくは補正する
事が可能になる。

【００１６】図６はリニアリティ補正の例を示す模式図
である。何れの場合も４対３のノーマル画面に対応した
映像信号を表示パネルに入力した場合であり、これに対
し表示パネルは１６対９のワイド画面を表示可能な画素
アレイを備えている。タイミングジェネレータに内蔵さ
れたＦＭ変調手段はノーマル画面をワイド画面に適合し
て表示する様にそのリニアリティを調整している。例え
ば（Ａ）の場合、水平リニアリティデータが一水平期間
の前部及び後部で大きくなっており、表示された画面は
左右周辺だけ横方向に伸長している。（Ｂ）の例では垂
直リニアリティデータが一垂直期間の前部及び後部で大
きな値を有しており、表示された画面は周辺部だけ上下
に伸長している。（Ｃ）に示す例は、（Ａ）と（Ｂ）を
複合したものであり、画面周辺部がコーナ部に向って伸
長している。

【００１７】最後に、図７を参照して図１に示した表示
パネルの具体的な構成例を説明する。この表示パネルは
行状に配線した複数のゲートラインＸと列状に配線した
複数の信号ラインＹと両者の交差部に設けられた複数の
画素ＰＸＬとを有している。この画素ＰＸＬは例えば微
細な液晶セルからなり行列状に配置して画素アレイを構
成する。個々の画素ＰＸＬに対してこれを駆動する為薄
膜トランジスタＴｒ等のスイッチング素子が集積形成さ
れている。又、垂直駆動回路５を備えており、ＶＳＴ及
びＦＭ変調されたＶＣＫに応じて各ゲートラインＸを順
次垂直走査して一水平期間毎に一行分の画素ＰＸＬを選
択する。一垂直期間で一回の垂直走査を完了する。さら
に、水平駆動回路６を有しており、ＨＳＴ及び周波数変
調されたＨＣＫに応じて一水平期間内で各信号ラインＹ
を順次走査し、ビデオライン３０から供給された映像信
号Ｖｓｉｇをサンプリングして選択された一行分の画素
ＰＸＬに点順次で書き込む。具体的には、各信号ライン
Ｙは水平スイッチＨＳＷを介してビデオライン３０に接
続されており外部から映像信号Ｖｓｉｇの供給を受け
る。水平駆動回路６はシフトレジスタからなり、ＨＣＫ
に応じてＨＳＴを順次転送する事により、順次サンプリ
ングパルスφ_Hを出力し、各水平スイッチＨＳＷを順次
開閉駆動して各信号ラインＹに映像信号Ｖｓｉｇをサン
プリングする。

【００１８】

【発明の効果】以上説明した様に、本発明によれば表示
パネルに内蔵される駆動回路を構成するシフトレジスタ
のクロック信号を周波数変調する事により表示画面のリ
ニアリティ調整が可能となり、何等映像信号のデジタル
処理あるいはアナログ処理を行なう必要がない。即ち、
表示パネルの駆動に本来必要なクロック信号を周波数変
調する事によりリニアリティ補正が実現でき、少ない部
品点数で対応できるという効果がある。

【図面の簡単な説明】

【図１】本発明にかかる表示装置の全体構成を示すブロ
ック図である。

【図２】本発明の要部となるＦＭ変調手段の一例を示す
回路図である。

【図３】ＦＭ変調手段の他の例を示す回路図である。

【図４】ＦＭ変調手段の別の例を示す回路図である。

【図５】本発明にかかる表示装置の動作説明に供する模
式図である。

【図６】画面リニアリティ補正の例を示す模式図であ
る。

【図７】本発明にかかる表示装置に組み込まれる表示パ
ネルの一例を示すブロック図である。

【図８】本発明の課題説明に供する模式図である。

【図９】同じく本発明の課題説明に供する模式図であ
る。

【符号の説明】

１表示パネル２デコーダ／ドライバ３タイミングジェネレータ４画素アレイ５垂直駆動回路６水平駆動回路７ＦＭ変調手段１１電圧制御発振器１２１／ｎ分周器１３位相比較器１４低域濾波器１５設定器１６アンプ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０９Ｇ 5/00 ５２０Ｗ 9377−5Ｈ

Claims

【特許請求の範囲】

【請求項１】表示パネルと、これに映像信号を入力す
るデコーダ／ドライバと、該表示パネルにクロック信号
を入力するタイミングジェネレータとを備えた表示装置
であって、前記表示パネルは、行列配置した画素アレイと、入力さ
れたクロック信号に応じて動作し入力された映像信号を
順次該画素アレイに書き込んで画面を表示する駆動手段
とを備えており、前記タイミングジェネレータは与えられたリニアリティ
データに従って該クロック信号の周波数を変調するＦＭ
変調手段を備えており、表示された該画面のリニアリテ
ィを調整する事を特徴とする表示装置。
【請求項２】前記ＦＭ変調手段は位相比較器及び電圧
制御発振器を含むフェーズロックループ回路であり、該
位相比較器の入力端子には映像信号から分離した同期信
号が印加され、該電圧制御発振器の入力端子には該リニ
アリティデータに応じた制御電圧が混合され、該電圧制
御発振器の出力端子から周波数変調されたクロック信号
が取り出される事を特徴とする請求項１記載の表示装
置。
【請求項３】前記駆動手段は水平クロック信号に応じ
て該画素アレイの一行分に対し順次映像信号のサンプリ
ングを行なう水平駆動回路を含んでおり、前記ＦＭ変調
手段は与えられた水平リニアリティデータに従って該水
平クロック信号を周波数変調し該表示画面の水平リニア
リティを調整する事を特徴とする請求項１記載の表示装
置。
【請求項４】前記駆動手段は垂直クロック信号に応じ
て該画素アレイの各行を順次選択する垂直駆動回路を含
んでおり、前記ＦＭ変調手段は与えられた垂直リニアリ
ティデータに従って該垂直クロック信号を周波数変調し
該表示画面の垂直リニアリティを調整する事を特徴とす
る請求項１記載の表示装置。
【請求項５】前記表示パネルは１６対９のワイド画面
を表示可能な画素アレイを有しており、前記デコーダ／
ドライバは４対３のノーマル画面に対応した映像信号を
該表示パネルに入力し、前記タイミングジェネレータは
ノーマル画面をワイド画面に適合して表示する様にその
リニアリティを調整可能なＦＭ変調手段を備えている事
を特徴とする請求項１記載の表示装置。
【請求項６】前記表示パネルはアクティブマトリクス
型の液晶表示パネルである事を特徴とする請求項１記載
の表示装置。
【請求項７】行列配置した画素アレイとその駆動回路
を内蔵する表示パネルにクロック信号を供給し該駆動回
路を動作させて該画素アレイに画面を表示させる為のタ
イミングジェネレータであって、与えられたリニアリティデータに従って該クロック信号
の周波数を変調するＦＭ変調手段を備えており、該表示
パネルに表示された画面のリニアリティを調整する事を
特徴とするタイミングジェネレータ。