CN108694898B - 驱动控制方法、组件及显示装置 - Google Patents

驱动控制方法、组件及显示装置 Download PDF

Info

Publication number
CN108694898B
CN108694898B CN201710434373.3A CN201710434373A CN108694898B CN 108694898 B CN108694898 B CN 108694898B CN 201710434373 A CN201710434373 A CN 201710434373A CN 108694898 B CN108694898 B CN 108694898B
Authority
CN
China
Prior art keywords
signal line
point
configuration
data
identity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710434373.3A
Other languages
English (en)
Other versions
CN108694898A (zh
Inventor
段欣
王鑫
朱昊
王洁琼
陈明
邵喜斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710434373.3A priority Critical patent/CN108694898B/zh
Priority to US16/620,390 priority patent/US11183135B2/en
Priority to EP18813801.0A priority patent/EP3637397A4/en
Priority to PCT/CN2018/089758 priority patent/WO2018223921A1/zh
Publication of CN108694898A publication Critical patent/CN108694898A/zh
Application granted granted Critical
Publication of CN108694898B publication Critical patent/CN108694898B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Abstract

本申请是关于一种驱动控制方法、组件及显示装置，属于面板制造领域。方法应用于时序控制器，所述时序控制器通过一第一信号线与并联的多个源极驱动芯片连接，所述方法包括：生成广播配置指令，所述广播配置指令用于指示所述多个源极驱动芯片根据所述广播配置指令进行芯片配置；通过所述第一信号线发送所述广播配置指令。本申请解决了目前的第一信号线的功能单一，利用率低的问题。本申请用于显示面板的信号驱动控制。

Description

驱动控制方法、组件及显示装置
技术领域
本公开涉及液晶面板制造领域，特别涉及驱动控制方法、组件及显示装置。
背景技术
显示装置一般可以包括显示面板以及用于驱动该显示面板的面板驱动电路，该驱动电路可以包括时序控制器(英文：timer controller；简称：T/CON)、栅极驱动电路和源极驱动电路，其中，栅极驱动电路包括多个栅极驱动芯片，源极驱动电路包括多个源极驱动(英文：source driver)芯片。
在面板驱动电路中，通常包括两种信号线，该两种信号线包括：第一信号线和第二信号线，第一信号线的信号传输速率小于第二信号线，该第一信号线可称为低速信号线，通常用于标识电平状态，第二信号线可称为高速信号线，通常用于传输高速差分信号。
具体的，在面板驱动过程中，一般采用点对点的高速信号传输技术来进行信号传输，其特点是在面板驱动电路的两个芯片之间(例如，时序控制器和源极驱动芯片)建立一对一的第二信号线，以传输高速差分信号，通常采用内嵌时钟的方式，由源极驱动芯片根据接收到的信号特征还原出时钟。其中，时序控制器还设置有额外的一根第一信号线，多个源极驱动芯片并联，且都连接到这根线上，该第一信号线用于标识电平状态，以配合第二信号线进行时序控制器和源极驱动芯片之间的时钟同步。
但是，上述第一信号线，由于其只能进行电平状态的标识，因此，第一信号线的功能单一，利用率较低。
发明内容
为了解决第一信号线的功能单一，利用率低的问题，本申请实施例提供了一种驱动控制方法、组件及显示装置。所述技术方案如下：
第一方面，提供一种驱动控制方法，应用于时序控制器，所述时序控制器通过一第一信号线与并联的多个源极驱动芯片连接，所述方法包括：
生成广播配置指令，所述广播配置指令用于指示所述多个源极驱动芯片根据所述广播配置指令进行芯片配置；
通过所述第一信号线发送所述广播配置指令。
可选的，所述第一信号线上传输的每个指令包括依次排列的前导码、起始标识、数据位和结束标识；
其中，所述前导码用于指示接收端进行时钟和相位校准，所述起始标识用于指示数据传输开始，所述数据位用于携带配置数据，所述结束标识用于指示数据传输结束。
可选的，所述前导码由连续的至少8比特二进制的0采用曼彻斯特编码得到；
所述起始标识包括连续的至少2比特二进制的0；
所述数据位携带的配置数据为采用曼彻斯特编码得到的数据；
所述结束标识包括连续的至少2比特二进制的1。
可选的，所述时序控制器通过多个第二信号线分别与所述多个源极驱动芯片连接，所述广播配置指令包括所述第二信号线的数量、传输速率和信号均衡信息。
可选的，在所述通过所述第一信号线发送所述广播配置指令之后，所述方法还包括：
生成点对点配置指令，所述点对点配置指令包括第一源极驱动芯片的身份标识，所述第一源极驱动芯片为所述多个驱动芯片中的任意一个；
通过所述第一信号线发送所述点对点配置指令；
通过所述第一信号线接收所述第一源极驱动芯片发送的配置响应指令，所述配置响应指令是所述第一源极驱动芯片检测到所述点对点配置指令中的身份标识为所述第一源极驱动芯片的身份标识后，根据所述点对点配置指令向所述时序控制器发送的。
可选的，在所述生成点对点配置指令之前，所述方法还包括：
基于目标第二信号线和所述第一信号线为第一源极驱动芯片配置身份标识，所述目标第二信号线为连接所述时序控制器与所述第一源极驱动芯片的第二信号线。
第二方面，提供一种驱动控制方法，应用于第一源极驱动芯片，所述第一源极驱动芯片为多个驱动芯片中的任意一个，所述多个源极驱动芯片并联，且通过一第一信号线与时序控制器连接，所述方法包括：
接收所述时序控制器通过所述第一信号线发送的广播配置指令；
根据所述广播配置指令进行芯片配置。
可选的，所述第一信号线上传输的每个指令包括依次排列的前导码、起始标识、数据位和结束标识；
其中，所述前导码用于指示接收端进行时钟和相位校准，所述起始标识用于指示数据传输开始，所述数据位用于携带配置数据，所述结束标识用于指示数据传输结束。
可选的，所述前导码由连续的至少8比特二进制的0采用曼彻斯特编码得到；
所述起始标识包括连续的至少2比特二进制的0；
所述数据位携带的配置数据为采用曼彻斯特编码得到的数据；
所述结束标识包括连续的至少2比特二进制的1。
可选的，所述时序控制器通过多个第二信号线分别与所述多个源极驱动芯片连接，所述广播配置指令包括所述第二信号线的数量、传输速率和信号均衡信息。
可选的，在所述根据所述广播配置指令进行芯片配置之后，所述方法还包括：
接收所述时序控制器通过所述第一信号线发送的点对点配置指令，所述点对点配置指令包括身份标识；
检测所述点对点配置指令中的身份标识是否为所述第一源极驱动芯片的身份标识；
在确定所述点对点配置指令中的身份标识为所述第一源极驱动芯片的身份标识后，根据所述点对点配置指令通过所述第一信号线向所述时序控制器发送配置响应指令。
可选的，在所述接收所述时序控制器通过所述第一信号线发送的点对点配置指令之前，所述方法还包括：
基于目标第二信号线和所述第一信号线获取所述时序控制器为所述第一源极驱动芯片配置的身份标识，所述目标第二信号线为连接所述时序控制器与所述第一源极驱动芯片的第二信号线。
第三方面，提供一种驱动控制组件，应用于时序控制器，所述时序控制器通过一第一信号线与并联的多个源极驱动芯片连接，所述组件包括：
生成模块，用于生成广播配置指令，所述广播配置指令用于指示所述多个源极驱动芯片根据所述广播配置指令进行芯片配置；
发送模块，用于通过所述第一信号线发送所述广播配置指令。
可选的，所述第一信号线上传输的每个指令包括依次排列的前导码、起始标识、数据位和结束标识；
其中，所述前导码用于指示接收端进行时钟和相位校准，所述起始标识用于指示数据传输开始，所述数据位用于携带配置数据，所述结束标识用于指示数据传输结束。
可选的，所述前导码由连续的至少8比特二进制的0采用曼彻斯特编码得到；
所述起始标识包括连续的至少2比特二进制的0；
所述数据位携带的配置数据为采用曼彻斯特编码得到的数据；
所述结束标识包括连续的至少2比特二进制的1。
可选的，所述时序控制器通过多个第二信号线分别与所述多个源极驱动芯片连接，所述广播配置指令包括所述第二信号线的数量、第二信号线的传输速率和信号均衡信息。
可选的，所述生成模块还用于生成点对点配置指令，所述点对点配置指令包括第一源极驱动芯片的身份标识，所述第一源极驱动芯片为所述多个驱动芯片中的任意一个；
所述发送模块还用于通过所述第一信号线发送所述点对点配置指令；
所述组件还包括：
接收模块，用于通过所述第一信号线接收所述第一源极驱动芯片发送的配置响应指令，所述配置响应指令是所述第一源极驱动芯片检测到所述点对点配置指令中的身份标识为所述第一源极驱动芯片的身份标识后，根据所述点对点配置指令向所述时序控制器发送的。
可选的，所述组件还包括：
配置模块，用于基于目标第二信号线和所述第一信号线为第一源极驱动芯片配置身份标识，所述目标第二信号线为连接所述时序控制器与所述第一源极驱动芯片的第二信号线。
第四方面，提供一种驱动控制组件，应用于第一源极驱动芯片，所述第一源极驱动芯片为多个驱动芯片中的任意一个，所述多个源极驱动芯片并联，且通过一第一信号线与时序控制器连接，所述组件包括：
接收模块，用于接收所述时序控制器通过所述第一信号线发送的广播配置指令；
配置模块，用于根据所述广播配置指令进行芯片配置。
可选的，所述第一信号线上传输的每个指令包括依次排列的前导码、起始标识、数据位和结束标识；
其中，所述前导码用于指示接收端进行时钟和相位校准，所述起始标识用于指示数据传输开始，所述数据位用于携带配置数据，所述结束标识用于指示数据传输结束。
可选的，所述前导码由连续的至少8比特二进制的0采用曼彻斯特编码得到；
所述起始标识包括连续的至少2比特二进制的0；
所述数据位携带的配置数据为采用曼彻斯特编码得到的数据；
所述结束标识包括连续的至少2比特二进制的1。
可选的，所述时序控制器通过多个第二信号线分别与所述多个源极驱动芯片连接，所述广播配置指令包括所述第二信号线的数量、传输速率和信号均衡信息。
可选的，所述接收模块还用于接收所述时序控制器通过所述第一信号线发送的点对点配置指令，所述点对点配置指令包括身份标识；
所述组件还包括：
检测模块，用于检测所述点对点配置指令中的身份标识是否为所述第一源极驱动芯片的身份标识；
发送模块，用于在确定所述点对点配置指令中的身份标识为所述第一源极驱动芯片的身份标识后，根据所述点对点配置指令通过所述第一信号线向所述时序控制器发送配置响应指令。
可选的，所述组件还包括：
获取模块，用于基于目标第二信号线和所述第一信号线获取所述时序控制器为所述第一源极驱动芯片配置的身份标识，所述目标第二信号线为连接所述时序控制器与所述第一源极驱动芯片的第二信号线。
第五方面，提供一种显示装置，包括：
时序控制器和源极驱动芯片；
所述时序控制器包括第三方面任一所述的驱动控制组件；
所述源极驱动芯片包括第四方面任一所述的驱动控制组件。
本公开的实施例提供的技术方案可以包括以下有益效果：
本发明实施例提供的驱动控制方法、组件及装置，由于通过第一信号线能够发送广播配置指令，以实现时序控制器对各个源极驱动芯片的控制，从而丰富了第一信号线的功能，提高了第一信号线的利用率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本公开。
附图说明
为了更清楚地说明本公开的实施例，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-1是本发明实施例提供的一种驱动控制方法的应用环境示意图。
图1-2是本发明实施例提供的一种第一信号线上传输的信号的格式示意图。
图2是本发明实施例提供的一种驱动控制方法的流程示意图。
图3是本发明实施例提供的一种驱动控制方法的流程示意图。
图4-1是本发明实施例提供的一种驱动控制方法的流程示意图。
图4-2是本发明实施例提供的一种身份标识配置的流程示意图。
图5-1是本发明实施例提供的一种驱动控制组件的结构示意图。
图5-2是本发明实施例提供的另一种驱动控制组件的结构示意图。
图5-3是本发明实施例提供的又一种驱动控制组件的结构示意图。
图6-1是本发明另一实施例提供的一种驱动控制组件的结构示意图。
图6-2是本发明另一实施例提供的另一种驱动控制组件的结构示意图。
图6-3是本发明另一实施例提供的又一种驱动控制组件的结构示意图。
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述，显然，所描述的实施例仅仅是本申请一部份实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
请参考图1-1，图1-1是本发明实施例提供的一种驱动控制方法的应用环境示意图，如图1-1所示，该驱动控制方法应用于显示装置中，该显示装置包括时序控制器01和多个源极驱动芯片02，该时序控制器01通过多个第二信号线H分别与多个源极驱动芯片02连接，通常的，该时序控制器01的多个第二信号线H与多个源极驱动芯片02一一对应连接，其中，第二信号线中的信号是单向传输的，该时序控制器还连接有一第一信号线L，多个源极驱动芯片02并联，且与第一信号线L连接，其中，第一信号线中的信号是双向传输的。
传统的显示装置的面板驱动电路中，上述第一信号线L只能进行电平状态的标识，例如通过该第一信号线L将源极驱动芯片的引脚设置为高电平或低电平。
而在本发明实施例中，该第一信号线L除了进行电平状态的标识，还可以进行其他指令的传输以实现不同的数据传输功能，每种数据传输功能对应至少一种传输模式(英文：mode)。例如，时序控制器可以通过该第一信号线实现向源极驱动芯片发送广播配置指令的功能，该功能对应广播(英文：broadcast)模式，也即是广播模式指示时序控制器进行数据广播；时序控制器还可以通过该第一信号线向源极驱动芯片发送身份配置指令以实现为源极驱动芯片发送身份标识(英文：identification，简称：ID)的功能，该功能对应身份标识分配(英文：ID assignment；简称：IA)模式，也即是身份标识分配模式指示时序控制器对源极驱动芯片进行身份标识的分配；时序控制器还可以通过该第一信号线向源极驱动芯片发送点对点(也称端对端)配置指令，以实现对源极驱动芯片的点对点控制的功能，该功能对应下行交流(英文：downstream communication；简称：DC)模式，也即是下行交流模式指示时序控制器对源极驱动芯片进行点对点数据传输；源极驱动芯片可以通过该第一信号线向时序控制器发送针对点对点配置指令的控制响应指令，或者通过该第一信号线向时序控制器发送针对身份配置指令的身份配置响应指令，该功能对应回复传输(英文：replytransaction；简称：RT)模式，也即是回复传输模式指示源极驱动芯片对时序控制器进行指令的回复。通过上述各个模式的配合，时序控制器可以依次完成对源极驱动芯片的身份标识分配、数据的读/写操作、接收源极驱动芯片的数据反馈等操作。
可选的，本发明实施例中，时序控制器和源极驱动芯片之间传输的指令的格式相同，第一信号线上传输的每个指令均包括依次排列的前导码(英文：preamble)、起始(英文：start)标识、数据位(也称：传输主体，英文：transaction body)和结束(英文：stop)标识。
其中，前导码用于指示接收端进行时钟和相位校准，接收端(时序控制器或源极驱动芯片)在检测到第一信号线上有前导码传输时，便根据前导码的内容进行时钟和相位调整，其中，时钟和相位调整是指保持时钟与发送端的时钟一致，相位与发送端相同，接收端在接收前导码的过程中调整时钟和相位，在前导码传输结束后，时钟和相位调整完毕。起始标识用于指示数据传输开始，数据位用于携带配置数据，结束标识用于指示数据传输结束。
示例的，前导码可以由连续的至少8比特二进制的0采用曼彻斯特(Manchester)编码得到，如图1-2所示，图1-2以该前导码由连续的8比特二进制的0采用曼彻斯特编码得到来进行示意性说明；起始标识可以保持低电平信号且不进行曼彻斯特编码，例如包括连续的至少2比特二进制的0，图1-2以该起始标识为连续的2比特二进制的0进行示意性说明；数据位携带的配置数据为采用曼彻斯特编码得到的数据；结束标识可以保持高电平信号且不进行曼彻斯特编码，包括连续的至少2比特二进制的1，图1-2以该结束标识为连续的2比特二进制的1进行示意性说明。
需要说明的是，由于采用曼彻斯特编码可以使数据产生明显的跳变沿，便于数据的检测，因此，本发明实施例中需要编码的数据均可以采用曼彻斯特编码，但是实际应用中，也可以采用其他编码方式或者不进行编码。进一步的，为了保证数据位携带的配置数据在解码端能够有效识别，请参考图1-2，在数据位中的配置数据的首位可以与起始标识产生一跳变沿(即数据位中的配置数据的首位与起始标识的末位数值不同，例如，数据位中的配置数据的首位为1，起始标识的末位为0)，在数据位中的配置数据的末位可以与结束标识产生一跳变沿(即数据位中的配置数据的末位与结束标识的首位数值不同，例如，数据位中的配置数据的末位为0，结束标识的末位为1)。上述跳变沿可以便于接收端进行数据的有效识别。
上述不同的指令中，数据位携带的配置数据均包括：用于指示第一信号线的传输模式的信号，该传输模式可以为上述的广播模式、身份标识分配模式、下行交流模式或回复传输模式。该用于指示第一信号线的传输模式的信号可以占用数据位中的2比特。通过检测该信号，可以确定当前数据传输的模式。
示例的，第一信号线上传输的指令可以包括：广播配置指令、点对点传输指令、身份配置指令、身份配置响应指令或配置响应指令，其中，广播配置指令、点对点传输指令和身份配置指令是由时序控制器发送给源极驱动芯片的，广播配置指令的传输模式为广播模式，点对点传输指令的传输模式为下行交流模式，身份配置指令的传输模式为身份标识分配模式，身份配置响应指令和配置响应指令是源极驱动芯片发送给时序控制器的，身份配置响应指令是针对身份配置信息的响应指令，配置响应指令是针对点对点传输指令的响应指令，身份配置响应指令和配置响应指令的传输模式均为回复传输模式。
进一步的，上述广播配置指令的数据位中的配置数据还可以包括：第二信号线的数量(也称高速通道的数量)、传输速率(也即是数据在各个信号线上的传输速率)和信号均衡(英文：equalizer；简称：EQ)信息。假设点对点配置指令的接收端为第一源极驱动芯片，则点对点配置指令的数据位携带的配置数据还可以包括：第一源极驱动芯片的身份标识，第一源极驱动芯片上需要配置的寄存器的地址、操作类型和操作类型所指示的操作对应的数据。
请参考图2，图2是本发明实施例提供的一种驱动控制方法的流程示意图，该驱动控制方法可以应用于图1-1中的时序控制器，该时序控制器通过一第一信号线与并联的多个源极驱动芯片连接，如图2所示，该方法包括：
步骤201、生成广播配置指令，该广播配置指令用于指示多个源极驱动芯片根据该广播配置指令进行芯片配置；
步骤202、通过第一信号线发送广播配置指令。
本发明实施例提供的驱动控制方法，由于通过第一信号线能够发送广播配置指令，以实现时序控制器对各个源极驱动芯片的控制，从而丰富了第一信号线的功能，提高了第一信号线的利用率。
请参考图3，图3是本发明实施例提供的一种驱动控制方法的流程示意图，该驱动控制方法可以应用于图1-1中的第一源极驱动芯片，该第一源极驱动芯片为多个驱动芯片中的任意一个，该多个源极驱动芯片并联，且通过一第一信号线与时序控制器连接，如图3所示，该方法包括：
步骤301、接收时序控制器通过第一信号线发送的广播配置指令；
步骤302、根据广播配置指令进行芯片配置。
本发明实施例提供的驱动控制方法，由于通过第一信号线能够接收时序控制器发送的广播配置指令，以实现时序控制器对第一源极驱动芯片的控制，从而丰富了第一信号线的功能，提高了第一信号线的利用率。
需要说明的是，传统的面板驱动电路中，通常采用内嵌时钟的方式，由源极驱动芯片通过第二信号线接收到的信号特征还原出时钟。并且使用额外的第一信号线来标识电平状态。
基于该特点，通常需要在传输显示数据之前，进行相应的准备工作，例如进行时钟校准以确保时序控制器与源极驱动芯片的工作时钟保持同步，所以对于部分在第二信号线中传输的配置指令，需要在准备工作完成(如时钟同步)之后才能进行传输，一些需要在上电初始化之后(第二信号线时钟同步之前)就需要设定的功能，通常借助对源极驱动芯片的引脚的电平置高(或置低)来进行设定。这样一来，就限定了其调试或设置的灵活性，甚至于在引脚的电平需要进行修改时，涉及到芯片的改版设计，造成不必要的消耗。
而在本发明实施例中，通过广播配置指令和/或点对点配置指令，可以在第二信号线的时钟同步之前即进行数据的传输，尤其对一些上电初始化之后就需要设定的功能，可以采用第一信号线通过广播配置指令和/或点对点配置指令实现，无需修改芯片的设计，减少不必要的消耗。具体的，请参考图4-1，图4-1是本发明实施例提供的一种驱动控制方法的流程示意图，该驱动控制方法可以应用于图1-1中的应用环境，假设第一源极驱动芯片为多个驱动芯片中的任意一个，该方法可以包括：
步骤401、时序控制器生成广播配置指令，该广播配置指令用于指示多个源极驱动芯片根据广播配置指令进行芯片配置。
在本发明实施例中，广播配置指令中可以携带在第二信号线同步之前各个源极驱动芯片均需要配置的数据，从而实现各个源极驱动芯片在上电后的数据的统一配置，例如，广播配置指令可以包括第二信号线的数量、传输速率和信号均衡信息。
步骤402、时序控制器通过第一信号线发送广播配置指令。
步骤403、第一源极驱动芯片根据广播配置指令进行芯片配置。
第一源极驱动芯片在接收时序控制器通过第一信号线发送的广播配置指令之后，可以根据广播配置指令进行芯片配置，该芯片配置过程是高速通道建立连接时的基本初始化设定。例如，广播配置指令包括每个源极驱动芯片连接的第二信号线的数量时，第一源极驱动芯片保存自身连接的第二信号线的数量，第一源极驱动芯片需要根据该设定在时钟校准阶段确定进行校准准备的第二信号线的数量，例如是需要一个第二信号线满足校准条件，还是两个第二信号线满足校准条件，需要说明的是，当第二信号线为差分信号线时，一个第二信号线实际上是由两根子信号线组成的差分信号线；广播配置指令包括传输速率时，该传输速率用于告知源极驱动芯片，将要进行的信号传输时的传输速率，在进行时钟校准时，第一源极驱动芯片能够准确地工作在约定的传输速率下；信号均衡信息用于指示信号增益的档位，不同的信号均衡信息可以指示不同档位的信号增益，广播配置指令包括信号均衡信息时，根据该信号均衡信息可以将源极驱动芯片接收到的信号进行增强，从而当接收到的信号经过衰减之后无法被正确接收时，根据信号均衡信息所指示的档位进行信号增强之后，能够将该信号提升至源极驱动芯片正常接收的范围。不同位置的源极驱动芯片，通过不同的增益设定，可以获得信号幅值相近的状态，因此，该信号均衡信息用于调整源极驱动芯片接收信号时，对信号进行的增益幅度，从而获得能够被正常接收的数据信号。
需要说明的是，通常情况下，一个源极驱动芯片是连接一个第二信号线的，但是在一些特殊场景下，一个第二信号线可能无法满足源极驱动芯片的传输要求，所以一个源极驱动芯片也可以根据情况连接至少两个第二信号线，实际应用中，广播配置指令包括每个源极驱动芯片连接的第二信号线的数量，但当所有源极驱动芯片连接的第二信号线的数量相同时，广播配置指令可以携带有一个第二信号线数量，表示每个源极驱动芯片均按照该数量进行配置，如携带的数量为1，即每个源极驱动芯片均与1个第二信号线连接。
步骤404、时序控制器基于目标第二信号线和第一信号线为第一源极驱动芯片配置身份标识，该目标第二信号线为连接时序控制器与第一源极驱动芯片的第二信号线。
需要说明的是，第一源极驱动芯片的身份标识是时序控制器预先与第一源极驱动芯片约定配置的，这样可以保证时序控制器有效识别出第一源极驱动芯片。在本发明实施例中，时序控制器预先与第一源极驱动芯片约定配置第一源极驱动芯片的身份标识的方式通常为软件配置。
示例的，可以基于目标第二信号线和第一信号线为第一源极驱动芯片配置身份标识，以实现软件配置，该软件配置的过程简单便捷，可以提高时序控制器与源极驱动芯片之间的信号传输灵活性，减少了配置的复杂度。如图4-2所示，基于目标第二信号线和第一信号线为第一源极驱动芯片配置身份标识的过程可以包括：
步骤4041、时序控制器将目标第二信号线上的信号设置为非常规信号，将多个第二信号线中除目标第二信号线之外的信号线上的信号设置为常规信号，该非常规信号与常规信号不同，且常规信号为第二信号线正常工作时所传输的信号。
由于时序控制器需要为各个源极驱动芯片进行身份标识的配置，该身份标识的配置过程实际上是一个分时配置的过程，也即是为不同源极驱动芯片配置身份标识的时段不同。在为某一个源极驱动芯片配置身份标识的过程中，为了保证该源极驱动芯片知晓此时段是时序控制器为其配置身份标识的时段，时序控制器需要对该源极驱动芯片提供相应的提示信息，在本发明实施例中，该提示信息可以基于该第二信号线来实现。假设高速信号正常工作时所传输的信号为常规信号，通过将目标第二信号线上的信号设置为与常规信号不同的非常规信号以与常规信号区分，将多个第二信号线中除目标第二信号线之外的信号线上的信号设置为常规信号，这样，由于第一源极驱动芯片知晓常规信号的形式，因此也可识别出非常规信号，从而达到提示作用。
第二信号线通常为差分信号线，采用差分传输的方式进行数据传输，差分传输是一种信号传输的技术，区别于传统的一根信号线一根地线的做法，差分传输在这两根线上都传输信号，两根线上传输的信号的振幅相等，相位相反。在这两根线上传输的信号就是差分信号。因此，在本发明实施例中，该差分信号线包括2根子信号线，在其正常工作时，2根子信号线的电平是不同的，也即是一根信号线的电平为高电平，另一根信号线的电平为低电平。
则将目标第二信号线上的信号设置为非常规信号，将多个第二信号线中除目标第二信号线之外的信号线上的信号设置为常规信号的过程包括：将目标第二信号线中的2根子信号线上的信号设置成电平相同，例如，将2根子信号线均置为低电平或者均置为高电平，将多个第二信号线中除目标第二信号线之外的信号线中每个信号线包括的2根子信号线上的信号设置为电平不同。
步骤4042、时序控制器通过第一信号线向第一源极驱动芯片发送身份配置指令，该身份配置指令包括第一源极驱动芯片的身份标识。
步骤4043、第一源极驱动芯片检测目标第二信号线上的信号的信号类型，该信号类型为非常规信号或常规信号。
在第一源极驱动芯片通过第一信号线接收时序控制器发送的身份配置指令后，该第一源极驱动芯片检测与该第一源极驱动芯片连接的目标第二信号线上的信号的信号类型，如步骤4041，第二信号线通常为差分信号线，该差分信号线包括2根子信号线，在其正常工作时，2根子信号线的电平是不同的，因此，第一源极驱动芯片检测目标第二信号线上的信号的信号类型的过程可以包括：第一源极驱动芯片检测目标第二信号线中的2根子信号线上的信号；当2根子信号线上的信号的电平相同，第一源极驱动芯片确定目标第二信号线上的信号为非常规信号；当2根子信号线上的信号的电平不同，第一源极驱动芯片确定目标第二信号线上的信号为常规信号。
步骤4044、当目标第二信号线上的信号为非常规信号时，第一源极驱动芯片将身份配置指令中的身份标识确定为第一源极驱动芯片的身份标识。
由于多个源极驱动芯片是并联连接，且串联在第一信号线上的，因此每次时序控制器通过发送一个身份配置指令时，各个源极控制芯片都可以收到该身份控制信息，当第一源极驱动芯片确定其对应的目标第二信号线上的信号为非常规信号时，可以确定身份配置指令中携带的身份标识是为自身配置的，继而记载该身份标识，当第一源极驱动芯片确定其对应的目标第二信号线上的信号为常规信号时，可以确定身份配置指令中携带的身份标识不是为自身配置的，可以对该身份配置指令不作处理。
由上可知，第二信号线在软件配置过程中起到了提示作用，第一信号线在软件配置过程中起到了指令传输作用。
步骤4045、第一源极驱动芯片向时序控制器发送身份配置响应指令，该身份配置响应指令包括：第一源极驱动芯片的身份标识。
在本发明实施例中，第一源极驱动芯片在将身份配置指令中的身份标识确定为第一源极驱动芯片的身份标识后，可以向时序控制器发送携带第一源极驱动芯片的身份标识的身份配置响应指令，以提示时序控制器该第一源极驱动芯片完成了身份标识的配置。
步骤4046、时序控制器检查身份配置响应指令中的身份标识与第一源极驱动芯片的身份标识是否相同。
在时序控制器接收第一源极驱动芯片发送的身份配置响应指令后，可以检查身份配置响应指令中的身份标识与第一源极驱动芯片的身份标识是否相同。
步骤4047、当身份配置响应指令中的身份标识与第一源极驱动芯片的身份标识相同时，时序控制器确定第一源极驱动芯片的身份标识配置成功。
需要说明的是，当身份配置响应指令中的身份标识与第一源极驱动芯片的身份标识不同时，时序控制器可以确定该时序控制器与第一源极驱动芯片之间的指令传输异常，时序控制器和第一源极驱动芯片可以重新执行上述步骤4041至4047，直至时序控制器确定身份配置响应指令中的身份标识与第一源极驱动芯片的身份标识相同。
值的说明的是，在步骤4042后，如果在预设时长(该预设时长可以等于预设的反馈超时阈值)内，时序控制器还未接收到第一源极驱动芯片发送的身份配置响应指令，时序控制器可以确定第一源极驱动芯片回复超时，两者之间的指令传输异常，时序控制器和第一源极驱动芯片可以重新执行上述步骤4041至4047，直至时序控制器在发送身份配置指令后的预设时长内接收到第一源极驱动芯片发送的身份配置响应指令。
在本发明实施例中，当第二信号线为差分信号线时，可以将与第一时序控制器连接的差分信号线的两根线上的信号均拉低，第一源极驱动芯片通过该差分信号线的变化识别出时序控制器在对自身进行赋值操作(即配置身份信息的操作)，第一源极驱动芯片在接收到时序控制器发送的身份配置指令后，将其中携带的身份标识作为自身的身份标识，并回传给时序控制器，由时序控制器确定是否赋值成功。该过程可以快速有效地实现源极驱动芯片的赋值。
上述第一信号线是一条特殊的信号线，其可以对相应的源极驱动芯片传输指令，并接收源极驱动芯片传输的响应指令，实现信号的双向传输。
步骤405、时序控制器生成点对点配置指令，该点对点配置指令包括第一源极驱动芯片的身份标识。
时序控制器可以通过点对点指令进行对单独的源极驱动芯片的点对点控制。在本发明实施例中，点对点配置指令中可以携带需要在第二信号线同步之前单个源极驱动芯片需要配置的数据，从而实现每个源极驱动芯片的数据的单独配置，当需要对第一源极驱动芯片进行读操作或写操作时，点对点配置指令的数据位可以包括：第一源极驱动芯片上需要配置的寄存器的地址、操作类型和操作类型所指示的操作对应的数据。上述操作类型可以为读类型或者写类型。
步骤406、时序控制器通过第一信号线发送点对点配置指令。
步骤407、第一源极驱动芯片检测点对点配置指令中的身份标识是否为第一源极驱动芯片的身份标识。
在第一源极驱动芯片接收时序控制器通过第一信号线发送的点对点配置指令之后，检测该点对点配置指令包括身份标识是否为自身的身份标识，当该点对点配置指令包括的身份标识不是自身的标识，说明该点对点配置指令不是针对自身的，如果点对点配置指令包括的身份标识是自身的标识，说明该点对点配置指令是针对自身的配置指令。
步骤408、第一源极驱动芯片在确定点对点配置指令中的身份标识为第一源极驱动芯片的身份标识后，根据点对点配置指令通过第一信号线向时序控制器发送配置响应指令。
第一源极驱动芯片在确定点对点配置指令中的身份标识为第一源极驱动芯片的身份标识后，可以执行点对点配置指令所指示的操作，例如读操作或写操作，或者芯片设置操作，在执行完相应的操作后，生成用于指示指令执行完成的配置响应指令，发送给时序控制器。
需要说明的是，在根据点对点配置指令向时序控制器发送配置响应指令时，第一源极驱动芯片可以从接收点对点配置指令开始，间隔预设的回复等待时长(英文：replywait time)后，根据点对点配置指令向时序控制器发送配置响应指令。
该回复等待时长可以大于挂起时长(英文：standby time)，且小于反馈超时阈值(英文：feedback timeout)，其中，挂起时长可以为10微秒(英文：us)，反馈超时阈值可以为300微秒，也即是，回复等待时长大于10微秒且小于300微秒。
其中，挂起时长也称待命时长，是时序控制器发送两个相邻的指令的间隔时长，第一源极驱动芯片的回复等待时长大于挂起时长可以避免第一源极驱动芯片在一个时序控制器发送的指令未传输完时发送指令，导致线路冲突；该反馈超时阈值是预先设置的，当从接收点对点配置指令开始到第一源极驱动芯片的配置响应指令的发送时刻的间隔大于反馈超时时长时，可以认为该配置响应指令已失效，已没有了时效性，没有再发送的意义。因此，该回复等待时长可以大于挂起时长，且小于反馈超时阈值可以保证配置响应指令的有效性。
在常规的显示面板中，对源极驱动芯片的配置指令只能通过第二信号线驱动控制，然而由于依赖于第二信号线，当上电初始化阶段，该第二信号线未准备就绪时，有部分配置信息无法通过这种方法进行配置。而本发明实施例主要通过借助独立于第二信号线之外的第一信号线，定义如图1-2所示的独特的信号指令序列，采用曼彻斯特编码，使得仅有一根第一信号线也可以实现数据的传输。从而丰富了第一信号线的功能，提高了第一信号线的利用率。同时在所有源极驱动芯片并行连接在一根第一信号线架构的基础上，通过与第二信号线的电平状态相配合，以不同的工作模式及配置指令内容，实现对特定的某一颗源极驱动芯片的独立控制或者对多个源极驱动芯片的整体控制。无需修改芯片的设计，减少不必要的消耗。
需要说明的是，本发明实施例提供的驱动控制方法步骤的先后顺序可以进行适当调整，步骤也可以根据情况进行相应增减，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本发明的保护范围之内，因此不再赘述。
本发明实施例提供一种驱动控制组件，图5-1所示，应用于时序控制器，请参考图1-1，所述时序控制器通过一第一信号线与并联的多个源极驱动芯片连接，所述驱动控制组件包括：
生成模块501，用于生成广播配置指令，所述广播配置指令用于指示所述多个源极驱动芯片根据所述广播配置指令进行芯片配置；
发送模块502，用于通过所述第一信号线发送所述广播配置指令。
本发明实施例提供的驱动控制组件，由于发送模块通过第一信号线能够发送广播配置指令，以实现时序控制器对各个源极驱动芯片的控制，从而丰富了第一信号线的功能，提高了第一信号线的利用率。
可选的，所述第一信号线上传输的每个指令包括依次排列的前导码、起始标识、数据位和结束标识；
其中，所述前导码用于指示接收端进行时钟和相位校准，所述起始标识用于指示数据传输开始，所述数据位用于携带配置数据，所述结束标识用于指示数据传输结束。
可选的，所述前导码由连续的至少8比特二进制的0采用曼彻斯特编码得到；
所述起始标识包括连续的至少2比特二进制的0；
所述数据位携带的配置数据为采用曼彻斯特编码得到的数据；
所述结束标识包括连续的至少2比特二进制的1。
可选的，所述时序控制器通过多个第二信号线分别与所述多个源极驱动芯片连接，所述广播配置指令包括所述第二信号线的数量、第二信号线的传输速率和信号均衡信息。
可选的，所述生成模块501还用于生成点对点配置指令，所述点对点配置指令包括第一源极驱动芯片的身份标识，所述第一源极驱动芯片为所述多个驱动芯片中的任意一个；
所述发送模块502还用于通过所述第一信号线发送所述点对点配置指令；
相应的，如图5-2所示，所述组件还包括：
接收模块503，用于通过所述第一信号线接收所述第一源极驱动芯片发送的配置响应指令，所述配置响应指令是所述第一源极驱动芯片检测到所述点对点配置指令中的身份标识为所述第一源极驱动芯片的身份标识后，根据所述点对点配置指令向所述时序控制器发送的。
可选的，如图5-3所示，所述组件还包括：
配置模块504，用于基于目标第二信号线和所述第一信号线为第一源极驱动芯片配置身份标识，所述目标第二信号线为连接所述时序控制器与所述第一源极驱动芯片的第二信号线。
可选的，该配置模块504，包括：
配置子模块，用于将所述目标第二信号线上的信号设置为非常规信号，将所述多个第二信号线中除所述目标第二信号线之外的信号线上的信号设置为常规信号，所述非常规信号与所述常规信号不同，且所述常规信号为第二信号线正常工作时所传输的信号；
发送子模块，用于通过所述第一信号线向所述第一源极驱动芯片发送身份配置指令，所述身份配置指令包括所述第一源极驱动芯片的身份标识。
进一步的，所述接收模块503还用于接收所述第一源极驱动芯片发送的身份配置响应指令，所述身份配置响应指令包括：身份标识；
相应的，所述驱动控制组件还包括：
检测模块，用于检查所述身份配置响应指令中的身份标识与所述第一源极驱动芯片的身份标识是否相同；
确定模块，用于当所述身份配置响应指令中的身份标识与所述第一源极驱动芯片的身份标识相同时，确定所述第一源极驱动芯片的身份标识配置成功。
可选的，所述时序控制器发送的相邻的两个指令之间间隔预设的挂起时长。
可选的，所述第二信号线为差分信号线，所述差分信号线包括2根子信号线，所述设置子模块，具体用于：
将所述目标第二信号线中的2根子信号线上的信号设置成电平相同，将所述多个第二信号线中除所述目标第二信号线之外的信号线中每个信号线包括的2根子信号线上的信号设置为电平不同。
本发明实施例提供的驱动控制组件，由于发送模块通过第一信号线能够发送广播配置指令，以实现时序控制器对各个源极驱动芯片的控制，从而丰富了第一信号线的功能，提高了第一信号线的利用率。
本发明实施例提供一种驱动控制组件，如图6-1所示，应用于第一源极驱动芯片，如图1-1所示，所述第一源极驱动芯片是多个源极驱动芯片中的任意一个，所述多个源极驱动芯片并联，且通过一第一信号线与时序控制器连接，所述驱动控制组件包括：
接收模块601，用于接收所述时序控制器通过所述第一信号线发送的广播配置指令；
配置模块602，用于根据所述广播配置指令进行芯片配置。
本发明实施例提供的驱动控制方法，由于接收模块通过第一信号线能够接收时序控制器发送的广播配置指令，以实现时序控制器对第一源极驱动芯片的控制，从而丰富了第一信号线的功能，提高了第一信号线的利用率。
可选的，所述第一信号线上传输的每个指令包括依次排列的前导码、起始标识、数据位和结束标识；
其中，所述前导码用于指示接收端进行时钟和相位校准，所述起始标识用于指示数据传输开始，所述数据位用于携带配置数据，所述结束标识用于指示数据传输结束。
可选的，所述前导码由连续的至少8比特二进制的0采用曼彻斯特编码得到；
所述起始标识包括连续的至少2比特二进制的0；
所述数据位携带的配置数据为采用曼彻斯特编码得到的数据；
所述结束标识包括连续的至少2比特二进制的1。
可选的，所述时序控制器通过多个第二信号线分别与所述多个源极驱动芯片连接，所述广播配置指令包括所述第二信号线的数量、传输速率和信号均衡信息。
可选的，所述接收模块601还用于接收所述时序控制器通过所述第一信号线发送的点对点配置指令，所述点对点配置指令包括身份标识；
相应的，如图6-2所示，所述组件还包括：
检测模块603，用于检测所述点对点配置指令中的身份标识是否为所述第一源极驱动芯片的身份标识；
发送模块604，用于在确定所述点对点配置指令中的身份标识为所述第一源极驱动芯片的身份标识后，根据所述点对点配置指令通过所述第一信号线向所述时序控制器发送配置响应指令。
可选的，如图6-3所示，所述组件还包括：
获取模块605，用于基于目标第二信号线和所述第一信号线获取所述时序控制器为所述第一源极驱动芯片配置的身份标识，所述目标第二信号线为连接所述时序控制器与所述第一源极驱动芯片的第二信号线。
可选的，所述获取模块605，包括：
接收子模块，用于通过所述第一信号线接收所述时序控制器发送的身份配置指令，所述身份配置指令包括身份标识；
检测子模块，用于检测所述目标第二信号线上的信号的信号类型，所述信号类型为非常规信号或常规信号；
确定子模块，用于当所述目标第二信号线上的信号为非常规信号时，将所述身份配置指令中的身份标识确定为所述第一源极驱动芯片的身份标识；
其中，所述非常规信号与常规信号不同，且所述常规信号为第二信号线正常工作时所传输的信号。
进一步的，所述发送模块604，还用于向所述时序控制器发送身份配置响应指令，所述身份配置响应指令包括：所述第一源极驱动芯片的身份标识。
可选的，所述发送模块604，具体用于：
从接收所述点对点配置指令开始，间隔预设的回复等待时长后，根据所述点对点配置指令通过所述第一信号线向所述时序控制器发送配置响应指令。
可选的，所述回复等待时长大于挂起时长且小于反馈超时阈值，所述挂起时长为所述时序控制器发送两个相邻的指令的间隔。
可选的，所述第二信号线为差分信号线，所述差分信号线包括2根子信号线，所述检测子模块，具体用于：
检测所述目标第二信号线中的2根子信号线上的信号；
当所述2根子信号线上的信号的电平相同，确定所述目标第二信号线上的信号为非常规信号；
当所述2根子信号线上的信号的电平不同，确定所述目标第二信号线上的信号为常规信号。
本发明实施例提供的驱动控制方法，由于接收模块通过第一信号线能够接收时序控制器发送的点对点配置指令，以实现时序控制器对第一源极驱动芯片的点对点控制，从而丰富了第一信号线的功能，提高了第一信号线的利用率。
本发明实施例提供的驱动控制方法，由于接收模块通过第一信号线能够接收时序控制器发送的广播配置指令，以实现时序控制器对第一源极驱动芯片的控制，从而丰富了第一信号线的功能，提高了第一信号线的利用率。
本发明实施例提供一种显示装置，包括：时序控制器和源极驱动芯片，两者连接方式可以参考上图1-1；所述时序控制器包括图5-1至5-3任一所述的驱动控制组件；所述源极驱动芯片包括图6-1至6-3任一所述的驱动控制组件。
该显示装置可以为液晶面板、电子纸、有机发光二极管(英文：Organic Light-Emitting Diode；简称：OLED)面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的装置、组件和模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (25)

1.一种驱动控制方法，其特征在于，应用于时序控制器，所述时序控制器通过第一信号线与并联的多个源极驱动芯片连接，所述多个源极驱动芯片与多个第二信号线一一对应，且所述时序控制器还通过所述多个第二信号线分别与所述多个源极驱动芯片连接，所述方法包括：
在所述第二信号线的时钟同步之前，生成广播配置指令，所述广播配置指令用于指示所述多个源极驱动芯片根据所述广播配置指令进行芯片配置；
通过所述第一信号线发送所述广播配置指令，其中，所述第一信号线上传输的每个广播配置指令包括前导码、起始标识、数据位和结束标识，所述前导码用于指示接收端进行时钟和相位校准，所述起始标识用于指示数据传输开始，所述数据位用于携带配置数据，所述数据位携带的配置数据包括用于指示所述第一信号线的传输模式的数据，所述第一信号线的传输模式包括广播模式，所述结束标识用于指示数据传输结束。
2.根据权利要求1所述的方法，其特征在于，
所述前导码、所述起始标识、所述数据位和所述结束标识依次排列。
3.根据权利要求2所述的方法，其特征在于，
所述前导码由连续的至少8比特二进制的0采用曼彻斯特编码得到；
所述起始标识包括连续的至少2比特二进制的0；
所述数据位携带的配置数据为采用曼彻斯特编码得到的数据；
所述结束标识包括连续的至少2比特二进制的1。
4.根据权利要求1所述的方法，其特征在于，所述广播配置指令包括所述第二信号线的数量、传输速率和信号均衡信息。
5.根据权利要求1至4任一所述的方法，其特征在于，在所述通过所述第一信号线发送所述广播配置指令之后，所述方法还包括：
生成点对点配置指令，所述点对点配置指令包括第一源极驱动芯片的身份标识，所述第一源极驱动芯片为所述多个源极驱动芯片中的任意一个；
通过所述第一信号线发送所述点对点配置指令；
通过所述第一信号线接收所述第一源极驱动芯片发送的配置响应指令，所述配置响应指令是所述第一源极驱动芯片检测到所述点对点配置指令中的身份标识为所述第一源极驱动芯片的身份标识后，根据所述点对点配置指令向所述时序控制器发送的。
6.根据权利要求5所述的方法，其特征在于，在所述生成点对点配置指令之前，所述方法还包括：
基于目标第二信号线和所述第一信号线为第一源极驱动芯片配置身份标识，所述目标第二信号线为连接所述时序控制器与所述第一源极驱动芯片的第二信号线。
7.一种驱动控制方法，其特征在于，应用于第一源极驱动芯片，所述第一源极驱动芯片为并联的多个源极驱动芯片中的任意一个，所述多个源极驱动芯片通过第一信号线与时序控制器连接，所述多个源极驱动芯片与多个第二信号线一一对应，所述源极驱动芯片还通过对应的第二信号线与所述时序控制器连接，所述方法包括：
在所述第二信号线的时钟同步之前，接收所述时序控制器通过所述第一信号线发送的广播配置指令；
根据所述广播配置指令进行芯片配置，其中，所述第一信号线上传输的每个广播配置指令包括前导码、起始标识、数据位和结束标识，所述前导码用于指示接收端进行时钟和相位校准，所述起始标识用于指示数据传输开始，所述数据位用于携带配置数据，所述数据位携带的配置数据包括用于指示所述第一信号线的传输模式的数据，所述第一信号线的传输模式包括广播模式，所述结束标识用于指示数据传输结束。
8.根据权利要求7所述的方法，其特征在于，
所述前导码、所述起始标识、所述数据位和所述结束标识依次排列。
9.根据权利要求8所述的方法，其特征在于，
所述前导码由连续的至少8比特二进制的0采用曼彻斯特编码得到；
所述起始标识包括连续的至少2比特二进制的0；
所述数据位携带的配置数据为采用曼彻斯特编码得到的数据；
所述结束标识包括连续的至少2比特二进制的1。
10.根据权利要求7所述的方法，其特征在于，所述广播配置指令包括所述第二信号线的数量、传输速率和信号均衡信息。
11.根据权利要求7至10任一所述的方法，其特征在于，在所述根据所述广播配置指令进行芯片配置之后，所述方法还包括：
接收所述时序控制器通过所述第一信号线发送的点对点配置指令，所述点对点配置指令包括身份标识；
检测所述点对点配置指令中的身份标识是否为所述第一源极驱动芯片的身份标识；
在确定所述点对点配置指令中的身份标识为所述第一源极驱动芯片的身份标识后，根据所述点对点配置指令通过所述第一信号线向所述时序控制器发送配置响应指令。
12.根据权利要求11所述的方法，其特征在于，在所述接收所述时序控制器通过所述第一信号线发送的点对点配置指令之前，所述方法还包括：
基于目标第二信号线和所述第一信号线获取所述时序控制器为所述第一源极驱动芯片配置的身份标识，所述目标第二信号线为连接所述时序控制器与所述第一源极驱动芯片的第二信号线。
13.一种驱动控制组件，其特征在于，应用于时序控制器，所述时序控制器通过第一信号线与并联的多个源极驱动芯片连接，所述多个源极驱动芯片与多个第二信号线一一对应，且所述时序控制器还通过所述多个第二信号线分别与所述多个源极驱动芯片连接，所述组件包括：
生成模块，用于在所述第二信号线的时钟同步之前，生成广播配置指令，所述广播配置指令用于指示所述多个源极驱动芯片根据所述广播配置指令进行芯片配置；
发送模块，用于通过所述第一信号线发送所述广播配置指令，其中，所述第一信号线上传输的每个广播配置指令包括前导码、起始标识、数据位和结束标识，所述前导码用于指示接收端进行时钟和相位校准，所述起始标识用于指示数据传输开始，所述数据位用于携带配置数据，所述数据位携带的配置数据包括用于指示所述第一信号线的传输模式的数据，所述第一信号线的传输模式包括广播模式，所述结束标识用于指示数据传输结束。
14.根据权利要求13所述的组件，其特征在于，
所述前导码、所述起始标识、所述数据位和所述结束标识依次排列。
15.根据权利要求14所述的组件，其特征在于，
所述前导码由连续的至少8比特二进制的0采用曼彻斯特编码得到；
所述起始标识包括连续的至少2比特二进制的0；
所述数据位携带的配置数据为采用曼彻斯特编码得到的数据；
所述结束标识包括连续的至少2比特二进制的1。
16.根据权利要求13所述的组件，其特征在于，所述广播配置指令包括所述第二信号线的数量、第二信号线的传输速率和信号均衡信息。
17.根据权利要求13至16任一所述的组件，其特征在于，所述生成模块还用于生成点对点配置指令，所述点对点配置指令包括第一源极驱动芯片的身份标识，所述第一源极驱动芯片为所述多个源极驱动芯片中的任意一个；
所述发送模块还用于通过所述第一信号线发送所述点对点配置指令；
所述组件还包括：
接收模块，用于通过所述第一信号线接收所述第一源极驱动芯片发送的配置响应指令，所述配置响应指令是所述第一源极驱动芯片检测到所述点对点配置指令中的身份标识为所述第一源极驱动芯片的身份标识后，根据所述点对点配置指令向所述时序控制器发送的。
18.根据权利要求17所述的组件，其特征在于，所述组件还包括：
配置模块，用于基于目标第二信号线和所述第一信号线为第一源极驱动芯片配置身份标识，所述目标第二信号线为连接所述时序控制器与所述第一源极驱动芯片的第二信号线。
19.一种驱动控制组件，其特征在于，应用于第一源极驱动芯片，所述第一源极驱动芯片为并联的多个源极驱动芯片中的任意一个，所述多个源极驱动芯片通过第一信号线与时序控制器连接，所述多个源极驱动芯片与多个第二信号线一一对应，所述源极驱动芯片还通过对应的第二信号线与所述时序控制器连接，所述组件包括：
接收模块，用于在所述第二信号线的时钟同步之前，接收所述时序控制器通过所述第一信号线发送的广播配置指令；
配置模块，用于根据所述广播配置指令进行芯片配置，其中，所述第一信号线上传输的每个广播配置指令包括前导码、起始标识、数据位和结束标识，所述前导码用于指示接收端进行时钟和相位校准，所述起始标识用于指示数据传输开始，所述数据位用于携带配置数据，所述数据位携带的配置数据包括用于指示所述第一信号线的传输模式的数据，所述第一信号线的传输模式包括广播模式，所述结束标识用于指示数据传输结束。
20.根据权利要求19所述的组件，其特征在于，
所述前导码、所述起始标识、所述数据位和所述结束标识依次排列。
21.根据权利要求20所述的组件，其特征在于，
所述前导码由连续的至少8比特二进制的0采用曼彻斯特编码得到；
所述起始标识包括连续的至少2比特二进制的0；
所述数据位携带的配置数据为采用曼彻斯特编码得到的数据；
所述结束标识包括连续的至少2比特二进制的1。
22.根据权利要求19所述的组件，其特征在于，所述广播配置指令包括所述第二信号线的数量、传输速率和信号均衡信息。
23.根据权利要求19至22任一所述的组件，其特征在于，所述接收模块还用于接收所述时序控制器通过所述第一信号线发送的点对点配置指令，所述点对点配置指令包括身份标识；
所述组件还包括：
检测模块，用于检测所述点对点配置指令中的身份标识是否为所述第一源极驱动芯片的身份标识；
发送模块，用于在确定所述点对点配置指令中的身份标识为所述第一源极驱动芯片的身份标识后，根据所述点对点配置指令通过所述第一信号线向所述时序控制器发送配置响应指令。
24.根据权利要求23所述的组件，其特征在于，所述组件还包括：
获取模块，用于基于目标第二信号线和所述第一信号线获取所述时序控制器为所述第一源极驱动芯片配置的身份标识，所述目标第二信号线为连接所述时序控制器与所述第一源极驱动芯片的第二信号线。
25.一种显示装置，其特征在于，包括：
时序控制器和源极驱动芯片；
所述时序控制器包括权利要求13至18任一所述的驱动控制组件；
所述源极驱动芯片包括权利要求19至24任一所述的驱动控制组件。
CN201710434373.3A 2017-06-09 2017-06-09 驱动控制方法、组件及显示装置 Active CN108694898B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710434373.3A CN108694898B (zh) 2017-06-09 2017-06-09 驱动控制方法、组件及显示装置
US16/620,390 US11183135B2 (en) 2017-06-09 2018-06-04 Drive control method, assembly and display device
EP18813801.0A EP3637397A4 (en) 2017-06-09 2018-06-04 DRIVE CONTROL METHOD, ARRANGEMENT AND DISPLAY DEVICE
PCT/CN2018/089758 WO2018223921A1 (zh) 2017-06-09 2018-06-04 驱动控制方法、组件及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710434373.3A CN108694898B (zh) 2017-06-09 2017-06-09 驱动控制方法、组件及显示装置

Publications (2)

Publication Number Publication Date
CN108694898A CN108694898A (zh) 2018-10-23
CN108694898B true CN108694898B (zh) 2022-03-29

Family

ID=63843888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710434373.3A Active CN108694898B (zh) 2017-06-09 2017-06-09 驱动控制方法、组件及显示装置

Country Status (4)

Country Link
US (1) US11183135B2 (zh)
EP (1) EP3637397A4 (zh)
CN (1) CN108694898B (zh)
WO (1) WO2018223921A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210145483A (ko) * 2020-05-25 2021-12-02 주식회사 엘엑스세미콘 디스플레이장치를 구동하기 위한 데이터구동장치, 데이터처리장치 및 시스템
KR20210155144A (ko) * 2020-06-15 2021-12-22 주식회사 엘엑스세미콘 디스플레이 장치를 구동하기 위한 데이터구동장치, 방법 및 시스템
CN115482761A (zh) * 2021-05-31 2022-12-16 Lx半导体科技有限公司 数据处理装置、数据驱动装置和显示面板驱动装置
CN115248788A (zh) * 2022-05-30 2022-10-28 北京奕斯伟计算技术股份有限公司 数据传输方法、装置、时序控制器及存储介质

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940496B1 (en) * 1998-06-04 2005-09-06 Silicon, Image, Inc. Display module driving system and digital to analog converter for driving display
KR100326200B1 (ko) * 1999-04-12 2002-02-27 구본준, 론 위라하디락사 데이터 중계장치와 이를 이용한 액정패널 구동장치, 모니터 장치 및 표시장치의 구동방법
CN100446075C (zh) 2005-05-26 2008-12-24 凌阳科技股份有限公司 液晶面板的时序控制器与源极驱动器以及控制方法与电路
CN101295476B (zh) 2007-04-25 2011-10-12 联咏科技股份有限公司 面板显示器及其源极驱动器
KR101482234B1 (ko) * 2008-05-19 2015-01-12 삼성디스플레이 주식회사 표시 장치와 클락 임베딩 방법
CN101727601B (zh) * 2008-11-03 2011-10-26 上海复旦微电子股份有限公司 对时钟信号进行校准的射频身份识别标签和校准方法
JP4623216B2 (ja) * 2009-02-09 2011-02-02 ソニー株式会社 信号処理装置、及び信号処理方法
US8878792B2 (en) * 2009-08-13 2014-11-04 Samsung Electronics Co., Ltd. Clock and data recovery circuit of a source driver and a display device
KR101125504B1 (ko) 2010-04-05 2012-03-21 주식회사 실리콘웍스 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템
CN102955679A (zh) * 2011-08-24 2013-03-06 联咏科技股份有限公司 数据传输方法及其显示驱动系统
TWI485678B (zh) * 2012-09-17 2015-05-21 Novatek Microelectronics Corp 面板顯示裝置
CN103345094B (zh) * 2013-07-09 2016-06-29 深圳市华星光电技术有限公司 一种液晶面板、驱动方法和液晶显示装置
CN104715706B (zh) * 2013-12-11 2017-09-29 联咏科技股份有限公司 用于显示设备的传输方法
US20160078829A1 (en) * 2014-09-11 2016-03-17 Novatek Microelectronics Corp. Driving Device and Display System thereof
TWI556202B (zh) * 2014-10-24 2016-11-01 友達光電股份有限公司 顯示器驅動裝置及顯示裝置的驅動方法
KR102219762B1 (ko) * 2014-10-30 2021-02-24 삼성전자주식회사 클럭 임베디드 호스트 인터페이스를 사용하여 통신을 하는 호스트와 패널 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법
KR102237026B1 (ko) * 2014-11-05 2021-04-06 주식회사 실리콘웍스 디스플레이 장치
US9805693B2 (en) * 2014-12-04 2017-10-31 Samsung Display Co., Ltd. Relay-based bidirectional display interface
KR102263014B1 (ko) * 2015-08-20 2021-06-09 주식회사 실리콘웍스 디스플레이 장치
KR102464810B1 (ko) * 2015-09-07 2022-11-09 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR102429907B1 (ko) * 2015-11-06 2022-08-05 삼성전자주식회사 소스 드라이버의 동작 방법, 디스플레이 구동 회로 및 디스플레이 구동 회로의 동작 방법
KR102563779B1 (ko) * 2016-06-30 2023-08-04 엘지디스플레이 주식회사 Oled 표시 장치
KR102522805B1 (ko) * 2016-10-31 2023-04-20 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
EP3637397A1 (en) 2020-04-15
US20200090616A1 (en) 2020-03-19
CN108694898A (zh) 2018-10-23
WO2018223921A1 (zh) 2018-12-13
US11183135B2 (en) 2021-11-23
EP3637397A4 (en) 2020-12-02

Similar Documents

Publication Publication Date Title
CN108694897B (zh) 驱动控制方法、组件及显示装置
CN108694898B (zh) 驱动控制方法、组件及显示装置
US9928208B2 (en) Methods to send extra information in-band on inter-integrated circuit (I2C) bus
EP3832965B1 (en) N-phase polarity output pin mode multiplexer
CN109036300B (zh) 配置信息设置方法、组件及显示装置
US20120079151A1 (en) Identification, by a master circuit, of two slave circuits connected to a same bus
US20170041130A1 (en) Adaptation to 3-phase signal swap within a trio
CN106200454B (zh) 一种多mcu的通信系统及方法
US20200119947A1 (en) System and method for enhancing data rates over addressable lighting networks
CN110223643B (zh) 数据传输方法、组件及系统、显示装置
US20190068285A1 (en) Optical Module, Optical Module System and Monitor Method Using the Same
CN110223620B (zh) 驱动控制方法、组件及显示装置
US8848826B2 (en) Method for adaptively driving data transmission and communication device using the same
US20180286344A1 (en) Method and Apparatus of Handling Signal Transmission Applicable to Display System
KR100766031B1 (ko) 동작 코드에 따라 동적으로 조절될 수 있는 데이터 필드를갖는 투와이어 인터페이스
EP3246823B1 (en) Optical module and transmitting data in optical module
US11302281B2 (en) Register value transmission method and transmitter, display device and computer readable storage medium
US9490964B2 (en) Symbol transition clocking clock and data recovery to suppress excess clock caused by symbol glitch during stable symbol period
US20110121748A1 (en) Decoding circuit and decoding method thereof
CN101989194A (zh) 无线通讯模块二次开发方法
CN101572047A (zh) 用于显示器的数据同步方法及其相关装置
US7287208B2 (en) Two-wire interface having embedded per frame reliability information
US10013304B2 (en) Electrical apparatus, control device and communication method that control communications performed at different communication rates
CN101610371A (zh) 电视机以及电视机内芯片的通信方法
CN101419791B (zh) 差动信号接口装置及其相关传输方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant