KR102219762B1 - 클럭 임베디드 호스트 인터페이스를 사용하여 통신을 하는 호스트와 패널 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법 - Google Patents

클럭 임베디드 호스트 인터페이스를 사용하여 통신을 하는 호스트와 패널 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법 Download PDF

Info

Publication number
KR102219762B1
KR102219762B1 KR1020140149341A KR20140149341A KR102219762B1 KR 102219762 B1 KR102219762 B1 KR 102219762B1 KR 1020140149341 A KR1020140149341 A KR 1020140149341A KR 20140149341 A KR20140149341 A KR 20140149341A KR 102219762 B1 KR102219762 B1 KR 102219762B1
Authority
KR
South Korea
Prior art keywords
timing controller
host
controller embedded
hpd
display device
Prior art date
Application number
KR1020140149341A
Other languages
English (en)
Other versions
KR20160051957A (ko
Inventor
박현상
남수정
권경환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140149341A priority Critical patent/KR102219762B1/ko
Priority to US14/850,296 priority patent/US10037729B2/en
Priority to CN201510726165.1A priority patent/CN105575308B/zh
Publication of KR20160051957A publication Critical patent/KR20160051957A/ko
Application granted granted Critical
Publication of KR102219762B1 publication Critical patent/KR102219762B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

클럭 임베디드 호스트 인터페이스를 사용하여 통신을 하는 디스플레이 장치가 개시된다. 디스플레이 장치는 패널 구동 회로 및 호스트를 포함할 수 있다. 패널 구동 회로는 적어도 하나의 타이밍 컨트롤러 임베디드 드라이버(TED)를 포함하고 디스플레이 패널을 구동한다. 호스트는 클럭 임베디드 호스트 인터페이스를 사용하여 하나의 포트를 통해 타이밍 컨트롤러 임베디드 드라이버들과 비디오 데이터, 부가 데이터(additional data) 및 HPD(hot plug detect) 신호를 송신 또는 수신한다.

Description

클럭 임베디드 호스트 인터페이스를 사용하여 통신을 하는 호스트와 패널 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법{DISPLAY DEVICE INCLUDING HOST AND PANEL DRIVING CIRCUIT THAT COMMUNICATES EACH OTHER USING CLOCK-EMBEDDED HOST INTERFACE AND METHOD OF OPERATING THE DISPLAY DEVICE}
본 발명은 디스플레이 장치에 관한 것으로, 특히 타이밍 컨트롤러를 내장한 패널 구동 회로를 포함하는 디스플레이 장치에 관한 것이다.
최근 휴대용 단말기의 화면이 커지고 채널 수가 증가됨에 따라, 디스플레이 패널을 구동하기 위한 구동 칩을 2 개 이상 필요하게 되었다. 휴대용 단말기에서는 소비 전력이 제품의 판매와 직결되기 때문에, 소비 전력을 줄일 필요가 있다.
휴대용 단말기의 소비 전략을 줄이는 데 있어서, 호스트와 패널 구동 회로 사이의 인터페이스가 매우 중요하다.
본 발명의 목적은 시스템 구성이 간단하고 소비 전력을 줄일 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명의 다른 목적은 시스템 구성이 간단하고 소비 전력을 줄일 수 있는 디스플레이 장치의 동작 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 디스플레이 장치는 패널 구동 회로 및 호스트를 포함할 수 있다.
패널 구동 회로는 적어도 하나의 타이밍 컨트롤러 임베디드 드라이버(timing controller embedded driver)를 포함하고 디스플레이 패널을 구동한다. 호스트는 클럭 임베디드(clock embedded) 호스트 인터페이스를 사용하여 하나의 포트를 통해 상기 타이밍 컨트롤러 임베디드 드라이버들과 비디오 데이터, 부가 데이터(additional data) 및 HPD(hot plug detect) 신호를 송신 또는 수신한다.
본 발명의 하나의 실시예에 의하면, 상기 호스트는 제 1 포트를 통해 상기 타이밍 컨트롤러 임베디드 드라이버들에 상기 비디오 데이터를 송신하고, 상기 제 1 포트를 통해 상기 타이밍 컨트롤러 임베디드 드라이버들과 상기 부가 데이터(additional data)를 송신 또는 수신하고, 상기 제 1 포트를 통해 상기 타이밍 컨트롤러 임베디드 드라이버들로부터 상기 HPD 신호를 수신할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 타이밍 컨트롤러 임베디드 드라이버들 각각은 상기 호스트로부터 상기 비디오 데이터를 수신하고, 상기 호스트와 상기 부가 데이터(additional data)를 송신 또는 수신하며, 상기 호스트에 상기 HPD 신호를 송신하고 상기 타이밍 컨트롤러 임베디드 드라이버들끼리 상기 HPD 신호를 송신 또는 수신할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 호스트는 복수의 레인(lane)들로 구성된 메인 링크를 통해 상기 타이밍 컨트롤러 임베디드 드라이버들에 상기 비디오 데이터를 송신하고, 보조 버스(auxiliary bus)를 통해 상기 타이밍 컨트롤러 임베디드 드라이버들과 상기 부가 데이터를 송신 또는 수신하고, HPD 버스(HPD bus)를 통해 상기 타이밍 컨트롤러 임베디드 드라이버들로부터 상기 HPD 신호를 수신할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 패널 구동 회로는 상기 메인 링크의 제 1 레인 및 제 2 레인을 통해 상기 비디오 데이터를 수신하고, 상기 디스플레이 패널의 1/2 영역을 구동하는 제 1 타이밍 컨트롤러 임베디드 드라이버, 및 상기 메인 링크의 제 3 레인 및 제 4 레인을 통해 상기 비디오 데이터를 수신하고, 상기 디스플레이 패널의 1/2 영역을 구동하는 제 2 타이밍 컨트롤러 임베디드 드라이버를 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 제 1 타이밍 컨트롤러 임베디드 드라이버 및 상기 제 2 타이밍 컨트롤러 임베디드 드라이버는 각각 상기 보조 버스를 통해 상기 호스트와 상기 부가 데이터를 송신 또는 수신하고, 상기 HPD 버스를 통해 상기 호스트에 상기 HPD 신호를 송신할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 제 1 타이밍 컨트롤러 임베디드 드라이버와 상기 제 2 타이밍 컨트롤러 임베디드 드라이버는 상기 HPD 버스를 통해 서로 상기 HPD 신호를 송신 또는 수신할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 호스트는 쓰기 또는 읽기 동작을 위하여 상기 보조 버스를 통해 전송되는 어드레스에 응답하여 상기 타이밍 컨트롤러 임베디드 드라이버들 중에서 하나를 선택할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 보조 버스를 통해 전송되는 어드레스가 "10"이면 제 1 타이밍 컨트롤러 임베디드 드라이버가 선택되고, "11"이면 제 2 타이밍 컨트롤러 임베디드 드라이버가 선택될 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 보조 버스를 통해 전송되는 어드레스가 "00"또는 "01"이면 상기 제 1 타이밍 컨트롤러 임베디드 드라이버와 상기 제 2 타이밍 컨트롤러 임베디드 드라이버가 모두 선택되고, 쓰기 또는 읽기 동작이 이루어지지 않으며 쓰기 동작의 예고(broadcasting)가 행해질 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 보조 버스는 상기 호스트, 및 상기 타이밍 컨트롤러 임베디드 드라이버들 사이에 멀티-드롭(multi-drop) 구조로 연결될 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 호스트는 시스템 온 칩(system on chip)인 것을 특징으로 하는 디스플레이 장치.
본 발명의 하나의 실시형태에 따른 디스플레이 장치는 패널 구동 회로 및 응용 프로세서(application processor; AP)를 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 응용 프로세서는 복수의 레인(lane)들로 구성된 메인 링크를 통해 상기 타이밍 컨트롤러 임베디드 드라이버들에 상기 비디오 데이터를 송신하고, 보조 버스(auxiliary bus)를 통해 상기 타이밍 컨트롤러 임베디드 드라이버들과 상기 부가 데이터를 송신 또는 수신하고, HPD 버스(HPD bus)를 통해 상기 타이밍 컨트롤러 임베디드 드라이버들로부터 상기 HPD 신호를 수신할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 패널 구동 회로는 상기 메인 링크의 제 1 레인을 통해 상기 비디오 데이터를 수신하고, 상기 디스플레이 패널의 1/4 영역을 구동하는 제 1 타이밍 컨트롤러 임베디드 드라이버, 상기 메인 링크의 제 2 레인을 통해 상기 비디오 데이터를 수신하고, 상기 디스플레이 패널의 1/4 영역을 구동하는 제 2 타이밍 컨트롤러 임베디드 드라이버, 상기 메인 링크의 제 3 레인을 통해 상기 비디오 데이터를 수신하고, 상기 디스플레이 패널의 1/4 영역을 구동하는 제 3 타이밍 컨트롤러 임베디드 드라이버, 및 상기 메인 링크의 제 4 레인을 통해 상기 비디오 데이터를 수신하고, 상기 디스플레이 패널의 1/4 영역을 구동하는 제 4 타이밍 컨트롤러 임베디드 드라이버를 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 제 1 타이밍 컨트롤러 임베디드 드라이버, 상기 제 2 타이밍 컨트롤러 임베디드 드라이버, 상기 제 3 타이밍 컨트롤러 임베디드 드라이버 및 상기 제 4 타이밍 컨트롤러 임베디드 드라이버는 각각 상기 보조 버스를 통해 상기 응용 프로세서와 상기 부가 데이터(additional data)를 송신 또는 수신하고, 상기 HPD 버스를 통해 상기 응용 프로세서에 상기 HPD 신호를 송신할 수 있다.
본 발명의 하나의 실시형태에 따른 디스플레이 장치의 동작 방법은 클럭 임베디드(clock embedded) 호스트 인터페이스를 사용하여 상기 호스트의 제 1 포트를 통해 비디오 데이터를 상기 호스트로부터 상기 타이밍 컨트롤러 임베디드 드라이버들에 송신하는 단계; 상기 클럭 임베디드(clock embedded) 호스트 인터페이스를 사용하여 상기 호스트의 상기 제 1 포트를 통해 부가 데이터(additional data)를 상기 호스트와 상기 타이밍 컨트롤러 임베디드 드라이버들 사이에서 송신 또는 수신하는 단계; 및 상기 클럭 임베디드(clock embedded) 호스트 인터페이스를 사용하여 상기 호스트의 상기 제 1 포트를 통해 HPD(hot plug detect) 신호를 상기 타이밍 컨트롤러 임베디드 드라이버들로부터 상기 호스트에 송신하는 단계를 포함할 수 있다.
본 발명의 실시예들에 따른 디스플레이 장치에서 호스트는 클럭 임베디드(clock embedded) 호스트 인터페이스를 사용하여 하나의 포트를 통해 패널 구동 회로를 구성하는 타이밍 컨트롤러 임베디드 드라이버들(TEDs)과 비디오 데이터, 부가 데이터(additional data) 및 HPD(hot plug detect) 신호를 송신 또는 수신할 수 있다. 따라서, 디스플레이 장치는 호스트와 TED들 사이의 인터페이스 핀의 개수를 줄일 수 있으며, 소비 전력을 절감할 수 있다. 따라서, 실시예에 따른 디스플레이 장치는 고 해상도의 디스플레이 장치에 사용 가능하다.
도 1은 본 발명의 하나의 실시 예에 따른 디스플레이 장치를 나타내는 블록도이다.
도 2는 도 1의 디스플레이 장치에 포함된 디스플레이 패널의 하나의 예를 나타내는 회로도이다.
도 3 내지 도 5는 도 1의 디스플레이 장치에서 4 개의 메인 링크가 하나의 포트에 포함될 경우, 데이터 매핑 방법들을 나타내는 도면이다.
도 6a는 도 1의 디스플레이 장치에서 호스트와 타이밍 컨트롤러 임베디드 드라이버(timing controller embedded driver; TED)들 사이에서 멀티 드롭 방식으로 통신을 하는 보조 버스(auxiliary bus)를 나타내는 블록도이고, 도 6b는 보조 리드(auxiliary read) 또는 보조 라이트(auxiliary write) 동작시 상기 보조 버스를 통해 전송되는 어드레스를 사용하여 TED들을 선택하는 방법을 나타내는 표이다.
도 7a는 보조 라이트 동작시, 보조 버스(BUS_AUX)를 통한 데이터 전송 방향을 나타내는 블록도이고, 도 7b는 송신 데이터와 수신 데이터의 데이터 포맷을 나타내는 도면이다.
도 8a는 보조 리드 동작시, 보조 버스(BUS_AUX)를 통한 리드 커맨드의 전송 방향을 나타내는 블록도이고, 도 8b는 보조 버스를 통하여 제 1 TED로부터 호스트로의 데이터 전송 방향 및 데이터 포맷을 나타내는 블록도이고, 도 8c는 보조 버스를 통하여 제 2 TED로부터 호스트로의 데이터 전송 방향 및 데이터 포맷을 나타내는 블록도이다.
도 9a 및 도 9b는 HPD(hot plug detect) 신호가 전송되는 HPD 버스를 나타내는 블록도들이다.
도 10a 내지 도 10d는 HPD 신호가 전송되는 HPD 버스의 구성의 예들을 나타내는 회로도들이다.
도 11은 본 발명의 다른 하나의 실시 예에 따른 디스플레이 장치를 나타내는 블록도이다.
도 12는 도 11의 디스플레이 장치에서 보조 리드 또는 보조 라이트 동작시 보조 버스를 통해 전송되는 어드레스를 사용하여 TED들을 선택하는 방법을 나타내는 표이다.
도 13은 본 발명의 또 다른 하나의 실시 예에 따른 디스플레이 장치를 나타내는 블록도이다.
도 14는 본 발명의 또 다른 하나의 실시 예에 따른 디스플레이 장치를 나타내는 블록도이다.
도 15는 본 발명의 또 다른 하나의 실시 예에 따른 디스플레이 장치를 나타내는 블록도이다.
도 16은 본 발명의 하나의 실시예에 따른 디스플레이 장치의 동작 방법을 나타내는 흐름도이다.
도 17은 본 발명의 다른 하나의 실시예에 따른 디스플레이 장치의 동작 방법을 나타내는 흐름도이다.
도 18 내지 도 20은 도 1, 도 11 또는 도 13에 도시된 디스플레이 장치를 포함하는 컴퓨터 시스템의 일 실시 예를 나타내는 블록도들이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 개시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
도 1은 본 발명의 하나의 실시 예에 따른 디스플레이 장치(100)를 나타내는 블록도이다.
도 1을 참조하면, 디스플레이 장치(100)는 호스트(110), 패널 구동 회로(120) 및 디스플레이 패널(130)을 포함할 수 있다.
패널 구동 회로(120)는 타이밍 컨트롤러 임베디드 드라이버들(timing controller embedded drivers; TEDs)(TED0(122), TED1(124))을 포함하고 디스플레이 패널(130)을 구동한다. 패널 구동 회로(120)는 게이트 스타트 펄스(gate-start pulse) 등의 제어신호에 응답하여 디스플레이 패널(130)을 제어하는 게이트 드라이버들(126, 128)을 더 포함할 수 있다. 호스트(110)는 클럭 임베디드(clock embedded) 호스트 인터페이스를 사용하여 하나의 포트(PORT_eDP)를 통해 TED들 (TED0, TED1)과 비디오 데이터, 부가 데이터(additional data) 및 HPD(hot plug detect) 신호를 송신 또는 수신한다. 호스트(110)는 시스템 온 칩(system-on-chip)일 수 있다.
호스트(110)는 포트(PORT_eDP)를 통해 TED들(TED0, TED1)에 상기 비디오 데이터를 송신하고, 포트(PORT_eDP)를 통해 TED들(TED0, TED1)과 상기 부가 데이터를 송신 또는 수신하고, 포트(PORT_eDP)를 통해 TED들(TED0, TED1)로부터 상기 HPD 신호를 수신할 수 있다. TED들(TED0, TED1) 각각은 호스트(110)로부터 상기 비디오 데이터를 수신하고, 호스트(110)와 상기 부가 데이터(additional data)를 송신 또는 수신하며, 호스트(110)에 상기 HPD 신호를 송신하고 TED들(TED0, TED1)은 서로 상기 HPD 신호를 송신 또는 수신할 수 있다.
호스트(110)는 복수의 레인(lane)들(ML0, ML1, ML2, ML3)로 구성된 메인 링크(ML)를 통해 TED들(TED0, TED1)에 상기 비디오 데이터를 송신하고, 보조 버스(auxiliary bus)(BUS_AUX)를 통해 TED들(TED0, TED1)과 상기 부가 데이터를 송신 또는 수신하고, HPD 버스(HPD bus)를 통해 TED들(TED0, TED1)로부터 상기 HPD 신호를 수신할 수 있다. 패널 구동 회로(120)는 메인 링크(ML)의 제 1 레인(ML0) 및 제 2 레인(ML1)을 통해 상기 비디오 데이터를 수신하고, 디스플레이 패널(130)의 1/2 영역을 구동하는 제 1 타이밍 컨트롤러 임베디드 드라이버(TED0), 및 상기 메인 링크의 제 3 레인 및 제 4 레인을 통해 상기 비디오 데이터를 수신하고, 디스플레이 패널(130)의 1/2 영역을 구동하는 제 2 타이밍 컨트롤러 임베디드 드라이버(TED1)를 포함할 수 있다.
제 1 타이밍 컨트롤러 임베디드 드라이버(TED0) 및 제 2 타이밍 컨트롤러 임베디드 드라이버(TED1)는 각각 보조 버스(BUS_AUX)를 통해 호스트(110)와 상기 부가 데이터를 송신 또는 수신하고, HPD 버스(BUS_HPD)를 통해 호스트(110)에 상기 HPD 신호를 송신할 수 있다. 제 1 타이밍 컨트롤러 임베디드 드라이버(TED0) 및 제 2 타이밍 컨트롤러 임베디드 드라이버(TED1)는 HPD 버스(BUS_HPD)를 통해 서로 상기 HPD 신호를 송신 또는 수신할 수 있다.
도 2는 도 1의 디스플레이 장치(100)에 포함된 디스플레이 패널의 하나의 예를 나타내는 회로도이다.
도 2에는 해상도 1536 * 2048을 갖는 QXGA급 디스플레이 장치의 디스플레이 패널이 도시되어 있다. 도 2에서, 디스플레이 패널은 2048 개의 로우(row)(1H ~ 2048H)와 1536 개의 칼럼(column)을 가지며, 제 1 로우는 1에서 1536까지의 픽셀을 퍼힘할 수 있다.
도 3 내지 도 5는 도 1의 디스플레이 장치에서 4 개의 메인 링크가 하나의 포트에 포함될 경우, 데이터 매핑 방법들을 나타내는 도면이다. 도 3 내지 도 5에는 제 1 로우의 픽셀들에 대한 데이터 매핑이 나타나 있다.
도 3은 패널 구동 회로(120)가 1 개의 TED를 포함하는 경우에 적용할 수 있는 데이터 매핑을 나타내고, 도 4는 패널 구동 회로(120)가 1 개 또는 2 개의 TED를 포함하는 경우에 적용할 수 있는 데이터 매핑을 나타내고, 도 5는 패널 구동 회로(120)가 1 개, 2 개 또는 4 개의 TED를 포함하는 경우에 적용할 수 있는 데이터 매핑을 나타낸다.
도 3을 참조하면, 제 1 데이터 매핑(Mapping1)은 메인 링크(ML)의 레인들(ML0, ML1, ML2, ML3)이 픽셀들과 순서대로 매핑될 수 있다. 예를 들어, 제 1 데이터 매핑(Mapping1)에서, (ML0, ML1, ML2, ML3, ML0, ML1, ML2, ML3)은 픽셀 (1, 2, 3, 4, 5, 6, 7, 8)에 대응될 수 있다.
도 4를 참조하면, 제 2 데이터 매핑(Mapping2)은 메인 링크(ML)의 레인들(ML0, ML1, ML2, ML3) 중 레인들(ML0, ML1)은 디스플레이 패널의 왼쪽 절반의 픽셀들과 매핑되고, 레인들(ML2, ML3)은 디스플레이 패널의 오른쪽 절반의 픽셀들과 매핑될 수 있다. 예를 들어, 제 2 데이터 매핑(Mapping2)에서, (ML0, ML1, ML2, ML3, ML0, ML1, ML2, ML3)은 픽셀 (1, 2, 769, 770, 3, 4, 771, 772)에 대응될 수 있다.
도 5를 참조하면, 제 3 데이터 매핑(Mapping3)은 메인 링크(ML)의 레인들(ML0, ML1, ML2, ML3)은 각각 디스플레이 패널의 왼쪽 끝에서 시작하여 한 로우의 1/4의 픽셀들과 매핑될 수 있다. 예를 들어, 제 3 데이터 매핑(Mapping3)에서, (ML0, ML1, ML2, ML3, ML0, ML1, ML2, ML3)은 픽셀 (1, 385, 769, 1153, 2, 386, 770, 1154)에 대응될 수 있다.
도 6a는 도 1의 디스플레이 장치에서 호스트와 타이밍 컨트롤러 임베디드 드라이버(timing controller embedded driver; TED)들 사이에서 멀티 드롭 방식으로 통신을 하는 보조 버스(auxiliary bus)(BUS_AUX)를 나타내는 블록도이고, 도 6b는 보조 리드(auxiliary read) 또는 보조 라이트(auxiliary write) 동작시 상기 보조 버스를 통해 전송되는 어드레스를 사용하여 TED들을 선택하는 방법을 나타내는 표이다.
도 6a를 참조하면, 호스트(HOST)는 보조 버스(BUS_AUX)를 통해 TED들(TED0, TED1)과 멀티 드롭(multi-drop) 방식으로 통신을 한다.
도 6b를 참조하면, 호스트(HOST)는 쓰기 또는 읽기 동작을 위하여 보조 버스(BUS_AUX)를 통해 전송되는 어드레스에 응답하여 TED들 중에서 하나를 선택할 수 있다.
실시예에 의하면, 보조 버스(BUS_AUX)를 통해 전송되는 어드레스가 "10"이면 제 1 타이밍 컨트롤러 임베디드 드라이버(TED0)가 선택되고, "11"이면 제 2 타이밍 컨트롤러 임베디드 드라이버(TED1)가 선택될 수 있다.
실시예에 의하면, 보조 버스(BUS_AUX)를 통해 전송되는 어드레스가 "0X"이면, 즉 "00"또는 "01"이면 제 1 타이밍 컨트롤러 임베디드 드라이버(TED0)와 제 2 타이밍 컨트롤러 임베디드 드라이버(TED1)가 모두 선택되고, 쓰기 또는 읽기 동작이 이루어지지 않으며 쓰기 동작의 예고(broadcasting)가 행해질 수 있다.
도 7a는 보조 라이트 동작시, 보조 버스를 통한 데이터 전송 방향을 나타내는 블록도이고, 도 7b는 송신 데이터(TX)와 수신 데이터의 데이터 포맷을 나타내는 도면이다.
도 7a를 참조하면, 보조 라이트 동작시 데이터는 호스트(HOST)로부터 제 1 타이밍 컨트롤러 임베디드 드라이버(TED0)와 상기 제 2 타이밍 컨트롤러 임베디드 드라이버(TED1)로 송신된다.
도 7b를 참조하면, 호스트(HOST)에서 송신되는 데이터 포맷과 제 1 타이밍 컨트롤러 임베디드 드라이버(TED0)와 상기 제 2 타이밍 컨트롤러 임베디드 드라이버(TED1)에서 수신되는 데이터 포맷이 동일하다. 데이터 포맷은 싱크 신호(SYNC), 커맨드(COMM3:0), 어드레스(ADDR19:0), 라인 인에이블 신호(LEN7:0), 데이터(DATA) 및 종료 신호(Stop)를 포함할 수 있다.
도 8a는 보조 리드 동작시, 보조 버스를 통한 리드 커맨드의 전송 방향을 나타내는 블록도이고, 도 8b는 보조 버스를 통하여 제 1 TED로부터 호스트로의 데이터 전송 방향 및 데이터 포맷을 나타내는 블록도이고, 도 8c는 보조 버스를 통하여 제 2 TED로부터 호스트로의 데이터 전송 방향 및 데이터 포맷을 나타내는 블록도이다.
도 8a를 참조하면, 보조 리드 동작시 리드 커맨드는 호스트(HOST)로부터 제 1 타이밍 컨트롤러 임베디드 드라이버(TED0)와 상기 제 2 타이밍 컨트롤러 임베디드 드라이버(TED1)로 송신된다. 도 8b를 참조하면, 보조 리드 동작시 데이터는 제 1 타이밍 컨트롤러 임베디드 드라이버(TED0)로부터 호스트(HOST)로 송신된다. 보조 리드 동작시 호스트(HOST)로부터 제 1 타이밍 컨트롤러 임베디드 드라이버(TED0)와 상기 제 2 타이밍 컨트롤러 임베디드 드라이버(TED1)로 송신되는 리드 커맨드의 포맷은 싱크 신호(SYNC), 커맨드(COMM3:0), 어드레스(ADDR19:0), 라인 인에이블 신호(LEN7:0) 및 종료 신호(Stop)를 포함할 수 있다. 보조 리드 동작시 제 1 타이밍 컨트롤러 임베디드 드라이버(TED0)로부터 호스트(HOST)로 송신되는 데이터의 포맷은 싱크 신호(SYNC), 커맨드(COMM3:0), 데이터(DATA) 및 종료 신호(Stop)를 포함할 수 있다. 도 8c를 참조하면, 보조 리드 동작시 데이터는 제 2 타이밍 컨트롤러 임베디드 드라이버(TED1)로부터 호스트(HOST)로 송신된다. 보조 리드 동작시 제 2 타이밍 컨트롤러 임베디드 드라이버(TED1)로부터 호스트(HOST)로 송신되는 데이터의 포맷은 싱크 신호(SYNC), 커맨드(COMM3:0), 데이터(DATA) 및 종료 신호(Stop)를 포함할 수 있다.
보조 버스(BUS_AUX)는 호스트(HOST), 및 TED들(TED0, TED1) 사이에 멀티-드롭(multi-drop) 구조로 연결될 수 있다. 따라서, 보조 리드 동작시 호스트(HOST)는 TED들(TED0, TED1)에 한 번의 리드 커맨드만 전송하면된다.
도 9a 및 도 9b는 HPD(hot plug detect) 신호가 전송되는 HPD 버스를 나타내는 블록도들이다.
도 9a를 참조하면, HPD(hot plug detect) 신호는 HPD 버스(BUS_HPD)를 통해 제 1 타이밍 컨트롤러 임베디드 드라이버(TED0)로부터 호스트(HOST)로 송신될 수 있다. 또한 HPD 신호는 HPD 버스(BUS_HPD)를 통해 제 1 타이밍 컨트롤러 임베디드 드라이버(TED0)로부터 제 2 타이밍 컨트롤러 임베디드 드라이버(TED1)로 송신될 수 있다. 도 9b를 참조하면, HPD 신호는 HPD 버스(BUS_HPD)를 통해 제 2 타이밍 컨트롤러 임베디드 드라이버(TED1)로부터 호스트(HOST)로 송신될 수 있다. 또한 HPD 신호는 HPD 버스(BUS_HPD)를 통해 제 2 타이밍 컨트롤러 임베디드 드라이버(TED1)로부터 제 1 타이밍 컨트롤러 임베디드 드라이버(TED0)로 전송될 수 있다.
도 10a 내지 도 10d는 HPD 신호가 전송되는 HPD 버스의 구성의 예들을 나타내는 회로도들이다. 도 10a 내지 도 10d에 도시된 바와 같이, HPD 버스(BUS_HPD)는 와이어드 로직(wired logic) 연결 구조를 가질 수 있다.
도 10a는 하이 액티브(high active) 동작을 하는 HPD 버스(BUS_HPD) 구조의 하나의 예를 나타내는 도면이고, 도 10b는 로우 액티브(low active) 동작을 하는 HPD 버스(BUS_HPD) 구조의 하나의 예를 나타내는 도면이다. 도 10c는 하이 액티브(high active) 동작을 하는 HPD 버스(BUS_HPD) 구조의 다른 하나의 예를 나타내는 도면이고, 도 10d는 로우 액티브(low active) 동작을 하는 HPD 버스(BUS_HPD) 구조의 다른 하나의 예를 나타내는 도면이다.
도 10a를 참조하면, 호스트(HOST), 제 1 TED(TED0) 및 제 1 TED(TED1)는 각각 HPD 패드를 구비하며, HPD 패드들이 연결된 점은 저항을 통해 접지(VSS)에 연결될 수 있다. 호스트(HOST)는 호스트(HOST) 내부에 있는 HPD 패드에 연결되고 HPDi를 발생하는 버퍼를 포함할 수 있다. 제 1 TED(TED0)는 제 1 TED(TED0) 내부에 있는 HPD 패드에 연결되고 HPDi를 발생하는 버퍼, 및 버퍼와 전원전압(VDD) 사이에 연결되고 인에이블 신호(EN)에 의해 제어되는 PMOS 트랜지스터를 포함할 수 있다. 제 2 TED(TED1)는 제 2 TED(TED1) 내부에 있는 HPD 패드에 연결되고 HPDi를 발생하는 버퍼, 및 버퍼와 전원전압(VDD) 사이에 연결되고 인에이블 신호(EN)에 의해 제어되는 PMOS 트랜지스터를 포함할 수 있다.
도 10b를 참조하면, 호스트(HOST), 제 1 TED(TED0) 및 제 1 TED(TED1)는 각각 HPD 패드를 구비하며, HPD 패드들이 연결된 점은 저항을 통해 전원전압(VDD)에 연결될 수 있다. 호스트(HOST)는 호스트(HOST) 내부에 있는 HPD 패드에 연결되고 HPDi를 발생하는 버퍼를 포함할 수 있다. 제 1 TED(TED0)는 제 1 TED(TED0) 내부에 있는 HPD 패드에 연결되고 HPDi를 발생하는 버퍼, 및 버퍼와 접지(VSS) 사이에 연결되고 인에이블 신호(EN)에 의해 제어되는 NMOS 트랜지스터를 포함할 수 있다. 제 2 TED(TED1)는 제 2 TED(TED1) 내부에 있는 HPD 패드에 연결되고 HPDi를 발생하는 버퍼, 및 버퍼와 접지(VSS) 사이에 연결되고 인에이블 신호(EN)에 의해 제어되는 NMOS 트랜지스터를 포함할 수 있다.
도 10c를 참조하면, 호스트(HOST), 제 1 TED(TED0) 및 제 1 TED(TED1)는 각각 HPD 패드를 구비하며, HPD 패드들이 연결된 점은 저항을 통해 접지(VSS)에 연결될 수 있다. 호스트(HOST)는 호스트(HOST) 내부에 있는 HPD 패드에 연결되고 HPDi를 발생하는 버퍼를 포함할 수 있다. 제 1 TED(TED0)는 제 1 TED(TED0) 내부에 있는 HPD 패드에 연결되고 HPDi를 발생하는 제 1 버퍼, 및 HPDo를 HPD 패드에 전송하고 인에이블 신호(EN)에 의해 제어되는 제 2 버퍼를 포함할 수 있다. 제 2 TED(TED1)는 제 2 TED(TED1) 내부에 있는 HPD 패드에 연결되고 HPDi를 발생하는 제 3 버퍼, 및 HPDo를 HPD 패드에 전송하고 인에이블 신호(EN)에 의해 제어되는 제 4 버퍼를 포함할 수 있다.
도 10d를 참조하면, 호스트(HOST), 제 1 TED(TED0) 및 제 1 TED(TED1)는 각각 HPD 패드를 구비하며, HPD 패드들이 연결된 점은 저항을 통해 전원전압(VDD)에 연결될 수 있다. 호스트(HOST)는 호스트(HOST) 내부에 있는 HPD 패드에 연결되고 HPDi를 발생하는 버퍼를 포함할 수 있다. 제 1 TED(TED0)는 제 1 TED(TED0) 내부에 있는 HPD 패드에 연결되고 HPDi를 발생하는 제 5 버퍼, 및 HPDo를 HPD 패드에 전송하고 인에이블 신호(EN)에 의해 제어되는 제 6 버퍼를 포함할 수 있다. 제 2 TED(TED1)는 제 2 TED(TED1) 내부에 있는 HPD 패드에 연결되고 HPDi를 발생하는 제 7 버퍼, 및 HPDo를 HPD 패드에 전송하고 인에이블 신호(EN)에 의해 제어되는 제 8 버퍼를 포함할 수 있다.
도 11은 본 발명의 다른 하나의 실시 예에 따른 디스플레이 장치(200)를 나타내는 블록도이다.
도 11을 참조하면, 디스플레이 장치(200)는 호스트(210), 패널 구동 회로(220) 및 디스플레이 패널(230)을 포함할 수 있다.
패널 구동 회로(220)는 타이밍 컨트롤러 임베디드 드라이버들(timing controller embedded drivers; TEDs)(TED0(221), TED1(222), TED2(223), TED3(224))을 포함하고 디스플레이 패널(230)을 구동한다. 패널 구동 회로(220)는 게이트 스타트 펄스(gate-start pulse) 등의 제어신호에 응답하여 디스플레이 패널(230)을 제어하는 게이트 드라이버들(225, 226)을 더 포함할 수 있다. 호스트(210)는 클럭 임베디드(clock embedded) 호스트 인터페이스를 사용하여 하나의 포트(PORT_eDP)를 통해 TED들 (TED0, TED1, TED2, TED3)과 비디오 데이터, 부가 데이터(additional data) 및 HPD(hot plug detect) 신호를 송신 또는 수신한다. 호스트(210)는 시스템 온 칩(system-on-chip)일 수 있다.
호스트(210)는 포트(PORT_eDP)를 통해 TED들(TED0, TED1, TED2, TED3)에 상기 비디오 데이터를 송신하고, 포트(PORT_eDP)를 통해 TED들(TED0, TED1, TED2, TED3)과 상기 부가 데이터를 송신 또는 수신하고, 포트(PORT_eDP)를 통해 TED들(TED0, TED1, TED2, TED3)로부터 상기 HPD 신호를 수신할 수 있다. TED들(TED0, TED1, TED2, TED3) 각각은 호스트(210)로부터 상기 비디오 데이터를 수신하고, 호스트(210)와 상기 부가 데이터(additional data)를 송신 또는 수신하며, 호스트(210)에 상기 HPD 신호를 송신하고 TED들(TED0, TED1, TED2, TED3)은 서로 상기 HPD 신호를 송신 또는 수신할 수 있다.
호스트(210)는 복수의 레인(lane)들(ML0, ML1, ML2, ML3)로 구성된 메인 링크(ML)를 통해 TED들(TED0, TED1, TED2, TED3)에 상기 비디오 데이터를 송신하고, 보조 버스(auxiliary bus)(BUS_AUX)를 통해 TED들(TED0, TED1, TED2, TED3)과 상기 부가 데이터를 송신 또는 수신하고, HPD 버스(HPD bus)를 통해 TED들(TED0, TED1, TED2, TED3)로부터 상기 HPD 신호를 수신할 수 있다. 패널 구동 회로(220)는 메인 링크(ML)의 제 1 레인(ML0)을 통해 상기 비디오 데이터를 수신하고, 디스플레이 패널(230)의 1/4 영역을 구동하는 제 1 타이밍 컨트롤러 임베디드 드라이버(TED0)(221), 메인 링크(ML)의 제 2 레인(ML1)을 통해 상기 비디오 데이터를 수신하고, 디스플레이 패널(230)의 1/4 영역을 구동하는 제 2 타이밍 컨트롤러 임베디드 드라이버(TED1)(222), 메인 링크(ML)의 제 3 레인(ML2)을 통해 상기 비디오 데이터를 수신하고, 디스플레이 패널(230)의 1/4 영역을 구동하는 제 3 타이밍 컨트롤러 임베디드 드라이버(TED2)(223), 및 메인 링크(ML)의 제 4 레인을 통해 상기 비디오 데이터를 수신하고, 디스플레이 패널(230)의 1/4 영역을 구동하는 제 4 타이밍 컨트롤러 임베디드 드라이버(TED3)(224)를 포함할 수 있다.
제 1 타이밍 컨트롤러 임베디드 드라이버(TED0), 제 2 타이밍 컨트롤러 임베디드 드라이버(TED1), 제 3 타이밍 컨트롤러 임베디드 드라이버(TED2), 제 4 타이밍 컨트롤러 임베디드 드라이버(TED3)는 각각 보조 버스(BUS_AUX)를 통해 호스트(210)와 상기 부가 데이터를 송신 또는 수신하고, HPD 버스(BUS_HPD)를 통해 호스트(210)에 상기 HPD 신호를 송신할 수 있다. 제 1 타이밍 컨트롤러 임베디드 드라이버(TED0), 제 2 타이밍 컨트롤러 임베디드 드라이버(TED1), 제 3 타이밍 컨트롤러 임베디드 드라이버(TED2), 제 4 타이밍 컨트롤러 임베디드 드라이버(TED3)는 HPD 버스(BUS_HPD)를 통해 서로 상기 HPD 신호를 송신 또는 수신할 수 있다.
도 12는 도 11의 디스플레이 장치(200)에서 보조 리드 또는 보조 라이트 동작시 보조 버스를 통해 전송되는 어드레스를 사용하여 TED들을 선택하는 방법을 나타내는 표이다.
도 12를 참조하면, 호스트(HOST)는 쓰기 또는 읽기 동작을 위하여 보조 버스(BUS_AUX)를 통해 전송되는 어드레스에 응답하여 TED들 중에서 하나를 선택할 수 있다.
실시예에 의하면, 보조 버스(BUS_AUX)를 통해 전송되는 어드레스가 "100"이면 제 1 타이밍 컨트롤러 임베디드 드라이버(TED0)가 선택되고, "101"이면 제 2 타이밍 컨트롤러 임베디드 드라이버(TED1)가 선택되고, "110"이면 제 3 타이밍 컨트롤러 임베디드 드라이버(TED2)가 선택되고, "111"이면 제 4 타이밍 컨트롤러 임베디드 드라이버(TED3)가 선택될 수 있다.
실시예에 의하면, 보조 버스(BUS_AUX)를 통해 전송되는 어드레스가 "0XX"이면, 제 1 타이밍 컨트롤러 임베디드 드라이버(TED0), 제 2 타이밍 컨트롤러 임베디드 드라이버(TED1), 제 3 타이밍 컨트롤러 임베디드 드라이버(TED2), 제 4 타이밍 컨트롤러 임베디드 드라이버(TED3)가 모두 선택되고, 쓰기 또는 읽기 동작이 이루어지지 않으며 쓰기 동작의 예고(broadcasting)가 행해질 수 있다.
도 13은 본 발명의 또 다른 하나의 실시 예에 따른 디스플레이 장치(300)를 나타내는 블록도이다.
도 13 참조하면, 디스플레이 장치(100)는 호스트(310), 패널 구동 회로(320) 및 디스플레이 패널(330)을 포함할 수 있다.
패널 구동 회로(320)는 타이밍 컨트롤러 임베디드 드라이버(timing controller embedded drivers; TED)(322) 포함하고 디스플레이 패널(330)을 구동한다. 패널 구동 회로(320)는 게이트 스타트 펄스(gate-start pulse) 등의 제어신호에 응답하여 디스플레이 패널(330)을 제어하는 게이트 드라이버들(324, 326)을 더 포함할 수 있다. 호스트(310)는 클럭 임베디드(clock embedded) 호스트 인터페이스를 사용하여 하나의 포트(PORT_eDP)를 통해 TED(322)와 비디오 데이터, 부가 데이터(additional data) 및 HPD(hot plug detect) 신호를 송신 또는 수신한다. 호스트(310)는 시스템 온 칩(system-on-chip)일 수 있다.
호스트(310)는 복수의 레인(lane)들(ML0, ML1, ML2, ML3)로 구성된 메인 링크(ML)를 통해 TED(322)에 상기 비디오 데이터를 송신하고, 보조 버스(auxiliary bus)(BUS_AUX)를 통해 TED(322)와 상기 부가 데이터를 송신 또는 수신하고, HPD 버스(HPD bus)를 통해 TED(322)로부터 상기 HPD 신호를 수신할 수 있다.
도 14는 본 발명의 또 다른 하나의 실시 예에 따른 디스플레이 장치(400)를 나타내는 블록도이다.
도 14를 참조하면, 디스플레이 장치(400)는 시스템 온 칩(SOC)(410), 패널 구동 회로(120) 및 디스플레이 패널(130)을 포함할 수 있다. 도 14의 디스플레이 장치(400)에서는 SOC(410)가 도 1의 디스플레이 장치(400)에 포함된 호스트(110)의 기능을 한다.
도 15는 본 발명의 또 다른 하나의 실시 예에 따른 디스플레이 장치를 나타내는 블록도이다.
도 15를 참조하면, 디스플레이 장치(500)는 호스트(510), 패널 구동 회로(220) 및 디스플레이 패널(230)을 포함할 수 있다. 도 15의 디스플레이 장치(500)에서는 SOC(510)가 도 11의 디스플레이 장치(200)에 포함된 호스트(210)의 기능을 한다.
도 16은 본 발명의 하나의 실시예에 따른 디스플레이 장치의 동작 방법을 나타내는 흐름도이다.
도 16을 참조하면, 본 발명의 하나의 실시예에 따른 디스플레이 장치의 동작 방법은 다음의 동작을 포함한다.
1) 클럭 임베디드 호스트 인터페이스를 사용하여 호스트의 제 1 포트를 통해 비디오 데이터를 호스트로부터 타이밍 컨트롤러 임베디드 드라이버들에 송신한다 (S1).
2) 클럭 임베디드 호스트 인터페이스를 사용하여 호스트의 제 1 포트를 통해 제어 신호들을 호스트와 타이밍 컨트롤러 임베디드 드라이버들 사이에서 송신 또는 수신한다 (S2).
3) 클럭 임베디드 호스트 인터페이스를 사용하여 호스트의 제 1 포트를 통해 HPD 신호를 타이밍 컨트롤러 임베디드 드라이버들로부터 호스트에 송신한다 (S3).
4) 타이밍 컨트롤러 임베디드 드라이버들 사이에서 HPD 신호를 송신 또는 수신한다 (S4).
실시예에 의하면, 상기 비디오 데이터는 복수의 레인(lane)들로 구성된 메인 링크를 통해 상기 타이밍 컨트롤러 임베디드 드라이버들에 송신될 수 있다.
실시예에 의하면, 상기 부가 데이터(additional data)는 보조 버스(auxiliary bus)를 통해 상기 호스트와 상기 타이밍 컨트롤러 임베디드 드라이버들 사이에서 송신 또는 수신될 수 있다.
실시예에 의하면, 상기 HPD 신호는 HPD 버스(HPD bus)를 통해 상기 타이밍 컨트롤러 임베디드 드라이버들로부터 상기 호스트로 송신될 수 있다.
실시예에 의하면, 비디오 데이터를 호스트로부터 타이밍 컨트롤러 임베디드 드라이버들에 송신하는 동작(S1)과 제 1 포트를 통해 제어 신호들을 호스트와 타이밍 컨트롤러 임베디드 드라이버들 사이에서 송신 또는 수신하는 동작(S2)은 서로 독립적으로 수행될 수 있다.
실시예에 의하면, 호스트의 제 1 포트를 통해 HPD 신호를 타이밍 컨트롤러 임베디드 드라이버들로부터 호스트에 송신하는 동작(S3)과 상기 타이밍 컨트롤러 임베디드 드라이버들 사이에서 HPD 신호를 송신 또는 수신하는 동작(S4)은 동시에 수행될 수 있다.
도 17은 본 발명의 다른 하나의 실시예에 따른 디스플레이 장치의 동작 방법을 나타내는 흐름도이다.
도 17을 참조하면, 본 발명의 하나의 실시예에 따른 디스플레이 장치의 동작 방법은 다음의 동작을 포함한다.
1) 클럭 임베디드 호스트 인터페이스를 사용하여 호스트의 제 1 포트를 통해 제어 신호들을 호스트와 타이밍 컨트롤러 임베디드 드라이버들 사이에서 송신 또는 수신한다 (S11).
2) 클럭 임베디드 호스트 인터페이스를 사용하여 호스트의 제 1 포트를 통해 비디오 데이터를 호스트로부터 타이밍 컨트롤러 임베디드 드라이버들에 송신한다 (S12).
3) 클럭 임베디드 호스트 인터페이스를 사용하여 호스트의 제 1 포트를 통해 HPD 신호를 타이밍 컨트롤러 임베디드 드라이버들로부터 호스트에 송신한다 (S13).
4) 타이밍 컨트롤러 임베디드 드라이버들 사이에서 HPD 신호를 송신 또는 수신한다 (S14).
도 17에 도시된 디스플레이 장치의 동작 방법에서는 도 16에 도시된 디스플레이 장치의 동작 방법과 달리, 클럭 임베디드 호스트 인터페이스를 사용하여 호스트의 제 1 포트를 통해 제어 신호들을 호스트와 타이밍 컨트롤러 임베디드 드라이버들 사이에서 송신 또는 수신하는 동작을 수행하고 난 다음, 비디오 데이터를 호스트로부터 타이밍 컨트롤러 임베디드 드라이버들에 송신하는 동작을 수행한다.
실시예에 의하면, 제 1 포트를 통해 제어 신호들을 호스트와 타이밍 컨트롤러 임베디드 드라이버들 사이에서 송신 또는 수신하는 동작(S11)과 비디오 데이터를 호스트로부터 타이밍 컨트롤러 임베디드 드라이버들에 송신하는 동작(S12)은 서로 독립적으로 수행될 수 있다.
실시예에 의하면, 호스트의 제 1 포트를 통해 HPD 신호를 타이밍 컨트롤러 임베디드 드라이버들로부터 호스트에 송신하는 동작(S13)과 상기 타이밍 컨트롤러 임베디드 드라이버들 사이에서 HPD 신호를 송신 또는 수신하는 동작(S14)은 동시에 수행될 수 있다.
도 18 내지 도 20은 도 1, 도 11 또는 도 13에 도시된 디스플레이 장치를 포함하는 컴퓨터 시스템의 일 실시 예를 나타내는 블록도들이다.
도 18을 참조하면, 컴퓨터 시스템(610)은 메모리 장치(611), 메모리 장치(61)를 제어하는 메모리 컨트롤러(612), 무선 송수신기(613), 안테나(614), 애플리케이션 프로세서(615), 입력 장치(616) 및 DDI(617)를 포함할 수 있다.
무선 송수신기(613)는 안테나(614)를 통하여 무선 신호를 주거나 받을 수 있다. 예컨대, 무선 송수신기(613)는 안테나(614)를 통하여 수신된 무선 신호를 애플리케이션 프로세서(615)에서 처리될 수 있는 신호로 변경할 수 있다.
따라서, 애플리케이션 프로세서(615)는 무선 송수신기(613)로부터 출력된 신호를 처리하고 처리된 신호를 DDI(617)로 전송할 수 있다. 또한, 무선 송수신기(613)는 애플리케이션 프로세서(615)으로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(614)를 통하여 외부 장치로 출력할 수 있다.
입력 장치(616)는 애플리케이션 프로세서(615)의 동작을 제어하기 위한 제어 신호 또는 애플리케이션 프로세서(615)에 의하여 처리될 데이터를 입력할 수 있는 장치로서, 터치 패드 (touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad), 또는 키보드로 구현될 수 있다.
실시 예에 따라, 메모리 장치(611)의 동작을 제어할 수 있는 메모리 컨트롤러(612)는 애플리케이션 프로세서(615)의 일부로서 구현될 수 있고 또한 애플리케이션 프로세서(615)와 별도의 칩으로 구현될 수 있다.
실시 예에 따라, DDI(617)는 도 1, 도 11 또는 도 13에 도시된 디스플레이 장치의 패널 구동 회로에 대응하며, 애플리케이션 프로세서(615)는 도 1, 도 11 또는 도 13에 도시된 디스플레이 장치의 호스트에 대응된다. 따라서, 애플리케이션 프로세서(615)는 클럭 임베디드(clock embedded) 호스트 인터페이스를 사용하여 하나의 포트를 통해 패널 구동 회로를 구성하는 타이밍 컨트롤러 임베디드 드라이버들(TEDs)과 비디오 데이터, 부가 데이터(additional data) 및 HPD(hot plug detect) 신호를 송신 또는 수신할 수 있다. 따라서, 애플리케이션 프로세서(615)와 TED들 사이의 인터페이스 핀의 개수를 줄일 수 있으며, 컴퓨터 시스템(610)은 전력을 절감할 수 있다.
도 19를 참조하면, 컴퓨터 시스템(620)은 PC(personal computer), 네트워크 서버(Network Server), 태블릿(tablet) PC, 넷-북(net-book), e-리더(e-reader), PDA (personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.
컴퓨터 시스템(620)은 메모리 장치(621)와 메모리 장치(621)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(622), 애플리케이션 프로세서(623), 입력 장치(624) 및 DDI(625)를 포함한다.
애플리케이션 프로세서(623)는 입력 장치(624)를 통하여 입력된 데이터에 따라 메모리 장치(621)에 저장된 데이터를 DDI(625)를 통하여 디스플레이할 수 있다. 예컨대, 입력 장치(624)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다. 애플리케이션 프로세서(623)는 컴퓨터 시스템(620)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(622)의 동작을 제어할 수 있다.
실시 예에 따라 메모리 장치(621)의 동작을 제어할 수 있는 메모리 컨트롤러(622)는 애플리케이션 프로세서(623)의 일부로서 구현될 수 있고 또한 애플리케이션 프로세서(623)와 별도의 칩으로 구현될 수 있다.
실시 예에 따라, DDI(625)는 도 1, 도 11 또는 도 13에 도시된 디스플레이 장치의 패널 구동 회로에 대응하며, 애플리케이션 프로세서(615)는 도 1, 도 11 또는 도 13에 도시된 디스플레이 장치의 호스트에 대응된다. 따라서, 애플리케이션 프로세서(615)는 클럭 임베디드(clock embedded) 호스트 인터페이스를 사용하여 하나의 포트를 통해 패널 구동 회로를 구성하는 타이밍 컨트롤러 임베디드 드라이버들(TEDs)과 비디오 데이터, 부가 데이터(additional data) 및 HPD(hot plug detect) 신호를 송신 또는 수신할 수 있다. 따라서, 애플리케이션 프로세서(615)와 TED들 사이의 인터페이스 핀의 개수를 줄일 수 있으며, 컴퓨터 시스템(610)은 전력을 절감할 수 있다.
도 20을 참조하면, 컴퓨터 시스템(630)은 이미지 처리 장치(Image Process Device), 예컨대 디지털 카메라 또는 디지털 카메라가 부착된 이동 전화기, 스마트 폰(smart phone) 또는 테블릿(tablet) 으로 구현될 수 있다.
컴퓨터 시스템(630)은 메모리 장치(631)와 메모리 장치(631)의 데이터 처리 동작, 예컨대 라이트(write) 동작 또는 리드(read) 동작을 제어할 수 있는 메모리 컨트롤러(632)를 포함한다. 또한, 컴퓨터 시스템(630)은 애플리케이션 프로세서(633), 이미지 센서(634) 및 DDI(635)를 더 포함한다.
컴퓨터 시스템(630)의 이미지 센서(634)는 광학 이미지를 디지털 신호들로 변환하고, 변환된 디지털 신호들은 애플리케이션 프로세서(633) 또는 메모리 컨트롤러(232)로 전송된다. 애플리케이션 프로세서(633)의 제어에 따라, 상기 변환된 디지털 신호들은 DDI(635)를 통하여 디스플레이되거나 또는 메모리 컨트롤러(632)를 통하여 메모리 장치(631)에 저장될 수 있다.
또한, 메모리 장치(631)에 저장된 데이터는 애플리케이션 프로세서(633) 또는 메모리 컨트롤러(632)의 제어에 따라 DDI(635)를 통하여 디스플레이된다.
실시 예에 따라, 메모리 장치(631)의 동작을 제어할 수 있는 메모리 컨트롤러(632)는 애플리케이션 프로세서(633)의 일부로서 구현될 수 있고 또한 애플리케이션 프로세서(633)와 별개의 칩으로 구현될 수 있다.
실시 예에 따라, DDI(635)는 도 1, 도 11 또는 도 13에 도시된 디스플레이 장치의 패널 구동 회로에 대응하며, 애플리케이션 프로세서(615)는 도 1, 도 11 또는 도 13에 도시된 디스플레이 장치의 호스트에 대응된다. 따라서, 애플리케이션 프로세서(615)는 클럭 임베디드(clock embedded) 호스트 인터페이스를 사용하여 하나의 포트를 통해 패널 구동 회로를 구성하는 타이밍 컨트롤러 임베디드 드라이버들(TEDs)과 비디오 데이터, 부가 데이터(additional data) 및 HPD(hot plug detect) 신호를 송신 또는 수신할 수 있다. 따라서, 애플리케이션 프로세서(615)와 TED들 사이의 인터페이스 핀의 개수를 줄일 수 있으며, 컴퓨터 시스템(610)은 전력을 절감할 수 있다.
본 발명은 디스플레리 장치 및 이를 포함하는 컴퓨터 시스템에 적용이 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 200, 300, 400, 500; 디스플레이 장치
110, 210, 310: 호스트
120, 220, 320: 패널 구동 회로
126, 128: 게이트 드라이버
130, 230, 330: 디스플레이 패널
410, 510: SOC
610, 620, 630: 컴퓨터 시스템
TED0, TED1, TED2, TED3: 타이밍 컨트롤러 임베디드 드라이버

Claims (10)

  1. 적어도 하나의 타이밍 컨트롤러 임베디드 드라이버(timing controller embedded driver)를 포함하고 디스플레이 패널을 구동하는 패널 구동 회로; 및
    클럭 임베디드(clock embedded) 호스트 인터페이스를 사용하여 하나의 포트를 통해 상기 타이밍 컨트롤러 임베디드 드라이버들과 비디오 데이터, 부가 데이터(additional data) 및 HPD(hot plug detect) 신호를 송신 또는 수신하는 호스트를 포함하되,
    상기 타이밍 컨트롤러 임베디드 드라이버들 각각은
    상기 호스트로부터 상기 비디오 데이터를 수신하고, 상기 호스트와 상기 부가 데이터(additional data)를 송신 또는 수신하며, 상기 호스트에 상기 HPD 신호를 송신하고 상기 타이밍 컨트롤러 임베디드 드라이버들끼리 상기 HPD 신호를 송신 또는 수신하는 디스플레이 장치.
  2. 제 1 항에 있어서, 상기 호스트는
    제 1 포트를 통해 상기 타이밍 컨트롤러 임베디드 드라이버들에 상기 비디오 데이터를 송신하고, 상기 제 1 포트를 통해 상기 타이밍 컨트롤러 임베디드 드라이버들과 상기 부가 데이터(additional data)를 송신 또는 수신하고, 상기 제 1 포트를 통해 상기 타이밍 컨트롤러 임베디드 드라이버들로부터 상기 HPD 신호를 수신하는 것을 특징으로 하는 디스플레이 장치.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 호스트는 복수의 레인(lane)들로 구성된 메인 링크를 통해 상기 타이밍 컨트롤러 임베디드 드라이버들에 상기 비디오 데이터를 송신하고, 보조 버스(auxiliary bus)를 통해 상기 타이밍 컨트롤러 임베디드 드라이버들과 상기 부가 데이터를 송신 또는 수신하고, HPD 버스(HPD bus)를 통해 상기 타이밍 컨트롤러 임베디드 드라이버들로부터 상기 HPD 신호를 수신하는 것을 특징으로 하는 디스플레이 장치.
  5. 제 4 항에 있어서, 상기 패널 구동 회로는
    상기 메인 링크의 제 1 레인 및 제 2 레인을 통해 상기 비디오 데이터를 수신하고, 상기 디스플레이 패널의 1/2 영역을 구동하는 제 1 타이밍 컨트롤러 임베디드 드라이버; 및
    상기 메인 링크의 제 3 레인 및 제 4 레인을 통해 상기 비디오 데이터를 수신하고, 상기 디스플레이 패널의 1/2 영역을 구동하는 제 2 타이밍 컨트롤러 임베디드 드라이버를 포함하는 것을 특징으로 하는 디스플레이 장치.
  6. 제 4 항에 있어서, 상기 호스트는
    쓰기 또는 읽기 동작을 위하여 상기 보조 버스를 통해 전송되는 어드레스에 응답하여 상기 타이밍 컨트롤러 임베디드 드라이버들 중에서 하나를 선택하는 것을 특징으로 하는 디스플레이 장치.
  7. 제 4 항에 있어서,
    상기 보조 버스는 상기 호스트, 및 상기 타이밍 컨트롤러 임베디드 드라이버들 사이에 멀티-드롭(multi-drop) 구조로 연결되는 것을 특징으로 하는 디스플레이 장치.
  8. 적어도 하나의 타이밍 컨트롤러 임베디드 드라이버(timing controller embedded driver)를 포함하고 디스플레이 패널을 구동하는 패널 구동 회로; 및
    클럭 임베디드(clock embedded) 호스트 인터페이스를 사용하여 하나의 포트를 통해 상기 타이밍 컨트롤러 임베디드 드라이버들과 비디오 데이터, 부가 데이터및 HPD(hot plug detect) 신호를 송신 또는 수신하는 응용 프로세서(application processor; AP)를 포함하되,
    상기 응용 프로세서로부터 상기 비디오 데이터를 수신하고, 상기 응용 프로세서와 상기 부가 데이터(additional data)를 송신 또는 수신하며, 상기 응용프로세서에 상기 HPD 신호를 송신하고 상기 타이밍 컨트롤러 임베디드 드라이버들끼리 상기 HPD 신호를 송신 또는 수신하는 디스플레이 장치.
  9. 제 8 항에 있어서,
    상기 응용 프로세서는 복수의 레인(lane)들로 구성된 메인 링크를 통해 상기 타이밍 컨트롤러 임베디드 드라이버들에 상기 비디오 데이터를 송신하고, 보조 버스(auxiliary bus)를 통해 상기 타이밍 컨트롤러 임베디드 드라이버들과 상기 부가 데이터를 송신 또는 수신하고, HPD 버스(HPD bus)를 통해 상기 타이밍 컨트롤러 임베디드 드라이버들로부터 상기 HPD 신호를 수신하는 것을 특징으로 하는 디스플레이 장치.
  10. 제 9 항에 있어서, 상기 패널 구동 회로는
    상기 메인 링크의 제 1 레인을 통해 상기 비디오 데이터를 수신하고, 상기 디스플레이 패널의 1/4 영역을 구동하는 제 1 타이밍 컨트롤러 임베디드 드라이버;
    상기 메인 링크의 제 2 레인을 통해 상기 비디오 데이터를 수신하고, 상기 디스플레이 패널의 1/4 영역을 구동하는 제 2 타이밍 컨트롤러 임베디드 드라이버;
    상기 메인 링크의 제 3 레인을 통해 상기 비디오 데이터를 수신하고, 상기 디스플레이 패널의 1/4 영역을 구동하는 제 3 타이밍 컨트롤러 임베디드 드라이버; 및
    상기 메인 링크의 제 4 레인을 통해 상기 비디오 데이터를 수신하고, 상기 디스플레이 패널의 1/4 영역을 구동하는 제 4 타이밍 컨트롤러 임베디드 드라이버를 포함하는 것을 특징으로 하는 디스플레이 장치.
KR1020140149341A 2014-10-30 2014-10-30 클럭 임베디드 호스트 인터페이스를 사용하여 통신을 하는 호스트와 패널 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법 KR102219762B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140149341A KR102219762B1 (ko) 2014-10-30 2014-10-30 클럭 임베디드 호스트 인터페이스를 사용하여 통신을 하는 호스트와 패널 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법
US14/850,296 US10037729B2 (en) 2014-10-30 2015-09-10 Display device including host and panel driving circuit that communicate with each other using clock-embedded host interface and method of operating the display device
CN201510726165.1A CN105575308B (zh) 2014-10-30 2015-10-30 包括主机和面板驱动电路的显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140149341A KR102219762B1 (ko) 2014-10-30 2014-10-30 클럭 임베디드 호스트 인터페이스를 사용하여 통신을 하는 호스트와 패널 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법

Publications (2)

Publication Number Publication Date
KR20160051957A KR20160051957A (ko) 2016-05-12
KR102219762B1 true KR102219762B1 (ko) 2021-02-24

Family

ID=55853319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140149341A KR102219762B1 (ko) 2014-10-30 2014-10-30 클럭 임베디드 호스트 인터페이스를 사용하여 통신을 하는 호스트와 패널 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법

Country Status (3)

Country Link
US (1) US10037729B2 (ko)
KR (1) KR102219762B1 (ko)
CN (1) CN105575308B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108694898B (zh) * 2017-06-09 2022-03-29 京东方科技集团股份有限公司 驱动控制方法、组件及显示装置
KR102463785B1 (ko) * 2017-12-27 2022-11-07 주식회사 엘엑스세미콘 디스플레이 패널에 배치되는 화소들을 구동하는 데이터구동장치
CN110223643B (zh) * 2018-03-01 2022-02-11 京东方科技集团股份有限公司 数据传输方法、组件及系统、显示装置
CN113012614A (zh) * 2019-12-20 2021-06-22 高创(苏州)电子有限公司 显示组件、显示装置、数据信号显示方法及传输方法
KR102634087B1 (ko) * 2020-01-31 2024-02-06 주식회사 엘엑스세미콘 소스 드라이버 ic 및 이를 포함하는 디스플레이 장치와 디스플레이 장치의 동작방법
CN112201206B (zh) * 2020-10-29 2021-08-13 京东方科技集团股份有限公司 可折叠显示模组、可折叠显示装置、制作方法及显示方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140118623A1 (en) 2012-11-01 2014-05-01 Ge Aviation Systems Limited Apparatus for aircraft dual channel display

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000003381A1 (fr) * 1998-07-09 2000-01-20 Seiko Epson Corporation Circuit d'attaque et dispositif a cristal liquide
KR100583631B1 (ko) 2005-09-23 2006-05-26 주식회사 아나패스 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
KR101367279B1 (ko) 2007-07-11 2014-02-28 삼성전자주식회사 클록을 내장한 데이터 신호를 전송하는 디스플레이 장치
US9030976B2 (en) 2008-03-27 2015-05-12 Silicon Image, Inc. Bi-directional digital interface for video and audio (DIVA)
KR101482234B1 (ko) 2008-05-19 2015-01-12 삼성디스플레이 주식회사 표시 장치와 클락 임베딩 방법
KR101642833B1 (ko) * 2010-02-05 2016-07-26 삼성전자주식회사 클럭 임베디드 인터페이스 방법, 그 방법을 이용하는 송수신기 및 디스플레이 장치
KR101125504B1 (ko) 2010-04-05 2012-03-21 주식회사 실리콘웍스 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템
JP2012042575A (ja) * 2010-08-16 2012-03-01 Renesas Electronics Corp 表示装置、信号線ドライバ、及び、データ転送方法
US9106770B2 (en) * 2011-06-21 2015-08-11 Parade Technologies, Ltd. Column drivers with embedded high-speed video interface timing controller
US10089962B2 (en) * 2013-09-27 2018-10-02 Intel Corporation Display interface partitioning
US9678916B2 (en) * 2014-01-16 2017-06-13 Apple Inc. Method and apparatus for simplifying communication between a host system and a display subsystem
CN203773917U (zh) * 2014-02-07 2014-08-13 深圳宝龙达信息技术股份有限公司 显示器驱动板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140118623A1 (en) 2012-11-01 2014-05-01 Ge Aviation Systems Limited Apparatus for aircraft dual channel display

Also Published As

Publication number Publication date
CN105575308B (zh) 2020-11-06
US10037729B2 (en) 2018-07-31
KR20160051957A (ko) 2016-05-12
US20160125794A1 (en) 2016-05-05
CN105575308A (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
KR102219762B1 (ko) 클럭 임베디드 호스트 인터페이스를 사용하여 통신을 하는 호스트와 패널 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법
US11935465B2 (en) Organic light emitting diode display including data driver which alternately outputs first data signal and second data signal
US10096303B2 (en) Host and multi-display system including the same
TWI620179B (zh) Ｓｒａｍ位元線及寫入輔助設備與用於降低動態功率和峰值電流之方法、以及雙輸入位準移位器
KR102154190B1 (ko) 멀티칩으로 구성된 드라이버 집적 회로 및 이의 구동 방법
KR102009166B1 (ko) 영상 데이터 구동 장치, 이를 포함하는 디스플레이 장치, 및 영상 데이터 구동 장치의 구동 방법
US8970605B2 (en) Display driver with improved power consumption and operation method of improving power consumption of image data processing device
US10467973B2 (en) Buffer amplifier circuit for enhancing the slew rate of an output signal and devices including the same
KR101861772B1 (ko) 시스템온칩, 이의 동작 방법, 및 상기 시스템온칩을 포함하는 모바일 장치
US10438526B2 (en) Display driver, and display device and system including the same
US9508282B2 (en) Virtualized display output ports configuration
US20160379538A1 (en) Method and apparatus for transmitting data and display apparatus
KR102462110B1 (ko) 게이트 구동부 및 이를 포함하는 표시 장치
WO2018010412A1 (zh) I2c传输电路及显示装置
KR20160076118A (ko) 스캔라인 드라이버 칩 및 이를 포함하는 디스플레이 장치
US20150302822A1 (en) Display driver ic and display system including the same
US11837191B2 (en) Display driver integrated circuit and display device including the same
KR20160080464A (ko) 멀티 임베디드 타이밍 컨트롤러, 디스플레이 패널, 그리고 이를 포함하는 컴퓨터 시스템
TW201510972A (zh) 系統、系統構件及其操作方法
US9240234B2 (en) Method of operating channel buffer block and devices including the channel buffer block
US20100053125A1 (en) Display driver integrated circuit apparatus and method of operating the same
KR102004839B1 (ko) 데이터 처리 장치, 이의 동작 방법, 및 이를 포함하는 장치들
KR102542105B1 (ko) 터치 디스플레이 구동 집적 회로, 그것의 동작 방법 및 그것을 포함하는 터치 표시 장치
US20150310835A1 (en) Driving circuit and display device including the same
US20160180766A1 (en) Display panel and display device including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant