JP3880540B2 - 表示パネルの駆動制御装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明はコンピュータから出力される画像信号やテレビジョン画像信号等を表示する表示パネルの駆動制御装置及び駆動制御方法に関わる。
【０００２】
【従来の技術】
従来、ＥＭＩ（ElectroＭagneticinterference:電磁障害、不要輻射などとも云う）低減方法としては、例えば、特許文献１、特許文献２、特許文献３及び特許文献４に開示された方法がある。
【０００３】
従来のＥＭＩを低減させる方法として、上記の従来例において、システムクロックなどに周波数変調を行い、システムクロックの高調波のスペクトラムを拡散して比較的広い帯域にわたって測定されるＥＭＩスペクトル振幅を減少させるものである。
【０００４】
特許文献１においては、フラットパネルディスプレイに対してディジタルデータを転送する際、データおよびデータ転送クロックの位相を切り替えデータ転送におけるＥＭＩを低減させるものである。
【０００５】
特許文献２においては、基準周波数クロックを周波数変調し、拡散スペクトル・生成装置の出力にすることを開示している。更に、具体的な周波数変調の方式について説明している。また、レーザビームプリンタや走査を行うビデオディスプレイに対して各掃引が拡散スペクトル中の同じ点に同期する場合には劣化が少ないことを開示している。
【０００６】
特許文献３においては、源クロックから出力クロック（システムクロック）に体してディジタル的に周波数変調を行う方法について記載されている。
【０００７】
特許文献４においては、ＥＭＩ低減のために、基底信号を周波数変調し、システムクロックである変調クロック基準信号を生成する方法を開示している。更に、ディスプレイ装置の同期信号においては、走査ライン毎に表示される水平位置の変動を抑えるために、変調波形の周波数をディスプレイ装置の水平帰線周期に整合させることも開示している。
【０００８】
また、前述した特許文献によれば、電子装置のシステムクロックの高調波を減衰させる方法、データ伝送の高調波を減衰させる方法、特にシステムクロックを周波数変調する変調方法について開示されている。
【０００９】
【特許文献１】
特開平８−３２０６６５号公報
【特許文献２】
特開平９−９８１５２号公報
【特許文献３】
特開平９−２３２９４４号公報
【特許文献４】
特開平９−２８９５２７号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、データ転送クロックの位相を切り替えても、表示パネルから放射される、ＥＭＩに重大なある種の不要輻射を抑えることはできないことが判明した。以下に詳しく述べる。
【００１１】
表示パネルの駆動制御方法における、一画素における表示輝度（階調レベル）を決める輝度変調方式にはいくつかの種類がある。ひとつは、画素の変調素子に印加する電圧の電圧振幅を変調する方式であり、２つ目は画素の変調素子に供給する電流の量（電流振幅）を変調する方式である。他には、その画素の選択期間内における発光期間の長さで制御する方式があり、この方式と前出の電圧又は電流振幅を変調する方式とを組み合わせた方式があり、これらはパルス幅変調方式などと呼ばれる。
【００１２】
パルス幅変調方式では、データ転送クロックとは別に輝度変調専用の変調クロック（ＰＣＬＫ）を用意する。そして、この変調クロックに同期して少なくとも変調信号波形のパルス幅を決定する。
【００１３】
このパルス幅変調方式で表示パネルとしてのマトリクスパネルの駆動をおこなって、画像表示装置の不要輻射（ＥＭＩ）を測定すると、変調クロック（ＰＣＬＫ）の高調波成分のレベルが法的基準値、例えば情報処理装置等電波障害自主規制協議会(ＶＣＣＩ：Voluntary Control Council for Interference by Information Technology Equipment)などによるクラスＢを超えることがあることが判明した。
【００１４】
変調クロック（ＰＣＬＫ）は、行配線を選択する時間（選択時間）の長さ、表示する階調数、変調方式などから決定するが、後述するように、おおよそ１０MHz付近、少なくとも数MHｚ〜４０MHz程度に選ばれる。また、マトリクスパネルの画面サイズが、１６：９のおおよそ４０インチ対角のものにおいては、変調配線の長さが０．５ｍ程度であり、配線間の容量などを考慮すると、数１００MHｚで共振する可能性がある。また、高調波成分は矩形波のフーリエ変換からも推察されるように、基本波に対して高次高調波になるにつれだんだん小さくなる。結果として放出される不要輻射は、変調クロック（ＰＣＬＫ）の高調波成分である数十MHｚから数百MHｚの周波数で大きくなる。実際には、変調クロック（ＰＣＬＫ）の周波数や、マトリクスパネルの画面サイズなどいろいろな要素が関係するが、本発明者らが測定したマトリクスパネルの画像表示装置においては１００MHｚから４００MHｚにかけて変調クロック（ＰＣＬＫ）の高調波成分が大きく検出された。
【００１５】
しかも、検出された高調波成分の殆どは、輝度データと変調クロックが入力され変調信号をマトリクスパネルに出力する駆動回路を、マトリクスパネルから切り離すと、検出されなくなる。また、データ転送クロックに起因するマトリクスパネルからの不要輻射の影響は、変調クロックによる不要輻射のそれに比べてわずかであり、変調クロックによるものほど深刻ではない。
【００１６】
つまり、本発明者の知見によれば、マトリクスパネルから放射される不要輻射は、従来のＥＭＩ対策のように、データ転送クロックやシステムクロックに周波数変調を施しても十分な解決は計れないことが、判明したのである。
【００１７】
表示パネルから放射されるＥＭＩは、表示パネルを含む筐体全体を導電部材でシールドすることによって減少させることができる。一般的な電子装置は金属などの部材でシールドすることができるが、画像表示装置において、マトリクスパネルの表の表示部分は、光学特性を犠牲としない（すなわち無色透明である）電気伝導度の高い部材でシールドする必要がある。しかしながら、このような、光学特性を犠牲としない電気伝導度の高い部材は、高価である。
【００１８】
そこで、本発明者は、まず、変調器（駆動回路）の出力と変調配線の間に、高調波成分を除去するためのフェライトコアなどの部材を追加し、変調クロック（ＰＣＬＫ）の高調波成分を低減する方法を考えた。しかしながら、マトリクスパネルの画面サイズが、１６：９のおおよそ４０インチ対角のものを例にあげれば、１ｍに近い幅にわたり接続されている数千本の変調配線にそれぞれフェライトコアなどの部材を追加することは、実装上困難である上、コストが上昇する。このような理由のため、民生品であるＴＶなどの画像表示装置への採用は商業上の理由で困難である。
【００１９】
【課題を解決するための手段】
本発明の目的とするところは、画質劣化を抑制しつつ、表示パネルからの不要輻射を低減させて、パルス幅変調による良好な階調表示を行うことができる、安価な画像表示装置を製造できる表示パネルの駆動制御装置を提供することである。
【００２２】
すなわち、本発明は、入力された輝度データに基づいて少なくともパルス幅が変調された変調信号を生成する変調器を備え、表示パネルの変調配線に前記変調信号を供給する駆動回路と、前記表示パネルの走査配線を選択する選択回路と、前記変調信号のパルス幅を決める基準となる変調クロックを前記変調器に供給する変調クロック供給回路と、を有し、前記変調器が、前記変調クロックに同期して、前記変調信号のパルス幅を変調する、表示パネルの駆動制御装置において、前記変調クロック供給回路は、一定周波数の仮想の源クロックに対して、その高調波スペクトルが拡散するような周波数偏移を呈する前記変調クロックを供給する回路であり、前記周波数偏移による表示輝度レベルの変動を補償するために輝度データに対して階調変換を行う階調変換器を有することを特徴とする。
【００２３】
本発明は、入力された輝度データに基づいて少なくともパルス幅が変調された変調信号を生成する変調器を備え、表示パネルの変調配線に前記変調信号を供給する駆動回路と、前記表示パネルの走査配線を選択する選択回路と、前記変調信号のパルス幅を決める基準となる変調クロックを前記変調器に供給する変調クロック供給回路と、を有し、前記変調器が、前記変調クロックに同期して、前記変調信号のパルス幅を変調する、表示パネルの駆動制御装置において、前記変調クロック供給回路は、周波数が変化する前記変調クロックを供給する回路であり、前記周波数が変化することによる表示輝度の変動を補償するために輝度データの階調を変換する階調変換器を有することを特徴とする。
【００３６】
【発明の実施の形態】
（第一の実施形態）
（構成）
はじめに、第一の実施形態における、マトリクスパネルの駆動方法の基本的な動作について説明する。
【００３７】
図１は、基本的な動作の説明を行うために示した４８０行・６４０×３（ＲＧＢ）列のマトリクス配線を持つマトリクスパネルを示している。
【００３８】
マトリクスパネル（表示パネル）１の画素１００１は冷陰極素子のような変調素子を含んで構成されており、変調素子はガラスなどの基板上に形成されている。また、冷陰極素子を用いた表示用マトリクスパネルの場合には、画素１００１に対向して不図示の蛍光体が塗布され高電圧が印加されているガラス等の基板が設けられており、冷陰極素子から放出される電子によって蛍光体が発光することになる。
【００３９】
１００２は列配線（変調配線）、１００３は行配線（走査配線）であり物理的交点は絶縁され、マトリクス配線の電気回路的交点には、画素１００１を構成する冷陰極素子が接続されている。
【００４０】
図１の構成において、少なくとも１本の行配線１００３は入力される輝度データを含む画像信号の水平同期信号に対応して順次選択され、その選択期間には所定の選択電位が行選択回路（選択回路）８から印加される。一方、列配線１００２には選択された行配線の輝度データに対応した変調信号が選択期間に列駆動回路（駆動回路）７から印加される。このような選択を全ての行に対して行うことにより、１垂直走査期間が終了し、１画面の画像が形成される。輝度データに対応した変調信号は、後述するようにＰＣＬＫ生成部４０の生成する変調クロック（ＰＣＬＫ）を基準に、パルス幅が決定される。この際、変調クロック（ＰＣＬＫ）は各列についてすべて共通であると配線が少なくコストが安く好適である。列駆動回路７には、列配線毎に輝度データに対応し、変調クロック（ＰＣＬＫ）に基づいて、少なくともパルス幅を変化させることができる変調器９が設けられている。また、ここでは、ＰＣＬＫ生成部４０が変調クロック供給回路に相当する。
【００４１】
図１に示すような４８０行・６４０×３（ＲＧＢ）列のマトリクスパネルをＮＴＳＣ方式のような標準的なＴＶ信号で表示する場合、それぞれの選択時間は入力される信号の１フレーム時間の１／５２５と決めると好適である。ＮＴＳＣ方式のような標準的なＴＶ信号は不図示のインターレースプログレッシブ変換器で５２５Ｐ信号に変換される、変換された５２５Ｐ信号を入力し、マトリクスパネルは画像を以下のように表示する。入力される画像信号の１フレームの時間の１／５２５の時間（＝１Ｈ）単位で、行配線１００３に順次、選択電位が与えられる。そして、各走査ラインに対応する変調信号が列配線１００２に与えられ、各走査ラインに対応する画像を表示する。そして、第１行から、第４８０行まで行配線に順次選択電位を与え、１フレームの画像を形成する。
【００４２】
次に、列配線に入力される変調信号について説明する。第一の実施形態において、変調方式はパルス幅変調（ＰＷＭ）である。すなわち、変調クロック（ＰＣＬＫ）を計数し、その係数値が対応する列配線の輝度データの値と等しくなるまでパルスを出力するように動作する。
【００４３】
出力される変調信号波形と変調クロック（ＰＣＬＫ）の一例を図２に示す。
【００４４】
図２において、変調信号の単位波形（長方形）内の数字（１〜２５５）は輝度データを意味し、例えば輝度データが“５”の時、長方形内の数字が“１”から“５”に対応する時間までの５つのハイレベルの単位波形が変調信号として連続的に出力され、それ以降の時間はローレベルとなって、単位波形は出力されない。つまり、この場合、パルス幅変調された変調信号のパルス幅は符号ＰＷ５ということになる。そして、単位波形の付与数はデジタル信号で制御可能であり、この単位波形はタイムスロットと呼ばれることもある。
【００４５】
図３に、入力される輝度データに対する画素の表示輝度の特性を示す。ここでは、表示輝度は正規化して示した。実際には、横軸の輝度データと縦軸の表示輝度は離散的であるが、説明では点を実線で繋いだ線で特性を代表させる。
【００４６】
第一の実施形態では唯一の変調用基準電位によるパルス幅変調を行っているので、画素の表示輝度は画素に印加される変調信号のパルス幅に相当する時間に比例する特性となっている。すなわち、輝度データと輝度は比例する特性となっている。
【００４７】
１フレームの時間に５２５水平期間があり、その時間で各行配線を順次選択する。表示パネルは４８０行なので、４５本分の垂直ブランキング期間を持つように１フレーム走査がなされ、入力ＴＶ信号との周波数整合性がとられる。ここで、行配線の切り替えに必要な時間を水平期間の１０％と決めると、変調信号の最大の時間は水平期間の９０％となる。そして、例えば輝度データを８ｂｉｔ幅データ、すなわち２５６階調データとし、２５６階調の変調信号を得るとすれば、実際の変調クロック（ＰＣＬＫ）の周波数（ｆＰＣＬＫ）は、
【数１】

となる。
【００４８】
図４に示す図は、マトリクスパネル１を駆動した場合のＥＭＩを計測した結果の模式的な図である。図４において横軸は周波数、縦軸は電界強度を示す。ここでｅｍ１は検出された不要輻射、ｖｂ１はＶＣＣＩのクラスＢの基準レベルを示す。
【００４９】
図４に示すように、１００ＭＨｚ〜４００ＭＨｚの周波数帯において、ＶＣＣＩクラスＢ規格を超えているレベルがＰＣＬＫの高調波がマトリクスパネルから輻射され、検出されたことがわかる。
【００５０】
以下に、このような変調クロック（ＰＣＬＫ）の高調波を所定のＥＭＩ規格レベル、例えば符号ｖｂ１で示すレベル以下に抑え、さらに表示画像に影響を与えない方法について述べる。
【００５１】
（不要輻射低減）
不要輻射低減のために、図１に示したＰＣＬＫ生成部４０は、９ＭＨｚの源クロックに±１％周波数が変化する周波数変調をかけ、変調クロック（ＰＣＬＫ）を得る。図５ａ）は、一定周波数の源クロックとその源クロックに同期してパルス幅変調した場合の変調信号波形を示す。図５ｂ）は、周波数変調された変調クロック（ＰＣＬＫ）とそのＰＣＬＫに同期してパルス幅変調した場合の変調信号波形を、それぞれマトリクスパネル１のｍ行、ｍ＋１行について示す。後述するように、変調クロック（ＰＣＬＫ）は、源クロックを生成し、それを周波数変調して変調クロックを生成する方法以外に、直接電圧制御発振器によって変調クロックを直接生成することもできる。後者の場合、一定周波数の源クロックを仮定し、その仮定された源クロック（仮想クロック）に変調をかけたものと等価である。
【００５２】
図５ｂ）のｍ行、ｍ＋１行の変調信号波形の立ち上がり開始時刻は、図５ａ）の源クロックによる変調信号波形の立ち上がり開始時刻と同一位置で図示し、変調信号のパルス幅が比較しやすいように示した。ｍ行、ｍ＋１行では、一水平走査期間における位相が相互に異なっており、一水平走査期間内で周波数が偏移、換言すれば、一単位周期が変動している。具体的には、ｍ行の画素に供給される輝度データｎに対応したパルス幅と、ｍ＋１行の画素に供給される輝度データｎのパルス幅と、の差はＤＬｎ、また、ｍ行の画素に供給される輝度データ２５５に対応したパルス幅と、ｍ＋１行の画素に供給される輝度データ２５５のパルス幅と、の差はＤＬ２５５となる。そして、後述するように、これらの差に依存した画素の表示輝度差が所定の許容値、例えば、源クロックに基づく一輝度データ分ＤＬを越えないようにすることが好ましいものである。また、ｎ＝１、２、３・・・２５５のような零を除く全ての階調レベル、或いは、ｎ＝１、２、３・・・２００のような主要な階調レベルにおいて、前記表示輝度差が共通の前記許容値以下になることがより好ましいものである。
【００５３】
変調クロック（ＰＣＬＫ）は周波数変調され、９ＭＨｚに対しての周波数偏移（frequency deviation）が±９０ｋＨｚとなる。例えば、変調クロック（ＰＣＬＫ）の１１次高調波成分においては、周波数偏移も拡大され、９９ＭＨｚの中心周波数に対して、±１％すなわち１．９８ＭＨｚの帯域にわたって拡散される。ＥＭＩを測定する測定帯域１２０ｋＨｚにおいて、１１次高調波成分である不要輻射は１．９８ＭＨｚに拡散されるので、エネルギーが１２０ｋＨｚ／１．９８ＭＨｚ倍され計測される。すなわち、１／１６．５倍される。これはＥＭＩ放射が約１２ｄＢ減少することに対応する。また、２２次高調波である１９８ＭＨｚにおいては、同様に、エネルギーが１２０ｋＨｚ／３．７８ＭＨｚ倍されるので、ＥＭＩ放射が約１５ｄＢ減少する。
【００５４】
したがって、ＥＭＩを測定する１２０ｋＨｚの帯域における不要輻射は大幅に減少し、図４の変調クロック（ＰＣＬＫ）の高次高調波は１００ＭＨｚ以上で１２ｄＢ以上減少する。そしてＶＣＣＩなどの規格以下の不要輻射に抑えることができる。
【００５５】
実在の源クロックを周波数変調し変調クロック（ＰＣＬＫ）を得る場合、周波数変調された変調クロック（ＰＣＬＫ）のエネルギーが周波数±１％で均一に分散される必要がある。例えばランダムに約±１％ＰＣＬＫの周波数が変動するようにＰＣＬＫの周期を変化させても良い。またＰＣＬＫの周波数（周期）を直線的あるいは曲線状にスイープしても良い。
【００５６】
（画質の許容条件）
本発明の第一の実施形態においては、源クロックをランダムに周波数変調し、変調クロック（ＰＣＬＫ）を得た。すなわち、変調クロック（ＰＣＬＫ）の高調波のレベルを下げるためランダムにＰＣＬＫの周期を選び周波数を変化させる例である。
【００５７】
輝度に密接に関係する変調クロック（ＰＣＬＫ）を変化させるため、表示位置や輝度データによって、変調クロックの周波数を変化させない場合、例えば図５ａ）のように一定周波数のクロックを用いる場合に対して、輝度が変化する。このような表示位置や輝度データによる輝度の変化は、画質を悪化させることが予想させる。そこで、本発明者らは、高調波を低減させかつ画質を劣化させない方法について検討した。
【００５８】
周波数変調された変調クロック（ＰＣＬＫ）を用いマトリクスパネルで表示した画像の画質を評価した結果、周波数偏移を制限することによって、隣接する２つの走査配線に対応する画素に任意の同一輝度データに基づく表示を行った場合の、表示輝度の差を、画質劣化をもたらさない範囲内に収めることができることがわかった。上記表示輝度の差とは、例えば、１フレーム期間内における輝度の差又は２フレーム以上の期間内における平均輝度の差として定量できる。また、画質劣化をもたらさない範囲、つまり許容値は、全ての輝度レベルに対して一定値である必要はなく、輝度データに依存して決定されるものであってよい。ここでは、隣接する行の画素に表示される表示輝度の差が、いかなる輝度データによって得られる輝度レベルにおいても、隣接輝度データにより得られる表示輝度の差、つまり、１階調分の輝度差を超えないように、変調クロックを周波数変調する。こうすると、画質の変化が気にならなくなる。
すなわち、任意のある列のｍ行目の画素の、２５６で正規化した輝度データをｎとし、同じ２５６で正規化した正規化輝度をＬ（ｍ、ｎ）とすると、
【数２】

であれば、画質の劣化がほとんどわからなかった。
【００５９】
第一の実施形態ではパルス幅変調を行ったため、前述したように変調信号のパルス幅と輝度は比例する。そのため式２）は、輝度をパルス幅のジッタ量と置き換えて条件としても良い。すなわち、任意のある列のｍ行目の輝度データをｎとし、周波数変調されていない時のＰＣＬＫにより得られるパルス幅が輝度データと同じになるように正規化した変調信号波形の正規化パルス幅をＴ（ｍ、ｎ）とすると
【数３】

であれば、画質の劣化がほとんどわからなかった。
【００６０】
さらに、画質の劣化を少なくするために、隣接する２レベルの輝度データに基づいて表示される表示輝度の輝度差（１階調分の輝度差）の１／２を超えないようなＰＣＬＫを用いると画質の劣化が少ないことがわかった。この場合も、輝度をパルス幅のジッタ量と置き換えて条件とすることができる。このとき、上述の式２）、式３）の条件は、式２’）、式３’）の条件となる。
【数４】

以下の説明では、式２）、式３）の条件で説明する。
【００６１】
次に、図６のｆｔ１に示すようにＰＣＬＫの周波数を変化させる例を示す。図６は縦軸をＰＣＬＫの周期、横軸をＰＣＬＫ数（輝度データに対応）とした。図６においてＰＣＬＫの周期を直線的にスイープした場合を示す。周波数偏移が小さい場合は、ＰＣＬＫの周波数を直線的に変化させるとほぼＰＣＬＫの周期も直線的な変化とみなせる。
【００６２】
図６に示すようにＰＣＬＫの周期を直線的にスイープした場合において、任意の列における行毎の輝度差が生じる。そのため、上述のランダムにＰＣＬＫの周期を変えたときと同様に、式２）、式３）で示した条件で周波数変調を行うと画質の劣化はほとんどない。
【００６３】
さらに詳しく説明すると、式３）の条件から、図６に示すようにＰＣＬＫの周期を直線的にスイープする周期が、変調信号の最大時間に比べ短いと好適である。
【００６４】
図６のｆｔ１をｍ行目のＰＣＬＫの特性、ｆｔ２をｍ＋１行目のＰＣＬＫの特性とする。図６において、ｆｔ１、ｆｔ２は隣接行配線で輝度差が最大となるような変調クロック（ＰＣＬＫ）の関係を示す。図６に示したように、ｆｔ２がｆｔ１と逆位相となった場合、隣接行で最大の輝度差となる。
【００６５】
パルス幅変調開始時にＰＣＬＫの周期の偏移が０、ＰＣＬＫの周期（ｆｔ１、ｆｔ２）の偏移が再び０となるＰＣＬＫ数（輝度データ）をｋ、周期の最大偏移を１±ｊとすると、変調クロック（ＰＣＬＫ）の周期は、ｆｔ１では長く、ｆｔ２では短くなるので、ｍ行目の輝度データｋ−１の輝度（すなわち変調信号の長さ）が、ｍ＋１行目の輝度データｋ−１の輝度（すなわち変調信号の長さ）より大きくなる。すなわち、任意のある列のｍ行目の輝度データをｎとし、対応する変調信号波形の正規化パルス幅をＴ（ｍ、ｎ）とすると、
【数５】

となる。
【００６６】
また、輝度データに対して変調信号は単調に増加するから、
【数６】

である。
【００６７】
式４）、式５）から、式３）の画質の劣化しない条件の左不等式は常に成り立つこととなる。従って、式３）の画質劣化のない条件は、
【数７】

と表すことができ、式６）が成り立てば、画質の劣化がほとんどわからなかった。
【００６８】
源クロックによりパルス幅変調を行ったときの、任意のある列の輝度データをｋに対応するパルス幅をＴ（ｋ）、源クロックによりパルス幅変調を行ったときの、任意のある列の隣接する輝度データ（１階調分の輝度データ）の時間差をΔＴ（＝１）、ｋ＞＞１とすると、
【数８】

【数９】

式７）、式８）を式６）に代入すると、
【数１０】

となる。
【００６９】
式９）の条件を整理すると、
【数１１】

となる。
【００７０】
源クロックによるパルス幅変調においては、Ｔ（ｋ）＝ΔＴ×ｋであるから、例えば、周期の最大偏移を±１％（ｊ＝±０．０１）とすれば、ｋ＝１００以下であればよい。
【００７１】
上記条件が成立すれば、画質劣化がほとんど認識されず、さらに階調特性も忠実に再現できることがわかった。
【００７２】
本実施形態では、隣接ラインの輝度差に敏感である人間の視覚の特性に着目して、変調クロック（ＰＣＬＫ）の条件を示した。一方、階調特性については、人間の視覚の特性から、あまり敏感ではないため、第一の実施形態において階調特性からのＰＣＬＫの条件を無視している。しかしながら、第一の実施形態において階調特性が大きく外れるような変調クロック（ＰＣＬＫ）を採用した場合、階調特性については、不図示のルックアップテーブルで階調変換し階調特性を輝度データに合致させるとさらに好適である。
【００７３】
以上説明したように、第一の実施形態において、高画質を維持しながら、パルス幅変調を行うための変調クロック（ＰＣＬＫ）を周波数変調することによって、表示パネルからの不要輻射を低減することができる。また、その周波数偏移を上述したような所定の許容値以下に制限することにより、画質劣化を抑止できる。
【００７４】
（第二の実施形態）
次に、第二の実施形態について説明する。
【００７５】
第一の実施形態においては、主観評価で問題となる隣接行の輝度差について変調クロック（ＰＣＬＫ）の周波数変調の条件を示した。第二の実施形態は、輝度データと輝度の階調特性をより忠実に再現することを目的とする方法である。第二の実施形態における画像表示装置の構成及び不要輻射低減の作用は、第一の実施形態と同じであるので、説明は省略する。
【００７６】
（画質の許容条件）
本発明の第二の実施形態においては、第一の実施形態同様に源クロックをランダムに周波数変調し、変調クロック（ＰＣＬＫ）を得た。すなわち、変調クロック（ＰＣＬＫ）の高調波のレベルを下げるためランダムに周期を選び周波数を変化させる例である。
【００７７】
図７ａ）に源クロックと源クロックでパルス幅変調した場合の変調信号波形を示す。また、図７ｂ）に、任意のｍ行目の行配線の変調クロック（ＰＣＬＫ）と、この変調クロック（ＰＣＬＫ）でパルス幅変調した場合の変調信号波形を示す。
【００７８】
第一の実施形態と同様に、輝度に密接に関係する変調クロック（ＰＣＬＫ）を変化させるため、表示位置や輝度データによって、輝度が変化する。このような表示位置や輝度データによる輝度の変化は、画質を悪化させ易い。この点を踏まえて、以下に、高調波を低減させかつ画質を劣化させない方法について示す。
【００７９】
第二の実施形態では、さらに高精度に階調特性を合わせるために、輝度データと輝度の特性を合わせる方法である。源クロックを基準にパルス幅変調した時に得られるであろう輝度と、周波数変調した変調クロック（ＰＣＬＫ）を基準にパルス幅変調した時に得られる輝度との差が、源クロックでパルス幅変調した時に得られる表示輝度の１階調差分以下であれば階調特性も忠実に表示できる。具体的には、一定周期の源クロックと輝度データｎによってパルス幅変調された変調信号のパルス幅と、周波数変調された変調クロックと輝度データｎによってパルス幅変調された変調信号のパルス幅と、の差はＤＬＬｎ、また、一定周期の源クロックと輝度データ２５５によってパルス幅変調された変調信号のパルス幅と、周波数変調された変調クロックと輝度データ２５５によってパルス幅変調された変調信号のパルス幅と、の差はＤＬＬ２５５となる。そして、後述するように、これらの差に依存した画素の表示輝度差が所定の許容値、例えば、源クロックに基づく一輝度データ分ＤＬを越えないようにすることが好ましいものである。また、ｎ＝１、２、３・・・２５５のような零を除く全ての階調レベル、或いは、ｎ＝１、２、３・・・２００のような主要な階調レベルにおいて、前記表示輝度差が共通の前記許容値以下になることがより好ましいものである。
【００８０】
以下、詳述するに、源クロックによりパルス幅変調を行ったときの、任意のある列の輝度データｎに対応する正規化輝度をＬ（ｎ）、周波数変調を行った変調クロック（ＰＣＬＫ）によりパルス幅変調を行ったときの、任意のある列のｍ行目の輝度データをｎとし、対応する正規化輝度をＬ（ｍ、ｎ）とすると、
【数１２】

であれば、画質の劣化がほとんどわからず、さらに階調特性も忠実に表示できた。
【００８１】
第二の実施形態では第一の実施形態と同様に、パルス幅変調を行ったため、変調信号のパルス幅と輝度は比例する。そのため式１１）の輝度をパルス幅のジッタ量と置き換えて条件としても良い。すなわち、任意のある列のｍ行目の輝度データをｎ、対応する変調信号波形の正規化パルス幅をＴ（ｍ、ｎ）とし、源クロックによりパルス幅変調を行ったときの、任意のある列の輝度データをｎ、対応する正規化パルス幅をＴ（ｎ）とし、周波数変調を行った変調クロック（ＰＣＬＫ）によりパルス幅変調を行ったときの、任意のある列のｍ行目の輝度データをｎ、正規化パルス幅をＴ（ｍ、ｎ）とすると、
【数１３】

であれば、画質劣化がほとんど認識されず、さらに階調特性も忠実に再現できる。
【００８２】
さらに、画質の劣化を少なくするために、源クロックでパルス幅変調した時に得られるであろう輝度と、周波数変調した変調クロック（ＰＣＬＫ）でパルス幅変調した時に得られる輝度との表示輝度差が源クロックでパルス幅変調した時に得られる輝度の１／２階調差分以下であれば階調特性もさらに忠実に表示できることがわかった。この場合も、輝度をパルス幅のジッタ量と置き換えて条件とすることができる。ことのき、上述の式１１）、式１２）の条件は、式１１’）、式１２’）の条件として表される。
【数１４】

【数１５】

以下の説明では、式１１）、式１２）の条件で説明する。
【００８３】
次に、図８に示すように周波数を変化させる例を示す。図８は縦軸をＰＣＬＫの周期、横軸をＰＣＬＫ数（輝度データ）とした。図８においてＰＣＬＫの周期を直線的にスイープした場合を示す。周波数偏移が小さな場合は、ＰＣＬＫの周波数を直線的に変化させるとほぼＰＣＬＫの周期の変化も直線的な変化とみなすことができる。
【００８４】
式１２）の条件から、図８でＰＣＬＫの周期を直線的にスイープする周期が、変調信号の最大時間に比べ短いと好適である。
【００８５】
図８において、ｆｔ１はｍ行目のＰＣＬＫの周期の変化を示し、ｆｔ０は源クロックの周期を示す。
【００８６】
パルス幅変調開始時にＰＣＬＫの周期の偏移が０、ＰＣＬＫの周期の偏移が再び０となるＰＣＬＫ数（輝度データ）をｋ、周期の最大偏移を１±ｊとすると、源クロックによりパルス幅変調を行ったときの、任意のある列の輝度データｋに対応するパルス幅がＴ（ｋ）であるので、
【数１６】

となる。
【００８７】
また、源クロックによりパルス幅変調を行ったとき、
【数１７】

であるから、
式１２）の条件と式１３）、式１４）から、
【数１８】

となる。
【００８８】
例えば、周期の最大偏移を±１％（ｊ＝±０．０１）とすれば、ｋ＝２００以下であればよい。
【００８９】
上記条件が成立すれば、画質劣化がほとんど認識されず、さらに階調特性も忠実に再現できる。
【００９０】
以上説明したように、第二の実施形態において、高画質でさらに高階調性を維持しながら、パルス幅変調をおこなうための変調クロック（ＰＣＬＫ）を周波数変調することによって、不要輻射を低減することができる。
【００９１】
（第三の実施形態）
次に第三の実施形態について説明する。
【００９２】
第一の実施形態、第二の実施形態においては、主観評価で問題となる隣接行あるいは源クロックによる輝度との輝度差について変調クロック（ＰＣＬＫ）の周波数変調の条件を示した。第三の実施形態においては、さらに良好な画質を得るために、ｎ＝１、２、３・・・２５５のような零を除く全ての階調レベルにおいて前記表示輝度差を共通の許容値以下とするのではなく、いくつかの階調レベル毎に異なる許容値以下にするものである。画像表示装置の構成、不要輻射低減方法については、第一の実施形態と同じであるので、説明は省略する。
【００９３】
（画質の許容条件）
入力される画像信号としてＴＶのようなＣＲＴのガンマ特性を打ち消すためにガンマ補正されている画像信号（あらかじめ０．４５乗されている信号）を８ｂｉｔで量子化した場合について考える。
【００９４】
不図示ではあるが、画像表示装置に入力されるガンマ補正されている画像信号は、逆γ変換器（ＲＯＭなどで構成されている例えば２．２乗の特性をもつルックアップテーブル）で輝度と比例するリニアな特性をもつ輝度データに変換される。そして第一の実施形態で示したように、輝度データに対応してマトリクスパネルが駆動される。
【００９５】
このようなガンマ補正されている画像信号は、高輝度側については輝度がリニアな特性においては７ｂｉｔ相当の階調性である。そのため、高輝度側においてはリニア７ｂｉｔ相当の隣接輝度差が生じても許容できるはずである。さらに、低輝度側においてはリニアな特性においては８ｂｉｔより多くの階調数を必要とされるはずである。
【００９６】
本発明者らが検討した結果、第一の実施形態、第二の実施形態における条件（源クロックやＰＣＬＫの１階調分の輝度差以下）に対して、ガンマ補正されている画像信号において、入力信号であるガンマ補正されている画像信号の隣接するデータに対する輝度差以下になるようなＰＣＬＫにすると、さらに良好な画質が得られることがわかった。この条件は、低輝度で厳しい条件、高輝度でゆるい条件である。言い換えれば、許容できる輝度データの値は、輝度データが小さい時に小さく、輝度データが大きな時に大きくなるような条件である。
【００９７】
具体的には、ガンマ補正されている画像信号の隣接するデータの輝度差を図９に示す。図９において、縦軸は隣接する画像データの正規化輝度許容量、横軸は正規化輝度データである。図９は輝度データ（すなわちＰＣＬＫ数）毎に定めらた許容値とも言える。
【００９８】
具体的には、図９の許容値のカーブをｆ（ｎ）とすると、ｆ（ｎ）は以下のように算出できる。
【００９９】
輝度データと同様に２５６で正規化したガンマ補正されている画像信号をＮとする。
【０１００】
輝度データｎとガンマ補正されている画像信号をＮとの関係は
【数１９】

ここで、＾はべき乗を示す。またγは逆γ変換器の特性で１．８から２．８、標準的には２．２という値である。
式１６）から、
【数２０】

となる。
【０１０１】
ガンマ補正されている画像信号の一階調分に対する輝度データが許容値と考えるので、輝度データでの許容値をΔｎとすると、
【数２１】

となる。
【０１０２】
式１８）をテーラ展開し近似すると
【数２２】

となる。
【０１０３】
輝度データでの許容値Δｎは式１９）より、
【数２３】

である。
【０１０４】
輝度データでの許容値Δｎのｎに対するカーブ（関数）をｆ（ｎ）とおいたので、式２０）のΔｎはｆ（ｎ）そのものであるから、
【数２４】

となる。
【０１０５】
導出した許容値ｆ（ｎ）を用いて、第一の実施形態と同様に周波数偏移を制限する場合、
【数２５】

とおけるので、第一の実施形態で示した条件（式２）は、以下のようになる。
【０１０６】
すなわち、任意のある列のｍ行目の輝度データをｎとし、対応する正規化輝度をＬ（ｍ、Ｎ）とすると
【数２６】

パルス幅変調では、前述したように変調信号のパルス幅と輝度は比例する。そのため式２２）は、輝度をパルス幅のジッタ量と置き換えて条件としても良い。すなわち、任意のある列のｍ行目の輝度データをｎとし、対応する変調信号波形の正規化パルス幅をＴ（ｍ、ｎ）とすると、輝度もパルス幅も２５６で正規化しているから、
【数２７】

となる。
【０１０７】
次に、第二の実施形態と同様に周波数偏移を制限する場合の条件を説明する。
【０１０８】
導出した許容値ｆ（ｎ）を用いると、源クロックによりパルス幅変調を行ったときの、任意のある列の輝度データｎに対応する正規化輝度をＬ（ｎ）について
【数２８】

とおけるので、第二の実施形態で示した条件（式１１）は、以下のようになる。
【０１０９】
すなわち、周波数変調を行った変調クロック（ＰＣＬＫ）によりパルス幅変調を行ったときの、任意のある列のｍ行目の輝度データをｎとし、対応する正規化輝度をＬ（ｍ、ｎ）とすると
【数２９】

である。式２２）、式２３）の条件であれば、画質の劣化がほとんどわからなかった。
【０１１０】
パルス幅変調では、前述したように変調信号のパルス幅と輝度は比例する。そのため式２４）は、輝度をパルス幅のジッタ量と置き換えて条件としても良い。すなわち、源クロックによりパルス幅変調を行ったときの、任意のある列の輝度データｎに対応する正規化パルス幅をＴ（ｎ）、周波数変調を行った変調クロック（ＰＣＬＫ）によりパルス幅変調を行ったときの、任意のある列のｍ行目の輝度データをｎとし、対応する正規化パルス幅をＴ（ｍ、ｎ）とすると輝度もパルス幅も２５６で正規化しているから、
【数３０】

となる。式２４）、式２５）の条件であれば、画質の劣化がほとんどわからなかった。
【０１１１】
また、第三の実施形態は、入力されている画像信号がガンマ補正されている信号であるが、第一の実施形態、第二の実施形態は輝度データと輝度が比例する特性を有する場合であるから、第一の実施形態、第二の実施形態で示した許容値は、前述したγが１である場合に相当する。
【０１１２】
さらに、第一の実施形態、第二の実施形態で示したように、許容値ｆ（ｎ）を隣接する輝度データの輝度（１階調分の輝度）の１／２を超えないようにすると、さらに、画質の劣化を少なくすることができる。その場合には、許容値ｆ（ｎ）をｆ（ｎ）／２と置き換えれば好適である。
【０１１３】
第三の実施形態において、入力される画像信号がＴＶ信号のようなガンマ補正されている信号として説明した。
【０１１４】
人間の明るさに対する感覚は、Ｌｏｇ特性であるので、等刺激値となる輝度差をｇ（ｎ）とすれば、式２２）から式２５）のｆ（ｎ）の代わりにｇ（ｎ）とすることにより、入力される信号によらず第一、第二の実施形態よりもさらに良好な画像が得られる。また、ｇ（ｎ）がｆ（ｎ）に同様な傾向（輝度データが小さい時には許容できる輝度差が小さく、輝度データが大きな時に許容できる輝度差が大きい条件となる）にあるため、ｆ（ｎ）の代わりにｇ（ｎ）を条件としてガンマ補正されていない信号を表示しても、第一、第二の実施形態よりもさらに良好な画像が得られる。
【０１１５】
また、変調可能な階調数が、例示したように８ｂｉｔすなわち２５６階調であれば、第一の実施形態、第二の実施形態で示した条件は、変調器の出力を忠実に表示する点においては正しい条件である。しかしながら、１２ｂｉｔなどのように変調可能な階調数が多い場合には、第一の実施形態、第二の実施形態で示した条件は厳しいものとなり、条件を超えるような周波数変調をＰＣＬＫに行っても画質の劣化がわからない場合がある。また、逆に、４ｂｉｔなどのように変調可能な階調数が少ない場合には、第一の実施形態、第二の実施形態で示した条件は緩いものとなり、条件を満たす場合であっても、妨害感などの発生が起きることがある。そのため、入力される画像信号に対して忠実に表示するとともに人間が見て画質劣化のない条件である第三の実施形態で示した条件はさらに好適である。また、各階調レベル毎に異なる許容値を設定するのではなく、階調レベル（輝度データ）ｎが１〜７の場合は許容値Ｘ1、階調レベル（輝度データ）ｎが８〜１５の場合は許容値Ｘ２≠Ｘ1、階調レベル（輝度データ）ｎが１６〜３１の場合は許容値Ｘ３≠Ｘ1、Ｘ３≠Ｘ２というように、階調レベルの群ごとに異なる許容値を設定してもよい。
【０１１６】
以上説明したように、第三の実施形態によれば、不要輻射を低減できるとともに、第一、第二の実施形態に比べ、さらに高画質の表示を実現できる。
【０１１７】
（第四の実施形態）
次に第四の実施形態について説明する。第四の実施形態においては、第三の実施形態で示したＰＣＬＫの条件を簡便に実現する方法を示す。
【０１１８】
図１０はＰＣＬＫ生成部の構成を示す図であり、４１は一行の選択時間より詳しくは変調信号波形の立ち上がりタイミングに同期した信号（ＨＤ）の入力によって電位Ｅ０にリセットされる発振器、４２は微小電圧で発振する発振器、４３は加算器、４４は入力される電圧に従った周波数で発振する電圧制御発振器である。図１０において、ＨＤ信号のタイミングで発振器４１は電位Ｅ０にリセットされ発振する（Ｓ４１）。発振器４２の出力Ｓ４２は加算器４３で加算され加算結果Ｓ４３を電圧制御発振器に出力する。図１１は横軸を時間、縦軸を電圧のグラフでＳ４１からＳ４３の電位を示す。横軸上ＨＤで示した時刻はＨＤ信号のタイミングを示す。図１１を見てわかるように、変調信号波形の立ち上がりタイミング（ＨＤ信号が出るタイミング）で発振器４１はリセットされ、どの行であっても同じ電圧Ｅ０を出力する。そして発振器４２の出力と加算器４３で加算されＳ４３が出力される。Ｓ４３は変調信号波形の立ち上がりタイミングでほぼ同じ電圧となり、電圧制御発振器４４は、変調信号波形の立ち上がりタイミングでほぼ同じ周波数のＰＣＬＫを出力する。
【０１１９】
図１２ａ）、図１２ｂ）、図１２ｃ）にＰＣＬＫ数に対するＰＣＬＫの周期の一例を示す。各グラフの縦軸は源クロックの周期を１と正規化したときのＰＣＬＫの周期、横軸はＰＣＬＫ数（すなわち輝度データ）を示す。各図共に、１個目のＰＣＬＫの周期は１であり、ＰＣＬＫ数が大きくなると周期は大きくずれる特性を表している。不図示ではあるが、ＰＣＬＫの周期は行単位で変化しても良い。その場合には、１個目のＰＣＬＫの周期は１であり、ＰＣＬＫ数が大きくなるにしたがって行ごとに周期が変化することとなるが、第三の実施形態で説明したように、このような場合にも、好適である。
【０１２０】
また、図１２ｂ）に示した特性は、階調性に対して周期の微分値が連続しないＰＣＬＫ数の点が存在するため、人間にとって違和感を生じることがある。従って、図１２ａ）、図１２ｃ）のような微分値が連続する特性の方が、より良好である。
【０１２１】
以上説明したように、第四の実施形態によれば、第三の実施形態のＰＣＬＫを簡便に生成できる。そして、不要輻射を低減するとともに、高画質の表示を実現できる。
【０１２２】
（第五の実施形態）
次に第五の実施形態について説明する。第五の実施形態は、人間の視覚の特性を利用した方法であり、上述した第一実施形態、二の実施形態、第三の実施形態とは輝度差の定義が異なる。画像表示装置の構成、不要輻射低減作用については、第一の実施形態と同じであるので、説明は省略する。
【０１２３】
（画質の許容条件）
人間の視覚は、残像という特性を有する。第五の実施形態ではこの残像を利用して許容条件をゆるくする方法について説明する。
【０１２４】
図１３ａ）に源クロックと源クロックでパルス幅変調した場合の変調信号波形と、図１３ｂ）において、奇数・偶数フレームの任意のｍ行目の行配線の変調クロック（ＰＣＬＫ）と、この変調クロック（ＰＣＬＫ）でパルス幅変調した場合の変調信号波形を示す。人間の視覚特性のひとつである残像現象によって、静止画等は輝度を複数フレームの平均輝度とみなせる。例えば２フレームの平均輝度を許容値以下に収める場合、奇数フレームにおける輝度データｎによる変調信号のパルス幅、つまり画素の発光期間（表示輝度）をｎｏ、偶数フレームにおける輝度データｎによる変調信号のパルス幅、つまり画素の発光期間（表示輝度）をｎｅ、とすると、２フレームの平均輝度ｎａは、ｎｏとｎｅの平均値となる。よって、このような平均値で表示輝度を定義した場合であっても、前述した実施形態１〜４は成り立つのである。
【０１２５】
以下詳しく説明する。偶数フレームの任意のある列のｍ行目の輝度データをｎとし、輝度データと同じ２５６で正規化した正規化輝度をＬｅ（ｍ、ｎ）、奇数フレームの任意のある列のｍ行目の輝度データをｎとし、輝度データと同じ２５６で正規化した正規化輝度をＬｏ（ｍ、ｎ）、偶奇フレームの平均正規化輝度をＬＬ（ｍ、ｎ）、とすると
【数３１】

となる。
【０１２６】
同様に、第五の実施形態ではパルス幅変調を行ったため、前述したように変調信号のパルス幅と輝度は比例する。そのため式２６）は、輝度をパルス幅のジッタ量と置き換えて条件としても良い。このとき、偶数フレームの任意のある列のｍ行目の輝度データをｎとし、変調信号波形の正規化パルス幅をＴｅ（ｍ、ｎ）、奇数フレームの任意のある列のｍ行目の輝度データをｎとし、変調信号波形の正規化パルス幅をＴｏ（ｍ、ｎ）、偶奇フレームの平均正規化パルス幅をＴＴ（ｍ、ｎ）、とすると、
【数３２】

となる。
【０１２７】
第五の実施形態では、平均正規化輝度ＬＬ（ｍ、ｎ）、および平均正規化パルス幅ＴＴ（ｍ、ｎ）を第一の実施形態から第三の実施形態における正規化輝度Ｌ（ｍ、ｎ）、および正規化パルス幅Ｔ（ｍ、ｎ）の条件に代えた条件とする方法である。第五の実施形態においては偶奇フレームの平均から条件を決めているが、３以上のフレームの平均から条件を決めるようにしても良く、特にフレームレートの高い駆動には有効な方法となる。
【０１２８】
このように、第五の実施形態においては偶奇フレームの平均から条件を決めたので、第一の実施形態から第三の実施形態に比べ、良好な画像を表示しながら、周波数偏移を大きくすることができる。変調クロック（ＰＣＬＫ）の高調波が大きく、より効果的な対策が必要な場合に第五の実施形態は有効である。
【０１２９】
また、第五の実施形態の特殊な例として、任意のｍ行目の行配線の変調クロック（ＰＣＬＫ）の源クロックに対するジッタの偶奇フレームの和が、全行で同じ値であるように変調クロック（ＰＣＬＫ）を生成すると好適である。
【０１３０】
また、偶奇フレームで、任意のｍ行目の行配線の変調クロック（ＰＣＬＫ）が、それぞれ源クロックに対して同じ大きさで逆方向のジッタ量となるように変調クロック（ＰＣＬＫ）を設定するとさらに好適である。
【０１３１】
以上説明したように、第五の実施形態によれば、ほとんど画質劣化無しに、第一の実施形態から第三の実施形態のＰＣＬＫの周波数偏移をさらに大きくでき、不要輻射をさらに低減することができた。
【０１３２】
（第六の実施形態）
次に第六の実施形態について説明する。第六の実施形態は、変調クロック（ＰＣＬＫ）の高調波が大きく、高調波を低減させるために変調クロック（ＰＣＬＫ）の周波数偏移をさらに大きくする必要があり、第一の実施形態から第三の実施形態の条件を実現できない場合の対策である。
【０１３３】
図１４に第六の実施形態の構成を示す図を示す。図１４は第一の実施形態と同一の構成要素については説明を省略する。
【０１３４】
図１４において１０４０は階調変換器である。階調変換器１０４０は１つ以上の階調を変換するテーブル、および階調変換をスキップするスイッチなどで構成される。階調変換器１０４０は輝度データに対して後述するような階調変換を行い、駆動データとして列駆動回路７に出力する。
【０１３５】
ＰＣＬＫ生成部４０は、変調クロック（ＰＣＬＫ）の高調波を低減するために、一例として、図１５に示す特性（ｆｄ１、ｆｄ２）になるような周波数変調を行った。図１５において、縦軸は正規化輝度、横軸は正規化駆動データである。任意のｍ行目のＰＣＬＫによる特性をｆｄ１、ｍ＋１行目のＰＣＬＫによる特性をｆｄ２とした。図１５のｆｄ０は、源クロックでパルス幅変調した場合の特性であり、参考として示した。
【０１３６】
図１５に示す特性ｆｄ１、ｆｄ２の輝度差は、前述の第一実施形態で良好とされた許容値を満たさないような大きな値である。すなわち隣接輝度差が大きくなっている。第六の実施形態においては、階調変換器１０４０によって、この輝度差を行単位で変換する方法である。階調変換器１０４０は、ＰＣＬＫ生成部４０からＰＣＬＫの周波数変調条件（ＰＣＬＫの周期の特性）を受け取り、対応する階調変換テーブルを選ぶ。具体的には、あらかじめ、ＰＣＬＫの周波数変調条件により複数の階調変換テーブル（ＲＯＭなどのメモリ）を持ち、周波数変調条件を上位アドレスに入力し変換テーブルの切り替えを行い、下位アドレスに輝度データを入力し、出力であるデータ線の出力を駆動データとする。
【０１３７】
また、周波数偏移が小さく階調変換する必要のないときは前述したスイッチで階調変換をスキップしてもよい。また、不図示のコントローラによって、ＰＣＬＫ生成部の周波数変調条件を選択すると共に、行ごとに階調変換テーブルをコントローラの低速メモリから、階調変換器１０４０のテーブルに書き込みをおこなって、階調変換テーブルの変更を行っても良い（この場合テーブルメモリはＲＡＭであると好適である）。階調変換器１０４０は、図１６に示す特性であり、ｍ行目の輝度データに対してｃｄ１の特性の変換を行い、駆動データを出力する。次に、ｍ＋１行目の輝度データに対してｃｄ２の特性の変換を行い、駆動データを出力する。このようにして全行変換をおこなう。変換を行った結果の隣接輝度は、前述したように、「隣接輝度差が１階調分以下である、または、源クロックでパルス幅変調した場合にとの輝度差が１階調分以下である」ように階調変換テーブルを作る。また、階調変換テーブルを第三の実施形態に示したような輝度許容値としてもさらに好適であった。さらに、階調変換テーブルを第五の実施形態で示したように複数のフレームの平均輝度が輝度許容値以下となるようにしても好適である。
【０１３８】
以上説明したように、第六の実施形態によれば、画質劣化無しに、第一の実施形態から第三の実施形態のＰＣＬＫの周波数偏移をさらに大きくでき、不要輻射をさらに低減することができた。
【０１３９】
本発明によって、不要輻射を低減するために従来必要であった、画像表示装置における光学特性を犠牲としない電気伝導度の高い部材、および、変調器（駆動ドライバ）の出力と変調配線の間に付加される、高調波成分を除去するためのフェライトコアなどの部材が不要となる。すなわち、不要輻射低減をローコストで実現できた。
【０１４０】
（他の実施形態）
以下、本発明にもちいられる変調方式の別の例について述べる。上述した各実施形態では、輝度データに応じて、パルス幅のみが変調され、変調信号の電圧振幅や電流振幅は変化しない波形であった。以下に述べる変調方式は、輝度データに応じてパルス幅が変調されるとともに電圧振幅や電流振幅も変調される多値ＰＷＭ変調方式である。
【０１４１】
図１７に多値ＰＷＭ変調方式による変調クロック（ＰＣＬＫ）と変調信号波形（ＯＵＴ）を示す。図１７で示す変調方法は、輝度データに応じて振幅方向を大きくし、大きくできなくなった時に時間方向のタイムスロットを増加する変調方式である。
【０１４２】
変調信号波形（ＯＵＴ）の長方形内の数字（１〜１０２３）は輝度データを意味し、例えば輝度データが“１２”の時、長方形内の数字が“１２”以下の数字が書いてある変調信号波形となる。階調を示す長方形で表された各スロットは、基準クロックであるＰＣＬＫの立ち上がり波形に同期して決定される。
【０１４３】
このような変調信号波形の制御は、より一般的には、基準クロックの周波数に対応して定まるスロット幅単位のパルス幅制御であり、かつ、各スロットにおける波高値が少なくともＡ１〜Ａｎのｎ段階（但し、ｎは２以上の整数で、０＜Ａ１＜Ａ２＜…Ａｎ）で波高値制御され、かつ、波高値Ａ１から波高値Ａｋ−１までの各波高値を順番に少なくとも１スロットずつ経て所定波高値Ａｋ(但し、ｋは２以上ｎ以下の整数)まで立ち上がる部分と、所定波高値Ａｋから、前記波高値Ａｋ−１から波高値Ａ１までの各波高値を順番に少なくとも１スロットずつ経て立ち下がる部分とを有する波形とする制御であると表現することができる。ここでは、変調信号は電圧波形であり、この電圧は、基準電位であるＧＮＤに対するＶ１〜Ｖ４の４段階の波高値から構成される。
【０１４４】
図１７に示すように変調クロック（ＰＣＬＫ）に同期して変調波形が決定されるので、パルス幅変調同様に、変調クロック（ＰＣＬＫ）の高調波が発生する。
【０１４５】
図１７のような波形であっても、前述した方法で変調クロック（ＰＣＬＫ）の高調波を低減できる。
【０１４６】
次に、図１８を参照して、本発明に用いられる多値ＰＷＭ変調方式の更に別の形態によるＰＣＬＫと変調信号波形（ＯＵＴ）を示す。図１８で示す変調方法は、輝度データ範囲を各振幅値におうじて分割し、分割された輝度データ範囲では、それに対応した一定値でパルス幅変調を行う形態である。換言すれば、輝度データに応じて時間方向を大きくし、大きくできなくなった時に振幅方向を増加する変調方式である。
【０１４７】
図１８に示すように変調クロック（ＰＣＬＫ）に同期して変調波形が決定されるので、パルス幅変調同様に、変調クロック（ＰＣＬＫ）の高調波が発生する。
【０１４８】
図１８のような波形であっても、前述した方法で変調クロック（ＰＣＬＫ）の高調波を低減できる。
【０１４９】
変調信号波形の長方形内の数字（１〜１０２４）は輝度データを意味し、例えば輝度データが“９”の時、長方形内の数字が“９”以下の数字が書いてある変調信号波形となる。階調を示す長方形で表された各スロットは、基準クロックであるＰＣＬＫの立ち上がり波形に同期して決定される。
【０１５０】
このような変調信号の制御は、より一般的には、基準クロックを計数し、計数値と輝度データによって、スロット幅Δｔ単位でパルス幅制御されかつ各スロットにおける波高値が少なくともＡ１〜Ａｎのｎ段階（但し、ｎは２以上の整数で、０＜Ａ１＜Ａ２＜…Ａｎ）で波高値制御され、かつ、変調信号の所定の波形に対して階調を増加させた波形は、波高値Ａｎ−Ａｎ−１，…、もしくはＡ２−Ａ１または波高値Ａ１と発光素子の駆動しきい値となる波高値との波高値差、およびスロット幅Δｔとで定まる単位波形ブロックを、ｋ＝１を含む最大波高値Ａｋがより低くかつ最大波高値が連続する位置に優先的に付加した形状を有する波形とする制御として表現することができる。ここでは、変調信号は電圧波形であり、この電圧は、基準電位ＧＮＤに対するＶ１〜Ｖ４の４段階の波高値から構成される。
【０１５１】
また、他の波形として、図１９に示す波形は、輝度データに応じて時間方向を大きくし、大きくできなくなった時に振幅方向を増加する変調方式であるが、さらにリンギングなどの対策のため、立上り・立下り波形をなだらかにする方式である。
【０１５２】
このような変調信号の制御は、より一般的には、基準クロックを計数し、計数値と輝度データによって、スロット幅Δｔ単位でパルス幅制御されかつ各スロットにおける波高値が少なくともＡ１〜Ａｎのｎ段階（但し、ｎは２以上の整数で、０＜Ａ１＜Ａ２＜…Ａｎ）で波高値制御され、かつ、変調信号の所定の波形に対して階調を増加させた波形は、波高値Ａｎ−Ａｎ−１，…、もしくはＡ２−Ａ１または波高値Ａ１と発光素子の駆動しきい値となる波高値との波高値差、およびスロット幅Δｔとで定まる単位波形ブロックを、ｋ＝１を含む最大波高値Ａｋがより低くかつ最大波高値が連続する位置に優先的に付加した形状を有する波形とする制御として表現することができる。ここでは、変調信号は電圧波形であり、この電圧は、基準電位ＧＮＤに対するＶ１〜Ｖ４の４段階の波高値から構成される。
【０１５３】
図１９に示すように変調クロック（ＰＣＬＫ）に同期して変調波形が決定されるので、パルス幅変調同様に、変調クロック（ＰＣＬＫ）の高調波が発生する。
【０１５４】
図１９のような波形であっても、前述した方法で変調クロック（ＰＣＬＫ）の高調波を低減できる。このような変調方式は、欧州特許公開公報ＥＰ 1，267，319号に開示されている。
【０１５５】
本発明に用いられる表示パネルとしては、表面伝導型電子放出素子を用いたマトリクスパネルを実施形態として説明してきたが。大面積のマトリクスパネルを用いたディスプレイであれば、ＦＥＤ（スピント型やＭＩＭ型放出素子、ＣＮＴやＧＮＦといった炭素繊維を電子放出体として用いた型式の電界放出冷陰極素子を用いたディスプレイ）、ＥＬディスプレイ、ＬＥＤディスプレイ等の表示パネルなどが挙げられる。
【０１５６】
また、上述した各実施形態は、列配線の全ての変調器にはすべて共通の変調クロック（ＰＣＬＫ）が供給される構成とし、時間的に周波数を変更して変調クロック（ＰＣＬＫ）の高調波成分を減少させるものであった。本発明においては、これに限らず、駆動回路７の駆動ドライバＩＣ単位のブロック又は列配線単位で位相が互いに異なるように制御された、周波数変調された、複数の変調クロック（ＰＣＬＫ）を使用することも好適である。この場合には、前述した隣接行間の輝度差の許容値は、ブロック毎又は列毎に定め、それらの許容値に収まるように、複数のＰＣＬＫの周波数偏移量を制限することが好適である。
【０１５７】
第一の実施形態では、許容値を、隣接する輝度データの輝度差（１階調分の輝度差）と定めた。そして、隣接する行配線に対応する変調クロックによって得られたどんな輝度データに対する表示輝度であっても、輝度差が許容値以下となるように、ＰＣＬＫの周波数偏移を制限した。
【０１５８】
第二の実施形態でも、同様に、許容値を、源クロックでパルス幅変調した時に得られる（或いは得られるであろう）表示輝度における、隣接する輝度データの輝度差（１階調分の輝度差）と定めた。そして、一定周波数の源クロックに同期してパルス幅変調した時に得られる（或いは得られるであろう）表示輝度と、周波数変調した変調クロック（ＰＣＬＫ）に同期してパルス幅変調した時に得られる表示輝度との輝度差が、上記許容値以下となるように、ＰＣＬＫの周波数偏移を制限した。
【０１５９】
ところで、人間の識別能力は輝度差１〜３％程度であるので、本発明においては、許容値を、上述した値に限定する必要はなく、例えば、第一乃至第三の実施形態において隣接行の画素間の表示輝度差が３％以下になるように変調クロック（ＰＣＬＫ）のジッタ量を制限することも好ましいものである。
また、画質より、変調クロック（ＰＣＬＫ）に因る高調波を出来る限り抑えたい要求がある特殊用途の表示装置においては、画像が認識できる程度に上記許容値を広げることによって変調クロック（ＰＣＬＫ）の高調波を低減してもよい。この場合、画像データの総階調数の１０％、即ち、ピーク輝度の１０％に相当する階調数（表示輝度差）を許容値に選ぶと良い。
【０１６０】
【実施例】
以下に詳述するマトリクスパネルを有する画像表示装置の基本構成とその駆動制御方法は、前述した第一の実施形態と同じである。
【０１６１】
図２０に示すように、マトリクスパネル１は、薄型の真空容器内に、基板上に多数の電子源、例えば冷陰極素子１００１を配列してなるマルチ電子源と、電子の照射により画像を形成する蛍光体等の画像形成部材とを対向して備えている。そして、画素を構成する冷陰極素子１００１は、列配線１００２、行配線１００３の各交点近傍に配置され、両配線に接続される。
【０１６２】
冷陰極素子１００１は、例えばフォトリソグラフィー・エッチングのような製造技術を用いれば、基板上に精密に位置決めして形成できるため、微小な間隔で多数個を配列することが可能である。しかも、従来からＣＲＴ等で用いられてきた熱陰極と比較すると、陰極自身や周辺部が比較的低温な状態で駆動できるため、より微細な配列ピッチのマルチ電子源を容易に実現できる。
【０１６３】
冷陰極素子としては、特開平１０−０３９８２５号公報などに開示されている表面伝導型電子放出素子を用いることが好ましいものである。
【０１６４】
表面伝導型電子放出素子の素子電圧Ｖｆと素子電流Ｉｆ、放出電流Ｉｅの関係の一例を図２２に示す。図２２において、横軸は表面伝導型放出素子の素子電圧Ｖｆを、縦軸は素子電流Ｉｆならびに放出電流Ｉｅを示す。図２２を見てわかるように放出電流Ｉｅにおいて、閾値電圧（約７．５Ｖ）が存在し、閾値電圧以下では放出電流Ｉｅが流れない。またそれ以上の電圧では印加する素子電圧に応じて放出電流Ｉｅが流れる。この特性を利用して以下に示す単純マトリクス駆動が行える。
【０１６５】
図２０において、１は薄型の真空容器内に、基板上に冷陰極素子１００１を配列してなるマルチ電子源を持つマトリクスパネルである。図２０に示すように、マトリクスパネル１には、例えば、水平方向に３８４０素子すなわち１２８０画素（ＲＧＢ）×３が配置され、垂直方向に７２０素子が配置されている。素子数に関しては、必要に応じて、製品用途により決定されるので、この限りではない。マトリクスパネル１は、例えば、ＲＧＢストライプ配列の画素配置をもつ。
【０１６６】
２はアナログディジタル変換器（Ａ／Ｄコンバータ）であり、不図示のＭＰＥＧ２デコーダにより例えば７２０Ｐ画像のＲＧＢ信号にデコードされたアナログＲＧＢコンポーネント信号（信号名をＳ０とする）を、各々例えば８ｂｉｔ幅のディジタルＲＧＢ信号Ｓ１に変換する。
【０１６７】
３はデータ並び替え部であり、Ａ／Ｄコンバータ２のディジタルＲＧＢ信号（Ｓ１）を入力し、マトリクスパネル１の画素配列に合わせて各色のディジタルデータを並べ替え、画像データＳ２として出力する機能を有する。
【０１６８】
４は輝度データ変換器であり、画像データＳ２を入力し所望の輝度特性の輝度データに変換する変換テーブルである。輝度データ変換器４は、例えば表示系の特性としてＣＲＴ用にガンマ補正された信号の逆変換を行い輝度データＳ３に変換する。データ並び替え部３と、輝度データ変換器４の処理順序は逆であってもよい。
【０１６９】
５はシフトレジスタであり、輝度データ変換器４から出力される１０ｂｉｔ幅の輝度データＳ３をシフトクロックＳＣＬＫ、例えば３６.８ＭＨｚに合わせて順次シフト転送し、マトリクスパネル１のそれぞれの素子に対応した輝度データをパラレルに出力する。
【０１７０】
６はラッチ回路であり、シフトレジスタ５からの輝度データを水平同期信号に同期したロード信号ＬＤで並列にラッチし、次のロード信号ＬＤが入力されるまでの期間保持する。
【０１７１】
７は列駆動回路であり、本実施形態では第七の実施形態で示した変調信号波形を出力する。列駆動回路７は、後述するように変調クロックに同期して輝度データに応じたパルス幅の変調信号を生成する変調器９を有しており、この変調器９から直接或いは出力バッファを介して、マトリクスパネル１の列配線に変調信号を供給し、全列配線を各々駆動する。
【０１７２】
１７は変調用基準電圧（Ｖ１、Ｖ２，Ｖ３，Ｖ４、ＧＮＤ）を、前記列駆動回路７に供給する電源回路である。
【０１７３】
８は行選択回路としての走査ドライバであり、マトリクスパネル１の行配線１００３に接続される。８１は走査信号発生部であり、入力画像信号の垂直同期信号ＶＤに同期したＹＳＴ信号を、タイミング制御部１０によって決定された信号ＨＤで順次シフトし、選択／非選択信号を行配線数に対応してパラレル出力する。８２はＭＯＳトランジスタ等で構成されるスイッチ手段であり、走査信号発生部８１の選択／非選択信号の出力レベルによってスイッチを切り替え、選択電位（−Ｖｓｓ）・非選択電位（ＧＮＤ）を出力する。
【０１７４】
１０はタイミング制御部であり、所望のタイミングの制御信号を、入力画像の同期信号ＨＤ，ＶＤ及びデータサンプリングクロックＤＣＬＫ等から作り、各機能ブロックに出力する。また、タイミング制御部１０は、輝度データ変換器４の出力Ｓ３に従って表示を行う際の駆動回路７に対するロード信号ＬＤや走査ドライバ８の行選択時間を決定するＨＤ信号、ＹＳＴ信号などを出力する。
【０１７５】
４０は変調用の変調クロックを生成する変調クロック（ＰＣＬＫ）生成部であり、前述した条件で、例えば１３.６５ＭＨｚの源クロックを周波数変調し、変調クロック（ＰＣＬＫ）を得る。変調クロック生成部４０は、前述した公知の方法で変調クロック（ＰＣＬＫ）を生成しても良いし、複数のクロックを切り替え出力することによって実現しても良い。ただし、前述した実施形態で示した許容値の条件を満たすことは言うまでもない。
【０１７６】
図２１は、図２０に示したマトリクスパネルの駆動制御方法を説明するためのタイミングチャートである。
【０１７７】
図２１において、不図示のＭＰＥＧ２デコーダにより、例えば７２０Ｐ画像のＲＧＢ信号にデコードされたアナログＲＧＢコンポーネント信号Ｓ０を、Ａ／Ｄコンバータ２は、各々例えば８ｂｉｔ幅のディジタルＲＧＢ信号Ｓ１に変換する。図示してはいないが、同期信号を元にＰＬＬでサンプリングクロックＤＣＬＫを生成すると好適である。データ並び替え部３は、Ａ／Ｄコンバータ２の出力であるディジタルＲＧＢ信号Ｓ１を入力する。この際、１走査ライン（１Ｈ）のデータ数は、マトリクスパネル１の列配線側の画素数で決めると処理が簡単になる。本実施形態の場合には、マトリクスパネル１の列配線側の画素数を１２８０に決めた。Ａ／Ｄコンバータ２の出力であるディジタルＲＧＢ信号Ｓ１は不図示のデータサンプリングクロックＤＣＬＫと同期して出力される。
【０１７８】
データ並び替え部３の入力信号Ｓ１は、ＲＧＢパラレル信号Ｓ０を、データサンプリングクロックＤＣＬＫの３倍の周波数のクロックである不図示のクロック（ＳＣＬＫ）のタイミングで切り替えられ、マトリクスパネル１のＲＧＢ画素配列に従って、順次出力される。
【０１７９】
データ並び替え部３の出力信号Ｓ２は、輝度データ変換器４に入力される。輝度データ変換器４は、あらかじめ、所望のデータが記憶されている変換テーブルＲＯＭにより、例えばデータ並び替え部３の８ｂｉｔ幅の出力信号Ｓ２を例えば表示系の特性がＣＲＴのガンマ特性と同等の輝度特性になるような１０ｂｉｔ幅の輝度データＳ３に変換する。変換テーブルの特性は２．２乗の特性、例えば図２３のような特性を使用する。
【０１８０】
図２０に示すように、輝度データ変換器４の出力である輝度データＳ３は、シフトレジスタ５に、出力される。シフトレジスタ５に送られた輝度データＳ３は、シフトクロックＳＣＬＫで順次シフト転送され、マトリクスパネル１のそれぞれの素子に対応した１０ｂｉｔの輝度データがシリアルパラレル変換され出力される。
【０１８１】
そして、ラッチ６はＨＤ信号に同期したロード信号ＬＤの立ち上がりでシリアルパラレル変換された輝度データをラッチし、次のロード信号ＬＤが入力されるまでデータを保持し、出力する。
【０１８２】
前記輝度データと同期したシフトクロックＳＣＬＫを供給する転送クロック供給回路は不図示ではあるが、例えばデータサンプリングクロックＤＣＬＫをＰＬＬ等で三逓倍して作るとよい。シフトクロックＳＣＬＫは、データを転送するクロックであるので転送クロックとも呼ばれる。上述したように、転送クロックはデータサンプリングクロックＤＣＬＫと同期して生成されると好適であり、周波数変調を行った変調クロックＰＣＬＫとは異なるものである。
【０１８３】
ロード信号ＬＤの時刻を基準とし、駆動回路７は変調クロック（ＰＣＬＫ）に同期して輝度データにより決まる変調信号を列配線Ｘ１〜Ｘ３８４０に出力し、マトリクスパネル１を駆動する。図２１においてＶＸ１（３）、ＶＸ２（１０２３）の括弧内の数字は輝度データの一例を示している。
【０１８４】
走査ドライバ８は、走査開始時刻を決める信号、つまり、図２１の入力画像信号の垂直同期信号ＶＤに同期した信号ＹＳＴを、ＨＤに同期して順次転送することによって行配線を駆動する。そして、順次行配線を走査し、画像を形成する。
【０１８５】
本実施形態において、走査ドライバ８は、ＨＤに同期して、１番目（Ｙ１）から７２０番目（Ｙ７２０）までの行配線を、選択電圧−Ｖｓｓ（例えば−７．５Ｖ）で順次駆動する。この時、走査ドライバ８は、選択していない他の行配線の電圧を非選択電圧０Ｖ〜＋８.５Ｖから選択される値に保持して駆動する（ＶＹ１，ＶＹ２参照）。
【０１８６】
走査ドライバ８が選択した行配線で、かつ、駆動回路７が変調信号（駆動信号）を出力した列の冷陰極素子１００１には、Ｉｅがそれに応じて流れる。一方、駆動回路７が駆動信号を出力しない列配線に対応する素子には素子電流Ｉｆが流れず、放出電流Ｉｅも流れないので、この素子に対応する画素は発光しない。そして、走査ドライバ８は、ＨＤに同期して１番目から７２０番目までの行配線を選択電圧で順次駆動し、駆動回路７は、輝度データに対応する駆動信号Ｓ１７で、対応する列配線を駆動し、画像を形成する。
【０１８７】
また、走査ドライバ８は、輝度を向上させるために、同時に２本以上の行配線を選択するように動作することも好ましいものである。
【０１８８】
次に、変調用基準電圧について説明する。変調用基準電圧（Ｖ１、Ｖ２，Ｖ３，Ｖ４、ＧＮＤ）は図２４に示すように設定した。すなわち、＋Ｖｓｓ＋Ｖ４の電圧により放出される放出電流に比べ、３／４の放出電流になるよう、Ｖ３を決定する。同様に、２／４の放出電流になるよう、Ｖ２を決定する。同様に、１／４の放出電流になるよう、Ｖ１を決定する。このようにすれば、図１９の変調信号波形（駆動波形）において、輝度データに対して輝度がほぼリニアな特性を得ることができる。
【０１８９】
実際の変調クロック（ＰＣＬＫ）は以下のように決定した。
【０１９０】
１フレームの時間にブランキング期間も含め７５０水平期間があり、その時間で各行配線を順次選択する。行配線の切り替えに必要な時間を水平期間の１０％と決めると、変調信号の最大の時間は水平期間の９０％となる。そして、図１９の変調信号波形では１０２３階調の輝度のデータを変調するためには、２５９クロックのＰＣＬＫ数が必要である。
【０１９１】
実際の変調クロック（ＰＣＬＫ）の周波数（ｆＰＣＬＫ）は、
【数３３】

となる。
【０１９２】
変調クロック（ＰＣＬＫ）を変調しない場合にＥＭＩの計測を行った結果、ベースレベルに対して、ＰＣＬＫの高調波は１００ＭＨｚから５００ＭＨｚの周波数で、１０から２０ｄＢほど大きく観測された。
【０１９３】
本実施形態では、ＰＣＬＫを電圧制御発振器で作成し、電圧制御発振器の制御電圧をＨＤ信号で同期した三角波とした。電圧制御発振器の中心周波数約１３.６５ＭＨｚとし、周波数偏移を３％となるように決定した。そして水平期間の９０％におけるＰＣＬＫ数が２５９クロックになるようにした。その結果、８次高調波である１０４ＭＨｚの高調波を、１４ｄＢ下げることができた。そして、ほぼベースレベル程度に低減することができた。
【０１９４】
図２５に変調クロック（ＰＣＬＫ）生成部４０の構成の一例を、図２６に電圧制御発振器４６が出力するＰＣＬＫの周波数の一例を示した。
【０１９５】
図２５において、４５は三角波発生器、４６は電圧制御発振器（ＶＣＯ）であり、三角波発生器４５の周期は図２６に示すように、ほぼＨＤ信号の周期を持つように設計した。具体的には、水晶発振子を用いた発振器とカウンタおよびＤ／Ａコンバータ等で実現できる。水晶発振子による発振周波数は、（入力画像信号に同期した）ＨＤ信号にフェーズロック等をおこなわずに発振させると低コストで実現できる。電圧制御発振器４６は三角波発生器４５の出力電位に従った周波数（周期）の変調クロック（ＰＣＬＫ）を出力する。
【０１９６】
変調クロック（ＰＣＬＫ）がＨＤ信号と同期していないので、次の行選択時間において、わずかながら同じＰＣＬＫ数に対して周期が異なる。しかしながら第一の実施形態で示した隣接間の許容値によれば、十分小さな値となり、画質の劣化はほとんど無かった。
【０１９７】
ここでは、三角波発生器４５によって形成された三角波を電圧制御発振器４６に入力しているが、電圧制御発振器４６に入力される電位波形は、第四の実施形態に示したように、周期の微分値が連続しないＰＣＬＫ数の点が存在しないように、三角波よりはサイン波のような形状が望ましい。
【０１９８】
また、変調クロック（ＰＣＬＫ）を変調しない場合のＥＭＩは、筐体や、マトリクスパネルの定数（サイズや、配線間容量等）により変化する。そのため、必要な周波数偏移は実際の不要輻射の大きさによって決定すればよい。周波数偏移が少なくても良い場合には第一の実施形態、第二の実施形態、第三の実施形態第等が有効であり、ＥＭＩが大きく、周波数偏移を多くする必要がある場合は、第六の実施形態で示した形態が有効である。
【０１９９】
本発明によって、従来、高コストなフェライトコアや低抵抗な透明板などを用いることなくＥＭＩ対策を行うことができた。例えば、ＶＣＣＩクラスＢ規格等をクリアするための構成を安価に実現できた。
【０２００】
以上説明したように、周波数変調されたＰＣＬＫを基に変調信号波形を第七の実施形態と同様に決定することにより、画質劣化無しに不要輻射を低減することができた。
【０２０１】
【発明の効果】
本発明の構成によって、高画質を維持しながら、パルス幅変調をおこなう変調クロックが周波数変調されていることによって、表示パネルからの不要輻射を低減することができる。従って、不要輻射の低減のために従来必要であった、画像表示装置における光学特性を犠牲としない電気伝導度の高い部材、および、変調器の出力と変調配線の間に付加する、高調波成分を除去するためのフェライトコアなどの部材が不要となる。こうして、本発明によって、不要輻射の低減をローコストで実現することができる。
【図面の簡単な説明】
【図１】本発明の第一の実施形態を示す図である。
【図２】パルス幅変調信号波形と変調クロック（ＰＣＬＫ）の一例を示す図である。
【図３】輝度データに対する輝度の特性を示す図である。
【図４】従来の駆動方法で駆動した場合に、ＥＭＩを計測した結果の模式的な図である。
【図５】図５ａ）は源クロックと源クロックでパルス幅変調した場合の変調信号波形を示す図であり、図５ｂ）は周波数変調された変調クロック（ＰＣＬＫ）とＰＣＬＫでパルス幅変調した場合のｍ行、ｍ＋１行の変調信号波形を示す図である。
【図６】ＰＣＬＫの周期を直線的にスイープした場合のＰＣＬＫの周期を示す図である。
【図７】図７ａは源クロックでパルス幅変調した場合の変調信号波形を示す図であり、図７ｂ）は変調クロック（ＰＣＬＫ）でパルス幅変調した場合の変調信号波形を示す図である。
【図８】ＰＣＬＫの周期を直線的にスイープした場合のＰＣＬＫの周期と源クロックの周期を示す図である。
【図９】ガンマ補正されている画像信号の隣接するデータの輝度差を示す図である。
【図１０】ＰＣＬＫ生成部の構成を示す図である。
【図１１】電圧制御発振器に入力される電位を示すグラフである。
【図１２】図１２ａ）〜ｃ）はＨＤ信号に同期して周波数変調したＰＣＬＫの周期の一例を示す図である。
【図１３】図１３ａ）は源クロックと源クロックでパルス幅変調した場合の変調信号波形を示す図であり、図１３ｂ）は奇数・偶数フレームのＰＣＬＫでパルス幅変調した場合の変調信号波形を示す図である。
【図１４】本発明の第六の実施形態によるマトリクスパネルの駆動装置を説明するための構成図である。
【図１５】第六の実施形態におけるＰＣＬＫの特性を示す図である。
【図１６】第六の実施形態におけるＰＣＬＫの特性を打ち消す階調変換器の特性を示すグラフである。
【図１７】本発明に用いられるＰＣＬＫの一例を示す図である。
【図１８】本発明に用いられるＰＣＬＫの一例を示す図である。
【図１９】本発明の実施例におけるＰＣＬＫの一例を示す図である。
【図２０】本発明の実施例によるマトリクスパネルの駆動装置を説明するための構成図である。
【図２１】本発明の実施例によるマトリクスパネルの駆動装置を説明するためのタイミング図である。
【図２２】本発明で用いた表面伝導型電子放出素子の素子電圧Ｖｆと素子電流Ｉｆ、放出電流Ｉｅの関係の一例を示すグラフである。
【図２３】本発明の実施例によるマトリクスパネルの駆動装置の輝度データ変換器の特性を説明するためのグラフである。
【図２４】変調用基準電圧の設定値を説明するためのグラフである。
【図２５】本発明の実施例によるマトリクスパネルの駆動装置のＰＣＬＫ生成部を説明するための構成図である。
【図２６】本発明の実施例によるマトリクスパネルの駆動装置のＰＣＬＫの周波数を示すグラフである。
【符号の説明】
１ マトリクスパネル
２ アナログディジタル変換器
３ データ並び変え部
４ 輝度データ変換器
５ シフトレジスタ
６ ラッチ回路
７ 列駆動回路
８ 行選択回路（走査ドライバ）
９ 変調器
１０ タイミング制御部
１７ 電源回路
４０ ＰＣＬＫ生成部
４１ 発振器
４２ 発振器
４３ 加算器
４４ 電圧制御発振器
４５ 三角波発生器
４６ 電圧制御発振器
８１ 走査信号発生部
８２ スイッチ手段
１００ 制御回路
１００１ 画素（冷陰極素子）
１００２ 列配線
１００３ 行配線

Claims (2)

1. 入力された輝度データに基づいて少なくともパルス幅が変調された変調信号を生成する変調器を備え、表示パネルの変調配線に前記変調信号を供給する駆動回路と、
   前記表示パネルの走査配線を選択する選択回路と、
   前記変調信号のパルス幅を決める基準となる変調クロックを前記変調器に供給する変調クロック供給回路と、
   を有し、
   前記変調器が、前記変調クロックに同期して、前記変調信号のパルス幅を変調する、表示パネルの駆動制御装置において、
   前記変調クロック供給回路は、
   一定周波数の仮想の源クロックに対して、その高調波スペクトルが拡散するような周波数偏移を呈する前記変調クロックを供給する回路であり、
   前記周波数偏移による表示輝度レベルの変動を補償するために輝度データに対して階調変換を行う階調変換器を有することを特徴とする表示パネルの駆動制御装置。
2. 入力された輝度データに基づいて少なくともパルス幅が変調された変調信号を生成する変調器を備え、表示パネルの変調配線に前記変調信号を供給する駆動回路と、
   前記表示パネルの走査配線を選択する選択回路と、
   前記変調信号のパルス幅を決める基準となる変調クロックを前記変調器に供給する変調クロック供給回路と、
   を有し、
   前記変調器が、前記変調クロックに同期して、前記変調信号のパルス幅を変調する、表示パネルの駆動制御装置において、
   前記変調クロック供給回路は、周波数が変化する前記変調クロックを供給する回路であり、
   前記周波数が変化することによる表示輝度の変動を補償するために輝度データの階調を変換する階調変換器を有することを特徴とする表示パネルの駆動制御装置。

Images