DE2654050A1 - Taktsignalsteuersystem fuer mikrocomputersysteme - Google Patents

Taktsignalsteuersystem fuer mikrocomputersysteme

Info

Publication number
DE2654050A1
DE2654050A1 DE19762654050 DE2654050A DE2654050A1 DE 2654050 A1 DE2654050 A1 DE 2654050A1 DE 19762654050 DE19762654050 DE 19762654050 DE 2654050 A DE2654050 A DE 2654050A DE 2654050 A1 DE2654050 A1 DE 2654050A1
Authority
DE
Germany
Prior art keywords
frequency
clock signal
input
signal
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762654050
Other languages
English (en)
Other versions
DE2654050C3 (de
DE2654050B2 (de
Inventor
Takao Morimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Original Assignee
Tokyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electric Co Ltd filed Critical Tokyo Electric Co Ltd
Publication of DE2654050A1 publication Critical patent/DE2654050A1/de
Publication of DE2654050B2 publication Critical patent/DE2654050B2/de
Application granted granted Critical
Publication of DE2654050C3 publication Critical patent/DE2654050C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol

Description

EWALD CPPIiRAlANN
' 88272t
i . KAISERSTRASSB 9 - TELEFON CtSIi) SSS · KABEL EWOPAT
26. November 1976
Op/ ef
53/5
Tokyo Electric Go., Ltd.
6-13,2-chome, Nakameguro, Meguro-ku,
Tokyo, Japan
Taktsignalsteuersystem für Mikrocomputersysteme
Die Erfindung bezieht sich auf ein Taktsignalsteuersystem, insbesondere auf ein Taktsignalsteuersystem für die Verwendung innerhalb von Mxkrocomputersystemen, mit einer Zentraleinheit (CPU) und einer Mehrzahl von Ein-/Ausgabeeinheiten (E/A).
709823/0740
Tokyo Electric Co., Ltd. 53/5
Ein Mikrocomputersystem besitzt eine Zentraleinheit einschließlich einer Datenverarbeitungsschaltung und einem Speicher für die Speicherung eines Programms oder von Bewegungsdaten, einer Mehrzahl von an die Zentraleinheit angeschlossenen Ein-/Ausgabeeinheiten, eines Taktgebers für die Betätigung der Ein-/Ausgabeeinheiten und der Zentraleinheit, sowie eines Selektorkanals, der für die Erzeugung eines Signals für die Auswahl einer oder einer Mehrzahl von Ein-/Ausgabeeinheiten durch einen Gerätesteuerbefehl aus der Zentraleinheit angepaßt ist.
In dem vorerwähnten Mikrocomputersystem wird ein Taktsignal, welches bezüglich der Zentraleinheit und der Ein-/ Ausgabeeinheiten gemeinsame Frequenz besitzt, von dem Taktgeber erzeugt, um einen Befehl oder eine Datenübertragung zwischen der Zentraleinheit und der durch das Signal des Selektorkanals ausgewählten Ein-/Ausgabeeinheit herbeizuführen.
Die Zentraleinheit und die Ein-/Ausgabeeinheiten sind mit einem Frequenzband vorbestimmten Bereiches ausgestattet, über welchen sie betrieben werden können. Ein Taktsignal mit einer bezüglich der Zentraleinheit und der Ein-/Ausgabeeinheiten gemeinsamen Frequenz wird aus ihrem Frequenzband heraus ausgewählt.
In einem Mikrocomputersystem wird die Arbeitsgeschwindigkeit eines eine Zentraleinheit einschließenden Systems durch die Frequenz eines Taktsignals bestimmt, welches für das Betreiben verschiedener an die Zentraleinheit angeschlossener Ein-/Ausgabeeinheiten verwendet wird.
709823/0 740
Tokyo Electric Co., Ltd. 53/5
Wo z. B. eine Ein-/Ausgabeeinheit, in welcher der Frequenz bereich eines Taktsignals, der für die Funktion der Ein-/ Ausgabeeinheit am besten angepaßt ist, verschieden vom Frequenzbereich des Taktsignals ist, welcher der Funktion des Systems am besten angemessen ist, mit dem vorerwähnten System verbunden ist, ist es unmöglich, die erwähnte Ein-/Ausgabeeinheit an das Mikrocomputersystem anzuschließen, wenn keine gemeinsame Frequenz vorhanden ist, welche die erwähnte Ein-/Ausgabeeinheit und das System ansprechen kann.
Wo eine Frequenz vorhanden ist, welche es erlaubt, das System und die Ein-/Ausgabeeinheit in einem gemeinsamen Bereich zu betreiben, der aufgeteilt ist zwischen dem Frequenzbereich des Systems und dem Frequenzbereich der Ein-/Ausgabeeinheit, ist es möglich, das System und die Ein-ZAusgabeeinheit durch ein Taktsignal anzusprechen, welches eine solche gemeinsame Frequenz besitzt.
Wo ein Taktsignal, welches eine gemeinsame Frequenz aufweist, verwendet werden kann, um das Mikrocomputersystem anzusprechen, kann ein Fall auftreten, in welchem jedes der beiden Typen der Ein-/Ausgabeeinheit nicht mit einer Optimalfrequenz funktionieren kann, sondern mit einer Frequenz arbeitet, die wesentlich von der Optimalfrequenz verschieden ist. Es ist daher unmöglich, beide Typen der Ein-/Ausgabeeinheiten wirksam zu betreiben.
Wenn darüber hinaus, wie vorstehend erwähnt, die betreffenden Ein-/Ausgabeeinheiten verschiedene Frequenzbänder des Taktsignals aufweisen, ist es notwendig, die Taktfrequenz der Ein-/Ausgabeeinheit auszuwählen, die eine geringere Arbeitsgeschwindigkeit hat als die gemeinsame Taktfrequenz. Aus diesem Grunde, um die Verwendung einer
709823/0740
Tokyo Electric Co., Ltd. 53/5
für verschiedene Typen von Ein-/Ausgabeeinheiten gemeinsamen Taktfrequenz zu ermöglichen, ist man gezwungen, eine Ein-/Ausgabeeinheit mit einer Geschwindigkeit zu betreiben, die niedriger ist als ihre eigentliche hohe Arbeitsgeschwindigkeit. Darüber hinaus besitzt jede Ein-/ Ausgabeeinheit eine eigentliche Arbeitsgeschwindigkeit, bei welcher sie am wirksamsten betrieben werden kann.
Beispielsweise wird das vorerwähnte Mikrocomputersystem bei einer elektronischen Registrierkasse angewendet und die zweite Ein-/Ausgabeeinheit wird von einem Sichtanzeigegerät gebildet, welches eine Mehrziffern-Nixie-Anzeigeröhre verwendet. Taktsignale, die für das Ansprechen der Zentraleinheit des vorerwähnten Mikrocomputersystems benutzt werden, müssen eine Frequenz aufweisen, welche sich zwischen 200 und 300 KHz bewegt. In praktischer Anwendung werden Taktsignale benutzt, die eine aus dem angegebenen Frequenzbereich ausgewählte Frequenz von 250 KHz besitzen. Taktsignale für die Betätigung des Sichtanzeigegeräts weisen eine Frequenz von 200 KHz bis 1 MHz auf. Falls jedoch das Sichtanzeigegerät bei dynamischer Datenanzeige nicht durch ein Taktsignal betätigt wird, welches eine höhere Frequenz als 400 KHz aufweist, flimmert das resultierende Anzeigemuster zu stark, um leicht durch das menschliche Auge abgelesen werden zu können.
Dementsprechend besteht ein aufgetretener Nachteil darin, daß es notwendig ist, die Arbeitsgeschwindigkeit des gesamten Systems derjenigen einer Ein-/Ausgabeeinheit anzupassen, deren Arbeitsgeschwindigkeit begrenzt werden soll.
709823/0740
Tokyo Electric Co., Ltd. 53/5
Der Erfindung liegt daher die Aufgabe zugrunde, ein neues Taktsignalsteuersysteni für die Verwendung innerhalb eines Mikrocomputersystems bereitzustellen, welches eine Ein-/Ausgabeeinheit umfaßt, die bei einem Frequenzband funktionsfähig ist, das teilweise gemeinsam mit und teilweise unterschiedlich vom Arbeitsfrequenzband einer Zentraleinheit ist»
Das erfindungsgemäß vorgeschlagene Taktsignalsteuersystem eines Mikrocomputersystems umfaßt eine Zentraleinheit, eine Mehrzahl von an die Zentraleinheit angeschlossenen Ein-ZAusgabeeinheiten, die zur Betätigung durch ein erstes Taktsignal im Gleichlauf mit der Zentraleinheit angepaßt sind, eine zweite Ein-/Ausgabeeinheit, die auf einem Frequenzband,, das von demjenigen der Zentraleinheit unterschiedlich ist," und durch ein zweites eine Optimalfrequenz besitzendes Taktsignal arbeitet, einen Selektorkanal für das Auswählen der einem, programmierten Steuerbefehl aus der Zentraleinheit entsprechenden ersten und zweiten Ein-/Ausgabeeinheit, und einen Taktgeber für die Erzeugung eines ersten Taktsignal für die zweite Ein-/Ausgabeeinheit, wenn die Zentraleinheit und die ersten Ein-/Ausgabeeinheiten in Übereinstimmung mit einem Auswahlsignal aus dem Selektarkanal arbeiten und wenn die zweite Ein-/ ^Ausgabeeinheit für die zweite Ein-/Ausgabeeinheit ein -zweites Taktsignal erzeugt, welches eine optimale Arbeitsfrequenz der zweiten Ein-/Ausgabeeinheit besitzt, wenn die zweite Ein-/Ausgabeeinheit keine Datenübertragung bezüglich der Zentraleinheit herbeiführt.
Nur wenn Informationen übertragen werden zwischen der Zentraleinheit und der zweiten Ein-ZAusgabeeinheit, arbeitet bei dem erfindungsgemäßen Taktsignalsteuersystem
3/0
Tokyo Electric Co., Ltd. 53/5
Ao
die zweite Ein-/Ausgabeeinheit mit einer gemeinsamen Arbeitsgeschwindigkeit, die derjenigen der Zentraleinheit
synchron ist, wobei zu anderer Zeit die zweite Ein-/
Ausgabeeinheit und die Zentraleinheit mit der jeweiligen optimalen Arbeitsgeschwindigkeit betrieben werden.
Weitere Merkmale der Erfindung ergeben sich aus den Ansprüchen und der nachfolgenden Beschreibung. Die Erfindung wird nachfolgend anhand der Ausführungsbeispiele darstellenden Zeichnungen näher erläutert. Darin zeigt:
Fig. 1 ein Blockschaltbild einer Ausführungsform des erfindungsgemäßen Taktsignalsteuersystems,
Fig. 2 ein Blockschaltbild des in dem System gemäß Fig. 1 verwendeten Taktgebers,
Fig. 3 ein die Einzelheiten des Taktgebers gemäß Fig. 2 darstellendes Blockschaltbild,
Fig. 4 zeigt für die Erläuterung der Arbeitsweise der in Fig. 3 dargestellten Schaltung nützliche Wellenbilder,
Fig. 5 ein Blockschaltbild mit einem modifizierten Taktgeber,
Fig. 6 ein die Einzelheiten des Taktgebers gemäß Fig. 5 darstellendes Blockschaltbild, und
Fig. 7 ein Blockschaltbild mit einer weiteren Modifikation des Taktgebers.
709823/Ö740
Tokyo Electric Co., Ltd. 53/5
Wie aus Fig. 1 hervorgeht, ist eine Zentraleinheit (CPU) 11 mit ersten Ein-/Ausgabeeinheiten 13, 14 und einer zweiten Ein-/Ausgabeeinheit 12 durch eine Hauptschiene 15 verbunden. Die Zentraleinheit 11 ist mit einer Datenverarbeitungsschaltung und einem Speicher für die Speicherung eines Programms, von Bewegungsdaten usw. ausgestattet. Die ersten Ein-/Ausgabeeinheiten 13 und 14 sind z. B. Drucker, Schreibmaschinen oder andere Einheiten, die mit der Zentraleinheit 11 im Gleichlauf arbeiten. Die zweite Ein-/Ausgabeeinheit 12 ist beispielsweise ein Sichtanzeigegerät, ein Tastenfeld od. dgl., welches mit einem Frequenzband arbeitet, das unterschiedlich ist von demjenigen der Zentraleinheit 11. Weiterhin ist die Zentraleinheit 11 mit einem Selektorkanal 17 durch eine Hauptschiene 16 gekoppelt. Der Selektorkanal 17 besitzt eine in der Computertechnik bekannte Konstruktion und erzeugt Auswahlsignale S1, S2 und S3, welche den betreffenden Ein-/Ausgabeeinheiten 12, 13 und 14 zugeordnet sind in Beantwortung eines Vorrichtungssteuerbefehls DCC aus der Zentraleinheit 11. Diese Auswahlsignale wählen eine vorbestimmte mit der Zentraleinheit 11 gekoppelte Ein-/Ausgabeeinheit aus. Wenn mit der vorstehend beschriebenen Schaltung die zweite Ein-/Ausgabeeinheit 12 durch ein Taktsignal betätigt wird, welches eine gemeinsame für die Zentraleinheit 11 und die ersten Ein-/Ausgabeeinheiten 13 und 14 verwendete Frequenz besitzt, kann es, obwohl die Einheit 12 Daten und Befehle mit der Zentraleinheit 11 austauschen kann, infolge der unterschiedlichen Taktsignalfrequenz nicht wirksam arbeiten. Wo daher z. B. die zweite Ein-/Ausgabeeinheit 12 ein Sichtanzeigegerät ist, würde es schwierig sein, mit einer solchen Geschwindigkeit Daten anzuzeigen, so daß man die angezeigten Daten nicht identifizierenkann. Auf diese
709823/0740
Tokyo Electric Co., Ltd. 53/5
Weise ist es unmöglich, zwischen der zweiten Ein-/Ausgabeeinheit und einer Bedienungsperson Kommunikationen wirksam auszutauschen.
Ein Taktgeber 18 ist für die Erzeugung von zwei Taktsignaltypen vorgesehen, d. h. einem ersten Taktsignal 0S mit einer für die Betätigung der Zentraleinheit 11 und der ersten Ein-/Ausgabeeinheiten 13 und 14 geeigneten Frequenz, und ein zweites Taktsignal 01, welches eine Frequenz n*fs (worin η eine positive ganze Zahl ist) besitzt, welche das η-fache der Frequenz fs des ersten Taktsignals 0S darstellt. Die Frequenz n«fs des zweiten Taktsignals 01 ist eine für die Herbeiführung einer Kommunikation zwischen der zweiten Ein-/Ausgabeeinheit 12 und der Bedienungsperson geeignete Frequenz. Der Taktgeber 18 liefert das erste Taktsignal 0S an die Zentraleinheit 11 und die ersten Ein-/Ausgabeeinheiten 13 und 14 und das zweite Taktsignal 01 an die zweite Ein-/ Ausgabeeinheit 12. Der Taktgeber 18 vermittelt die Frequenz des zweiten Taktsignals 01 zwischen der ersten Frequenz n*fs und der zweiten Frequenz fs nach Maßgabe der logischen Stufe des ersten vom Selektorkanal 17 ausgehenden Auswahlsignals S1.
Fig. 2 veranschaulicht die Einzelheiten des in Fig. 1 dargestellten Taktgebers 18. Ein Oszillator 21 erzeugt ein Taktsignal 00 mit einer Frequenz m«fs (worin m eine positive ganze Zahl ist), welches einem Frequenzteiler 22 und einem variablen Frequenzteiler 23 aufgeschaltet ist. Der Frequenzteiler 22 besitzt ein Frequenzteilungsverhältnis von 1/m und erzeugt daher das erste Taktsignal mit der Frequenz fs, während der variable Frequenz-
709823/0740
Tokyo Electric Co., Ltd. 53/5
teiler 23 mit einem Frequenzteilungsverhältnis von entweder 1/m oder n/m arbeitet in Übereinstimmung mit einem Steuersignal CS, wodurch ein zweites Taktsignal 01 erzeugt wird, welches eine Frequenz besitzt, die dem ausgewählten Frequenzteilungsverhältnis entspricht. Der
variable Frequenzteiler 23 besitzt eine Steuerschaltung für die Auswahl des Frequenzteilungsverhältnisses. Derartige variable Frequenzteiler gehören zum Stande der
Technik. Das Steuersignal CS wird von einem durch das
erste Auswahlsignal SI gesteuerten Steuersignalgeber 24 erzeugt. Dementsprechend erzeugt der Frequenzteiler 22
ein erstes Taktsignal 0S mit einer Frequenz fs durch Frequenzteilung des Taktsignals 00 des Oszillators 21 mittels eines teile-durch-m (1/m) Frequenzteilers. Der variable Frequenzteiler 23 arbeitet mit dem Frequenzteilungsverhältnis n/m in Gegenwart des Steuersignals CS, arbeitet jedoch mit dem Frequenzteilungsverhältnis n/m in Abwesenheit des Steuersignals CS, um das zweite Taktsignal
01 von entsprechend geteilten Frequenzen zu erzeugen.
Wenn das erste Taktsignal 0S dem Steuersignalgeber 24
aufgeschaltet wird, sind die ersten und zweiten Steuersignale 0S und 01 synchron.
Bei dem erfindungsgemäßen Steuersystem kann das Computersystem entsprechend einem vorbestimmten Programm arbeiten, weil das zweite durch den Steuersignalgeber 18 erzeugte Steuersignal 01 der zweiten Ein-/Ausgabeeinheit 12 aufgeschaltet ist, während das erste Steuersignal 0S der Zentraleinheit 11 und den ersten Ein-/Ausgabeeinheiten 13
und 14 aufgeschaltet ist.
- 10 -
709823/074Q
Tokyo Electric Co., Ltd. 53/5
Insbesondere zur Übertragung von Daten oder Befehlen zwischen der Zentraleinheit 11 und der zweiten Ein-/Ausgabeeinheit 12 ist ein Vorrichtungssteuersignal DCC dem Selektorkanal 17 aus der Zentraleinheit 11 über die Hauptschiene 16 unter der Steuerung des in der Zentraleinheit gespeicherten Programms aufgeschaltet. In Beantwortung dieses Steuersignals DCC erzeugt der Selektorkanal 17 das Auswahlsignal S1 , welches z. B. die zweite Ein-/Ausgabeeinheit 12 auswählt. Das Auswahlsignal S1 ist auch dem Taktgeber 18 aufgeschaltet. Wenn der Selektorkanal 17 das Auswahlsignal S1 nicht erzeugt, hält sich eine Beziehung f1 = n.fs (n ist eine positive ganze Zahl) zwischen der Frequenz f1 des zweiten Taktsignals φ\ und der Frequenz fs des ersten Taktsignals 0S. Dementsprechend arbeitet die zweite Ein-/Ausgabeeinheit 12 in korrekter Kommunikation mit einer Bedienungsperson. Wenn der Selektorkanal 17 das Auswahlsignal S1 erzeugt, wird die Frequenz f1 des durch den Taktgeber 18 erzeugten zweiten Taktsignals 01 von n-fs zu fs geschaltet, wodurch das zweite Taktsignal 01 mit dem ersten Taktsignal 0S synchronisiert, wird, so daß die Zentraleinheit 11 und die zweite Ein-/Ausgabeeinheit 12 miteinander synchronisiert sind. Zu dieser Zeit, wie vorstehend erläutert, erzeugt der Steuersignalgeber 24 das Steuersignal CS, welches dem variablen Frequenzteiler 23 aufgeschaltet ist, um die Frequenz des zweiten Steuersignals 01 von n«fs zu fs zuschalten.
Fig. 3 -zeigt die Einzelheiten der in Fig. 2 dargestellten Schaltung, in welcher die numerischen Daten m und η gewählt sind als m = 2 und η = 2. Dementsprechend sind die Frequenzteilungsverhältnisse n/m = 1 und 1/m = 1/2. Der Frequenzteiler 2 2 umfaßt eine einstufige JK-Flip-Flop-Schaltung 221 und eine UND-Schaltung 222, während
- 11 -
709823/074Q
Tokyo Electric Co., Ltd. 53/5
-Mt-
der variable Frequenzteiler 23 eine einstufige JK-Flip-Flop-Schaltung 231 und eine UND-Schaltung 232 und die Steuerschaltung für die Wahl des Frequenzteilungsverhältnisses gebildet durch UND-Schaltungen 233 und 234 und eine ODER-Schaltung 235 besitzt. Der Steuersignalgeber 24 umfaßt eine taktgebundene JK-Flip-Flop-Schaltung.
Die Funktion der in Fig. 3 dargestellten Schaltung wird mit Hilfe der in Fig. 4 gezeigten Wellenbilder erläutert. Der Taktsignalgeber 21 erzeugt ein Taktsignal 00 mit einer Frequenz von 2fs, wie in Fig. 4 (a) dargestellt ist. Die Frequenz des Taktsignals 00 wird verringert auf 1/2 durch die Flip-Flop-Schaltung oder den Frequenzteiler 22, um das erste Taktsignal 0S zu erzeugen, welches die Frequenz fs besitzt, wie Fig. 4 (b) veranschaulicht. Während der Intervalle A und C, in welchen eine Information■zwischen der zweiten Ein-/Ausgabeeinheit 12 und der Zentraleinheit 11 nicht übertragen wird aber übertragen wird zwischen der Zentraleinheit 11 und den ersten Ein-/Ausgabeeinheiten 13 und 14, wird das Steuersignal CS nicht erzeugt, so daß das zweite Taktsignal 01 mit der Frequenz 2fs der zweiten Ein-/Ausgabeeinheit 12 aufgeschaltet wird.
Wenn die Zentraleinheit zur Sichtanzeige einer Information mittels der zweiten Ein-/Ausgabeeinheit 12 verwendet wird, erteilt die Zentraleinheit dem Selektorkanal den Vorrichtungssteuerbefehl DCC entsprechend dem Programm Wie in Fig. 4 (c) dargestellt ist, erzeugt der Selektorkanal 17 das Auswahlsignal S1, welches dem Taktgeber 18 und der zweiten Ein-/Ausgabeeinheit 12 aufgegeben wird. Wenn der Steuersignalgeber 24 das Auswahlsignal S1 empfangen hat, ist die Flip-Flop-Schaltung eingerichtet
- 12 -
709823/07AQ
Tokyo Electric Co., Ltd. 53/5
für die Aufschaltung des Steuersignals CS bei einer logischen Ebene "1", wie in Fig. 4 (d) dargestellt ist, auf einen Eingang der UND-Schaltung 232. Da ein Steuersignal US bei einer logischen Ebene "0" aufgeschaltet ist auf einen Eingang der UND-Schaltung 234 wird es nicht freigegeben sein. Da das Steuersignal 00, dessen Frequenz durch die Flip-Flop-Schaltung 231 auf 1/2 vermindert worden ist, dem anderen Eingang der UND-Schaltung 233 aufgeschaltet ist, erzeugt die ODER-Schaltung 235 das Taktsignal 01 der Frequenz fs während eines Intervalls B, in welchem das Steuersignal wie in Fig. 4 (e) dargestellt aufgeschaltet ist. Es ist anzumerken, daß die Länge der Intervalle, in welchen das Auswahlsignal S1 und das Steuersignal CS erzeugt werden nicht gleich sind, wie in Fig. 4 gezeigt ist. Da der Ausgang von dem Frequenzteiler 22 dem Steuersignalgeber 24 aufgeschaltet ist, wird jedoch erfindungsgemäß das Steuersignal CS mit dem zweiten Taktsignal 0S synchronisiert mit dem Resultat, daß sich das erste und das zweite Taktsignal 0S und 01 in vollständiger Synchronisation befinden. Bei dieser Ausführungsform wird das Auswahlsignal von der Zentraleinheit 11 nur für eine Periode des zweiten Taktsignals 0S erzeugt. Ein Maximum von zwei Perioden des zweiten Taktsignals 0S ist notwendig, um die zweite Ein-/Ausgabeeinheit 12 und die Zentraleinheit 11 zu synchronisieren.
Bei dem durch das erfindungsgemäße Steuersystem gesteuerten Mikrocomputersystem arbeitet die zweite Ein-/Ausgäbeeinheit 12 mit der Frequenz fs des zweiten Taktsignals 0S, aber sie arbeitet mit einer Optimalfrequenz 2fs des Taktsignals in anderen Intervallen, während Daten oder Informationen zwischen der zweiten
- 13 -
709823/07A0
Tokyo Electric Co., Ltd- 53/5
-**- 2854050
Ein-/Ausgabeeinheit TZ und der Zentraleinheit T T übertragen werden« Dementsprechend ist es mit dem Taktsignalsteuersystem nach dieser Erfindeng möglich, in das System eine Ein-/Ausgabeeinheit wirksam einzubauen, deren Arbeitsgeschwindigkeit oberhalb oder unterhalb der Grenze der Arbeitsgeschwindigkeit der Zentraleinheit liegt, wodurch ein flexibles Mikrocomputersys-tem bereitgestellt wird,=
Beispielsweise wird das vorstehende Mikrocomputersystem für eine elektronische Registrierkasse angewendet und die zweite Ein-/Ausgabeeinheit 12 ist als ein Anzeigegerät mit einer Mehrziffern-Nixie-Anzeigeröhre ausgebildet» Das zur Ansteuerung der Zentraleinheit des vorerwähnten Mikrocomputersystems verwendete Taktsignal 0S muß im wesentlichen eine Frequenz zwischen- 200 und 300 KHz besitzen« In praktischer Anwendung werden Taktsignale benutzt, die eine Frequenz fs von 250 KHz, ausgewählt aus dem erwähnten Frequenzbereich, besitzen. Das Taktsignal 01 für die Betätigung des Anzeigegeräts besitzt eine Frequenz von 200 KBz bis 1 MHz» Falls jedoch.das Sichtanzeigegerät nicht durch ein Taktsignal 01 mit einer höheren Frequenz als 400: KHz betrieben wird, wenn es dynamisch Daten zur Sichtanzeige bringt, flimmert das erhaltene Sichtanzeigemuster zu stark, um durch das menschliche Auge abgelesen werden zu können. Im allgemeinen wird daher das Sichtanzeigegerät durch Taktsignale φ\ betrieben, die eine für die deutliche Datendarstellung am besten angepaßte Frequenz 2fs von 500 KHz besitzen. Lediglich die Datenübertragung von der Zentraleinheit zu dem Sichtanzeigegerät wird durchgeführt mit Taktsignalen 01 mit einer Frequenz fs von 250 KHz. Dementsprechend kann das Mikrocomputersystem
■ -U-
7 09 8237 074 0
Tokyo Electric Co., Ltd. 53/5
gemäß dieser Erfindung eine Datenübertragung und eine Datenslchtanzelge ohne Schwierigkelten herbeiführen.
Obwohl bei der vorangehenden Ausführungsform nur eine zweite Eln-/Ausgabeelnhelt dargestellt wurde, ist es möglich, eine weitere Ein-/Ausgabeeinhelt hinzuzufügen, deren Arbeitsgeschwindigkeit unterschiedlich Ist von derjenigen der ersten Eln-/Ausgabeelnheit und der Zentraleinheit. In diesem Falle kann die zusätzliche Eln-/Äusgabeeinhelt auf dieselbe Weise gesteuert werden wie die zweite EI^/Ausgabeeinheit.
Nunmehr wird eine weitere Ausführungsform der Erfindung erläutert. Der In FIg. 1 dargestellte Taktsignalgeber kann wie In FIg. 5 dargestellt ausgebildet sein, In welcher dieselben Elemente wie die In FIg. 3 dargestellten durch dieselben Bezugszeichen gekennzeichnet sind. Der In FIg. 5 dargestellte Taktsignalgeber besteht aus einem Oszillator Zl, einem Frequenzteiler 22 mit einem Frequenzteilungsverhältnis von l/m, einem Frequenzteiler mit einem Frequenzteilungsverhältnis von n/m, einer Gatterschaltung 32 für das selektive Schalten der Ausgänge der Frequenzteller 22 und 31 und einem Steuersignalgeber 24 für die Erzeugung eines Steuersignals CS für die Steuerung der Gatterschaltung 32. Die Gatterschaltung 32 besitzt zwei UND-Schaltungen 321 und 322, eine ODER-Schaltung 323 für die Erzeugung der ODER-Verknüpfung der Ausgänge der beiden UND-Schaltungen und einen Inverter 324 für das Invertieren des Steuersignals CS. Die anderen Elemente sind mit denjenigen Identisch, die In FIg. 3 dargestellt sind.
Es wird nunmehr angenommen, daß der Oszillator 21 ein Taktsignal 00 mit einer Frequenz von m*fs erzeugt,
- 15 -
709823/0740
Tokyo Electric Co., Ltd. 53/5
und daß diese Frequenz durch den Frequenzteiler 22 zur Erzeugung des ersten Taktsignals 0S mit einer Frequenz von fs auf 1/m und durch den Frequenzteiler 31 zur Erzeugung eines Taktsignals mit einer Frequenz von n«fs auf n/m vermindert wird. Wenn das Auswahlsignal S1 nicht dem Steuersignalgeber 24 aufgeschaltet ist, verbleibt das Steuersignal CS auf der logischen Ebene "0". Da dieses Steuersignal CS durch den Inverter 324 invertiert wird, wird ein Signal der logischen Ebene "1" auf den Eingang der UND-Schaltung 321 aufgeschaltet. Dementsprechend wird das Ausgangstaktsignal des Frequenz teilers 31 umgewandelt in das Taktsignal 01 mit der Frequenz von n«fs über die UND-Schaltung 321 und die ODER-Schaltung 323.
Andererseits, wenn das Auswahlsignal S1 auf den Steuersignalgebe - 24 aufgeschaltet ist, erzeugt es ein Steuersignal CS, welches eine logische Ebene "1" besitzt. Folglich erscheint das Ausgangstaktsignal aus dem Frequenzteiler 22 ebenso wie das Taktsignal 01 mit der Frequenz von fs über die UND-Schaltung 322 und die ODER-Schaltung 323. Dementsprechend arbeitet die in Fig. 5 dargestellte Schaltung auf dieselbe Weise wie der in Fig. 3 gezeigte Taktgeber.
Aus Fig. 6 geht eine Einzelheit der in Fig. 5 dargestellten Schaltung hervor, bei welcher m=2 und n=2 ist. Da das Frequenztexlungsverhältnis des Frequenzteilers 1 ist, ist dieser Frequenzteiler nicht dargestellt. Der Frequenzteiler 22 wird gebildet durch eine einstufige Flip-Flop-Schaltung 221 und eine UND-Schaltung 222. Der in Fig. 5 dargestellte Inverter 324 ist weggelassen und der Ausgang CS aus dem Q-Ausgang einer taktgebundenen Flip-Flop-Schaltung 24 wird verwendet. Die Schal-
- 16 -
7098 23/0740
Tokyo Electric Co,, Ltd. 53/5
tungselemente und die Arbeitsweise des modifizierten Taktsignalgebers sind identisch mit denjenigen bzw. derjenigen gem. Fig. 3.
Die in Fig. 5 gezeigte Gatterschaltung 32 kann durch die in Fig. 7 dargestellte Schaltung ausgeführt sein, in welcher ein Paar von Analogschaltelementen 41 und 42 entsprechend den Frequenzteilern 31 und 32 verwendet sind. Die Analogschaltelemente 41 und 42 können ausgeführt sein aus komplementären Metalloxid-Halbleitern (C-MOS) in der Form integrierter Schaltungen. Der Analogschalter 41 wird gesteuert durch das Steuersignal CS über einen Inverter 43, während der Analogschalter 42 direkt durch das Steuersignal CS gesteuert wird. Dementsprechend werden die Taktsignale aus den Frequenzteilern 21 und 31 selektiv geschaltet durch die Analogsehaltelemente 41 und 42, so daß die Frequenz des Taktsignals 01 geschaltet wird zwischen Frequenzen n-fs und fs entsprechend der Gegenwart oder Abwesenheit des Steuersignals CS.
Patentansprüche - 17 -
709823/0740

Claims (7)

  1. Tokyo Electric Co., Ltd. 53/5
    Ansprüche
    ("I*' Taktsignalsteuersystem eines Mikrocomputer sys terns, umfassend eine Zentraleinheit, eine Mehrzahl von an die Zentraleinheit angeschlossenen ersten Ein-/Ausgabeeinheiten, die zur Betätigung durch ein erstes Taktsignal im Gleichlauf mit der Zentraleinheit angepaßt sind, und einen Selektorkanal für das Auswählen der einem programmierten Steuerbefehl aus der Zentraleinheit entsprechenden Ei^/Ausgabeeinheit, dadurch gekennzeichnet, daß weiterhin vorgesehen sind: eine zweite Ein-/Ausgabeeinheit (12}, die auf einem Frequenzband, das von demjenigen der Zentraleinheit (11) unterschiedlich ist, und durch ein zweites eine Optimalfrequenz (n*fs) besitzendes Taktsignal (01) arbeitet, und ein Taktgeber (18) für die Erzeugung des zweiten Taktsignals (01), das eine Frequenz besitzt, die für die Betätigung der zweiten Ein-/Ausgabeeinheit "(12) in Erwiderung auf ein Auswahlsignal-(si) aus dem Selektorkanal (17) optimal ist, wobei das erste Taktsignal (0S) eine Frequenz (fs) besitzt, die für die Betätigung der Zentraleinheit (11) und der ersten Ein-/Ausgabeeinheiten (13, 14) erforderlich ist, und daß nur nachdem Informationsübertragung zwischen der Zentraleinheit (11) und der zweiten Ein-/Ausgabeeinheit (12) erfolgt ist, die zweite Ein-/Ausgabeeinheit (12) durch das erste Taktsignal (0S) auf einem gemeinsamen Frequenzband mit der Zentraleinheit (11) arbeitet, wobei zu anderer Zeit die zweite Ein-/Ausgabeeinheit (12) durch das zweite Taktsignal (01) betätigt wird, welches seine eigene Optimalfrequenz (n-fs) besitzt.
    - 18 -
    709823/0740
    ORIGINAL INSPECTED
    Tokyo Electric Co., Ltd. 53/5
    " u" 2854050
    a,
  2. 2. Taktsignalsteuersystem nach Anspruch 1, dadurch gekennzeichnet, daß der Taktgeber (18) folgende Elemente besitzt, einen Oszillator (21) für die Erzeugung eines Taktsignals (00), einen ersten Frequenzteiler (22) für die Yerringerung der Frequenz des vorgenannten Taktsignals (00) bei einem ersten Frequenzteilungsverhältnis (1/m), einen auf ein vom Selektorkanal (17) ausgehendes Auswahlsignal (Sf) ansprechenden Steuersignalgeber (24) für die Erzeugung eines Steuersignals (CS) gleichzeitig mit dem ersten Taktsignal (0S), und einen variablen auf Anwesenheit und Abwesenheit des Steuersignals (CS) ansprechenden Frequenzteiler (23) für die Verringerung der Frequenz des durch den Oszillator (21) erzeugten Taktsignals (00) bei dem ersten Frequenzteilungsverhältnis (1/itt) oder bei einem zweiten Frequenzteilungsverhältnis (n/m) .
  3. 3. Taktsignalsteuersystem nach Anspruch 2, dadurch gekennzeichnet, daß der variable Frequenzteiler (23) eine Steuerschaltung (232, 233, 234) für die Auswahl jedes der beiden Frequenzteilungsverhältnisse (1/m, n/m) durch das Steuersignal (CS) besitzt, wobei diese Steuerschaltung durch zwei UND-Schaltungen (232, 233) und eine ODER-Schaltung (234) für die Erzielung der ODER-Verknüpfung der Ausgaben der beiden UND-Schaltungen (232, 233) gebildet ist.
  4. 4. Taktsignalsteuersystem nach Anspruch 2, dadurch gekennzeichnet, daß der Steuersignalgeber (24) eine taktgebundene bistabile Kippschaltung umfaßt.
    - 19 -
    709823/074-0
    Tokyo Electric Co., Ltd. 53/5
  5. 5. Taktsignalsteuersystem nach Anspruch 1, dadurch gekennzeichnet, daß der Taktsignalgeber einen Oszillator (21) für die Erzeugung eines Taktsignals (00), einen ersten Frequenzteiler (22) für die Verringerung der Frequenz des vorgenannten Taktsignals (00) bei einem ersten Frequenzteilungsverhältnis (1/m), einen zweiten Frequenzteiler (31) für die Verringerung der Frequenz des vorgenannten Taktsignals (00) bei einem zweiten Frequenzteilungsverhältnis (n/m), einen auf ein vom Selektorkanal (17) ausgehendes Auswahlsignal (S1) ansprechenden Steuersignalgeber (24) für die Erzeugung eines Steuersignals (CS) gleichzeitig mit dem ersten Taktsignal (0S), und ein auf das Steuersignal (CS) ansprechendes Gatter (32) für das selektive Durchlassen einer der Ausgaben des ersten und des zweiten Frequenzteilers (22, 31).
  6. 6. Taktsignalsteuersystem nach Anspruch 5, dadurch gekennzeichnet, daß das Gatter (32) eine erste an den ersten Frequenzteiler (22) angeschlossene UND-Schaltung (322), eine zweite an den zweiten Frequenzteiler (31) angeschlossene UND-Schaltung (321), eine ODER-Schaltung (3 23) für die Erzielung der ODER-Verknüpfung der Ausgaben der ersten und zweiten UND-Schaltung (322, 321), und einen Inverter (324) für das Invertieren des Steuersignals (CS) umfaßt.
  7. 7. Taktsignalsteuerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Taktgeber (18) einen Taktoszillator (21), einen ersten Frequenzteiler (22) für die Verringerung der Frequenz des Taktsignals (00) bei einem
    - 20 -
    709823/07^0
    Tokyo Electric Co., Ltd. 53/5
    ersten Frequenzteilungsverhältnis (1/m), einen zweiten Frequenzteiler (31) für die Verringerung der Frequenz des vorgenannten Taktsignals (00) bei einem zweiten Frequenzteilungsverhältnis (n/m), einen auf ein vom Selektorkanal (17) ausgehendes Auswahlsignal (S1) ansprechenden Steuersignalgeber (24) für die Erzeugung eines Steuersignals (CS) gleichzeitig mit dem ersten Taktsignal (0S), und Schaltelemente (41, 42) für die Auswahl eines der Ausgaben des ersten und des zweiten Frequenzteilers (22, 31) umfaßt.
    709823/0740
DE2654050A 1975-11-29 1976-11-29 Taktsignalsteuersystem eines Mikrocomputersystems Expired DE2654050C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50142567A JPS5266346A (en) 1975-11-29 1975-11-29 Synch. clock control of microcomputer system

Publications (3)

Publication Number Publication Date
DE2654050A1 true DE2654050A1 (de) 1977-06-08
DE2654050B2 DE2654050B2 (de) 1978-08-17
DE2654050C3 DE2654050C3 (de) 1979-04-19

Family

ID=15318319

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2654050A Expired DE2654050C3 (de) 1975-11-29 1976-11-29 Taktsignalsteuersystem eines Mikrocomputersystems

Country Status (6)

Country Link
US (1) US4095267A (de)
JP (1) JPS5266346A (de)
CA (1) CA1070847A (de)
DE (1) DE2654050C3 (de)
FR (1) FR2333297A1 (de)
GB (1) GB1568225A (de)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52109341A (en) * 1976-03-11 1977-09-13 Oki Electric Ind Co Ltd Input output controlling device
JPS5476034A (en) * 1977-11-30 1979-06-18 Fujitsu Ltd Bus data transfer system
US4276594A (en) * 1978-01-27 1981-06-30 Gould Inc. Modicon Division Digital computer with multi-processor capability utilizing intelligent composite memory and input/output modules and method for performing the same
US4409671A (en) * 1978-09-05 1983-10-11 Motorola, Inc. Data processor having single clock pin
US4330844A (en) * 1979-12-12 1982-05-18 Honeywell Information Systems Inc. Logic timing system for tape device adapter
US4476527A (en) * 1981-12-10 1984-10-09 Data General Corporation Synchronous data bus with automatically variable data rate
JPS58121864A (ja) * 1982-01-14 1983-07-20 Konishiroku Photo Ind Co Ltd シエ−デイング補正装置
US4722070A (en) * 1982-12-21 1988-01-26 Texas Instruments Incorporated Multiple oscillation switching circuit
DE3247834A1 (de) * 1982-12-23 1984-06-28 Siemens AG, 1000 Berlin und 8000 München Schaltkreis-baustein
US4872107A (en) * 1983-04-22 1989-10-03 International Business Machines Corporation Floppy disk controller with means to change clock rate automatically
US4725944A (en) * 1983-11-14 1988-02-16 Tandem Computers Incorporated Electronic communication clocking mechanism
JPH0642227B2 (ja) * 1983-12-29 1994-06-01 富士通株式会社 デ−タ転送装置
GB8501988D0 (en) * 1985-01-26 1985-02-27 Robertson J A Speed of microprocessors
JPS61213957A (ja) * 1985-03-20 1986-09-22 Fujitsu Ltd バスア−ビトレ−シヨン方式
JPS61217817A (ja) * 1985-03-23 1986-09-27 Fujitsu Ltd デ−タおよびタイミング信号入力回路
US4716525A (en) * 1985-04-15 1987-12-29 Concurrent Computer Corporation Peripheral controller for coupling data buses having different protocol and transfer rates
JPH0693216B2 (ja) * 1987-04-27 1994-11-16 株式会社日立製作所 情報処理装置
US5060134A (en) * 1988-05-12 1991-10-22 Motorola, Inc. Action direction port expansion circuit and system
US4943984A (en) * 1988-06-24 1990-07-24 International Business Machines Corporation Data processing system parallel data bus having a single oscillator clocking apparatus
JPH0276056A (ja) * 1988-09-13 1990-03-15 Toshiba Corp 情報処理装置
US5193193A (en) * 1988-09-14 1993-03-09 Silicon Graphics, Inc. Bus control system for arbitrating requests with predetermined on/off time limitations
US5179667A (en) * 1988-09-14 1993-01-12 Silicon Graphics, Inc. Synchronized DRAM control apparatus using two different clock rates
US5367662A (en) * 1988-09-16 1994-11-22 Hitachi, Ltd. Distributed machine state controlled processor system with a CPU clocked with a reference signal delayed from a system clock
US5537602A (en) * 1988-09-16 1996-07-16 Hitachi, Ltd. Process system for controlling bus system to communicate data between resource and processor
US5115503A (en) * 1989-01-12 1992-05-19 Dell U.S.A. Corporation System for adapting its clock frequency to that of an associated bus only when it requires usage thereof
US5237676A (en) * 1989-01-13 1993-08-17 International Business Machines Corp. High speed data transfer system which adjusts data transfer speed in response to indicated transfer speed capability of connected device
US4958309A (en) * 1989-01-30 1990-09-18 Nrc Corporation Apparatus and method for changing frequencies
GB2228598A (en) * 1989-02-28 1990-08-29 Ibm Clock signal generator for a data processing system
US5235698A (en) * 1989-09-12 1993-08-10 Acer Incorporated Bus interface synchronization control system
US5077686A (en) * 1990-01-31 1991-12-31 Stardent Computer Clock generator for a computer system
US5255323A (en) * 1990-04-02 1993-10-19 Pioneer Electronic Corporation Digital signal processing device and audio apparatus using the same
GB2243006B (en) * 1990-04-02 1994-07-20 Pioneer Electronic Corp Digital signal processing device and audio apparatus using the same
US5263172A (en) * 1990-04-16 1993-11-16 International Business Machines Corporation Multiple speed synchronous bus having single clock path for providing first or second clock speed based upon speed indication signals
JP3089646B2 (ja) * 1990-05-17 2000-09-18 日本電気株式会社 Ｐｗｍ出力回路
KR920003128A (ko) * 1990-07-31 1992-02-29 이헌조 시계용 기준 주파수 듀얼 선택 방법
US5309561A (en) * 1990-09-28 1994-05-03 Tandem Computers Incorporated Synchronous processor unit with interconnected, separately clocked processor sections which are automatically synchronized for data transfer operations
GB2252432B (en) * 1991-02-01 1994-09-28 Intel Corp Method and apparatus for operating a computer bus using selectable clock frequencies
ATE179810T1 (de) * 1991-03-01 1999-05-15 Advanced Micro Devices Inc Mikroprozessor mit externem speicher
JP2550444B2 (ja) * 1991-03-07 1996-11-06 富士通株式会社 デバイス制御装置
JPH0553985A (ja) * 1991-08-29 1993-03-05 Nec Corp プロセツサおよびその駆動方法
US5333293A (en) * 1991-09-11 1994-07-26 Compaq Computer Corp. Multiple input frequency memory controller
GB2260631B (en) * 1991-10-17 1995-06-28 Intel Corp Microprocessor 2X core design
US5842029A (en) * 1991-10-17 1998-11-24 Intel Corporation Method and apparatus for powering down an integrated circuit transparently and its phase locked loop
US5935253A (en) * 1991-10-17 1999-08-10 Intel Corporation Method and apparatus for powering down an integrated circuit having a core that operates at a speed greater than the bus frequency
US5634041A (en) * 1992-08-12 1997-05-27 Massachusetts Institute Of Technology Rationally clocked communication interface
US5473767A (en) * 1992-11-03 1995-12-05 Intel Corporation Method and apparatus for asynchronously stopping the clock in a processor
US5392437A (en) * 1992-11-06 1995-02-21 Intel Corporation Method and apparatus for independently stopping and restarting functional units
JP2862471B2 (ja) * 1992-11-23 1999-03-03 モトローラ・インコーポレイテッド 電気回路
US5586332A (en) * 1993-03-24 1996-12-17 Intel Corporation Power management for low power processors through the use of auto clock-throttling
SG48805A1 (en) * 1994-02-04 1998-05-18 Intel Corp Method and apparatus for control of power consumption in a computer system
US5600824A (en) * 1994-02-04 1997-02-04 Hewlett-Packard Company Clock generating means for generating bus clock and chip clock synchronously having frequency ratio of N-1/N responsive to synchronization signal for inhibiting data transfer
SG47976A1 (en) * 1994-05-10 1998-04-17 Intel Corp Method and apparatus for providing synchronous data transmission between digital devices operating at frequencies having a p/q integer ratio relationship
US5513152A (en) * 1994-06-22 1996-04-30 At&T Global Information Solutions Company Circuit and method for determining the operating performance of an integrated circuit
JP3505018B2 (ja) * 1994-11-22 2004-03-08 株式会社ルネサステクノロジ 半導体集積回路
GB2304427A (en) * 1995-08-19 1997-03-19 Motorola Israel Ltd Dynamic clock rate control
US5838995A (en) * 1995-12-18 1998-11-17 International Business Machines Corporation System and method for high frequency operation of I/O bus
US5802132A (en) * 1995-12-29 1998-09-01 Intel Corporation Apparatus for generating bus clock signals with a 1/N characteristic in a 2/N mode clocking scheme
US5834956A (en) 1995-12-29 1998-11-10 Intel Corporation Core clock correction in a 2/N mode clocking scheme
US5821784A (en) * 1995-12-29 1998-10-13 Intel Corporation Method and apparatus for generating 2/N mode bus clock signals
US5754867A (en) * 1996-03-20 1998-05-19 Vlsi Technology, Inc. Method for optimizing performance versus power consumption using external/internal clock frequency ratios
US5916311A (en) * 1996-03-27 1999-06-29 Matsushita Electric Industrial Co., Ltd. Bus controller and information processing device providing reduced idle cycle time during synchronization
US5826067A (en) * 1996-09-06 1998-10-20 Intel Corporation Method and apparatus for preventing logic glitches in a 2/n clocking scheme
US5862373A (en) * 1996-09-06 1999-01-19 Intel Corporation Pad cells for a 2/N mode clocking scheme
US5794019A (en) * 1997-01-22 1998-08-11 International Business Machines Corp. Processor with free running clock with momentary synchronization to subsystem clock during data transfers
JPH11184554A (ja) * 1997-12-24 1999-07-09 Mitsubishi Electric Corp クロック制御タイプ情報処理装置
FR2793091B1 (fr) 1999-04-30 2001-06-08 France Telecom Dispositif d'asservissement de frequence
US7100061B2 (en) * 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
DE10046620A1 (de) * 2000-09-20 2002-03-28 Bosch Gmbh Robert Steuergerät zum Steuern/Regeln der Betriebsabläufe bei einem Kraftfahrzeug und ein Verfahren zur Inbetriebnahme eines solchen Steuergerätes
JP3995142B2 (ja) * 2001-11-12 2007-10-24 沖電気工業株式会社 半導体集積回路
JP5173751B2 (ja) * 2008-11-10 2013-04-03 パナソニック株式会社 同期・非同期制御部を有するコンピュータシステム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3750107A (en) * 1971-10-27 1973-07-31 Sci Tek Inc Method and system for processing characters on a real time basis
JPS4940036A (de) * 1972-08-16 1974-04-15
US3879710A (en) * 1974-03-01 1975-04-22 Rca Corp Data processor for a loop data communications system

Also Published As

Publication number Publication date
JPS5266346A (en) 1977-06-01
CA1070847A (en) 1980-01-29
DE2654050C3 (de) 1979-04-19
FR2333297B1 (de) 1981-06-19
FR2333297A1 (fr) 1977-06-24
US4095267A (en) 1978-06-13
DE2654050B2 (de) 1978-08-17
GB1568225A (en) 1980-05-29

Similar Documents

Publication Publication Date Title
DE2654050C3 (de) Taktsignalsteuersystem eines Mikrocomputersystems
DE2950712C2 (de) Einrichtung zur Erzeugung eines elektronischen Hintergrundrasters
DE2023693A1 (de)
DE1952926B2 (de) Verfahren zur Synchronisierung zweier parallel arbeitender Datenverarbeitungseinheiten
DE3326517A1 (de) Fluessigkristall-bilddisplay
DE2651543A1 (de) Digitales raster-anzeigesystem
DE2744815B2 (de) Videotricksystem
EP0943125B1 (de) Ansteuerung von zwei monitoren mit anzeigedatenübertragung via fifo-puffer
DE60018110T2 (de) Kodierte takte zur verteilung von mehreren taktsignalen zu mehreren geräten eines rechnersystems
DE3340919A1 (de) Datenprozessor
DE3203551A1 (de) Anzeigevorrichtung
DE69834352T2 (de) Bildverarbeitungsgerät und zugehörige integrierte Schaltung
DE3743586C2 (de)
DE2920230A1 (de) Vektorengenerator fuer schreiber- datenstation
DE2821024C3 (de) Signalgenerator zur Synthese von Fernseh-Priifzeilensignalen
DE2854348C3 (de) Schaltungsanordnung zur Positionsbestimmung der Anzeige einer Information im Anzeigeraster auf dem Schirm einer Kathodenstrahlröhe
DE2724094B2 (de) Kathodenstrahl-Anzeigevorrichtung
DE2803650A1 (de) Vorrichtung zur erzeugung einer impulsbreitenmodulierten welle
DE2829709C2 (de) Verfahren und Anordnung zur Erzeugung zeitlich unmittelbar aufeinanderfolgender Impulszyklen
DE3642193C2 (de)
DE2207474C3 (de) Signalüberwachungs- und Anzeigevorrichtung
DE2627830C2 (de) System zur Verzögerung eines Signals
DE2462087C3 (de) Verfahren und Schaltungsanordnung zur Erzeugung einer synchronen Taktimpulsfolge
EP0415086B1 (de) Einrichtung zum Erzeugen von Farbtonverschiebungen
DE3838348C2 (de)

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee