JP5138839B2 - 液晶ディスプレイの駆動方法、その回路及び画像表示装置 - Google Patents
液晶ディスプレイの駆動方法、その回路及び画像表示装置 Download PDFInfo
- Publication number
- JP5138839B2 JP5138839B2 JP2000216621A JP2000216621A JP5138839B2 JP 5138839 B2 JP5138839 B2 JP 5138839B2 JP 2000216621 A JP2000216621 A JP 2000216621A JP 2000216621 A JP2000216621 A JP 2000216621A JP 5138839 B2 JP5138839 B2 JP 5138839B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- signal
- held
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、液晶ディスプレイの駆動方法、その回路及び画像表示装置に関し、詳しくは、マトリックス状に液晶セルが配列された液晶ディスプレイを駆動する液晶ディスプレイの駆動方法、その回路及びこのような液晶ディスプレイの駆動回路を備えた画像表示装置に関する。
【０００２】
【従来の技術】
図１０は、特開平６−２９５１６２号公報に開示されている従来のカラー液晶ディスプレイ２１の駆動回路の構成例を示すブロック図である。
この例のカラー液晶ディスプレイ２１は、例えば、薄膜トランジスタ（ＴＦＴ）をスイッチ素子に用いたアクティブ・マトリックス方式のカラー液晶ディスプレイであり、行方向に所定間隔で設けられた複数本の走査電極（ゲート線）２２と列方向に所定間隔で設けられた複数本のデータ電極（ソース線）２３との交点を画素とし、各画素毎に、等価的に容量性負荷である液晶セル２４と、対応する液晶セル２４を駆動するＴＦＴ２５と、データ電荷を１垂直同期期間の間蓄積するコンデンサ（図示略）とを配列し、映像赤信号ＳＲ、映像緑信号ＳＧ、映像青信号ＳＢに基づいて生成されたデータ赤信号、データ緑信号、データ青信号がデータ電極に印加されると共に、水平同期信号ＳＨ及び垂直同期信号ＳＶに基づいて生成された走査信号が走査電極２２に印加されることにより、カラーの文字や画像等を表示するものである。
【０００３】
また、この例のカラー液晶ディスプレイの駆動回路は、コントローラ３１と、シリアル／パラレル変換回路３２と、ガンマ変換回路３３と、データ反転回路３４と、データ電極駆動回路３５１及び３５２と、走査電極駆動回路３６とから概略構成されている。
コントローラ３１は、外部から供給される水平同期信号ＳＨ及び垂直同期信号ＳＶに基づいて、上側水平走査パルスＰＨＵ及び下側水平走査パルスＰＨＤ並びに垂直走査パルスＰＶを発生してデータ電極駆動回路３５１及び３５２並びに走査電極駆動回路３６に供給すると共に、各部を制御する。シリアル／パラレル変換回路３２は、外部から供給されるアナログでシリアルの映像赤信号ＳＲ、映像緑信号ＳＧ、映像青信号ＳＢに対応してシリアル／パラレル変換部３２ａ〜３２ｃにより構成され、コントローラ３１の制御の下、映像赤信号ＳＲ、映像緑信号ＳＧ、映像青信号ＳＢをパラレルの映像赤信号ＳＲＰ、映像緑信号ＳＧＰ、映像青信号ＳＢＰに変換する。ガンマ変換回路３３は、パラレルの映像赤信号ＳＲＰ、映像緑信号ＳＧＰ、映像青信号ＳＢＰにガンマ補正を施すことにより階調性を付与して、パラレルの映像赤信号ＳＲＧ、映像緑信号ＳＧＧ、映像青信号ＳＢＧとして出力する。
【０００４】
データ反転回路３４は、カラー液晶ディスプレイ２１を交流駆動するために、パラレルの映像赤信号ＳＲＧ、映像緑信号ＳＧＧ、映像青信号ＳＢＧのそれぞれ半分の極性をデータ電極駆動回路３５1及び３５２の基準電圧に対し反転して逆相映像赤信号ＮＳＲＧ、逆相映像緑信号ＮＳＧＧ、逆相映像青信号ＮＳＢＧとし、パラレルの映像赤信号ＳＲＧ、映像緑信号ＳＧＧ、映像青信号ＳＢＧのそれぞれの残りの半分と共に、１ラインの書き込み毎に切り替えてデータ電極駆動回路３５１及び３５２に供給する。データ電極駆動回路３５１及び３５２は、コントローラ３１から供給される上側水平走査パルスＰＨＵ及び下側水平走査パルスＰＨＤのタイミングで、映像赤信号ＳＲＧ、映像緑信号ＳＧＧ、映像青信号ＳＢＧ又は逆相映像赤信号ＮＳＲＧ、逆相映像緑信号ＮＳＧＧ、逆相映像青信号ＮＳＢＧのいずれか一方からデータ赤信号、データ緑信号、データ青信号を生成してカラー液晶ディスプレイ２１の対応するデータ電極２３に印加する。走査電極駆動回路３６は、コントローラ３１から供給される垂直走査パルスＰＶのタイミングで、走査信号を発生してカラー液晶ディスプレイ２１の対応する走査電極２２に印加する。
【０００５】
次に、図１１にシリアル／パラレル変換回路３２を構成するシリアル／パラレル変換部３２ａの構成の一例を示す。この例のシリアル／パラレル変換部３２ａは、シフトレジスタ４１と、２ｎ個（ｎは２以上の整数）のサンプルホールド回路４２１〜４２２ｎと、ｎ個のセレクタ４３１〜４３ｎとから構成されており、コントローラ３１の制御の下、シリアルの映像赤信号ＳＲをｎ個のパラレルの映像赤信号ＳＲＰ１〜ＳＲＰｎに変換する。シフトレジスタ４１は、２ｎ個のディレイ・フリップフロップ（ＤＦＦ）で構成されたシリアルイン・パラレルアウト型のシフトレジスタであり、コントローラ３１から供給されるシフトクロックＳＣＫに同期して、同じくコントローラ３１から供給されるスタートパルスＳＴＰをシフトするシフト動作を行うと共に、２ｎビットのパラレルのデータの各ビットをサンプリングパルスＳＰ１〜ＳＰ２ nとして出力する。サンプルホールド回路４２１〜４２２ｎは、シフトレジスタ４１からそれぞれ供給される対応するサンプリングパルスＳＰ１〜ＳＰ２ nに基づいて、シリアルの映像赤信号ＳＲの電圧ＳＲ１〜ＳＲ２ｎを標本化（サンプリング）し、それぞれサンプリングした映像赤信号ＳＲの電圧ＳＲ１〜ＳＲ２ｎを所定期間保持（ホールド）する。なお、現在の周期の電圧ＳＲ１〜ＳＲ２ｎの値と、次の周期の電圧ＳＲ１〜ＳＲ２ｎの値とは実際には異なるが、同一のサンプルホールド回路４２から出力されるという意味で同一の記号で表現することとする。セレクタ４３１〜４３ｎは、コントローラ３１から供給されるセレクタ制御信号ＳＣＴＬに基づいて、対応するサンプルホールド回路４２１〜４２ｎから供給される映像赤信号ＳＲの電圧ＳＲ１〜ＳＲｎ又は対応するサンプルホールド回路４２ｎ＋１〜４２2 ｎから供給される映像赤信号ＳＲの電圧ＳＲ（ｎ＋１）〜ＳＲ２ｎのいずれか一方を映像赤信号ＳＲＰ１〜ＳＲＰｎとして出力する。
なお、シリアル／パラレル変換部３２ｂ及び３２ｃの構成は、入出力される信号が異なる以外はシリアル／パラレル変換部３２ａの構成と同一であるので、その説明を省略する。
【０００６】
次に、上記構成のシリアル／パラレル変換部３２ａの動作について、ｎ＝４である場合、すなわち、８個のサンプリングホールド回路４２１〜４２８と４個のセレクタ４３１〜４３４とが設けられている場合を例にとって、図１２に示すタイミング・チャートを参照して説明する。まず、コントローラ３１からスタートパルスＳＴＰ（図示略）及び図１２（１）に示すシフトクロックＳＣＫが供給されると、シフトレジスタ４１は、シフトクロックＳＣＫに同期してスタートパルスＳＴＰをシフトするシフト動作を行うと共に、２ｎビットのパラレルのデータの各ビットを、図１２（３）〜図１２（１０）に示すサンプリングパルスＳＰ１〜ＳＰ８として出力する。
【０００７】
したがって、外部から図１２（２）に示すアナログでシリアルの映像赤信号ＳＲが供給されると、サンプルホールド回路４２１は、図１２（３）に示すサンプリングパルスＳＰ１が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ１をサンプリングした後、サンプリングパルスＳＰ１が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ１をホールドする。映像赤信号ＳＲは、アナログ信号であるが、図１２（２）においては、説明を簡単にするために、各電圧ＳＲ１〜ＳＲ８をデジタルのデータのように表現している。同様に、サンプルホールド回路４２２は、図１２（４）に示すサンプリングパルスＳＰ２が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ２をサンプリングした後、サンプリングパルスＳＰ２が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ２をホールドし、サンプルホールド回路４２３は、図１２（５）に示すサンプリングパルスＳＰ３が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ３をサンプリングした後、サンプリングパルスＳＰ３が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ３をホールドし、サンプルホールド回路４２４は、図１２（６）に示すサンプリングパルスＳＰ４が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ４をサンプリングした後、サンプリングパルスＳＰ４が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ４をホールドする。
次に、図１２（１１）に示すように、シフトクロックＳＣＫの第５番目の立ち上がりに同期して、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬが"Ｈ"レベルに変化すると、セレクタ４３１〜４３４は、"Ｈ"レベルのセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第１の端子Ｔ１に接続することにより、図１２（３）〜（６）に示す左側の破線で囲まれた期間において、対応するサンプルホールド回路４２１〜４２４でホールドされている映像赤信号ＳＲの電圧ＳＲ１〜ＳＲ４を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する。
【０００８】
次に、サンプルホールド回路４２５は、図１２（７）に示すサンプリングパルスＳＰ５が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ５をサンプリングした後、サンプリングパルスＳＰ５が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ５をホールドする。同様に、サンプルホールド回路４２６は、図１２（８）に示すサンプリングパルスＳＰ６が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ６をサンプリングした後、サンプリングパルスＳＰ６が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ６をホールドし、サンプルホールド回路４２７は、図１２（９）に示すサンプリングパルスＳＰ７が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ７をサンプリングした後、サンプリングパルスＳＰ７が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ７をホールドし、サンプルホールド回路４２８は、図１２（１０）に示すサンプリングパルスＳＰ８が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ８をサンプリングした後、サンプリングパルスＳＰ８が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ８をホールドする。
次に、図１２（１１）に示すように、シフトクロックＳＣＫの第９番目の立ち上がりに同期して、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬが"Ｌ"レベルに変化すると、セレクタ４３１〜４３４は、"Ｌ"レベルのセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第２の端子Ｔ２に接続することにより、図１２（７）〜（１０）に示す左側の破線で囲まれた期間において、対応するサンプルホールド回路４２５〜４２８でホールドされている映像赤信号ＳＲの電圧ＳＲ５〜ＳＲ８を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する。
以上説明した動作がシフトクロックＳＣＫの４クロック毎の周期で順次繰り返される。映像緑信号ＳＧ及び映像青信号ＳＢについても同様である。
【０００９】
【発明が解決しようとする課題】
上記した従来の液晶ディスプレイの駆動回路において、シリアル／パラレル変換回路３２を設けているのは、以下に示す理由による。すなわち、通常、コントローラ３１、ガンマ変換回路３３及びデータ反転回路３４の動作速度に比べて、データ電極駆動回路３５１及び３５２の動作速度が遅い。例えば、ＳＸＧＡ（super extended graphics array）と呼ばれ、解像度が１２８０×１０２４画素である液晶ディスプレイの場合、コントローラ３１等の動作クロックの周波数、すなわち、外部から供給されるアナログでシリアルの映像信号の周波数が１３５ＭＨｚであるのに対して、データ電極駆動回路３５１及び３５２の動作クロックの周波数は、２０ＭＨｚ程度である。そこで、高周波、すなわち、高解像度でシリアルの映像信号をパラレルの映像信号に変換して低速のデータ電極駆動回路３５１及び３５２において同時並行的に処理させることにより、データ電極駆動回路３５１及び３５２の動作速度と、外部から供給される高解像度の映像信号の周波数特性との整合（マッチング）を取っているのである。このようなシリアルの映像信号をパラレルの映像信号に変換する信号処理は、１個の高周波の信号を複数個の低周波の相の信号に展開するという意味で相展開と呼ばれている。例えば、上記したＳＸＧＡタイプの液晶ディスプレイの場合、外部から供給されるシリアルの映像信号を８相に相展開すれば、周波数は１３５（ＭＨｚ）／８（相）＝１６．８７５（ＭＨｚ）となり、動作速度が２０ＭＨｚ程度のデータ電極駆動回路３５１及び３５２であっても、信号処理をすることができる。
【００１０】
ところで、最近では、マルチメディア化へ進む傾向に伴って、極めて解像度が高い写真や印刷物との互換性が要求されるなど、液晶ディスプレイについて高精細化が要求されるようになって来ており、ＵＸＧＡ（ultra extended graphics array）と呼ばれ、解像度が１６００×１２００画素である液晶ディスプレイも開発されている。このＵＸＧＡタイプの液晶ディスプレイにおいては、外部から供給されるシリアルの映像信号の周波数は１６２ＭＨｚであり、この映像信号を８相に相展開しても、周波数は１６２（ＭＨｚ）／８（相）＝２０．２５（ＭＨｚ）となるため、ほとんどデータ電極駆動回路３５１及び３５２の動作限界となり、「従来の技術」において説明したように、サンプリングパルスＳＰ１〜ＳＰ８の立ち上がり及び立ち下がりのタイミングと、セレクタ制御信号ＳＣＴＬの立ち上がり及び立ち下がりのタイミングとを同時とした場合には、以下に示すような不都合が発生してしまう。
【００１１】
すなわち、まず、各サンプルホールド回路４２を構成するコンデンサの容量に起因してコンデンサの電圧が入力電圧のある許容誤差範囲内に達するまでの時間であるセットリング時間（settling time）が大きかったり、配線の引き回しに起因して信号伝達が遅延することによりセレクタ制御信号ＳＣＴＬの立ち上がりのタイミングがサンプリングパルスＳＰの立ち下がりのタイミングより早かったりして、例えば、図１２（６）のａの部分のように、サンプルホールド回路４２４が"Ｈ"レベルのサンプリングパルスＳＰ４に基づいて映像赤信号ＳＲの電圧ＳＲ４をまだサンプリングしているセットリング時間中にセレクタ４３４が切り替わってしまった場合には、本来画面に表示されてはならないノイズが液晶ディスプレイ２１に表示ムラとして表示されてしまう。具体的には、映像赤信号SＲの電圧ＳＲ４が白レベルであるにもかかわらず、白レベルの電圧ＳＲ４によってサンプルホールド回路４２４を構成するコンデンサが充分に充電される前にセレクタ４３４が切り替わってしまうと、液晶ディスプレイ２１には当該画素の一部がやや暗い赤（映像緑信号ＳＧ及び映像青信号ＳＢが黒レベルの場合）で表示されてしまう。図１２（１０）のａの部分についても同様である。
【００１２】
これに対して、セレクタ４３のスイッチング速度が遅かったり、配線の引き回しに起因して信号伝達が遅延することによりセレクタ制御信号ＳＣＴＬの立ち下がりのタイミングがサンプリングパルスＳＰの立ち上がりのタイミングより遅かったりして、例えば、図１２（１）のｂの部分のように、サンプルホールド回路４２１が次の周期の"Ｈ"レベルのサンプリングパルスＳＰ１に基づいて映像赤信号SＲの電圧ＳＲ１のサンプリングを既に開始しているのに、まだセレクタ４３１が切り替わっていない場合には、本来画面に表示されてはならないノイズが液晶ディスプレイ２１に表示ムラとして表示されてしまう。具体的には、今の周期でサンプリングされた映像赤信号SＲの電圧ＳＲ１が黒レベルであり、次の周期でサンプリングすべき映像赤信号SＲの電圧ＳＲ１が白レベルである場合、サンプルホールド回路４２１が既に白レベルの映像赤信号SＲの電圧ＳＲ１のサンプリングを開始しているのに、まだセレクタ４３」が切り替わっていないと、液晶ディスプレイ２１には当該画素の一部がやや明るい赤（映像緑信号ＳＧ及び映像青信号ＳＢが黒レベルの場合）で表示されてしまう。図１２（７）のｂの部分についても同様である。
【００１３】
従来においては、このような表示ムラについては、セレクタ制御信号ＳＣＴＬの立ち上がりや立ち下がりのタイミングを微調整することで対処し、多少の表示ムラについては許容していたが、ＵＸＧＡタイプの液晶ディスプレイにおいては、データ電極駆動回路３５１及び３５２が動作限界で動作するため、そのような対処方法では表示ムラを解消することは困難であるし、許容限度も超えてしまうと思われる。
この点、相展開する相数を増加させることが考えられるが、この場合、映像信号の１色当たり、セレクタの個数が増加させた相数分増加すると共に、サンプルホールド回路の個数は増加させた相数の２倍の個数増加して液晶ディスプレイの駆動回路が高価になると共に、そのような多相の信号を駆動回路に供給する配線の引き回しが煩雑になり、液晶ディスプレイの駆動回路が大型化してしまう。さらに、配線の引き回しによる信号の遅延の影響も無視できなくなり、セレクタ制御信号ＳＣＴＬの立ち上がりや立ち下がりのタイミングを微調整することだけでは対処できなくなる。
【００１４】
一方、データ電極駆動回路３５１及び３５２並びに走査電極駆動回路３６については、通常、集積回路（ＩＣ）で構成されるが、このＩＣは、最近では、オン抵抗が高く、動作速度が遅いポリシリコンにより作製される場合が多いため、上記した液晶ディスプレイの高精細化に伴うシリアルの映像信号の周波数の高周波数化に充分対処できなくなってしまう。さらに、最近では、液晶ディスプレイを小型化するために、液晶ディスプレイが形成されるガラス基板上にデータ電極駆動回路３５１及び３５２並びに走査電極駆動回路３６をポリシリコンにより作製する技術が開発されているが、この場合には、通常のＩＣ以上に各駆動回路を構成するスイッチング素子のオン抵抗が大きくなるため、動作速度もより遅くなり、上記した液晶ディスプレイの高精細化に伴うシリアルの映像信号の周波数の高周波数化に対処する必要性はより一層強くなる。
【００１５】
この発明は、上述の事情に鑑みてなされたもので、安価かつ小型の構成で、表示ムラもなく、アナログでシリアルの高解像度の映像信号をパラレルの映像信号に変換することができ、これにより、高解像度で高画質の画像を表示することができる液晶ディスプレイの駆動方法、その回路及び画像表示装置を提供することを目的としている。
【００１６】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、アナログでシリアルの映像信号を相展開したｎ個（ｎは２以上の整数）のパラレルの映像信号に基づいて液晶ディスプレイを駆動する液晶ディスプレイの駆動方法に係り、（ｎ＋１）個以上又は（２ｎ＋１）個以上（ただし、ｎの整数倍は除く）のサンプリングパルスに基づいて、上記アナログでシリアルの映像信号を（ｎ＋１）個以上又は（２ｎ＋１）個以上（ただし、ｎの整数倍は除く）のパラレルの映像信号に順次サンプルホールドする第１のステップと、連続してサンプルホールドされたｎ個の映像信号を、これらが個々に又は共通してホールドされているホールド期間であって、個々に対応するサンプリングパルスに基づいて、又はこれらの中で最初にサンプルホールドされたものに対応するサンプリングパルスに基づいて、次の周期にサンプリングが開始される時より少なくともこれらを個々に又は同時に選択して出力するのに要する時間の分だけ前に選択して順次に又は同時に上記ｎ個のパラレルの映像信号として出力する第２のステップとを有することを特徴としている。
【００１７】
また、請求項２記載の発明は、アナログでシリアルの映像信号を相展開したｎ個（ｎは２以上の整数）のパラレルの映像信号に基づいて液晶ディスプレイを駆動する液晶ディスプレイの駆動方法に係り、（ｎ＋１）個以上（ただし、ｎの整数倍は除く）のサンプリングパルスに基づいて、上記アナログでシリアルの映像信号を（ｎ＋１）個以上（ただし、ｎの整数倍は除く）のパラレルの映像信号に順次サンプルホールドする第１のステップと、連続してサンプルホールドされたｎ個の映像信号を、これらが個々にホールドされているホールド期間であって、個々に対応するサンプリングパルスに基づいて、次の周期にサンプリングが開始される時より少なくともこれらを個々に選択して出力するのに要する第１の時間の分だけ前に選択して順次に上記ｎ個のパラレルの映像信号として出力する第２のステップとを有することを特徴としている。
【００１８】
また、請求項３記載の発明は、アナログでシリアルの映像信号を相展開したｎ個（ｎは２以上の整数）のパラレルの映像信号に基づいて液晶ディスプレイを駆動する液晶ディスプレイの駆動方法に係り、（２ｎ＋１）個以上（ただし、ｎの整数倍は除く）のサンプリングパルスに基づいて、上記アナログでシリアルの映像信号を（２ｎ＋１）個以上（ただし、ｎの整数倍は除く）のパラレルの映像信号に順次サンプルホールドする第１のステップと、連続してサンプルホールドされたｎ個の映像信号を、これらが共通してホールドされているホールド期間であって、これらの中で最初にサンプルホールドされたものに対応するサンプリングパルスに基づいて、次の周期にサンプリングが開始される時より少なくともこれらを同時に選択して出力するのに要する第１の時間の分だけ前に選択して同時に上記ｎ個のパラレルの映像信号として出力する第２のステップとを有することを特徴としている。
【００１９】
また、請求項４記載の発明は、請求項１乃至３のいずれか１に記載の液晶ディスプレイの駆動方法に係り、上記第２のステップでは、個々のセットリング時間に略等しい第２の時間経過後、又は上記連続してサンプルホールドされたｎ個の映像信号の中で最後にサンプルホールドされたもののセットリング時間に略等しい第２の時間経過後に、上記連続してサンプルホールドされたｎ個の映像信号の個々の又は同時の選択を開始することを特徴としている。
【００２０】
また、請求項５記載の発明は、請求項１乃至４のいずれか１に記載の液晶ディスプレイの駆動方法に係り、上記第１及び第２の時間は、上記サンプリングパルスを作成する際に用いられるシフトクロックの１個分又は１／２個分であることを特徴としている。
【００２１】
また、請求項６記載の発明は、請求項１乃至５のいずれか１に記載の液晶ディスプレイの駆動方法に係り、上記アナログでシリアルの映像信号は、映像赤信号、映像緑信号、映像青信号からなり、これらの信号毎に上記第１及び第２のステップを施すことを特徴としている。
【００２２】
また、請求項７記載の発明は、請求項１乃至６のいずれか１に記載の液晶ディスプレイの駆動方法に係り、上記液晶ディスプレイは、アクティブ・マトリックス型の液晶ディスプレイであって、そのスイッチング素子は、薄膜トランジスタ、ＭＯＳＦＥＴ、ＭＩＭダイオード、バリスタ、リングダイオードのいずれかであることを特徴としている。
【００２３】
また、請求項８記載の発明は、請求項１乃至７のいずれか１に記載の液晶ディスプレイの駆動方法に係り、上記液晶ディスプレイは、直視型又は投写型であることを特徴としている。
【００２４】
また、請求項９記載の発明は、アナログでシリアルの映像信号を相展開したｎ個（ｎは２以上の整数）のパラレルの映像信号に基づいて液晶ディスプレイを駆動する液晶ディスプレイの駆動回路に係り、（ｎ＋１）個以上又は（２ｎ＋１）個以上（ただし、ｎの整数倍は除く）のサンプリングパルスに基づいて、上記アナログでシリアルの映像信号を（ｎ＋１）個以上又は（２ｎ＋１）個以上（ただし、ｎの整数倍は除く）のパラレルの映像信号に順次サンプルホールドする（ｎ＋１）個以上又は（２ｎ＋１）個以上（ただし、ｎの整数倍は除く）のサンプルホールド回路と、連続してサンプルホールドされたｎ個の映像信号を、これらが個々に又は共通してホールドされているホールド期間であって、個々に対応するサンプリングパルスに基づいて、又はこれらの中で最初にサンプルホールドされたものに対応するサンプリングパルスに基づいて、次の周期にサンプリングが開始される時より少なくともこれらを個々に又は同時に選択して出力するのに要する時間の分だけ前に選択して順次に又は同時に上記ｎ個のパラレルの映像信号として出力するｎ個のセレクタとを備えてなることを特徴としている。
【００２５】
また、請求項１０記載の発明は、アナログでシリアルの映像信号を相展開したｎ個（ｎは２以上の整数）のパラレルの映像信号に基づいて液晶ディスプレイを駆動する液晶ディスプレイの駆動回路に係り、（ｎ＋１）個以上（ただし、ｎの整数倍は除く）のサンプリングパルスに基づいて、上記アナログでシリアルの映像信号を（ｎ＋１）個以上（ただし、ｎの整数倍は除く）のパラレルの映像信号に順次サンプルホールドする（ｎ＋１）個以上（ただし、ｎの整数倍は除く）のサンプルホールド回路と、連続してサンプルホールドされたｎ個の映像信号を、これらが個々にホールドされているホールド期間であって、個々に対応するサンプリングパルスに基づいて、次の周期にサンプリングが開始される時より少なくともこれらを個々に選択して出力するのに要する第１の時間の分だけ前に選択して順次に上記ｎ個のパラレルの映像信号として出力するｎ個のセレクタとを備えてなることを特徴としている。
【００２６】
また、請求項１１記載の発明は、アナログでシリアルの映像信号を相展開したｎ個（ｎは２以上の整数）のパラレルの映像信号に基づいて液晶ディスプレイを駆動する液晶ディスプレイの駆動回路に係り、（２ｎ＋１）個以上（ただし、ｎの整数倍は除く）のサンプリングパルスに基づいて、上記アナログでシリアルの映像信号を（２ｎ＋１）個以上（ただし、ｎの整数倍は除く）のパラレルの映像信号に順次サンプルホールドする（２ｎ＋１）個以上（ただし、ｎの整数倍は除く）のサンプルホールド回路と、連続してサンプルホールドされたｎ個の映像信号を、これらが共通してホールドされているホールド期間であって、これらの中で最初にサンプルホールドされたものに対応するサンプリングパルスに基づいて、次の周期にサンプリングが開始される時より少なくともこれらを同時に選択して出力するのに要する第１の時間の分だけ前に選択して同時に上記ｎ個のパラレルの映像信号として出力するｎ個のセレクタとを備えてなることを特徴としている。
【００２７】
また、請求項１２記載の発明は、請求項９乃至１１のいずれか１に記載の液晶ディスプレイの駆動回路に係り、上記ｎ個のセレクタは、個々のセットリング時間に略等しい第２の時間経過後、又は上記連続してサンプルホールドされたｎ個の映像信号の中で最後にサンプルホールドされたもののセットリング時間に略等しい第２の時間経過後に、上記連続してサンプルホールドされたｎ個の映像信号の個々の又は同時の選択を開始することを特徴としている。
【００２８】
また、請求項１３記載の発明は、請求項９乃至１２のいずれか１に記載の液晶ディスプレイの駆動回路に係り、上記第１及び第２の時間は、上記サンプリングパルスを作成する際に用いられるシフトクロックの１個分又は１／２個分であることを特徴としている。
【００２９】
また、請求項１４記載の発明は、請求項９乃至１３のいずれか１に記載の液晶ディスプレイの駆動回路に係り、上記アナログでシリアルの映像信号は、映像赤信号、映像緑信号、映像青信号からなり、これらの信号毎に上記第１及び第２のステップを施すことを特徴としている。
【００３０】
また、請求項１５記載の発明は、請求項９乃至１４のいずれか１に記載の液晶ディスプレイの駆動回路に係り、上記液晶ディスプレイは、アクティブ・マトリックス型の液晶ディスプレイであって、そのスイッチング素子は、薄膜トランジスタ、ＭＯＳＦＥＴ、ＭＩＭダイオード、バリスタ、リングダイオードのいずれかであることを特徴としている。
【００３１】
また、請求項１６記載の発明は、請求項９乃至１５のいずれか１に記載の液晶ディスプレイの駆動回路に係り、上記液晶ディスプレイは、直視型又は投写型であることを特徴としている。
【００３２】
また、請求項１７記載の発明に係る画像表示装置は、直視型の液晶ディスプレイと、請求項９乃至１５のいずれか１に記載の液晶ディスプレイの駆動回路とを備えてなることを特徴としている。
【００３３】
また、請求項１８記載の発明に係る画像表示装置は、投写型の液晶ディスプレイと、請求項９乃至１５のいずれか１に記載の液晶ディスプレイの駆動回路とを備えてなることを特徴としている。
【００３４】
また、請求項１９記載の発明は、請求項１７又は１８記載の画像表示装置に係り、上記液晶ディスプレイは、アクティブ・マトリックス型の液晶ディスプレイであって、そのスイッチング素子は、薄膜トランジスタ、ＭＯＳＦＥＴ、ＭＩＭダイオード、バリスタ、リングダイオードのいずれかであることを特徴としている。
【００３５】
【作用】
この発明の構成によれば、安価かつ小型の構成で、表示ムラもなく、アナログでシリアルの高解像度の映像信号をパラレルの映像信号に変換することができる。これにより、高解像度で高画質の画像を表示することができる。
【００３６】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行う。
Ａ．第１の実施例
まず、この発明の第１の実施例について説明する。
図１は、この発明の第１の実施例である液晶ディスプレイの駆動回路の構成を示すブロック図である。この図において、図１０の各部に対応する部分には同一の符号を付け、その説明を省略する。この図に示す液晶ディスプレイの駆動回路においては、図１０に示すシリアル／パラレル変換回路３２に代えて、シリアル／パラレル変換回路１が新たに設けられている。
シリアル／パラレル変換回路１は、外部から供給されるアナログでシリアルの映像赤信号ＳＲ、映像緑信号ＳＧ、映像青信号ＳＢに対応してシリアル／パラレル変換部１ａ〜１ｃにより構成され、コントローラ３１の制御の下、映像赤信号ＳＲ、映像緑信号ＳＧ、映像青信号ＳＢをパラレルの映像赤信号ＳＲＰ、映像緑信号ＳＧＰ、映像青信号ＳＢＰに変換する。
【００３７】
次に、図２にシリアル／パラレル変換回路１を構成するシリアル／パラレル変換部１ａの構成の一例を示す。この例のシリアル／パラレル変換部１ａは、シフトレジスタ２と、外部から供給されるアナログでシリアルの映像赤信号をｎ相（ｎは２以上の整数）に相展開するとした場合に、その相数ｎの２倍より２個だけ多い（２ｎ＋２）個のサンプルホールド回路３１〜３２ｎ＋２と、相数ｎと同数のｎ個のセレクタ４１〜４ｎとから構成されており、コントローラ３１の制御の下、アナログでシリアルの映像赤信号ＳＲをｎ個のパラレルの映像赤信号ＳＲＰ１〜ＳＲＰｎに変換する。この例では、ｎ＝４とするので、シリアル／パラレル変換部１ａは、シフトレジスタ２と、１０個のサンプルホールド回路３１〜３１０と、４個のセレクタ４１〜４４とから構成されており、コントローラ３１の制御の下、アナログでシリアルの映像赤信号ＳＲを４個のパラレルの映像赤信号ＳＲＰ１〜ＳＲＰ４に変換する。以下、ｎ＝４として説明する。
【００３８】
シフトレジスタ２は、１０個のＤＦＦで構成されたシリアルイン・パラレルアウト型のシフトレジスタであり、コントローラ３１から供給されるシフトクロックＳＣＫに同期して、同じくコントローラ３１から供給されるスタートパルスＳＴＰをシフトするシフト動作を行うと共に、１０ビットのパラレルのデータの各ビットをサンプリングパルスＳＰ１〜ＳＰ１０として出力する。サンプルホールド回路３１〜３１０は、シフトレジスタ２からそれぞれ供給される対応するサンプリングパルスＳＰ１〜ＳＰ１０に基づいて、シリアルの映像赤信号ＳＲの電圧ＳＲ１〜ＳＲ１０をサンプリングし、それぞれサンプリングした映像赤信号ＳＲの電圧ＳＲ１〜ＳＲ１０を所定期間ホールドする。なお、現在の周期の電圧ＳＲ１〜ＳＲ１０の値と、次の周期の電圧ＳＲ１〜ＳＲ１０の値とは実際には異なるが、同一のサンプルホールド回路３から出力されるという意味で同一の記号で表現することとする。セレクタ４１及び４３は、コントローラ３１から供給される３ビットのセレクタ制御信号ＳＣＴＬに基づいて、サンプルホールド回路３１、３３、３５、３７及び３９から供給される映像赤信号ＳＲの電圧ＳＲ１、ＳＲ３、ＳＲ５、ＳＲ７又はＳＲ９のいずれかを映像赤信号ＳＲＰ１及びＳＲＰ３として出力し、セレクタ４２及び４４は、コントローラ３１から供給される３ビットのセレクタ制御信号ＳＣＴＬに基づいて、サンプルホールド回路３２、３４、３６、３８及び３１０から供給される映像赤信号ＳＲの電圧ＳＲ２、ＳＲ４、ＳＲ６、ＳＲ８又はＳＲ１０のいずれかを映像赤信号ＳＲＰ２及びＳＲＰ４として出力する。ここで、図３に、セレクタ４１〜４４に供給されるセレクタ制御信号ＳＣＴＬの各ビットＳＣＴＬ１〜ＳＣＴＬ３の値と、セレクタ４１〜４４からパラレルの映像赤信号ＳＲＰ１〜ＳＲＰ４として出力される電圧の値との関係の一例を示す。
なお、シリアル／パラレル変換部１ｂ及び１ｃの構成は、入出力される信号が異なる以外はシリアル／パラレル変換部１ａの構成と同一であるので、その説明を省略する。
【００３９】
次に、上記構成のシリアル／パラレル変換部１ａの動作について、図４に示すタイミング・チャートを参照して説明する。まず、コントローラ３１からスタートパルスＳＴＰ（図示略）及び図４（１）に示すシフトクロックＳＣＫが供給されると、シフトレジスタ２は、シフトクロックＳＣＫに同期してスタートパルスＳＴＰをシフトするシフト動作を行うと共に、１０ビットのパラレルのデータの各ビットを、図４（３）〜図４（１２）に示すサンプリングパルスＳＰ１〜ＳＰ１０として出力する。
【００４０】
したがって、外部から図４（２）に示すアナログでシリアルの映像赤信号ＳＲが供給されると、サンプルホールド回路３１は、図４（３）に示すサンプリングパルスＳＰ１が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ１をサンプリングした後、サンプリングパルスＳＰ１が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ１をホールドする。映像赤信号ＳＲは、アナログ信号であるが、図４（２）においては、説明を簡単にするために、各電圧ＳＲ１〜ＳＲ１０をデジタルのデータのように表現している。同様に、サンプルホールド回路３２は、図４（４）に示すサンプリングパルスＳＰ２が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ２をサンプリングした後、サンプリングパルスＳＰ２が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ２をホールドし、サンプルホールド回路３３は、図４（５）に示すサンプリングパルスＳＰ３が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ３をサンプリングした後、サンプリングパルスＳＰ３が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ３をホールドし、サンプルホールド回路３４は、図４（６）に示すサンプリングパルスＳＰ４が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ４をサンプリングした後、サンプリングパルスＳＰ４が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ４をホールドする。
そして、図４（１３）〜（１５）に示すように、シフトクロックＳＣＫの第６番目の立ち上がりに同期して、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬの各ビットＳＣＴＬ１〜ＳＣＴＬ３の値がいずれも"Ｌ"レベルに変化すると、セレクタ４１〜４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第１の端子Ｔ１に接続することにより、図４（３）〜（６）に示す左側の破線で囲まれた期間において、対応するサンプルホールド回路３１〜３４でホールドされている映像赤信号ＳＲの電圧ＳＲ１〜ＳＲ４を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図３の第１段参照）。
【００４１】
次に、サンプルホールド回路３５は、図４（７）に示すサンプリングパルスＳＰ５が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ５をサンプリングした後、サンプリングパルスＳＰ５が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ５をホールドする。同様に、サンプルホールド回路３６は、図４（８）に示すサンプリングパルスＳＰ６が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ６をサンプリングした後、サンプリングパルスＳＰ６が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ６をホールドし、サンプルホールド回路３７は、図４（９）に示すサンプリングパルスＳＰ７が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ７をサンプリングした後、サンプリングパルスＳＰ７が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ７をホールドし、サンプルホールド回路３８は、図４（１０）に示すサンプリングパルスＳＰ８が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ８をサンプリングした後、サンプリングパルスＳＰ８が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ８をホールドする。
そして、図４（１３）〜（１５）に示すように、シフトクロックＳＣＫの第１０番目の立ち上がりに同期して、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬのビットＳＣＴＬ１の値だけが"Ｈ"レベルに変化すると、セレクタ４１〜４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第２の端子Ｔ２に接続することにより、図４（７）〜（１０）に示す左側の破線で囲まれた期間において、対応するサンプルホールド回路３５〜３８でホールドされている映像赤信号ＳＲの電圧ＳＲ５〜ＳＲ８を映像赤信号ＳＲＰ １〜ＳＲＰ４として出力する（図３の第２段参照）。
【００４２】
次に、サンプルホールド回路３９は、図４（１１）に示すサンプリングパルスＳＰ９が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ９をサンプリングした後、サンプリングパルスＳＰ９が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ９をホールドする。同様に、サンプルホールド回路３１０は、図４（１２）に示すサンプリングパルスＳＰ１０が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ１０をサンプリングした後、サンプリングパルスＳＰ１０が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ１０をホールドし、サンプルホールド回路３１は、図４（３）に示すサンプリングパルスＳＰ１が次に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ１をサンプリングした後、サンプリングパルスＳＰ１が次に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ１をホールドし、サンプルホールド回路３２は、図４（４）に示すサンプリングパルスＳＰ２が次に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ２をサンプリングした後、サンプリングパルスＳＰ２が次に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ２をホールドする。
そして、図４（１３）〜（１５）に示すように、シフトクロックＳＣＫの第１４番目の立ち上がりに同期して、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬのビットＳＣＴＬ２の値が"Ｈ"レベルに変化すると共に、ビットＳＣＴＬ１の値が"Ｌ"レベルに変化すると、セレクタ４１〜４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第３の端子Ｔ３に接続することにより、図４（１１）及び（１２）に示す破線で囲まれた期間と、図４（３）及び（４）に示す右側の破線で囲まれた期間とにおいて、対応するサンプルホールド回路３９、３１０、３１及び３２でホールドされている映像赤信号ＳＲの電圧ＳＲ９、ＳＲ１０、ＳＲ１及びＳＲ２を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図３の第３段参照）。
【００４３】
次に、サンプルホールド回路３３は、図４（５）に示すサンプリングパルスＳＰ３が次に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ３をサンプリングした後、サンプリングパルスＳＰ３が次に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ３をホールドする。同様に、サンプルホールド回路３４は、図４（６）に示すサンプリングパルスＳＰ４が次に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ４をサンプリングした後、サンプリングパルスＳＰ４が次に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ４をホールドし、サンプルホールド回路３５は、図４（７）に示すサンプリングパルスＳＰ５が次に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ５をサンプリングした後、サンプリングパルスＳＰ５が次に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ５をホールドし、サンプルホールド回路３６は、図４（８）に示すサンプリングパルスＳＰ６が次に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ６をサンプリングした後、サンプリングパルスＳＰ６が次に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ６をホールドする。
そして、図４（１３）〜（１５）に示すように、シフトクロックＳＣＫの第１８番目の立ち上がりに同期して、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬのビットＳＣＴＬ１の値が"Ｈ"レベルに変化すると、セレクタ４１〜４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第４の端子Ｔ４に接続することにより、図４（５）〜（８）に示す右側の破線で囲まれた期間において、対応するサンプルホールド回路３３〜３６でホールドされている映像赤信号ＳＲの電圧ＳＲ３〜ＳＲ６を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図３の第４段参照）。
【００４４】
次に、サンプルホールド回路３７は、図４（９）に示すサンプリングパルスＳＰ７が次に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ７をサンプリングした後、サンプリングパルスＳＰ７が次に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ７をホールドする。同様に、サンプルホールド回路３８は、図４（１０）に示すサンプリングパルスＳＰ８が次に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ８をサンプリングした後、サンプリングパルスＳＰ８が次に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ８をホールドし、サンプルホールド回路３９は、図４（１１）に示すサンプリングパルスＳＰ９が次に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ９をサンプリングした後、サンプリングパルスＳＰ９が次に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ９をホールドし、サンプルホールド回路３１０は、図４（１２）に示すサンプリングパルスＳＰ１０が次に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ１０をサンプリングした後、サンプリングパルスＳＰ１０が次に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ１０をホールドする。
そして、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬのビットＳＣＴＬ１及びＳＣＴＬ２の値が"Ｌ"レベルに変化すると共に、ビットＳＣＴＬ３の値が"Ｈ"レベルに変化すると、セレクタ４１〜４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第５の端子Ｔ５に接続することにより、対応するサンプルホールド回路３７〜３１０でホールドされている映像赤信号ＳＲの電圧ＳＲ７〜ＳＲ１０を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図３の第５段参照）。以下同様の処理が順次繰り返される。映像緑信号ＳＧ及び映像青信号ＳＢについても同様である。
【００４５】
このように、この例の構成によれば、サンプルホールド回路３を相数ｎの２倍より２個多い（２ｎ＋２）個設ける、すなわち、従来に比べて２個増やし、相数ｎより１個多い（ｎ＋１）個の入力信号から１個を選択するセレクタ４を相数ｎと同数のｎ個設け、さらに、ｎ相に相展開すべきｎ個毎の映像赤信号ＳＲの電圧がすべてサンプリングされた後、すべてホールドされている期間のうち、前後のシフトクロックＳＣＫの１クロック分を除いた期間において、セレクタ制御信号ＳＣＴＬに基づいてセレクタ４を切り替えるようにしている。
したがって、各サンプルホールド回路３を構成するコンデンサの容量に起因してセットリング時間が大きかったり、セレクタ４のスイッチング速度が遅かったり、あるいは配線の引き回しに起因して信号伝達が遅延することによりセレクタ制御信号ＳＣＴＬの立ち上がりのタイミングが各サンプリングパルスＳＰの立ち下がりのタイミングより早かったり、セレクタ制御信号ＳＣＴＬの立ち下がりのタイミングがサンプリングパルスＳＰの立ち上がりのタイミングより遅かったりしても、各映像赤信号ＳＲの電圧のサンプリング期間中にセレクタ４が切り替わることはない。これにより、本来画面に表示されてはならないノイズが液晶ディスプレイ２１に表示ムラとして表示されてしまうことはない。
【００４６】
また、従来のように、セレクタ制御信号ＳＣＴＬの立ち上がりや立ち下がりのタイミングを微調整する必要がない。したがって、配線の引き回しに起因する信号伝達の遅延等の影響や、各サンプルホールド回路３を構成するコンデンサの容量のバラツキやスイッチング素子であるトランジスタの寄生容量のバラツキの影響やセレクタ４のスイッチング速度のバラツキの影響を受けることがないし、タイミングを微調整する技術を有する作業者も必要ない。
また、ＵＸＧＡタイプの液晶ディスプレイを駆動する場合でも、サンプルホールド回路３は映像信号の１色当たり２個増やすだけで良く、相展開する相数自体を増加させる必要がないので、液晶ディスプレイの駆動回路が高価になったり、多相の信号をデータ電極駆動回路３５１及び３５２に供給する配線の引き回しが煩雑になることはなく、液晶ディスプレイの駆動回路が大型化してしまうことはない。さらに、データ電極駆動回路３５１及び３５２並びに走査電極駆動回路３６をオン抵抗が高く、動作速度が遅いポリシリコンにより作製されたＩＣによって構成したり、液晶ディスプレイ２１が形成されるガラス基板上にデータ電極駆動回路３５１及び３５２並びに走査電極駆動回路３６をポリシリコンにより作製する場合であっても、充分に対応することができる。これにより、液晶ディスプレイの高精細化に伴うシリアルの映像信号の周波数の高周波数化に対処することが可能となる。
すなわち、この例の構成によれば、安価かつ小型の構成で、表示ムラもなく、アナログでシリアルの高解像度の映像信号をパラレルの映像信号に変換することができ、これにより、高解像度で高画質の画像を表示することができる液晶ディスプレイの駆動回路を提供することができる。
【００４７】
Ｂ．第２の実施例
次に、この発明の第２の実施例について説明する。
図５は、この発明の第２の実施例である液晶ディスプレイの駆動回路の構成を示すブロック図である。この図において、図１の各部に対応する部分には同一の符号を付け、その説明を省略する。この図に示す液晶ディスプレイの駆動回路においては、図１に示すシリアル／パラレル変換回路１に代えて、シリアル／パラレル変換回路１１が新たに設けられている。
シリアル／パラレル変換回路１１は、外部から供給されるアナログでシリアルの映像赤信号ＳＲ、映像緑信号ＳＧ、映像青信号ＳＢに対応してシリアル／パラレル変換部１１ａ〜１１ｃにより構成され、コントローラ３１の制御の下、映像赤信号ＳＲ、映像緑信号ＳＧ、映像青信号ＳＢをパラレルの映像赤信号ＳＲＰ、映像緑信号ＳＧＰ、映像青信号ＳＢＰに変換する。
【００４８】
次に、図６にシリアル／パラレル変換回路１１を構成するシリアル／パラレル変換部１１ａの構成の一例を示す。この例のシリアル／パラレル変換部１１ａは、シフトレジスタ１２と、外部から供給されるアナログでシリアルの映像赤信号をｎ相（ｎは２以上の整数）に相展開するとした場合に、その相数ｎの２倍より１個だけ多い（２ｎ＋１）個のサンプルホールド回路１３１〜１３２ｎ＋１と、相数ｎと同数のｎ個のセレクタ１４１〜１４ｎとから構成されており、コントローラ３１の制御の下、アナログでシリアルの映像赤信号ＳＲをｎ個のパラレルの映像赤信号ＳＲＰ１〜ＳＲＰｎに変換する。この例では、ｎ＝４とするので、シリアル／パラレル変換部１１ａは、シフトレジスタ１２と、９個のサンプルホールド回路１３１〜１３９と、４個のセレクタ１４１〜１４４とから構成されており、コントローラ３１の制御の下、アナログでシリアルの映像赤信号ＳＲを４個のパラレルの映像赤信号ＳＲＰ１〜ＳＲＰ４に変換する。以下、ｎ＝４として説明する。
【００４９】
シフトレジスタ１２は、９個のＤＦＦで構成されたシリアルイン・パラレルアウト型のシフトレジスタであり、コントローラ３１から供給されるシフトクロックＳＣＫに同期して、同じくコントローラ３１から供給されるスタートパルスＳＴＰをシフトするシフト動作を行うと共に、９ビットのパラレルのデータの各ビットをサンプリングパルスＳＰ１〜ＳＰ９として出力する。サンプルホールド回路１３１〜１３９は、シフトレジスタ１２からそれぞれ供給される対応するサンプリングパルスＳＰ１〜ＳＰ９に基づいて、シリアルの映像赤信号ＳＲの電圧ＳＲ１〜ＳＲ９をサンプリングし、それぞれサンプリングした映像赤信号ＳＲの電圧ＳＲ１〜ＳＲ９を所定期間ホールドする。なお、現在の周期の電圧ＳＲ１〜ＳＲ９の値と、次の周期の電圧ＳＲ１〜ＳＲ９の値とは実際には異なるが、同一のサンプルホールド回路１３から出力されるという意味で同一の記号で表現することとする。セレクタ１４１〜１４４は、コントローラ３１から供給される４ビットのセレクタ制御信号ＳＣＴＬに基づいて、サンプルホールド回路１３１〜１３９から供給される映像赤信号ＳＲの電圧ＳＲ１〜ＳＲ９のいずれかをそれぞれ映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する。ここで、図７に、セレクタ１４１〜１４４に供給されるセレクタ制御信号ＳＣＴＬの各ビットＳＣＴＬ１〜ＳＣＴＬ４の値と、セレクタ１４１〜１４４からパラレルの映像赤信号ＳＲＰ１〜ＳＲＰ４として出力される電圧の値との関係の一例を示す。
なお、シリアル／パラレル変換部１１ｂ及び１１ｃの構成は、入出力される信号が異なる以外はシリアル／パラレル変換部１１ａの構成と同一であるので、その説明を省略する。
【００５０】
次に、上記構成のシリアル／パラレル変換部１１ａの動作について、図８に示すタイミング・チャートを参照して説明する。まず、コントローラ３１からスタートパルスＳＴＰ（図示略）及び図８（１）に示すシフトクロックＳＣＫが供給されると、シフトレジスタ２は、シフトクロックＳＣＫに同期してスタートパルスＳＴＰをシフトするシフト動作を行うと共に、９ビットのパラレルのデータの各ビットを、図８（３）〜図８（１１）に示すサンプリングパルスＳＰ１〜ＳＰ９として出力する。
【００５１】
したがって、外部から図８（２）に示すアナログでシリアルの映像赤信号ＳＲが供給されると、サンプルホールド回路１３１は、図８（３）に示すサンプリングパルスＳＰ１が第１番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ１をサンプリングした後、サンプリングパルスＳＰ１が第１番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ１をホールドする。映像赤信号ＳＲは、アナログ信号であるが、図８（２）においては、説明を簡単にするために、各電圧ＳＲ１〜ＳＲ９をデジタルのデータのように表現している。同様に、サンプルホールド回路１３２は、図８（４）に示すサンプリングパルスＳＰ２が第１番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ２をサンプリングした後、サンプリングパルスＳＰ２が第１番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ２をホールドし、サンプルホールド回路１３３は、図８（５）に示すサンプリングパルスＳＰ３が第１番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ３をサンプリングした後、サンプリングパルスＳＰ３が第１番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ３をホールドし、サンプルホールド回路１３４は、図８（６）に示すサンプリングパルスＳＰ４が第１番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ４をサンプリングした後、サンプリングパルスＳＰ４が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ４をホールドする。
そして、図８（１２）〜（１５）に示すように、シフトクロックＳＣＫの第５番目の立ち下がりに同期して、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬの各ビットＳＣＴＬ１〜ＳＣＴＬ４の値がいずれも"Ｌ"レベルに変化すると、セレクタ１４１〜１４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第１の端子Ｔ１に接続することにより、図８（３）〜（６）に示す左側の破線で囲まれた期間において、対応するサンプルホールド回路１３１〜１３４でホールドされている映像赤信号ＳＲの電圧ＳＲ１〜ＳＲ４を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図７の第１段参照）。
【００５２】
次に、サンプルホールド回路１３５は、図８（７）に示すサンプリングパルスＳＰ５が第１番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ５をサンプリングした後、サンプリングパルスＳＰ５が第１番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ５をホールドする。同様に、サンプルホールド回路１３６は、図８（８）に示すサンプリングパルスＳＰ６が第１番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ６をサンプリングした後、サンプリングパルスＳＰ６が第１番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ６をホールドし、サンプルホールド回路１３７は、図８（９）に示すサンプリングパルスＳＰ７が第１番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ７をサンプリングした後、サンプリングパルスＳＰ７が第１番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ７をホールドし、サンプルホールド回路１３８は、図８（１０）に示すサンプリングパルスＳＰ８が第１番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ８をサンプリングした後、サンプリングパルスＳＰ８が第１番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ８をホールドする。
そして、図８（１２）〜（１５）に示すように、シフトクロックＳＣＫの第９番目の立ち下がりに同期して、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬのビットＳＣＴＬ１の値だけが"Ｈ"レベルに変化すると、セレクタ１４１〜１４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第２の端子Ｔ２に接続することにより、図８（７）〜（１０）に示す左側の破線で囲まれた期間において、対応するサンプルホールド回路１３５〜１３８でホールドされている映像赤信号ＳＲの電圧ＳＲ５〜ＳＲ８を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図７の第２段参照）。
【００５３】
次に、サンプルホールド回路１３９は、図８（１１）に示すサンプリングパルスＳＰ９が第１番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ９をサンプリングした後、サンプリングパルスＳＰ９が第１番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ９をホールドする。同様に、サンプルホールド回路１３１は、図８（３）に示すサンプリングパルスＳＰ１が第２番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ１をサンプリングした後、サンプリングパルスＳＰ１が第２番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ１をホールドし、サンプルホールド回路１３２は、図８（４）に示すサンプリングパルスＳＰ２が第２番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ２をサンプリングした後、サンプリングパルスＳＰ２が第２番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ２をホールドし、サンプルホールド回路１３３は、図８（５）に示すサンプリングパルスＳＰ３が第２番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ３をサンプリングした後、サンプリングパルスＳＰ３が第２番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ３をホールドする。
そして、図８（１２）〜（１５）に示すように、シフトクロックＳＣＫの第１３番目の立ち下がりに同期して、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬのビットＳＣＴＬ２の値が"Ｈ"レベルに変化すると共に、ビットＳＣＴＬ１の値が"Ｌ"レベルに変化すると、セレクタ１４１〜１４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第３の端子Ｔ３に接続することにより、図８（１１）に示す破線で囲まれた期間と、図８（３）〜（５）に示す右側の破線で囲まれた期間とにおいて、対応するサンプルホールド回路１３９、１３１、１３２び１３３でホールドされている映像赤信号ＳＲの電圧ＳＲ９、ＳＲ１、ＳＲ２及びＳＲ３を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図７の第３段参照）。
【００５４】
次に、サンプルホールド回路１３４は、図８（６）に示すサンプリングパルスＳＰ４が第２番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ４をサンプリングした後、サンプリングパルスＳＰ４が第２番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ４をホールドする。同様に、サンプルホールド回路１３５は、図８（７）に示すサンプリングパルスＳＰ５が第２番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ５をサンプリングした後、サンプリングパルスＳＰ５が第２番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ５をホールドし、サンプルホールド回路１３６は、図８（８）に示すサンプリングパルスＳＰ６が第２番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ６をサンプリングした後、サンプリングパルスＳＰ６が第２番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ６をホールドし、サンプルホールド回路１３７は、図８（９）に示すサンプリングパルスＳＰ７が第２番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ７をサンプリングした後、サンプリングパルスＳＰ７が第２番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ７をホールドする。
そして、図８（１２）〜（１５）に示すように、シフトクロックＳＣＫの第１７番目の立ち下がりに同期して、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬのビットＳＣＴＬ１の値が"Ｈ"レベルに変化すると、セレクタ１４１〜１４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第４の端子Ｔ４に接続することにより、図８（６）〜（９）に示す右側の破線で囲まれた期間において、対応するサンプルホールド回路１３４〜１３７でホールドされている映像赤信号ＳＲの電圧ＳＲ４〜ＳＲ７を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図７の第４段参照）。
【００５５】
次に、サンプルホールド回路１３８は、図８（１０）に示すサンプリングパルスＳＰ８が第２番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ８をサンプリングした後、サンプリングパルスＳＰ８が第２番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ８をホールドする。同様に、サンプルホールド回路１３９は、図８（１１）に示すサンプリングパルスＳＰ９が第２番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ９をサンプリングした後、サンプリングパルスＳＰ９が第２番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ９をホールドし、サンプルホールド回路１３１は、サンプリングパルスＳＰ１が第３番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ１をサンプリングした後、サンプリングパルスＳＰ１が第３番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ１をホールドし、サンプルホールド回路１３２は、サンプリングパルスＳＰ２が第３番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ２をサンプリングした後、サンプリングパルスＳＰ２が第３番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ２をホールドする。
そして、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬのビットＳＣＴＬ１及びＳＣＴＬ２の値が"Ｌ"レベルに変化すると共に、ビットＳＣＴＬ３の値が"Ｈ"レベルに変化すると、セレクタ１４１〜１４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第５の端子Ｔ５に接続することにより、対応するサンプルホールド回路１３８、１３９、１３１及び１３２でホールドされている映像赤信号ＳＲの電圧ＳＲ８、ＳＲ９、ＳＲ１及びＳＲ２を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図７の第５段参照）。
【００５６】
次に、サンプルホールド回路１３３は、サンプリングパルスＳＰ３が第３番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ３をサンプリングした後、サンプリングパルスＳＰ３が第３番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ３をホールドする。同様に、サンプルホールド回路１３４は、サンプリングパルスＳＰ４が第３番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ４をサンプリングした後、サンプリングパルスＳＰ４が第３番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ４をホールドし、サンプルホールド回路１３５は、サンプリングパルスＳＰ５が第３番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ５をサンプリングした後、サンプリングパルスＳＰ５が第３番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ５をホールドし、サンプルホールド回路１３６は、サンプリングパルスＳＰ６が第３番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ６をサンプリングした後、サンプリングパルスＳＰ６が第３番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ６をホールドする。
そして、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬのビットＳＣＴＬ１の値が"Ｈ"レベルに変化すると、セレクタ１４１〜１４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第６の端子Ｔ６に接続することにより、対応するサンプルホールド回路１３３〜１３６でホールドされている映像赤信号ＳＲの電圧ＳＲ３〜ＳＲ６を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図７の第６段参照）。
【００５７】
次に、サンプルホールド回路１３７は、サンプリングパルスＳＰ７が第３番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ７をサンプリングした後、サンプリングパルスＳＰ７が第３番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ７をホールドする。同様に、サンプルホールド回路１３８は、サンプリングパルスＳＰ８が第３番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ８をサンプリングした後、サンプリングパルスＳＰ８が第３番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ８をホールドし、サンプルホールド回路１３９は、サンプリングパルスＳＰ９が第３番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ９をサンプリングした後、サンプリングパルスＳＰ９が第３番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ９をホールドし、サンプルホールド回路１３１は、サンプリングパルスＳＰ１が第４番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ１をサンプリングした後、サンプリングパルスＳＰ１が第４番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ１をホールドする。
そして、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬのビットＳＣＴＬ１の値が"Ｌ"レベルに変化すると共に、ビットＳＣＴＬ２の値が"Ｈ"レベルに変化すると、セレクタ１４１〜１４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第７の端子Ｔ７に接続することにより、対応するサンプルホールド回路１３７〜１３９及び１３１でホールドされている映像赤信号ＳＲの電圧ＳＲ７〜ＳＲ９及びＳＲ１を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図７の第７段参照）。
【００５８】
次に、サンプルホールド回路１３２は、サンプリングパルスＳＰ２が第４番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ２をサンプリングした後、サンプリングパルスＳＰ２が第４番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ２をホールドする。同様に、サンプルホールド回路１３３は、サンプリングパルスＳＰ３が第４番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ３をサンプリングした後、サンプリングパルスＳＰ３が第４番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ３をホールドし、サンプルホールド回路１３４は、サンプリングパルスＳＰ４が第４番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ４をサンプリングした後、サンプリングパルスＳＰ４が第４番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ４をホールドし、サンプルホールド回路１３５は、サンプリングパルスＳＰ５が第４番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ５をサンプリングした後、サンプリングパルスＳＰ５が第４番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ５をホールドする。
そして、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬのビットＳＣＴＬ１の値が"Ｈ"レベルに変化すると、セレクタ１４１〜１４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第８の端子Ｔ８に接続することにより、対応するサンプルホールド回路１３２〜１３５でホールドされている映像赤信号ＳＲの電圧ＳＲ２〜ＳＲ５を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図７の第８段参照）。
【００５９】
次に、サンプルホールド回路１３６は、サンプリングパルスＳＰ６が第４番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ６をサンプリングした後、サンプリングパルスＳＰ６が第４番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ６をホールドする。同様に、サンプルホールド回路１３７は、サンプリングパルスＳＰ７が第４番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ７をサンプリングした後、サンプリングパルスＳＰ７が第４番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ７をホールドし、サンプルホールド回路１３８は、サンプリングパルスＳＰ８が第４番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ８をサンプリングした後、サンプリングパルスＳＰ８が第４番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ８をホールドし、サンプルホールド回路１３９は、サンプリングパルスＳＰ９が第４番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ９をサンプリングした後、サンプリングパルスＳＰ９が第４番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ９をホールドする。
そして、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬのビットＳＣＴＬ１〜ＳＣＴＬ３の値が"Ｌ"レベルに変化すると共に、ビットＳＣＴＬ４の値が"Ｈ"レベルに変化すると、セレクタ１４１〜１４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第９の端子Ｔ９に接続することにより、対応するサンプルホールド回路１３６〜１３９でホールドされている映像赤信号ＳＲの電圧ＳＲ６〜ＳＲ９を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図７の第９段参照）。以下同様の処理が順次繰り返される。映像緑信号ＳＧ及び映像青信号ＳＢについても同様である。
【００６０】
このように、この例の構成によれば、サンプルホールド回路１３を相数ｎの２倍より１個多い（２ｎ＋１）個設ける、すなわち、従来に比べて１個増やし、サンプルホールド回路１３の個数と同数の（２ｎ＋１）個の入力信号から１個を選択するセレクタ１４を相数ｎと同数のｎ個設け、さらに、ｎ相に相展開すべきｎ個毎の映像赤信号ＳＲの電圧がすべてサンプリングされた後、すべてホールドされている期間のうち、前後のシフトクロックＳＣＫの１／２クロック分を除いた期間において、セレクタ制御信号ＳＣＴＬに基づいてセレクタ１４を切り替えるようにしている。
したがって、上記した第１の実施例により得られる効果が得られる他、第１の実施例に比べて、サンプルホールド回路１３の個数を映像信号の１色当たり１個減らすことができる。
【００６１】
以上、この発明の実施例を図面を参照して詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
例えば、上述の各実施例においては、ｎ相に相展開すべきｎ個毎の映像赤信号ＳＲの電圧がすべてサンプリングされた後、すべてホールドされている期間のうち、前後のシフトクロックＳＣＫの１クロック又は１／２クロック分を除いた期間において、セレクタ制御信号ＳＣＴＬに基づいてセレクタ４又は１４を切り替える例を示したが、これに限定されない。通常はサンプルホールド回路における遅延（主としてセットリング時間）の影響が考えられるが、表示ムラの点では、セレクタのスイッチングにおける遅延の方が、次の周期で表示すべき映像信号のサンプリング途中の電圧が現在の周期の電圧としてセレクタから出力され、現在の画素とは全く異なった画素が表示されてしまうという点で影響が大きい。したがって、少なくとも、セレクタのスイッチングにおける遅延を考慮して、次の周期の映像信号の電圧の出力のためにセレクタを切り替えるようにセレクタ制御信号ＳＣＴＬを生成する必要がある。一方、現在の周期の映像信号の電圧を出力するためには、サンプルホールド回路のセットリング時間経過後にセレクタを切り替えるようにセレクタ制御信号ＳＣＴＬを生成する必要がある。
要するに、相数ｎ分のシフトクロックＳＣＫのクロック数だけセレクタの状態を保持することを前提に、少なくともセレクタのスイッチングにおける遅延時間分だけ同一のサンプルホールド回路から次の周期の映像信号の電圧が供給される前にセレクタを切り替え、必要に応じて、当該周期に最後に到来する映像信号の電圧をサンプリングするサンプルホールド回路のセットリング時間経過した後にセレクタを切り替えるように構成すれば良い。
【００６２】
また、上述の各実施例においては、相展開の相数ｎとした場合に、サンプルホールド回路の個数を（２ｎ＋１）個又は（２ｎ＋２）個とする例を示したが、これに限定されず、サンプルホールド回路の個数は、（２ｎ＋３）個以上としてももちろん良い。
また、上述の各実施例においては、相展開の相数ｎとして４である例を示したが、これに限定されない。相数ｎについては、外部から供給されるアナログでシリアルの映像信号の周波数と、サンプルホールド回路の動作速度、主として、セットリング時間とによって決定される。
また、上述の各実施例においては、ガンマ変換回路３３をシリアル／パラレル変換回路１及び１１の後段に設ける例を示したが、これに限定されず、ガンマ変換回路３３をシリアル／パラレル変換回路１及び１１の前段に設ける、すなわち、シリアルの映像赤信号ＳＲに対してガンマ補正を施すようにしても良い。このように構成すれば、ガンマ変換回路３３をより簡単に構成することができる。
また、上述の各実施例においては、液晶ディスプレイ２１の駆動方式としてドット反転駆動方式を採用する例を示したが、これに限定されず、この発明は、液晶ディスプレイ２１の駆動方式として、データライン駆動方式、ゲートライン反転駆動方式、フレーム反転駆動方式のいずれを採用した構成にも適用することができる。
【００６３】
また、上述の各実施例においては、カラー液晶ディスプレイ２１の上下両側にデータ電極駆動回路３５１及び３５２を設ける例を示したが、これに限定されず、この発明は、カラー液晶ディスプレイ２１の上側又は下側のいずれか一方にデータ電極駆動回路が設けられている構成にも適用することができる。
また、上述の各実施例において、セレクタ制御信号ＳＣＴＬの各ビットＳＣＴＬ１〜ＳＣＴＬ３又はＳＣＴＬ１〜ＳＣＴＬ４の値と、各セレクタ４１〜４４又は１４１〜１４４から出力される映像赤信号ＳＲの電圧の値との関係について、図３及び図７に示すものを採用する例を示したが、これに限定されないことは言うまでもない。
また、上述の各実施例においては、４個のセレクタ４１〜４４及び１４１〜１４４がいずれも同一のセレクタ制御信号ＳＣＴＬにより同時に切り替えられる例を示したが、これに限定されず、例えば、特開平９−１３４１４９号公報に開示されているように、各相毎にセレクタ４１〜４４又は１４１〜１４４の切り替えタイミングを順次シフトクロックＳＣＫの１クロック分ずつ異ならせるように構成しても良い。これにより、サンプルホールド回路の個数は、（ｎ＋１）個又は（ｎ＋２）個で良い。もっとも、この場合、セレクタ制御信号ＳＣＴＬの生成方法が複雑になると共に、データ電極駆動回路３５１及び３５２が供給されるパラレルの映像赤信号ＳＲＧ、映像緑信号ＳＧＧ、映像青信号ＳＢＧ又は逆相映像赤信号ＮＳＲＧ、逆相映像緑信号ＮＳＧＧ、逆相映像青信号ＮＳＢＧを内部に取り込むタイミングを各信号毎にシフトクロックＳＣＫの１クロック分ずつ異ならせる必要がある。
また、上述の各実施例においては、この発明をＴＦＴをスイッチ素子に用いたアクティブ・マトリックス方式のカラー液晶ディスプレイ２１を駆動する駆動回路に適用する例を示したが、これに限定されず、この発明は、モノクロ液晶ディスプレイやＴＦＴ以外のスイッチング素子、例えば、ＭＩＭ（Metal Insulator Metal）ダイオード、バリスタ、リングダイオード、ＭＯＳＦＥＴ等を用いたアクティブ・マトリックス方式の液晶ディスプレイに適用することができる。
【００６４】
また、この発明による液晶ディスプレイの駆動回路は、パーソナルコンピュータのモニタなどに用いられる直視型の液晶ディスプレイを備えた画像表示装置や、ホームシアタや教育用などに用いられる投写型の液晶ディスプレイを備えた画像表示装置（プロジェクタ）にも適用することができる。ここで、図１０にプロジェクタの構成の概略を示す。この例のプロジェクタ７０においては、白色光源のランプユニット７１から出射された投写光がライトガイド７２の内部で、複数のミラー７７及び２枚のダイクロイックミラー７３によってＲ、Ｇ、Ｂの３原色に分けられ、それぞれの色の画像を表示する３枚の液晶ディスプレイ７４ｒ、７４ｇ及び７４ｂに導かれる。そして、それぞれの液晶ディスプレイ７４ｒ、７４ｇ及び７４ｂによって変調された光は、ダイクロイックプリズム７５に３方向から入射される。ダイクロイックプリズム７５では、Ｒ及びＢの光が９０度曲げられ、Ｇの光が直進するので、各色の画像が合成され、投写レンズ７６を通してスクリーンなどにカラー画像が投写される。上記液晶ディスプレイ７４ｒ、７４ｇ及び７４ｂを駆動する駆動回路として、上記した第１及び第２の実施例による液晶ディスプレイの駆動回路を用いることにより、安価かつ小型の構成で、表示ムラもなく、アナログでシリアルの高解像度の映像信号をパラレルの映像信号に変換することができ、高解像度で高画質の画像をスクリーンに表示することができる。
【００６５】
【発明の効果】
以上説明したように、この発明の構成によれば、（ｎ＋１）個以上又は（２ｎ＋１）個以上（ただし、ｎの整数倍は除く）のサンプリングパルスに基づいて、アナログでシリアルの映像信号を（ｎ＋１）個以上又は（２ｎ＋１）個以上（ただし、ｎの整数倍は除く）のパラレルの映像信号に順次サンプルホールドすると共に、連続してサンプルホールドされたｎ個の映像信号を、これらが個々に又は共通してホールドされているホールド期間であって、個々に対応するサンプリングパルスに基づいて、又はこれらの中で最初にサンプルホールドされたものに対応するサンプリングパルスに基づいて、次の周期にサンプリングが開始される時より少なくともこれらを個々に又は同時に選択して出力するのに要する時間の分だけ前に選択して順次に又は同時にｎ個のパラレルの映像信号として出力するようにしたので、安価かつ小型の構成で、表示ムラもなく、アナログでシリアルの高解像度の映像信号をパラレルの映像信号に変換することができる。これにより、高解像度で高画質の画像を表示することができる。
また、この発明の別の構成によれば、（ｎ＋１）個以上（ただし、ｎの整数倍は除く）のサンプリングパルスに基づいて、アナログでシリアルの映像信号を（ｎ＋１）個以上（ただし、ｎの整数倍は除く）のパラレルの映像信号に順次サンプルホールドすると共に、連続してサンプルホールドされたｎ個の映像信号を、これらが個々にホールドされているホールド期間であって、個々に対応するサンプリングパルスに基づいて、次の周期にサンプリングが開始される時より少なくともこれらを個々に選択して出力するのに要する第１の時間の分だけ前に選択して順次にｎ個のパラレルの映像信号として出力するようにしたので、液晶ディスプレイの駆動回路をより一層安価かつ小型に構成することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施例である液晶ディスプレイの駆動回路の構成を示すブロック図である。
【図２】同回路を構成するシリアル／パラレル変換部１ａの構成を示す回路図である。
【図３】同変換部１ａを構成するセレクタ４１〜４４に供給されるセレクタ制御信号ＳＣＴＬの各ビットＳＣＴＬ１〜ＳＣＴＬ３の値と、各セレクタ４１〜４４からパラレルの映像赤信号ＳＲＰ１〜ＳＲＰ４として出力される電圧の値との関係の一例を示す図である。
【図４】同変換部１ａの動作の一例を説明するためのタイミング・チャートである。
【図５】この発明の第２の実施例である液晶ディスプレイの駆動回路の構成を示すブロック図である。
【図６】同回路を構成するシリアル／パラレル変換部１１ａの構成を示す回路図である。
【図７】同変換部１１ａを構成するセレクタ１４１〜１４４に供給されるセレクタ制御信号ＳＣＴＬの各ビットＳＣＴＬ１〜ＳＣＴＬ４の値と、各セレクタ４１〜４４からパラレルの映像赤信号ＳＲＰ１〜ＳＲＰ４として出力される電圧の値との関係の一例を示す図である。
【図８】同変換部１１ａの動作の一例を説明するためのタイミング・チャートである。
【図９】この発明をプロジェクタに適用した場合の例を説明するための概略図である。
【図１０】従来の液晶ディスプレイの駆動回路の構成例を示すブロック図である。
【図１１】同回路を構成するシリアル／パラレル変換部３２ａの構成例を示す回路図である。
【図１２】同変換部３２ａの動作の一例を説明するためのタイミング・チャートである。
【符号の説明】
１，１１ シリアル／パラレル変換回路
１ａ，１ｂ，１ｃ，１１ａ，１１ｂ，１１ｃ シリアル／パラレル変換部
２，１２ シフトレジスタ
３１〜３１０，１３１〜１３９ サンプルホールド回路
４１〜４４，１４１〜１４４ セレクタ
【発明の属する技術分野】
この発明は、液晶ディスプレイの駆動方法、その回路及び画像表示装置に関し、詳しくは、マトリックス状に液晶セルが配列された液晶ディスプレイを駆動する液晶ディスプレイの駆動方法、その回路及びこのような液晶ディスプレイの駆動回路を備えた画像表示装置に関する。
【０００２】
【従来の技術】
図１０は、特開平６−２９５１６２号公報に開示されている従来のカラー液晶ディスプレイ２１の駆動回路の構成例を示すブロック図である。
この例のカラー液晶ディスプレイ２１は、例えば、薄膜トランジスタ（ＴＦＴ）をスイッチ素子に用いたアクティブ・マトリックス方式のカラー液晶ディスプレイであり、行方向に所定間隔で設けられた複数本の走査電極（ゲート線）２２と列方向に所定間隔で設けられた複数本のデータ電極（ソース線）２３との交点を画素とし、各画素毎に、等価的に容量性負荷である液晶セル２４と、対応する液晶セル２４を駆動するＴＦＴ２５と、データ電荷を１垂直同期期間の間蓄積するコンデンサ（図示略）とを配列し、映像赤信号ＳＲ、映像緑信号ＳＧ、映像青信号ＳＢに基づいて生成されたデータ赤信号、データ緑信号、データ青信号がデータ電極に印加されると共に、水平同期信号ＳＨ及び垂直同期信号ＳＶに基づいて生成された走査信号が走査電極２２に印加されることにより、カラーの文字や画像等を表示するものである。
【０００３】
また、この例のカラー液晶ディスプレイの駆動回路は、コントローラ３１と、シリアル／パラレル変換回路３２と、ガンマ変換回路３３と、データ反転回路３４と、データ電極駆動回路３５１及び３５２と、走査電極駆動回路３６とから概略構成されている。
コントローラ３１は、外部から供給される水平同期信号ＳＨ及び垂直同期信号ＳＶに基づいて、上側水平走査パルスＰＨＵ及び下側水平走査パルスＰＨＤ並びに垂直走査パルスＰＶを発生してデータ電極駆動回路３５１及び３５２並びに走査電極駆動回路３６に供給すると共に、各部を制御する。シリアル／パラレル変換回路３２は、外部から供給されるアナログでシリアルの映像赤信号ＳＲ、映像緑信号ＳＧ、映像青信号ＳＢに対応してシリアル／パラレル変換部３２ａ〜３２ｃにより構成され、コントローラ３１の制御の下、映像赤信号ＳＲ、映像緑信号ＳＧ、映像青信号ＳＢをパラレルの映像赤信号ＳＲＰ、映像緑信号ＳＧＰ、映像青信号ＳＢＰに変換する。ガンマ変換回路３３は、パラレルの映像赤信号ＳＲＰ、映像緑信号ＳＧＰ、映像青信号ＳＢＰにガンマ補正を施すことにより階調性を付与して、パラレルの映像赤信号ＳＲＧ、映像緑信号ＳＧＧ、映像青信号ＳＢＧとして出力する。
【０００４】
データ反転回路３４は、カラー液晶ディスプレイ２１を交流駆動するために、パラレルの映像赤信号ＳＲＧ、映像緑信号ＳＧＧ、映像青信号ＳＢＧのそれぞれ半分の極性をデータ電極駆動回路３５1及び３５２の基準電圧に対し反転して逆相映像赤信号ＮＳＲＧ、逆相映像緑信号ＮＳＧＧ、逆相映像青信号ＮＳＢＧとし、パラレルの映像赤信号ＳＲＧ、映像緑信号ＳＧＧ、映像青信号ＳＢＧのそれぞれの残りの半分と共に、１ラインの書き込み毎に切り替えてデータ電極駆動回路３５１及び３５２に供給する。データ電極駆動回路３５１及び３５２は、コントローラ３１から供給される上側水平走査パルスＰＨＵ及び下側水平走査パルスＰＨＤのタイミングで、映像赤信号ＳＲＧ、映像緑信号ＳＧＧ、映像青信号ＳＢＧ又は逆相映像赤信号ＮＳＲＧ、逆相映像緑信号ＮＳＧＧ、逆相映像青信号ＮＳＢＧのいずれか一方からデータ赤信号、データ緑信号、データ青信号を生成してカラー液晶ディスプレイ２１の対応するデータ電極２３に印加する。走査電極駆動回路３６は、コントローラ３１から供給される垂直走査パルスＰＶのタイミングで、走査信号を発生してカラー液晶ディスプレイ２１の対応する走査電極２２に印加する。
【０００５】
次に、図１１にシリアル／パラレル変換回路３２を構成するシリアル／パラレル変換部３２ａの構成の一例を示す。この例のシリアル／パラレル変換部３２ａは、シフトレジスタ４１と、２ｎ個（ｎは２以上の整数）のサンプルホールド回路４２１〜４２２ｎと、ｎ個のセレクタ４３１〜４３ｎとから構成されており、コントローラ３１の制御の下、シリアルの映像赤信号ＳＲをｎ個のパラレルの映像赤信号ＳＲＰ１〜ＳＲＰｎに変換する。シフトレジスタ４１は、２ｎ個のディレイ・フリップフロップ（ＤＦＦ）で構成されたシリアルイン・パラレルアウト型のシフトレジスタであり、コントローラ３１から供給されるシフトクロックＳＣＫに同期して、同じくコントローラ３１から供給されるスタートパルスＳＴＰをシフトするシフト動作を行うと共に、２ｎビットのパラレルのデータの各ビットをサンプリングパルスＳＰ１〜ＳＰ２ nとして出力する。サンプルホールド回路４２１〜４２２ｎは、シフトレジスタ４１からそれぞれ供給される対応するサンプリングパルスＳＰ１〜ＳＰ２ nに基づいて、シリアルの映像赤信号ＳＲの電圧ＳＲ１〜ＳＲ２ｎを標本化（サンプリング）し、それぞれサンプリングした映像赤信号ＳＲの電圧ＳＲ１〜ＳＲ２ｎを所定期間保持（ホールド）する。なお、現在の周期の電圧ＳＲ１〜ＳＲ２ｎの値と、次の周期の電圧ＳＲ１〜ＳＲ２ｎの値とは実際には異なるが、同一のサンプルホールド回路４２から出力されるという意味で同一の記号で表現することとする。セレクタ４３１〜４３ｎは、コントローラ３１から供給されるセレクタ制御信号ＳＣＴＬに基づいて、対応するサンプルホールド回路４２１〜４２ｎから供給される映像赤信号ＳＲの電圧ＳＲ１〜ＳＲｎ又は対応するサンプルホールド回路４２ｎ＋１〜４２2 ｎから供給される映像赤信号ＳＲの電圧ＳＲ（ｎ＋１）〜ＳＲ２ｎのいずれか一方を映像赤信号ＳＲＰ１〜ＳＲＰｎとして出力する。
なお、シリアル／パラレル変換部３２ｂ及び３２ｃの構成は、入出力される信号が異なる以外はシリアル／パラレル変換部３２ａの構成と同一であるので、その説明を省略する。
【０００６】
次に、上記構成のシリアル／パラレル変換部３２ａの動作について、ｎ＝４である場合、すなわち、８個のサンプリングホールド回路４２１〜４２８と４個のセレクタ４３１〜４３４とが設けられている場合を例にとって、図１２に示すタイミング・チャートを参照して説明する。まず、コントローラ３１からスタートパルスＳＴＰ（図示略）及び図１２（１）に示すシフトクロックＳＣＫが供給されると、シフトレジスタ４１は、シフトクロックＳＣＫに同期してスタートパルスＳＴＰをシフトするシフト動作を行うと共に、２ｎビットのパラレルのデータの各ビットを、図１２（３）〜図１２（１０）に示すサンプリングパルスＳＰ１〜ＳＰ８として出力する。
【０００７】
したがって、外部から図１２（２）に示すアナログでシリアルの映像赤信号ＳＲが供給されると、サンプルホールド回路４２１は、図１２（３）に示すサンプリングパルスＳＰ１が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ１をサンプリングした後、サンプリングパルスＳＰ１が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ１をホールドする。映像赤信号ＳＲは、アナログ信号であるが、図１２（２）においては、説明を簡単にするために、各電圧ＳＲ１〜ＳＲ８をデジタルのデータのように表現している。同様に、サンプルホールド回路４２２は、図１２（４）に示すサンプリングパルスＳＰ２が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ２をサンプリングした後、サンプリングパルスＳＰ２が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ２をホールドし、サンプルホールド回路４２３は、図１２（５）に示すサンプリングパルスＳＰ３が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ３をサンプリングした後、サンプリングパルスＳＰ３が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ３をホールドし、サンプルホールド回路４２４は、図１２（６）に示すサンプリングパルスＳＰ４が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ４をサンプリングした後、サンプリングパルスＳＰ４が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ４をホールドする。
次に、図１２（１１）に示すように、シフトクロックＳＣＫの第５番目の立ち上がりに同期して、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬが"Ｈ"レベルに変化すると、セレクタ４３１〜４３４は、"Ｈ"レベルのセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第１の端子Ｔ１に接続することにより、図１２（３）〜（６）に示す左側の破線で囲まれた期間において、対応するサンプルホールド回路４２１〜４２４でホールドされている映像赤信号ＳＲの電圧ＳＲ１〜ＳＲ４を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する。
【０００８】
次に、サンプルホールド回路４２５は、図１２（７）に示すサンプリングパルスＳＰ５が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ５をサンプリングした後、サンプリングパルスＳＰ５が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ５をホールドする。同様に、サンプルホールド回路４２６は、図１２（８）に示すサンプリングパルスＳＰ６が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ６をサンプリングした後、サンプリングパルスＳＰ６が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ６をホールドし、サンプルホールド回路４２７は、図１２（９）に示すサンプリングパルスＳＰ７が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ７をサンプリングした後、サンプリングパルスＳＰ７が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ７をホールドし、サンプルホールド回路４２８は、図１２（１０）に示すサンプリングパルスＳＰ８が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ８をサンプリングした後、サンプリングパルスＳＰ８が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ８をホールドする。
次に、図１２（１１）に示すように、シフトクロックＳＣＫの第９番目の立ち上がりに同期して、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬが"Ｌ"レベルに変化すると、セレクタ４３１〜４３４は、"Ｌ"レベルのセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第２の端子Ｔ２に接続することにより、図１２（７）〜（１０）に示す左側の破線で囲まれた期間において、対応するサンプルホールド回路４２５〜４２８でホールドされている映像赤信号ＳＲの電圧ＳＲ５〜ＳＲ８を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する。
以上説明した動作がシフトクロックＳＣＫの４クロック毎の周期で順次繰り返される。映像緑信号ＳＧ及び映像青信号ＳＢについても同様である。
【０００９】
【発明が解決しようとする課題】
上記した従来の液晶ディスプレイの駆動回路において、シリアル／パラレル変換回路３２を設けているのは、以下に示す理由による。すなわち、通常、コントローラ３１、ガンマ変換回路３３及びデータ反転回路３４の動作速度に比べて、データ電極駆動回路３５１及び３５２の動作速度が遅い。例えば、ＳＸＧＡ（super extended graphics array）と呼ばれ、解像度が１２８０×１０２４画素である液晶ディスプレイの場合、コントローラ３１等の動作クロックの周波数、すなわち、外部から供給されるアナログでシリアルの映像信号の周波数が１３５ＭＨｚであるのに対して、データ電極駆動回路３５１及び３５２の動作クロックの周波数は、２０ＭＨｚ程度である。そこで、高周波、すなわち、高解像度でシリアルの映像信号をパラレルの映像信号に変換して低速のデータ電極駆動回路３５１及び３５２において同時並行的に処理させることにより、データ電極駆動回路３５１及び３５２の動作速度と、外部から供給される高解像度の映像信号の周波数特性との整合（マッチング）を取っているのである。このようなシリアルの映像信号をパラレルの映像信号に変換する信号処理は、１個の高周波の信号を複数個の低周波の相の信号に展開するという意味で相展開と呼ばれている。例えば、上記したＳＸＧＡタイプの液晶ディスプレイの場合、外部から供給されるシリアルの映像信号を８相に相展開すれば、周波数は１３５（ＭＨｚ）／８（相）＝１６．８７５（ＭＨｚ）となり、動作速度が２０ＭＨｚ程度のデータ電極駆動回路３５１及び３５２であっても、信号処理をすることができる。
【００１０】
ところで、最近では、マルチメディア化へ進む傾向に伴って、極めて解像度が高い写真や印刷物との互換性が要求されるなど、液晶ディスプレイについて高精細化が要求されるようになって来ており、ＵＸＧＡ（ultra extended graphics array）と呼ばれ、解像度が１６００×１２００画素である液晶ディスプレイも開発されている。このＵＸＧＡタイプの液晶ディスプレイにおいては、外部から供給されるシリアルの映像信号の周波数は１６２ＭＨｚであり、この映像信号を８相に相展開しても、周波数は１６２（ＭＨｚ）／８（相）＝２０．２５（ＭＨｚ）となるため、ほとんどデータ電極駆動回路３５１及び３５２の動作限界となり、「従来の技術」において説明したように、サンプリングパルスＳＰ１〜ＳＰ８の立ち上がり及び立ち下がりのタイミングと、セレクタ制御信号ＳＣＴＬの立ち上がり及び立ち下がりのタイミングとを同時とした場合には、以下に示すような不都合が発生してしまう。
【００１１】
すなわち、まず、各サンプルホールド回路４２を構成するコンデンサの容量に起因してコンデンサの電圧が入力電圧のある許容誤差範囲内に達するまでの時間であるセットリング時間（settling time）が大きかったり、配線の引き回しに起因して信号伝達が遅延することによりセレクタ制御信号ＳＣＴＬの立ち上がりのタイミングがサンプリングパルスＳＰの立ち下がりのタイミングより早かったりして、例えば、図１２（６）のａの部分のように、サンプルホールド回路４２４が"Ｈ"レベルのサンプリングパルスＳＰ４に基づいて映像赤信号ＳＲの電圧ＳＲ４をまだサンプリングしているセットリング時間中にセレクタ４３４が切り替わってしまった場合には、本来画面に表示されてはならないノイズが液晶ディスプレイ２１に表示ムラとして表示されてしまう。具体的には、映像赤信号SＲの電圧ＳＲ４が白レベルであるにもかかわらず、白レベルの電圧ＳＲ４によってサンプルホールド回路４２４を構成するコンデンサが充分に充電される前にセレクタ４３４が切り替わってしまうと、液晶ディスプレイ２１には当該画素の一部がやや暗い赤（映像緑信号ＳＧ及び映像青信号ＳＢが黒レベルの場合）で表示されてしまう。図１２（１０）のａの部分についても同様である。
【００１２】
これに対して、セレクタ４３のスイッチング速度が遅かったり、配線の引き回しに起因して信号伝達が遅延することによりセレクタ制御信号ＳＣＴＬの立ち下がりのタイミングがサンプリングパルスＳＰの立ち上がりのタイミングより遅かったりして、例えば、図１２（１）のｂの部分のように、サンプルホールド回路４２１が次の周期の"Ｈ"レベルのサンプリングパルスＳＰ１に基づいて映像赤信号SＲの電圧ＳＲ１のサンプリングを既に開始しているのに、まだセレクタ４３１が切り替わっていない場合には、本来画面に表示されてはならないノイズが液晶ディスプレイ２１に表示ムラとして表示されてしまう。具体的には、今の周期でサンプリングされた映像赤信号SＲの電圧ＳＲ１が黒レベルであり、次の周期でサンプリングすべき映像赤信号SＲの電圧ＳＲ１が白レベルである場合、サンプルホールド回路４２１が既に白レベルの映像赤信号SＲの電圧ＳＲ１のサンプリングを開始しているのに、まだセレクタ４３」が切り替わっていないと、液晶ディスプレイ２１には当該画素の一部がやや明るい赤（映像緑信号ＳＧ及び映像青信号ＳＢが黒レベルの場合）で表示されてしまう。図１２（７）のｂの部分についても同様である。
【００１３】
従来においては、このような表示ムラについては、セレクタ制御信号ＳＣＴＬの立ち上がりや立ち下がりのタイミングを微調整することで対処し、多少の表示ムラについては許容していたが、ＵＸＧＡタイプの液晶ディスプレイにおいては、データ電極駆動回路３５１及び３５２が動作限界で動作するため、そのような対処方法では表示ムラを解消することは困難であるし、許容限度も超えてしまうと思われる。
この点、相展開する相数を増加させることが考えられるが、この場合、映像信号の１色当たり、セレクタの個数が増加させた相数分増加すると共に、サンプルホールド回路の個数は増加させた相数の２倍の個数増加して液晶ディスプレイの駆動回路が高価になると共に、そのような多相の信号を駆動回路に供給する配線の引き回しが煩雑になり、液晶ディスプレイの駆動回路が大型化してしまう。さらに、配線の引き回しによる信号の遅延の影響も無視できなくなり、セレクタ制御信号ＳＣＴＬの立ち上がりや立ち下がりのタイミングを微調整することだけでは対処できなくなる。
【００１４】
一方、データ電極駆動回路３５１及び３５２並びに走査電極駆動回路３６については、通常、集積回路（ＩＣ）で構成されるが、このＩＣは、最近では、オン抵抗が高く、動作速度が遅いポリシリコンにより作製される場合が多いため、上記した液晶ディスプレイの高精細化に伴うシリアルの映像信号の周波数の高周波数化に充分対処できなくなってしまう。さらに、最近では、液晶ディスプレイを小型化するために、液晶ディスプレイが形成されるガラス基板上にデータ電極駆動回路３５１及び３５２並びに走査電極駆動回路３６をポリシリコンにより作製する技術が開発されているが、この場合には、通常のＩＣ以上に各駆動回路を構成するスイッチング素子のオン抵抗が大きくなるため、動作速度もより遅くなり、上記した液晶ディスプレイの高精細化に伴うシリアルの映像信号の周波数の高周波数化に対処する必要性はより一層強くなる。
【００１５】
この発明は、上述の事情に鑑みてなされたもので、安価かつ小型の構成で、表示ムラもなく、アナログでシリアルの高解像度の映像信号をパラレルの映像信号に変換することができ、これにより、高解像度で高画質の画像を表示することができる液晶ディスプレイの駆動方法、その回路及び画像表示装置を提供することを目的としている。
【００１６】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、アナログでシリアルの映像信号を相展開したｎ個（ｎは２以上の整数）のパラレルの映像信号に基づいて液晶ディスプレイを駆動する液晶ディスプレイの駆動方法に係り、（ｎ＋１）個以上又は（２ｎ＋１）個以上（ただし、ｎの整数倍は除く）のサンプリングパルスに基づいて、上記アナログでシリアルの映像信号を（ｎ＋１）個以上又は（２ｎ＋１）個以上（ただし、ｎの整数倍は除く）のパラレルの映像信号に順次サンプルホールドする第１のステップと、連続してサンプルホールドされたｎ個の映像信号を、これらが個々に又は共通してホールドされているホールド期間であって、個々に対応するサンプリングパルスに基づいて、又はこれらの中で最初にサンプルホールドされたものに対応するサンプリングパルスに基づいて、次の周期にサンプリングが開始される時より少なくともこれらを個々に又は同時に選択して出力するのに要する時間の分だけ前に選択して順次に又は同時に上記ｎ個のパラレルの映像信号として出力する第２のステップとを有することを特徴としている。
【００１７】
また、請求項２記載の発明は、アナログでシリアルの映像信号を相展開したｎ個（ｎは２以上の整数）のパラレルの映像信号に基づいて液晶ディスプレイを駆動する液晶ディスプレイの駆動方法に係り、（ｎ＋１）個以上（ただし、ｎの整数倍は除く）のサンプリングパルスに基づいて、上記アナログでシリアルの映像信号を（ｎ＋１）個以上（ただし、ｎの整数倍は除く）のパラレルの映像信号に順次サンプルホールドする第１のステップと、連続してサンプルホールドされたｎ個の映像信号を、これらが個々にホールドされているホールド期間であって、個々に対応するサンプリングパルスに基づいて、次の周期にサンプリングが開始される時より少なくともこれらを個々に選択して出力するのに要する第１の時間の分だけ前に選択して順次に上記ｎ個のパラレルの映像信号として出力する第２のステップとを有することを特徴としている。
【００１８】
また、請求項３記載の発明は、アナログでシリアルの映像信号を相展開したｎ個（ｎは２以上の整数）のパラレルの映像信号に基づいて液晶ディスプレイを駆動する液晶ディスプレイの駆動方法に係り、（２ｎ＋１）個以上（ただし、ｎの整数倍は除く）のサンプリングパルスに基づいて、上記アナログでシリアルの映像信号を（２ｎ＋１）個以上（ただし、ｎの整数倍は除く）のパラレルの映像信号に順次サンプルホールドする第１のステップと、連続してサンプルホールドされたｎ個の映像信号を、これらが共通してホールドされているホールド期間であって、これらの中で最初にサンプルホールドされたものに対応するサンプリングパルスに基づいて、次の周期にサンプリングが開始される時より少なくともこれらを同時に選択して出力するのに要する第１の時間の分だけ前に選択して同時に上記ｎ個のパラレルの映像信号として出力する第２のステップとを有することを特徴としている。
【００１９】
また、請求項４記載の発明は、請求項１乃至３のいずれか１に記載の液晶ディスプレイの駆動方法に係り、上記第２のステップでは、個々のセットリング時間に略等しい第２の時間経過後、又は上記連続してサンプルホールドされたｎ個の映像信号の中で最後にサンプルホールドされたもののセットリング時間に略等しい第２の時間経過後に、上記連続してサンプルホールドされたｎ個の映像信号の個々の又は同時の選択を開始することを特徴としている。
【００２０】
また、請求項５記載の発明は、請求項１乃至４のいずれか１に記載の液晶ディスプレイの駆動方法に係り、上記第１及び第２の時間は、上記サンプリングパルスを作成する際に用いられるシフトクロックの１個分又は１／２個分であることを特徴としている。
【００２１】
また、請求項６記載の発明は、請求項１乃至５のいずれか１に記載の液晶ディスプレイの駆動方法に係り、上記アナログでシリアルの映像信号は、映像赤信号、映像緑信号、映像青信号からなり、これらの信号毎に上記第１及び第２のステップを施すことを特徴としている。
【００２２】
また、請求項７記載の発明は、請求項１乃至６のいずれか１に記載の液晶ディスプレイの駆動方法に係り、上記液晶ディスプレイは、アクティブ・マトリックス型の液晶ディスプレイであって、そのスイッチング素子は、薄膜トランジスタ、ＭＯＳＦＥＴ、ＭＩＭダイオード、バリスタ、リングダイオードのいずれかであることを特徴としている。
【００２３】
また、請求項８記載の発明は、請求項１乃至７のいずれか１に記載の液晶ディスプレイの駆動方法に係り、上記液晶ディスプレイは、直視型又は投写型であることを特徴としている。
【００２４】
また、請求項９記載の発明は、アナログでシリアルの映像信号を相展開したｎ個（ｎは２以上の整数）のパラレルの映像信号に基づいて液晶ディスプレイを駆動する液晶ディスプレイの駆動回路に係り、（ｎ＋１）個以上又は（２ｎ＋１）個以上（ただし、ｎの整数倍は除く）のサンプリングパルスに基づいて、上記アナログでシリアルの映像信号を（ｎ＋１）個以上又は（２ｎ＋１）個以上（ただし、ｎの整数倍は除く）のパラレルの映像信号に順次サンプルホールドする（ｎ＋１）個以上又は（２ｎ＋１）個以上（ただし、ｎの整数倍は除く）のサンプルホールド回路と、連続してサンプルホールドされたｎ個の映像信号を、これらが個々に又は共通してホールドされているホールド期間であって、個々に対応するサンプリングパルスに基づいて、又はこれらの中で最初にサンプルホールドされたものに対応するサンプリングパルスに基づいて、次の周期にサンプリングが開始される時より少なくともこれらを個々に又は同時に選択して出力するのに要する時間の分だけ前に選択して順次に又は同時に上記ｎ個のパラレルの映像信号として出力するｎ個のセレクタとを備えてなることを特徴としている。
【００２５】
また、請求項１０記載の発明は、アナログでシリアルの映像信号を相展開したｎ個（ｎは２以上の整数）のパラレルの映像信号に基づいて液晶ディスプレイを駆動する液晶ディスプレイの駆動回路に係り、（ｎ＋１）個以上（ただし、ｎの整数倍は除く）のサンプリングパルスに基づいて、上記アナログでシリアルの映像信号を（ｎ＋１）個以上（ただし、ｎの整数倍は除く）のパラレルの映像信号に順次サンプルホールドする（ｎ＋１）個以上（ただし、ｎの整数倍は除く）のサンプルホールド回路と、連続してサンプルホールドされたｎ個の映像信号を、これらが個々にホールドされているホールド期間であって、個々に対応するサンプリングパルスに基づいて、次の周期にサンプリングが開始される時より少なくともこれらを個々に選択して出力するのに要する第１の時間の分だけ前に選択して順次に上記ｎ個のパラレルの映像信号として出力するｎ個のセレクタとを備えてなることを特徴としている。
【００２６】
また、請求項１１記載の発明は、アナログでシリアルの映像信号を相展開したｎ個（ｎは２以上の整数）のパラレルの映像信号に基づいて液晶ディスプレイを駆動する液晶ディスプレイの駆動回路に係り、（２ｎ＋１）個以上（ただし、ｎの整数倍は除く）のサンプリングパルスに基づいて、上記アナログでシリアルの映像信号を（２ｎ＋１）個以上（ただし、ｎの整数倍は除く）のパラレルの映像信号に順次サンプルホールドする（２ｎ＋１）個以上（ただし、ｎの整数倍は除く）のサンプルホールド回路と、連続してサンプルホールドされたｎ個の映像信号を、これらが共通してホールドされているホールド期間であって、これらの中で最初にサンプルホールドされたものに対応するサンプリングパルスに基づいて、次の周期にサンプリングが開始される時より少なくともこれらを同時に選択して出力するのに要する第１の時間の分だけ前に選択して同時に上記ｎ個のパラレルの映像信号として出力するｎ個のセレクタとを備えてなることを特徴としている。
【００２７】
また、請求項１２記載の発明は、請求項９乃至１１のいずれか１に記載の液晶ディスプレイの駆動回路に係り、上記ｎ個のセレクタは、個々のセットリング時間に略等しい第２の時間経過後、又は上記連続してサンプルホールドされたｎ個の映像信号の中で最後にサンプルホールドされたもののセットリング時間に略等しい第２の時間経過後に、上記連続してサンプルホールドされたｎ個の映像信号の個々の又は同時の選択を開始することを特徴としている。
【００２８】
また、請求項１３記載の発明は、請求項９乃至１２のいずれか１に記載の液晶ディスプレイの駆動回路に係り、上記第１及び第２の時間は、上記サンプリングパルスを作成する際に用いられるシフトクロックの１個分又は１／２個分であることを特徴としている。
【００２９】
また、請求項１４記載の発明は、請求項９乃至１３のいずれか１に記載の液晶ディスプレイの駆動回路に係り、上記アナログでシリアルの映像信号は、映像赤信号、映像緑信号、映像青信号からなり、これらの信号毎に上記第１及び第２のステップを施すことを特徴としている。
【００３０】
また、請求項１５記載の発明は、請求項９乃至１４のいずれか１に記載の液晶ディスプレイの駆動回路に係り、上記液晶ディスプレイは、アクティブ・マトリックス型の液晶ディスプレイであって、そのスイッチング素子は、薄膜トランジスタ、ＭＯＳＦＥＴ、ＭＩＭダイオード、バリスタ、リングダイオードのいずれかであることを特徴としている。
【００３１】
また、請求項１６記載の発明は、請求項９乃至１５のいずれか１に記載の液晶ディスプレイの駆動回路に係り、上記液晶ディスプレイは、直視型又は投写型であることを特徴としている。
【００３２】
また、請求項１７記載の発明に係る画像表示装置は、直視型の液晶ディスプレイと、請求項９乃至１５のいずれか１に記載の液晶ディスプレイの駆動回路とを備えてなることを特徴としている。
【００３３】
また、請求項１８記載の発明に係る画像表示装置は、投写型の液晶ディスプレイと、請求項９乃至１５のいずれか１に記載の液晶ディスプレイの駆動回路とを備えてなることを特徴としている。
【００３４】
また、請求項１９記載の発明は、請求項１７又は１８記載の画像表示装置に係り、上記液晶ディスプレイは、アクティブ・マトリックス型の液晶ディスプレイであって、そのスイッチング素子は、薄膜トランジスタ、ＭＯＳＦＥＴ、ＭＩＭダイオード、バリスタ、リングダイオードのいずれかであることを特徴としている。
【００３５】
【作用】
この発明の構成によれば、安価かつ小型の構成で、表示ムラもなく、アナログでシリアルの高解像度の映像信号をパラレルの映像信号に変換することができる。これにより、高解像度で高画質の画像を表示することができる。
【００３６】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行う。
Ａ．第１の実施例
まず、この発明の第１の実施例について説明する。
図１は、この発明の第１の実施例である液晶ディスプレイの駆動回路の構成を示すブロック図である。この図において、図１０の各部に対応する部分には同一の符号を付け、その説明を省略する。この図に示す液晶ディスプレイの駆動回路においては、図１０に示すシリアル／パラレル変換回路３２に代えて、シリアル／パラレル変換回路１が新たに設けられている。
シリアル／パラレル変換回路１は、外部から供給されるアナログでシリアルの映像赤信号ＳＲ、映像緑信号ＳＧ、映像青信号ＳＢに対応してシリアル／パラレル変換部１ａ〜１ｃにより構成され、コントローラ３１の制御の下、映像赤信号ＳＲ、映像緑信号ＳＧ、映像青信号ＳＢをパラレルの映像赤信号ＳＲＰ、映像緑信号ＳＧＰ、映像青信号ＳＢＰに変換する。
【００３７】
次に、図２にシリアル／パラレル変換回路１を構成するシリアル／パラレル変換部１ａの構成の一例を示す。この例のシリアル／パラレル変換部１ａは、シフトレジスタ２と、外部から供給されるアナログでシリアルの映像赤信号をｎ相（ｎは２以上の整数）に相展開するとした場合に、その相数ｎの２倍より２個だけ多い（２ｎ＋２）個のサンプルホールド回路３１〜３２ｎ＋２と、相数ｎと同数のｎ個のセレクタ４１〜４ｎとから構成されており、コントローラ３１の制御の下、アナログでシリアルの映像赤信号ＳＲをｎ個のパラレルの映像赤信号ＳＲＰ１〜ＳＲＰｎに変換する。この例では、ｎ＝４とするので、シリアル／パラレル変換部１ａは、シフトレジスタ２と、１０個のサンプルホールド回路３１〜３１０と、４個のセレクタ４１〜４４とから構成されており、コントローラ３１の制御の下、アナログでシリアルの映像赤信号ＳＲを４個のパラレルの映像赤信号ＳＲＰ１〜ＳＲＰ４に変換する。以下、ｎ＝４として説明する。
【００３８】
シフトレジスタ２は、１０個のＤＦＦで構成されたシリアルイン・パラレルアウト型のシフトレジスタであり、コントローラ３１から供給されるシフトクロックＳＣＫに同期して、同じくコントローラ３１から供給されるスタートパルスＳＴＰをシフトするシフト動作を行うと共に、１０ビットのパラレルのデータの各ビットをサンプリングパルスＳＰ１〜ＳＰ１０として出力する。サンプルホールド回路３１〜３１０は、シフトレジスタ２からそれぞれ供給される対応するサンプリングパルスＳＰ１〜ＳＰ１０に基づいて、シリアルの映像赤信号ＳＲの電圧ＳＲ１〜ＳＲ１０をサンプリングし、それぞれサンプリングした映像赤信号ＳＲの電圧ＳＲ１〜ＳＲ１０を所定期間ホールドする。なお、現在の周期の電圧ＳＲ１〜ＳＲ１０の値と、次の周期の電圧ＳＲ１〜ＳＲ１０の値とは実際には異なるが、同一のサンプルホールド回路３から出力されるという意味で同一の記号で表現することとする。セレクタ４１及び４３は、コントローラ３１から供給される３ビットのセレクタ制御信号ＳＣＴＬに基づいて、サンプルホールド回路３１、３３、３５、３７及び３９から供給される映像赤信号ＳＲの電圧ＳＲ１、ＳＲ３、ＳＲ５、ＳＲ７又はＳＲ９のいずれかを映像赤信号ＳＲＰ１及びＳＲＰ３として出力し、セレクタ４２及び４４は、コントローラ３１から供給される３ビットのセレクタ制御信号ＳＣＴＬに基づいて、サンプルホールド回路３２、３４、３６、３８及び３１０から供給される映像赤信号ＳＲの電圧ＳＲ２、ＳＲ４、ＳＲ６、ＳＲ８又はＳＲ１０のいずれかを映像赤信号ＳＲＰ２及びＳＲＰ４として出力する。ここで、図３に、セレクタ４１〜４４に供給されるセレクタ制御信号ＳＣＴＬの各ビットＳＣＴＬ１〜ＳＣＴＬ３の値と、セレクタ４１〜４４からパラレルの映像赤信号ＳＲＰ１〜ＳＲＰ４として出力される電圧の値との関係の一例を示す。
なお、シリアル／パラレル変換部１ｂ及び１ｃの構成は、入出力される信号が異なる以外はシリアル／パラレル変換部１ａの構成と同一であるので、その説明を省略する。
【００３９】
次に、上記構成のシリアル／パラレル変換部１ａの動作について、図４に示すタイミング・チャートを参照して説明する。まず、コントローラ３１からスタートパルスＳＴＰ（図示略）及び図４（１）に示すシフトクロックＳＣＫが供給されると、シフトレジスタ２は、シフトクロックＳＣＫに同期してスタートパルスＳＴＰをシフトするシフト動作を行うと共に、１０ビットのパラレルのデータの各ビットを、図４（３）〜図４（１２）に示すサンプリングパルスＳＰ１〜ＳＰ１０として出力する。
【００４０】
したがって、外部から図４（２）に示すアナログでシリアルの映像赤信号ＳＲが供給されると、サンプルホールド回路３１は、図４（３）に示すサンプリングパルスＳＰ１が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ１をサンプリングした後、サンプリングパルスＳＰ１が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ１をホールドする。映像赤信号ＳＲは、アナログ信号であるが、図４（２）においては、説明を簡単にするために、各電圧ＳＲ１〜ＳＲ１０をデジタルのデータのように表現している。同様に、サンプルホールド回路３２は、図４（４）に示すサンプリングパルスＳＰ２が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ２をサンプリングした後、サンプリングパルスＳＰ２が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ２をホールドし、サンプルホールド回路３３は、図４（５）に示すサンプリングパルスＳＰ３が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ３をサンプリングした後、サンプリングパルスＳＰ３が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ３をホールドし、サンプルホールド回路３４は、図４（６）に示すサンプリングパルスＳＰ４が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ４をサンプリングした後、サンプリングパルスＳＰ４が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ４をホールドする。
そして、図４（１３）〜（１５）に示すように、シフトクロックＳＣＫの第６番目の立ち上がりに同期して、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬの各ビットＳＣＴＬ１〜ＳＣＴＬ３の値がいずれも"Ｌ"レベルに変化すると、セレクタ４１〜４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第１の端子Ｔ１に接続することにより、図４（３）〜（６）に示す左側の破線で囲まれた期間において、対応するサンプルホールド回路３１〜３４でホールドされている映像赤信号ＳＲの電圧ＳＲ１〜ＳＲ４を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図３の第１段参照）。
【００４１】
次に、サンプルホールド回路３５は、図４（７）に示すサンプリングパルスＳＰ５が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ５をサンプリングした後、サンプリングパルスＳＰ５が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ５をホールドする。同様に、サンプルホールド回路３６は、図４（８）に示すサンプリングパルスＳＰ６が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ６をサンプリングした後、サンプリングパルスＳＰ６が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ６をホールドし、サンプルホールド回路３７は、図４（９）に示すサンプリングパルスＳＰ７が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ７をサンプリングした後、サンプリングパルスＳＰ７が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ７をホールドし、サンプルホールド回路３８は、図４（１０）に示すサンプリングパルスＳＰ８が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ８をサンプリングした後、サンプリングパルスＳＰ８が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ８をホールドする。
そして、図４（１３）〜（１５）に示すように、シフトクロックＳＣＫの第１０番目の立ち上がりに同期して、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬのビットＳＣＴＬ１の値だけが"Ｈ"レベルに変化すると、セレクタ４１〜４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第２の端子Ｔ２に接続することにより、図４（７）〜（１０）に示す左側の破線で囲まれた期間において、対応するサンプルホールド回路３５〜３８でホールドされている映像赤信号ＳＲの電圧ＳＲ５〜ＳＲ８を映像赤信号ＳＲＰ １〜ＳＲＰ４として出力する（図３の第２段参照）。
【００４２】
次に、サンプルホールド回路３９は、図４（１１）に示すサンプリングパルスＳＰ９が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ９をサンプリングした後、サンプリングパルスＳＰ９が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ９をホールドする。同様に、サンプルホールド回路３１０は、図４（１２）に示すサンプリングパルスＳＰ１０が"Ｈ"レベルの期間、映像赤信号ＳＲの電圧ＳＲ１０をサンプリングした後、サンプリングパルスＳＰ１０が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ１０をホールドし、サンプルホールド回路３１は、図４（３）に示すサンプリングパルスＳＰ１が次に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ１をサンプリングした後、サンプリングパルスＳＰ１が次に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ１をホールドし、サンプルホールド回路３２は、図４（４）に示すサンプリングパルスＳＰ２が次に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ２をサンプリングした後、サンプリングパルスＳＰ２が次に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ２をホールドする。
そして、図４（１３）〜（１５）に示すように、シフトクロックＳＣＫの第１４番目の立ち上がりに同期して、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬのビットＳＣＴＬ２の値が"Ｈ"レベルに変化すると共に、ビットＳＣＴＬ１の値が"Ｌ"レベルに変化すると、セレクタ４１〜４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第３の端子Ｔ３に接続することにより、図４（１１）及び（１２）に示す破線で囲まれた期間と、図４（３）及び（４）に示す右側の破線で囲まれた期間とにおいて、対応するサンプルホールド回路３９、３１０、３１及び３２でホールドされている映像赤信号ＳＲの電圧ＳＲ９、ＳＲ１０、ＳＲ１及びＳＲ２を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図３の第３段参照）。
【００４３】
次に、サンプルホールド回路３３は、図４（５）に示すサンプリングパルスＳＰ３が次に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ３をサンプリングした後、サンプリングパルスＳＰ３が次に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ３をホールドする。同様に、サンプルホールド回路３４は、図４（６）に示すサンプリングパルスＳＰ４が次に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ４をサンプリングした後、サンプリングパルスＳＰ４が次に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ４をホールドし、サンプルホールド回路３５は、図４（７）に示すサンプリングパルスＳＰ５が次に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ５をサンプリングした後、サンプリングパルスＳＰ５が次に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ５をホールドし、サンプルホールド回路３６は、図４（８）に示すサンプリングパルスＳＰ６が次に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ６をサンプリングした後、サンプリングパルスＳＰ６が次に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ６をホールドする。
そして、図４（１３）〜（１５）に示すように、シフトクロックＳＣＫの第１８番目の立ち上がりに同期して、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬのビットＳＣＴＬ１の値が"Ｈ"レベルに変化すると、セレクタ４１〜４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第４の端子Ｔ４に接続することにより、図４（５）〜（８）に示す右側の破線で囲まれた期間において、対応するサンプルホールド回路３３〜３６でホールドされている映像赤信号ＳＲの電圧ＳＲ３〜ＳＲ６を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図３の第４段参照）。
【００４４】
次に、サンプルホールド回路３７は、図４（９）に示すサンプリングパルスＳＰ７が次に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ７をサンプリングした後、サンプリングパルスＳＰ７が次に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ７をホールドする。同様に、サンプルホールド回路３８は、図４（１０）に示すサンプリングパルスＳＰ８が次に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ８をサンプリングした後、サンプリングパルスＳＰ８が次に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ８をホールドし、サンプルホールド回路３９は、図４（１１）に示すサンプリングパルスＳＰ９が次に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ９をサンプリングした後、サンプリングパルスＳＰ９が次に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ９をホールドし、サンプルホールド回路３１０は、図４（１２）に示すサンプリングパルスＳＰ１０が次に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ１０をサンプリングした後、サンプリングパルスＳＰ１０が次に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ１０をホールドする。
そして、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬのビットＳＣＴＬ１及びＳＣＴＬ２の値が"Ｌ"レベルに変化すると共に、ビットＳＣＴＬ３の値が"Ｈ"レベルに変化すると、セレクタ４１〜４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第５の端子Ｔ５に接続することにより、対応するサンプルホールド回路３７〜３１０でホールドされている映像赤信号ＳＲの電圧ＳＲ７〜ＳＲ１０を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図３の第５段参照）。以下同様の処理が順次繰り返される。映像緑信号ＳＧ及び映像青信号ＳＢについても同様である。
【００４５】
このように、この例の構成によれば、サンプルホールド回路３を相数ｎの２倍より２個多い（２ｎ＋２）個設ける、すなわち、従来に比べて２個増やし、相数ｎより１個多い（ｎ＋１）個の入力信号から１個を選択するセレクタ４を相数ｎと同数のｎ個設け、さらに、ｎ相に相展開すべきｎ個毎の映像赤信号ＳＲの電圧がすべてサンプリングされた後、すべてホールドされている期間のうち、前後のシフトクロックＳＣＫの１クロック分を除いた期間において、セレクタ制御信号ＳＣＴＬに基づいてセレクタ４を切り替えるようにしている。
したがって、各サンプルホールド回路３を構成するコンデンサの容量に起因してセットリング時間が大きかったり、セレクタ４のスイッチング速度が遅かったり、あるいは配線の引き回しに起因して信号伝達が遅延することによりセレクタ制御信号ＳＣＴＬの立ち上がりのタイミングが各サンプリングパルスＳＰの立ち下がりのタイミングより早かったり、セレクタ制御信号ＳＣＴＬの立ち下がりのタイミングがサンプリングパルスＳＰの立ち上がりのタイミングより遅かったりしても、各映像赤信号ＳＲの電圧のサンプリング期間中にセレクタ４が切り替わることはない。これにより、本来画面に表示されてはならないノイズが液晶ディスプレイ２１に表示ムラとして表示されてしまうことはない。
【００４６】
また、従来のように、セレクタ制御信号ＳＣＴＬの立ち上がりや立ち下がりのタイミングを微調整する必要がない。したがって、配線の引き回しに起因する信号伝達の遅延等の影響や、各サンプルホールド回路３を構成するコンデンサの容量のバラツキやスイッチング素子であるトランジスタの寄生容量のバラツキの影響やセレクタ４のスイッチング速度のバラツキの影響を受けることがないし、タイミングを微調整する技術を有する作業者も必要ない。
また、ＵＸＧＡタイプの液晶ディスプレイを駆動する場合でも、サンプルホールド回路３は映像信号の１色当たり２個増やすだけで良く、相展開する相数自体を増加させる必要がないので、液晶ディスプレイの駆動回路が高価になったり、多相の信号をデータ電極駆動回路３５１及び３５２に供給する配線の引き回しが煩雑になることはなく、液晶ディスプレイの駆動回路が大型化してしまうことはない。さらに、データ電極駆動回路３５１及び３５２並びに走査電極駆動回路３６をオン抵抗が高く、動作速度が遅いポリシリコンにより作製されたＩＣによって構成したり、液晶ディスプレイ２１が形成されるガラス基板上にデータ電極駆動回路３５１及び３５２並びに走査電極駆動回路３６をポリシリコンにより作製する場合であっても、充分に対応することができる。これにより、液晶ディスプレイの高精細化に伴うシリアルの映像信号の周波数の高周波数化に対処することが可能となる。
すなわち、この例の構成によれば、安価かつ小型の構成で、表示ムラもなく、アナログでシリアルの高解像度の映像信号をパラレルの映像信号に変換することができ、これにより、高解像度で高画質の画像を表示することができる液晶ディスプレイの駆動回路を提供することができる。
【００４７】
Ｂ．第２の実施例
次に、この発明の第２の実施例について説明する。
図５は、この発明の第２の実施例である液晶ディスプレイの駆動回路の構成を示すブロック図である。この図において、図１の各部に対応する部分には同一の符号を付け、その説明を省略する。この図に示す液晶ディスプレイの駆動回路においては、図１に示すシリアル／パラレル変換回路１に代えて、シリアル／パラレル変換回路１１が新たに設けられている。
シリアル／パラレル変換回路１１は、外部から供給されるアナログでシリアルの映像赤信号ＳＲ、映像緑信号ＳＧ、映像青信号ＳＢに対応してシリアル／パラレル変換部１１ａ〜１１ｃにより構成され、コントローラ３１の制御の下、映像赤信号ＳＲ、映像緑信号ＳＧ、映像青信号ＳＢをパラレルの映像赤信号ＳＲＰ、映像緑信号ＳＧＰ、映像青信号ＳＢＰに変換する。
【００４８】
次に、図６にシリアル／パラレル変換回路１１を構成するシリアル／パラレル変換部１１ａの構成の一例を示す。この例のシリアル／パラレル変換部１１ａは、シフトレジスタ１２と、外部から供給されるアナログでシリアルの映像赤信号をｎ相（ｎは２以上の整数）に相展開するとした場合に、その相数ｎの２倍より１個だけ多い（２ｎ＋１）個のサンプルホールド回路１３１〜１３２ｎ＋１と、相数ｎと同数のｎ個のセレクタ１４１〜１４ｎとから構成されており、コントローラ３１の制御の下、アナログでシリアルの映像赤信号ＳＲをｎ個のパラレルの映像赤信号ＳＲＰ１〜ＳＲＰｎに変換する。この例では、ｎ＝４とするので、シリアル／パラレル変換部１１ａは、シフトレジスタ１２と、９個のサンプルホールド回路１３１〜１３９と、４個のセレクタ１４１〜１４４とから構成されており、コントローラ３１の制御の下、アナログでシリアルの映像赤信号ＳＲを４個のパラレルの映像赤信号ＳＲＰ１〜ＳＲＰ４に変換する。以下、ｎ＝４として説明する。
【００４９】
シフトレジスタ１２は、９個のＤＦＦで構成されたシリアルイン・パラレルアウト型のシフトレジスタであり、コントローラ３１から供給されるシフトクロックＳＣＫに同期して、同じくコントローラ３１から供給されるスタートパルスＳＴＰをシフトするシフト動作を行うと共に、９ビットのパラレルのデータの各ビットをサンプリングパルスＳＰ１〜ＳＰ９として出力する。サンプルホールド回路１３１〜１３９は、シフトレジスタ１２からそれぞれ供給される対応するサンプリングパルスＳＰ１〜ＳＰ９に基づいて、シリアルの映像赤信号ＳＲの電圧ＳＲ１〜ＳＲ９をサンプリングし、それぞれサンプリングした映像赤信号ＳＲの電圧ＳＲ１〜ＳＲ９を所定期間ホールドする。なお、現在の周期の電圧ＳＲ１〜ＳＲ９の値と、次の周期の電圧ＳＲ１〜ＳＲ９の値とは実際には異なるが、同一のサンプルホールド回路１３から出力されるという意味で同一の記号で表現することとする。セレクタ１４１〜１４４は、コントローラ３１から供給される４ビットのセレクタ制御信号ＳＣＴＬに基づいて、サンプルホールド回路１３１〜１３９から供給される映像赤信号ＳＲの電圧ＳＲ１〜ＳＲ９のいずれかをそれぞれ映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する。ここで、図７に、セレクタ１４１〜１４４に供給されるセレクタ制御信号ＳＣＴＬの各ビットＳＣＴＬ１〜ＳＣＴＬ４の値と、セレクタ１４１〜１４４からパラレルの映像赤信号ＳＲＰ１〜ＳＲＰ４として出力される電圧の値との関係の一例を示す。
なお、シリアル／パラレル変換部１１ｂ及び１１ｃの構成は、入出力される信号が異なる以外はシリアル／パラレル変換部１１ａの構成と同一であるので、その説明を省略する。
【００５０】
次に、上記構成のシリアル／パラレル変換部１１ａの動作について、図８に示すタイミング・チャートを参照して説明する。まず、コントローラ３１からスタートパルスＳＴＰ（図示略）及び図８（１）に示すシフトクロックＳＣＫが供給されると、シフトレジスタ２は、シフトクロックＳＣＫに同期してスタートパルスＳＴＰをシフトするシフト動作を行うと共に、９ビットのパラレルのデータの各ビットを、図８（３）〜図８（１１）に示すサンプリングパルスＳＰ１〜ＳＰ９として出力する。
【００５１】
したがって、外部から図８（２）に示すアナログでシリアルの映像赤信号ＳＲが供給されると、サンプルホールド回路１３１は、図８（３）に示すサンプリングパルスＳＰ１が第１番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ１をサンプリングした後、サンプリングパルスＳＰ１が第１番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ１をホールドする。映像赤信号ＳＲは、アナログ信号であるが、図８（２）においては、説明を簡単にするために、各電圧ＳＲ１〜ＳＲ９をデジタルのデータのように表現している。同様に、サンプルホールド回路１３２は、図８（４）に示すサンプリングパルスＳＰ２が第１番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ２をサンプリングした後、サンプリングパルスＳＰ２が第１番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ２をホールドし、サンプルホールド回路１３３は、図８（５）に示すサンプリングパルスＳＰ３が第１番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ３をサンプリングした後、サンプリングパルスＳＰ３が第１番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ３をホールドし、サンプルホールド回路１３４は、図８（６）に示すサンプリングパルスＳＰ４が第１番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ４をサンプリングした後、サンプリングパルスＳＰ４が"Ｌ"レベルの期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ４をホールドする。
そして、図８（１２）〜（１５）に示すように、シフトクロックＳＣＫの第５番目の立ち下がりに同期して、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬの各ビットＳＣＴＬ１〜ＳＣＴＬ４の値がいずれも"Ｌ"レベルに変化すると、セレクタ１４１〜１４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第１の端子Ｔ１に接続することにより、図８（３）〜（６）に示す左側の破線で囲まれた期間において、対応するサンプルホールド回路１３１〜１３４でホールドされている映像赤信号ＳＲの電圧ＳＲ１〜ＳＲ４を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図７の第１段参照）。
【００５２】
次に、サンプルホールド回路１３５は、図８（７）に示すサンプリングパルスＳＰ５が第１番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ５をサンプリングした後、サンプリングパルスＳＰ５が第１番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ５をホールドする。同様に、サンプルホールド回路１３６は、図８（８）に示すサンプリングパルスＳＰ６が第１番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ６をサンプリングした後、サンプリングパルスＳＰ６が第１番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ６をホールドし、サンプルホールド回路１３７は、図８（９）に示すサンプリングパルスＳＰ７が第１番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ７をサンプリングした後、サンプリングパルスＳＰ７が第１番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ７をホールドし、サンプルホールド回路１３８は、図８（１０）に示すサンプリングパルスＳＰ８が第１番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ８をサンプリングした後、サンプリングパルスＳＰ８が第１番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ８をホールドする。
そして、図８（１２）〜（１５）に示すように、シフトクロックＳＣＫの第９番目の立ち下がりに同期して、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬのビットＳＣＴＬ１の値だけが"Ｈ"レベルに変化すると、セレクタ１４１〜１４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第２の端子Ｔ２に接続することにより、図８（７）〜（１０）に示す左側の破線で囲まれた期間において、対応するサンプルホールド回路１３５〜１３８でホールドされている映像赤信号ＳＲの電圧ＳＲ５〜ＳＲ８を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図７の第２段参照）。
【００５３】
次に、サンプルホールド回路１３９は、図８（１１）に示すサンプリングパルスＳＰ９が第１番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ９をサンプリングした後、サンプリングパルスＳＰ９が第１番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ９をホールドする。同様に、サンプルホールド回路１３１は、図８（３）に示すサンプリングパルスＳＰ１が第２番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ１をサンプリングした後、サンプリングパルスＳＰ１が第２番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ１をホールドし、サンプルホールド回路１３２は、図８（４）に示すサンプリングパルスＳＰ２が第２番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ２をサンプリングした後、サンプリングパルスＳＰ２が第２番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ２をホールドし、サンプルホールド回路１３３は、図８（５）に示すサンプリングパルスＳＰ３が第２番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ３をサンプリングした後、サンプリングパルスＳＰ３が第２番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ３をホールドする。
そして、図８（１２）〜（１５）に示すように、シフトクロックＳＣＫの第１３番目の立ち下がりに同期して、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬのビットＳＣＴＬ２の値が"Ｈ"レベルに変化すると共に、ビットＳＣＴＬ１の値が"Ｌ"レベルに変化すると、セレクタ１４１〜１４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第３の端子Ｔ３に接続することにより、図８（１１）に示す破線で囲まれた期間と、図８（３）〜（５）に示す右側の破線で囲まれた期間とにおいて、対応するサンプルホールド回路１３９、１３１、１３２び１３３でホールドされている映像赤信号ＳＲの電圧ＳＲ９、ＳＲ１、ＳＲ２及びＳＲ３を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図７の第３段参照）。
【００５４】
次に、サンプルホールド回路１３４は、図８（６）に示すサンプリングパルスＳＰ４が第２番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ４をサンプリングした後、サンプリングパルスＳＰ４が第２番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ４をホールドする。同様に、サンプルホールド回路１３５は、図８（７）に示すサンプリングパルスＳＰ５が第２番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ５をサンプリングした後、サンプリングパルスＳＰ５が第２番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ５をホールドし、サンプルホールド回路１３６は、図８（８）に示すサンプリングパルスＳＰ６が第２番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ６をサンプリングした後、サンプリングパルスＳＰ６が第２番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ６をホールドし、サンプルホールド回路１３７は、図８（９）に示すサンプリングパルスＳＰ７が第２番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ７をサンプリングした後、サンプリングパルスＳＰ７が第２番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ７をホールドする。
そして、図８（１２）〜（１５）に示すように、シフトクロックＳＣＫの第１７番目の立ち下がりに同期して、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬのビットＳＣＴＬ１の値が"Ｈ"レベルに変化すると、セレクタ１４１〜１４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第４の端子Ｔ４に接続することにより、図８（６）〜（９）に示す右側の破線で囲まれた期間において、対応するサンプルホールド回路１３４〜１３７でホールドされている映像赤信号ＳＲの電圧ＳＲ４〜ＳＲ７を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図７の第４段参照）。
【００５５】
次に、サンプルホールド回路１３８は、図８（１０）に示すサンプリングパルスＳＰ８が第２番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ８をサンプリングした後、サンプリングパルスＳＰ８が第２番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ８をホールドする。同様に、サンプルホールド回路１３９は、図８（１１）に示すサンプリングパルスＳＰ９が第２番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ９をサンプリングした後、サンプリングパルスＳＰ９が第２番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ９をホールドし、サンプルホールド回路１３１は、サンプリングパルスＳＰ１が第３番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ１をサンプリングした後、サンプリングパルスＳＰ１が第３番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ１をホールドし、サンプルホールド回路１３２は、サンプリングパルスＳＰ２が第３番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ２をサンプリングした後、サンプリングパルスＳＰ２が第３番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ２をホールドする。
そして、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬのビットＳＣＴＬ１及びＳＣＴＬ２の値が"Ｌ"レベルに変化すると共に、ビットＳＣＴＬ３の値が"Ｈ"レベルに変化すると、セレクタ１４１〜１４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第５の端子Ｔ５に接続することにより、対応するサンプルホールド回路１３８、１３９、１３１及び１３２でホールドされている映像赤信号ＳＲの電圧ＳＲ８、ＳＲ９、ＳＲ１及びＳＲ２を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図７の第５段参照）。
【００５６】
次に、サンプルホールド回路１３３は、サンプリングパルスＳＰ３が第３番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ３をサンプリングした後、サンプリングパルスＳＰ３が第３番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ３をホールドする。同様に、サンプルホールド回路１３４は、サンプリングパルスＳＰ４が第３番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ４をサンプリングした後、サンプリングパルスＳＰ４が第３番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ４をホールドし、サンプルホールド回路１３５は、サンプリングパルスＳＰ５が第３番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ５をサンプリングした後、サンプリングパルスＳＰ５が第３番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ５をホールドし、サンプルホールド回路１３６は、サンプリングパルスＳＰ６が第３番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ６をサンプリングした後、サンプリングパルスＳＰ６が第３番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ６をホールドする。
そして、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬのビットＳＣＴＬ１の値が"Ｈ"レベルに変化すると、セレクタ１４１〜１４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第６の端子Ｔ６に接続することにより、対応するサンプルホールド回路１３３〜１３６でホールドされている映像赤信号ＳＲの電圧ＳＲ３〜ＳＲ６を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図７の第６段参照）。
【００５７】
次に、サンプルホールド回路１３７は、サンプリングパルスＳＰ７が第３番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ７をサンプリングした後、サンプリングパルスＳＰ７が第３番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ７をホールドする。同様に、サンプルホールド回路１３８は、サンプリングパルスＳＰ８が第３番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ８をサンプリングした後、サンプリングパルスＳＰ８が第３番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ８をホールドし、サンプルホールド回路１３９は、サンプリングパルスＳＰ９が第３番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ９をサンプリングした後、サンプリングパルスＳＰ９が第３番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ９をホールドし、サンプルホールド回路１３１は、サンプリングパルスＳＰ１が第４番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ１をサンプリングした後、サンプリングパルスＳＰ１が第４番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ１をホールドする。
そして、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬのビットＳＣＴＬ１の値が"Ｌ"レベルに変化すると共に、ビットＳＣＴＬ２の値が"Ｈ"レベルに変化すると、セレクタ１４１〜１４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第７の端子Ｔ７に接続することにより、対応するサンプルホールド回路１３７〜１３９及び１３１でホールドされている映像赤信号ＳＲの電圧ＳＲ７〜ＳＲ９及びＳＲ１を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図７の第７段参照）。
【００５８】
次に、サンプルホールド回路１３２は、サンプリングパルスＳＰ２が第４番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ２をサンプリングした後、サンプリングパルスＳＰ２が第４番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ２をホールドする。同様に、サンプルホールド回路１３３は、サンプリングパルスＳＰ３が第４番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ３をサンプリングした後、サンプリングパルスＳＰ３が第４番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ３をホールドし、サンプルホールド回路１３４は、サンプリングパルスＳＰ４が第４番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ４をサンプリングした後、サンプリングパルスＳＰ４が第４番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ４をホールドし、サンプルホールド回路１３５は、サンプリングパルスＳＰ５が第４番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ５をサンプリングした後、サンプリングパルスＳＰ５が第４番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ５をホールドする。
そして、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬのビットＳＣＴＬ１の値が"Ｈ"レベルに変化すると、セレクタ１４１〜１４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第８の端子Ｔ８に接続することにより、対応するサンプルホールド回路１３２〜１３５でホールドされている映像赤信号ＳＲの電圧ＳＲ２〜ＳＲ５を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図７の第８段参照）。
【００５９】
次に、サンプルホールド回路１３６は、サンプリングパルスＳＰ６が第４番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ６をサンプリングした後、サンプリングパルスＳＰ６が第４番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ６をホールドする。同様に、サンプルホールド回路１３７は、サンプリングパルスＳＰ７が第４番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ７をサンプリングした後、サンプリングパルスＳＰ７が第４番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ７をホールドし、サンプルホールド回路１３８は、サンプリングパルスＳＰ８が第４番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ８をサンプリングした後、サンプリングパルスＳＰ８が第４番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ８をホールドし、サンプルホールド回路１３９は、サンプリングパルスＳＰ９が第４番目に"Ｈ"レベルとなる期間、映像赤信号ＳＲの電圧ＳＲ９をサンプリングした後、サンプリングパルスＳＰ９が第４番目に"Ｌ"レベルとなる期間、サンプリングした映像赤信号ＳＲの電圧ＳＲ９をホールドする。
そして、コントローラ３１から供給されているセレクタ制御信号ＳＣＴＬのビットＳＣＴＬ１〜ＳＣＴＬ３の値が"Ｌ"レベルに変化すると共に、ビットＳＣＴＬ４の値が"Ｈ"レベルに変化すると、セレクタ１４１〜１４４は、このセレクタ制御信号ＳＣＴＬに基づいて、それぞれの共通端子Ｔｃを第９の端子Ｔ９に接続することにより、対応するサンプルホールド回路１３６〜１３９でホールドされている映像赤信号ＳＲの電圧ＳＲ６〜ＳＲ９を映像赤信号ＳＲＰ１〜ＳＲＰ４として出力する（図７の第９段参照）。以下同様の処理が順次繰り返される。映像緑信号ＳＧ及び映像青信号ＳＢについても同様である。
【００６０】
このように、この例の構成によれば、サンプルホールド回路１３を相数ｎの２倍より１個多い（２ｎ＋１）個設ける、すなわち、従来に比べて１個増やし、サンプルホールド回路１３の個数と同数の（２ｎ＋１）個の入力信号から１個を選択するセレクタ１４を相数ｎと同数のｎ個設け、さらに、ｎ相に相展開すべきｎ個毎の映像赤信号ＳＲの電圧がすべてサンプリングされた後、すべてホールドされている期間のうち、前後のシフトクロックＳＣＫの１／２クロック分を除いた期間において、セレクタ制御信号ＳＣＴＬに基づいてセレクタ１４を切り替えるようにしている。
したがって、上記した第１の実施例により得られる効果が得られる他、第１の実施例に比べて、サンプルホールド回路１３の個数を映像信号の１色当たり１個減らすことができる。
【００６１】
以上、この発明の実施例を図面を参照して詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
例えば、上述の各実施例においては、ｎ相に相展開すべきｎ個毎の映像赤信号ＳＲの電圧がすべてサンプリングされた後、すべてホールドされている期間のうち、前後のシフトクロックＳＣＫの１クロック又は１／２クロック分を除いた期間において、セレクタ制御信号ＳＣＴＬに基づいてセレクタ４又は１４を切り替える例を示したが、これに限定されない。通常はサンプルホールド回路における遅延（主としてセットリング時間）の影響が考えられるが、表示ムラの点では、セレクタのスイッチングにおける遅延の方が、次の周期で表示すべき映像信号のサンプリング途中の電圧が現在の周期の電圧としてセレクタから出力され、現在の画素とは全く異なった画素が表示されてしまうという点で影響が大きい。したがって、少なくとも、セレクタのスイッチングにおける遅延を考慮して、次の周期の映像信号の電圧の出力のためにセレクタを切り替えるようにセレクタ制御信号ＳＣＴＬを生成する必要がある。一方、現在の周期の映像信号の電圧を出力するためには、サンプルホールド回路のセットリング時間経過後にセレクタを切り替えるようにセレクタ制御信号ＳＣＴＬを生成する必要がある。
要するに、相数ｎ分のシフトクロックＳＣＫのクロック数だけセレクタの状態を保持することを前提に、少なくともセレクタのスイッチングにおける遅延時間分だけ同一のサンプルホールド回路から次の周期の映像信号の電圧が供給される前にセレクタを切り替え、必要に応じて、当該周期に最後に到来する映像信号の電圧をサンプリングするサンプルホールド回路のセットリング時間経過した後にセレクタを切り替えるように構成すれば良い。
【００６２】
また、上述の各実施例においては、相展開の相数ｎとした場合に、サンプルホールド回路の個数を（２ｎ＋１）個又は（２ｎ＋２）個とする例を示したが、これに限定されず、サンプルホールド回路の個数は、（２ｎ＋３）個以上としてももちろん良い。
また、上述の各実施例においては、相展開の相数ｎとして４である例を示したが、これに限定されない。相数ｎについては、外部から供給されるアナログでシリアルの映像信号の周波数と、サンプルホールド回路の動作速度、主として、セットリング時間とによって決定される。
また、上述の各実施例においては、ガンマ変換回路３３をシリアル／パラレル変換回路１及び１１の後段に設ける例を示したが、これに限定されず、ガンマ変換回路３３をシリアル／パラレル変換回路１及び１１の前段に設ける、すなわち、シリアルの映像赤信号ＳＲに対してガンマ補正を施すようにしても良い。このように構成すれば、ガンマ変換回路３３をより簡単に構成することができる。
また、上述の各実施例においては、液晶ディスプレイ２１の駆動方式としてドット反転駆動方式を採用する例を示したが、これに限定されず、この発明は、液晶ディスプレイ２１の駆動方式として、データライン駆動方式、ゲートライン反転駆動方式、フレーム反転駆動方式のいずれを採用した構成にも適用することができる。
【００６３】
また、上述の各実施例においては、カラー液晶ディスプレイ２１の上下両側にデータ電極駆動回路３５１及び３５２を設ける例を示したが、これに限定されず、この発明は、カラー液晶ディスプレイ２１の上側又は下側のいずれか一方にデータ電極駆動回路が設けられている構成にも適用することができる。
また、上述の各実施例において、セレクタ制御信号ＳＣＴＬの各ビットＳＣＴＬ１〜ＳＣＴＬ３又はＳＣＴＬ１〜ＳＣＴＬ４の値と、各セレクタ４１〜４４又は１４１〜１４４から出力される映像赤信号ＳＲの電圧の値との関係について、図３及び図７に示すものを採用する例を示したが、これに限定されないことは言うまでもない。
また、上述の各実施例においては、４個のセレクタ４１〜４４及び１４１〜１４４がいずれも同一のセレクタ制御信号ＳＣＴＬにより同時に切り替えられる例を示したが、これに限定されず、例えば、特開平９−１３４１４９号公報に開示されているように、各相毎にセレクタ４１〜４４又は１４１〜１４４の切り替えタイミングを順次シフトクロックＳＣＫの１クロック分ずつ異ならせるように構成しても良い。これにより、サンプルホールド回路の個数は、（ｎ＋１）個又は（ｎ＋２）個で良い。もっとも、この場合、セレクタ制御信号ＳＣＴＬの生成方法が複雑になると共に、データ電極駆動回路３５１及び３５２が供給されるパラレルの映像赤信号ＳＲＧ、映像緑信号ＳＧＧ、映像青信号ＳＢＧ又は逆相映像赤信号ＮＳＲＧ、逆相映像緑信号ＮＳＧＧ、逆相映像青信号ＮＳＢＧを内部に取り込むタイミングを各信号毎にシフトクロックＳＣＫの１クロック分ずつ異ならせる必要がある。
また、上述の各実施例においては、この発明をＴＦＴをスイッチ素子に用いたアクティブ・マトリックス方式のカラー液晶ディスプレイ２１を駆動する駆動回路に適用する例を示したが、これに限定されず、この発明は、モノクロ液晶ディスプレイやＴＦＴ以外のスイッチング素子、例えば、ＭＩＭ（Metal Insulator Metal）ダイオード、バリスタ、リングダイオード、ＭＯＳＦＥＴ等を用いたアクティブ・マトリックス方式の液晶ディスプレイに適用することができる。
【００６４】
また、この発明による液晶ディスプレイの駆動回路は、パーソナルコンピュータのモニタなどに用いられる直視型の液晶ディスプレイを備えた画像表示装置や、ホームシアタや教育用などに用いられる投写型の液晶ディスプレイを備えた画像表示装置（プロジェクタ）にも適用することができる。ここで、図１０にプロジェクタの構成の概略を示す。この例のプロジェクタ７０においては、白色光源のランプユニット７１から出射された投写光がライトガイド７２の内部で、複数のミラー７７及び２枚のダイクロイックミラー７３によってＲ、Ｇ、Ｂの３原色に分けられ、それぞれの色の画像を表示する３枚の液晶ディスプレイ７４ｒ、７４ｇ及び７４ｂに導かれる。そして、それぞれの液晶ディスプレイ７４ｒ、７４ｇ及び７４ｂによって変調された光は、ダイクロイックプリズム７５に３方向から入射される。ダイクロイックプリズム７５では、Ｒ及びＢの光が９０度曲げられ、Ｇの光が直進するので、各色の画像が合成され、投写レンズ７６を通してスクリーンなどにカラー画像が投写される。上記液晶ディスプレイ７４ｒ、７４ｇ及び７４ｂを駆動する駆動回路として、上記した第１及び第２の実施例による液晶ディスプレイの駆動回路を用いることにより、安価かつ小型の構成で、表示ムラもなく、アナログでシリアルの高解像度の映像信号をパラレルの映像信号に変換することができ、高解像度で高画質の画像をスクリーンに表示することができる。
【００６５】
【発明の効果】
以上説明したように、この発明の構成によれば、（ｎ＋１）個以上又は（２ｎ＋１）個以上（ただし、ｎの整数倍は除く）のサンプリングパルスに基づいて、アナログでシリアルの映像信号を（ｎ＋１）個以上又は（２ｎ＋１）個以上（ただし、ｎの整数倍は除く）のパラレルの映像信号に順次サンプルホールドすると共に、連続してサンプルホールドされたｎ個の映像信号を、これらが個々に又は共通してホールドされているホールド期間であって、個々に対応するサンプリングパルスに基づいて、又はこれらの中で最初にサンプルホールドされたものに対応するサンプリングパルスに基づいて、次の周期にサンプリングが開始される時より少なくともこれらを個々に又は同時に選択して出力するのに要する時間の分だけ前に選択して順次に又は同時にｎ個のパラレルの映像信号として出力するようにしたので、安価かつ小型の構成で、表示ムラもなく、アナログでシリアルの高解像度の映像信号をパラレルの映像信号に変換することができる。これにより、高解像度で高画質の画像を表示することができる。
また、この発明の別の構成によれば、（ｎ＋１）個以上（ただし、ｎの整数倍は除く）のサンプリングパルスに基づいて、アナログでシリアルの映像信号を（ｎ＋１）個以上（ただし、ｎの整数倍は除く）のパラレルの映像信号に順次サンプルホールドすると共に、連続してサンプルホールドされたｎ個の映像信号を、これらが個々にホールドされているホールド期間であって、個々に対応するサンプリングパルスに基づいて、次の周期にサンプリングが開始される時より少なくともこれらを個々に選択して出力するのに要する第１の時間の分だけ前に選択して順次にｎ個のパラレルの映像信号として出力するようにしたので、液晶ディスプレイの駆動回路をより一層安価かつ小型に構成することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施例である液晶ディスプレイの駆動回路の構成を示すブロック図である。
【図２】同回路を構成するシリアル／パラレル変換部１ａの構成を示す回路図である。
【図３】同変換部１ａを構成するセレクタ４１〜４４に供給されるセレクタ制御信号ＳＣＴＬの各ビットＳＣＴＬ１〜ＳＣＴＬ３の値と、各セレクタ４１〜４４からパラレルの映像赤信号ＳＲＰ１〜ＳＲＰ４として出力される電圧の値との関係の一例を示す図である。
【図４】同変換部１ａの動作の一例を説明するためのタイミング・チャートである。
【図５】この発明の第２の実施例である液晶ディスプレイの駆動回路の構成を示すブロック図である。
【図６】同回路を構成するシリアル／パラレル変換部１１ａの構成を示す回路図である。
【図７】同変換部１１ａを構成するセレクタ１４１〜１４４に供給されるセレクタ制御信号ＳＣＴＬの各ビットＳＣＴＬ１〜ＳＣＴＬ４の値と、各セレクタ４１〜４４からパラレルの映像赤信号ＳＲＰ１〜ＳＲＰ４として出力される電圧の値との関係の一例を示す図である。
【図８】同変換部１１ａの動作の一例を説明するためのタイミング・チャートである。
【図９】この発明をプロジェクタに適用した場合の例を説明するための概略図である。
【図１０】従来の液晶ディスプレイの駆動回路の構成例を示すブロック図である。
【図１１】同回路を構成するシリアル／パラレル変換部３２ａの構成例を示す回路図である。
【図１２】同変換部３２ａの動作の一例を説明するためのタイミング・チャートである。
【符号の説明】
１，１１ シリアル／パラレル変換回路
１ａ，１ｂ，１ｃ，１１ａ，１１ｂ，１１ｃ シリアル／パラレル変換部
２，１２ シフトレジスタ
３１〜３１０，１３１〜１３９ サンプルホールド回路
４１〜４４，１４１〜１４４ セレクタ
Claims (23)
- アナログでシリアルの映像信号を相展開したｎ個（ｎは２以上の整数）のパラレルの映像信号に基づいて液晶ディスプレイを駆動する液晶ディスプレイの駆動方法であって、
（２ｎ＋２）個又は（２ｎ＋１）個のサンプリングパルスに基づいて、前記アナログでシリアルの映像信号を（２ｎ＋２）個又は（２ｎ＋１）個のパラレルの映像信号に順次サンプルホールドする第１のステップと、
連続してサンプルホールドされたｎ個の映像信号を、これらが共通してホールドされているホールド期間であって、これらの中で最初にサンプルホールドされたものに対応するサンプリングパルスに基づいて、該サンプルホールドの次の周期においてサンプリングが開始される時より少なくともこれらを同時に選択して出力するのに要する時間の分だけ前に選択して同時に前記ｎ個のパラレルの映像信号として出力する第２のステップと
を有することを特徴とする液晶ディスプレイの駆動方法。 - アナログでシリアルの映像信号を相展開したｎ個（ｎは２以上の整数）のパラレルの映像信号に基づいて液晶ディスプレイを駆動する液晶ディスプレイの駆動方法であって、
（２ｎ＋２）個のサンプリングパルスに基づいて、前記アナログでシリアルの映像信号を（２ｎ＋２）個のパラレルの映像信号に順次サンプルホールドする第１のステップと、
連続してサンプルホールドされたｎ個の映像信号を、これらが共通してホールドされているホールド期間であって、これらの中で最初にサンプルホールドされたものに対応するサンプリングパルスに基づいて、該サンプルホールドの次の周期においてサンプリングが開始される時より少なくともこれらを同時に選択して出力するのに要する第１の時間の分だけ前に選択して同時に前記ｎ個のパラレルの映像信号として出力する第２のステップと
を有することを特徴とする液晶ディスプレイの駆動方法。 - 前記第２のステップでは、前記連続してサンプルホールドされたｎ個の映像信号の中で最後にサンプルホールドされた映像信号のサンプリングに要するセットリング時間に略等しい前記第１の時間経過後に、前記連続してサンプルホールドされたｎ個の映像信号の同時の選択を開始する
ことを特徴とする請求項２に記載の液晶ディスプレイの駆動方法。 - 前記第１の時間は、前記サンプリングパルスを作成する際に用いられるシフトクロックの１個分であることを特徴とする請求項３に記載の液晶ディスプレイの駆動方法。
- アナログでシリアルの映像信号を相展開したｎ個（ｎは２以上の整数）のパラレルの映像信号に基づいて液晶ディスプレイを駆動する液晶ディスプレイの駆動方法であって、
（２ｎ＋１）個のサンプリングパルスに基づいて、前記アナログでシリアルの映像信号を（２ｎ＋１）個のパラレルの映像信号に順次サンプルホールドする第１のステップと、
連続してサンプルホールドされたｎ個の映像信号を、これらが共通してホールドされているホールド期間であって、これらの中で最初にサンプルホールドされたものに対応するサンプリングパルスに基づいて、該サンプルホールドの次の周期においてサンプリングが開始される時より少なくともこれらを同時に選択して出力するのに要する第２の時間の分だけ前に選択して同時に前記ｎ個のパラレルの映像信号として出力する第２のステップと
を有することを特徴とする液晶ディスプレイの駆動方法。 - 前記第２のステップでは、前記連続してサンプルホールドされたｎ個の映像信号の中で最後にサンプルホールドされた映像信号のサンプリングに要するセットリング時間に略等しい前記第２の時間経過後に、前記連続してサンプルホールドされたｎ個の映像信号の同時の選択を開始する
ことを特徴とする請求項５に記載の液晶ディスプレイの駆動方法。 - 前記第２の時間は、前記サンプリングパルスを作成する際に用いられるシフトクロックの１／２個分であることを特徴とする請求項６に記載の液晶ディスプレイの駆動方法。
- 前記アナログでシリアルの映像信号は、映像赤信号、映像緑信号、映像青信号からなり、これらの信号毎に前記第１及び第２のステップを施すことを特徴とする請求項１乃至７のいずれか１に記載の液晶ディスプレイの駆動方法。
- 前記液晶ディスプレイは、アクティブ・マトリックス型の液晶ディスプレイであって、そのスイッチング素子は、薄膜トランジスタ、ＭＯＳＦＥＴ、ＭＩＭダイオード、バリスタ、リングダイオードのいずれかであることを特徴とする請求項１乃至８のいずれか１に記載の液晶ディスプレイの駆動方法。
- 前記液晶ディスプレイは、直視型又は投写型であることを特徴とする請求項１乃至９のいずれか１に記載の液晶ディスプレイの駆動方法。
- アナログでシリアルの映像信号を相展開したｎ個（ｎは２以上の整数）のパラレルの映像信号に基づいて液晶ディスプレイを駆動する液晶ディスプレイの駆動回路であって、
（２ｎ＋２）個又は（２ｎ＋１）個のサンプリングパルスに基づいて、前記アナログでシリアルの映像信号を（２ｎ＋２）個又は（２ｎ＋１）個のパラレルの映像信号に順次サンプルホールドする（２ｎ＋２）個又は（２ｎ＋１）個のサンプルホールド回路と、
連続してサンプルホールドされたｎ個の映像信号を、これらが共通してホールドされているホールド期間であって、これらの中で最初にサンプルホールドされたものに対応するサンプリングパルスに基づいて、該サンプルホールドの次の周期においてサンプリングが開始される時より少なくともこれらを同時に選択して出力するのに要する時間の分だけ前に選択して同時に前記ｎ個のパラレルの映像信号として出力するｎ個のセレクタと
を備えてなることを特徴とする液晶ディスプレイの駆動回路。 - アナログでシリアルの映像信号を相展開したｎ個（ｎは２以上の整数）のパラレルの映像信号に基づいて液晶ディスプレイを駆動する液晶ディスプレイの駆動回路であって、
（２ｎ＋２）個のサンプリングパルスに基づいて、前記アナログでシリアルの映像信号を（２ｎ＋２）個のパラレルの映像信号に順次サンプルホールドする（２ｎ＋２）個のサンプルホールド回路と、
連続してサンプルホールドされたｎ個の映像信号を、これらが共通してホールドされているホールド期間であって、これらの中で最初にサンプルホールドされたものに対応するサンプリングパルスに基づいて、該サンプルホールドの次の周期においてサンプリングが開始される時より少なくともこれらを同時に選択して出力するのに要する第１の時間の分だけ前に選択して同時に前記ｎ個のパラレルの映像信号として出力するｎ個のセレクタと
を備えてなることを特徴とする液晶ディスプレイの駆動回路。 - 前記ｎ個のセレクタは、前記連続してサンプルホールドされたｎ個の映像信号の中で最後にサンプルホールドされた映像信号のサンプリングに要するセットリング時間に略等しい前記第１の時間経過後に、前記連続してサンプルホールドされたｎ個の映像信号の同時の選択を開始することを特徴とする請求項１２に記載の液晶ディスプレイの駆動回路。
- 前記第１の時間は、前記サンプリングパルスを作成する際に用いられるシフトクロックの１個分であることを特徴とする請求項１３に記載の液晶ディスプレイの駆動回路。
- アナログでシリアルの映像信号を相展開したｎ個（ｎは２以上の整数）のパラレルの映像信号に基づいて液晶ディスプレイを駆動する液晶ディスプレイの駆動回路であって、
（２ｎ＋１）個のサンプリングパルスに基づいて、前記アナログでシリアルの映像信号を（２ｎ＋１）個のパラレルの映像信号に順次サンプルホールドする（２ｎ＋１）個のサンプルホールド回路と、
連続してサンプルホールドされたｎ個の映像信号を、これらが共通してホールドされているホールド期間であって、これらの中で最初にサンプルホールドされたものに対応するサンプリングパルスに基づいて、該サンプルホールドの次の周期においてサンプリングが開始される時より少なくともこれらを同時に選択して出力するのに要する第２の時間の分だけ前に選択して同時に前記ｎ個のパラレルの映像信号として出力するｎ個のセレクタと
を備えてなることを特徴とする液晶ディスプレイの駆動回路。 - 前記ｎ個のセレクタは、前記連続してサンプルホールドされたｎ個の映像信号の中で最後にサンプルホールドされた映像信号のサンプリングに要するセットリング時間に略等しい前記第２の時間経過後に、前記連続してサンプルホールドされたｎ個の映像信号の同時の選択を開始することを特徴とする請求項１５に記載の液晶ディスプレイの駆動回路。
- 前記第２の時間は、前記サンプリングパルスを作成する際に用いられるシフトクロックの１／２個分であることを特徴とする請求項１６に記載の液晶ディスプレイの駆動回路。
- 前記アナログでシリアルの映像信号は、映像赤信号、映像緑信号、映像青信号からなり、これらの信号毎に、前記（２ｎ＋２）個又は（２ｎ＋１）個のサンプルホールド回路と、前記ｎ個のセレクタとが設けられていることを特徴とする請求項１１乃至１７のいずれか１に記載の液晶ディスプレイの駆動回路。
- 前記液晶ディスプレイは、アクティブ・マトリックス型の液晶ディスプレイであって、そのスイッチング素子は、薄膜トランジスタ、ＭＯＳＦＥＴ、ＭＩＭダイオード、バリスタ、リングダイオードのいずれかであることを特徴とする請求項１１乃至１８のいずれか１に記載の液晶ディスプレイの駆動回路。
- 前記液晶ディスプレイは、直視型又は投写型であることを特徴とする請求項１１乃至１９のいずれか１に記載の液晶ディスプレイの駆動回路。
- 直視型の液晶ディスプレイと、請求項１１乃至１９のいずれか１に記載の液晶ディスプレイの駆動回路とを備えてなることを特徴とする画像表示装置。
- 投写型の液晶ディスプレイと、請求項１１乃至１９のいずれか１に記載の液晶ディスプレイの駆動回路とを備えてなることを特徴とする画像表示装置。
- 前記液晶ディスプレイは、アクティブ・マトリックス型の液晶ディスプレイであって、そのスイッチング素子は、薄膜トランジスタ、ＭＯＳＦＥＴ、ＭＩＭダイオード、バリスタ、リングダイオードのいずれかであることを特徴とする請求項２１又は２２に記載の画像表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000216621A JP5138839B2 (ja) | 2000-07-17 | 2000-07-17 | 液晶ディスプレイの駆動方法、その回路及び画像表示装置 |
| KR10-2001-0042843A KR100401356B1 (ko) | 2000-07-17 | 2001-07-16 | 액정 디스플레이 구동 방법, 액정 디스플레이용 구동회로, 및 이를 이용한 이미지 디스플레이 장치 |
| US09/906,087 US6844866B2 (en) | 2000-07-17 | 2001-07-17 | Method for driving liquid crystal display, driving circuit for liquid crystal display, and image display device using same |
| TW090117501A TW512301B (en) | 2000-07-17 | 2001-07-17 | Method for driving liquid crystal display, driving circuit for liquid crystal display, and image display device using same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000216621A JP5138839B2 (ja) | 2000-07-17 | 2000-07-17 | 液晶ディスプレイの駆動方法、その回路及び画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002032061A JP2002032061A (ja) | 2002-01-31 |
| JP5138839B2 true JP5138839B2 (ja) | 2013-02-06 |
Family
ID=18711858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000216621A Expired - Fee Related JP5138839B2 (ja) | 2000-07-17 | 2000-07-17 | 液晶ディスプレイの駆動方法、その回路及び画像表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6844866B2 (ja) |
| JP (1) | JP5138839B2 (ja) |
| KR (1) | KR100401356B1 (ja) |
| TW (1) | TW512301B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001084226A1 (fr) * | 2000-04-28 | 2001-11-08 | Sharp Kabushiki Kaisha | Unite d'affichage, procede d'excitation pour unite d'affichage, et appareil electronique de montage d'une unite d'affichage |
| JP3846469B2 (ja) * | 2003-10-01 | 2006-11-15 | セイコーエプソン株式会社 | 投写型表示装置および液晶パネル |
| FR2872331B1 (fr) * | 2004-06-25 | 2006-10-27 | Centre Nat Rech Scient Cnrse | Echantillonneur analogique rapide pour enregistrement et lecture continus et systeme de conversion numerique |
| US7598679B2 (en) * | 2005-02-03 | 2009-10-06 | O2Micro International Limited | Integrated circuit capable of synchronization signal detection |
| JP5703347B2 (ja) * | 2013-07-19 | 2015-04-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US12001105B2 (en) * | 2019-04-11 | 2024-06-04 | Declan Paul O'Connor | System and method for the right-sizing of LCD screens, screens adapted for dividing into a plurality of custom sized screens, and right-sized screens derived therefrom |
| CN113674715B (zh) * | 2021-10-25 | 2022-03-04 | 常州欣盛半导体技术股份有限公司 | 具有低电磁干扰的源极驱动器及资料移位方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05232898A (ja) * | 1992-02-21 | 1993-09-10 | Nec Corp | 画像信号処理回路 |
| JP2994169B2 (ja) * | 1993-04-09 | 1999-12-27 | 日本電気株式会社 | アクティブマトリックス型液晶表示装置 |
| EP0718816B1 (en) * | 1994-12-20 | 2003-08-06 | Seiko Epson Corporation | Image display device |
| JPH09134149A (ja) | 1995-11-09 | 1997-05-20 | Seiko Epson Corp | 画像表示装置 |
| KR100204334B1 (ko) * | 1996-07-05 | 1999-06-15 | 윤종용 | 표시모드 변환기능을 갖는 비디오신호 변환장치 및 그 장치를 구비한 표시장치 |
-
2000
- 2000-07-17 JP JP2000216621A patent/JP5138839B2/ja not_active Expired - Fee Related
-
2001
- 2001-07-16 KR KR10-2001-0042843A patent/KR100401356B1/ko not_active IP Right Cessation
- 2001-07-17 US US09/906,087 patent/US6844866B2/en not_active Expired - Fee Related
- 2001-07-17 TW TW090117501A patent/TW512301B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6844866B2 (en) | 2005-01-18 |
| TW512301B (en) | 2002-12-01 |
| JP2002032061A (ja) | 2002-01-31 |
| KR20020014678A (ko) | 2002-02-25 |
| US20020005830A1 (en) | 2002-01-17 |
| KR100401356B1 (ko) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100654590B1 (ko) | 화상디스플레이장치및그의구동방법 | |
| JP3926651B2 (ja) | 表示駆動装置およびそれを用いた表示装置 | |
| JP3133216B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US5748175A (en) | LCD driving apparatus allowing for multiple aspect resolution | |
| EP0852372B1 (en) | Image display apparatus | |
| EP1191513A2 (en) | Active matrix display device | |
| WO2011092944A1 (ja) | 多原色表示装置 | |
| US20080186267A1 (en) | Display device | |
| US20070103421A1 (en) | Liquid-crystal display, projector system, portable terminal unit, and method of driving liquid-crystal display | |
| US7859594B2 (en) | Display driving signal processor, display apparatus and a method of processing display driving signal | |
| US5883608A (en) | Inverted signal generation circuit for display device, and display apparatus using the same | |
| JP5138839B2 (ja) | 液晶ディスプレイの駆動方法、その回路及び画像表示装置 | |
| JP2004521397A (ja) | ディスプレイデバイスとその駆動方法 | |
| JP2009020197A (ja) | 表示装置ならびにその駆動回路および駆動方法 | |
| JP2011150241A (ja) | 表示装置、表示パネルドライバ、及び表示パネル駆動方法 | |
| JP2000227585A (ja) | 駆動回路一体型液晶表示装置 | |
| JP3311224B2 (ja) | 表示素子用反転信号生成回路とそれを用いた表示装置 | |
| KR19990083431A (ko) | 액정디스플레이장치 | |
| JP2005257929A (ja) | アクティブマトリクス型表示装置 | |
| JPH11231822A (ja) | 画像表示装置およびその駆動方法 | |
| US20020067337A1 (en) | Liquid crystal display imager and clock reduction method | |
| JPH0594154A (ja) | 液晶表示パネル装置 | |
| JPH10222133A (ja) | 液晶表示装置の駆動回路 | |
| JP3764285B2 (ja) | 液晶表示装置の駆動方法およびその駆動回路 | |
| Baik et al. | 0.79" single panel liquid crystal on silicon backplane IC with 1408 8 b DACs for HDTV applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070613 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110404 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110412 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110513 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120926 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |