KR19990083431A - 액정디스플레이장치 - Google Patents

액정디스플레이장치 Download PDF

Info

Publication number
KR19990083431A
KR19990083431A KR1019990014577A KR19990014577A KR19990083431A KR 19990083431 A KR19990083431 A KR 19990083431A KR 1019990014577 A KR1019990014577 A KR 1019990014577A KR 19990014577 A KR19990014577 A KR 19990014577A KR 19990083431 A KR19990083431 A KR 19990083431A
Authority
KR
South Korea
Prior art keywords
circuit
video signal
amplifier
liquid crystal
processing circuit
Prior art date
Application number
KR1019990014577A
Other languages
English (en)
Other versions
KR100649902B1 (ko
Inventor
히로키마사아키
Original Assignee
야마자끼 순페이
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마자끼 순페이, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 야마자끼 순페이
Publication of KR19990083431A publication Critical patent/KR19990083431A/ko
Application granted granted Critical
Publication of KR100649902B1 publication Critical patent/KR100649902B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

화소전극에 인가되는 비디오 신호에 대해 고주파 범위에서 이득 감소를 보상하는 고선명도 액정 디스플레이 장치를 개시한다. 비디오 신호 처리회로는 소스 구동기 회로에 입력되는 적어도 하나의 비디오 신호를 출력하는 반전 처리회로를 포함한다. 반전 처리회로는 증폭기를 포함하며 증폭 및 반전 기능을 갖는다. 피킹(peaking) 처리회로는 반전처리 회로 내의 증폭기에 접속된다. 비디오 신호 주파수 fvid가 증폭기의 높은 범위 내에 있어도, 증폭기의 이득은 중간 범위값(이득이일정하게 되는 주파수 범위)까지 증가된다. 피킹회로는 액정패널의 특성을 보상하기 때문에, 보정회로에 의해 결정된 전위로부터 충실하게 재생된 교류전류 신호를 반전 처리회로가 액정셀에 인가하는 것이 가능하다.

Description

액정 디스플레이 장치{Liquid crystal display device}
본 발명은 구동기 회로를 내장한 액티브 매트릭스 액정 디스플레이 장치에 관한 것으로, 특히 액정 디스플레이 장치의 선명도 및 화질을 향상시키는 기술에 관한 것이다.
최근에, 음극선관(CRT) 대용 디스플레이로서 액정 디스플레이(LCD), 플라즈마 디스플레이 패널(PDP), 전장발광(EL) 디스플레이와 같은 평판에 기술 개발이 되고 있다. 이들 평판 디스플레이 중에서, 액정 디스플레이가 시장에서 가장 크며 노트북 개인용 컴퓨터, 액정 패널을 구비한 디지털 카메라, 자동차 항법 시스템, 투사기(projector) 및 와이드 스크린 텔레비전을 포함하여 여러 가지 디스플레이 매체에 이용되고 있다.
CRT보다 큰 액정 디스플레이의 잇점은 도트 매트릭스 디스플레이 방식에 의해 주어진 디스플레이부 평탄성 및 고선명도로 넓은 디스플레이 영역이 얻어지는 데에 있다.
고선명도는 액정 디스플레이 내 화소수가 증가함을 의미한다. 화소수가 증가함에 따라 구동 주파수가 증가한다. 예를 들면, 화소수는 NTSC 규격에서는 수천의 약 4백개이지만 HDTV 규격에서는 대략 2백만(1920 x 1080 화소)개로 늘어난다. 따라서, 입력 비디오 신호는 그 최대 주파수가 NTSC 규격에서는 6MHz이지만 HDTV 규격에서는 20 내지 30MHz에 이른다.
비디오 신호를 정확하게 디스플레이하기 위해서, 클록신호는 비디오 신호의 수배(예를 들면, 약 50 내지 60MHz)의 주파수를 필요로 한다. 더욱이 이제는 고선명도 및 고화질의 디스플레이를 필요로 할 것이며 속도가 극히 높은 도트 클럭의 비디오 신호를 처리해야 할 것으로 예상된다.
도 11a는 비디오 신호가 종래의 액정 디스플레이 패널에 입력되는 경로를 간단히 도시한 것이다. 액정 디스플레이 패널(10)은 도 11a에 도시한 바와 같이, 화소 매트릭스 영역(11)과 게이트 구동기 회로(12) 및 소스 구동기 회로(13)로 구성된다. 게이트 구동기 회로(12)는 주사선 구동기 회로라고도 한다. 소스 구동기 회로(13)는 신호선 구동기 회로 혹은 데이터선 구동기 회로라고도 한다. 화소 매트릭스 영역(11)은 각각이 액정 셀(15) 및 화소 TFT(16)을 갖는 화소들을 갖는다. 액정 셀(15)은 비디오 신호가 입력되는 화소전극과 대향 전극간에 개재된 유전층을 갖는 캐패시터 구조를 갖는다. 화소 TFT(16)는 게이트 전극, 소스전극 및 드레인 전극을 포함한다. 게이트 전극은 주사선(17)에 접속되며, 소스전극(또는 드레인 전극)은 신호선(18)에 접속되며 드레인 전극(또는 소스전극)은 액정셀(15)의 화소전극에 접속된다. 주사선(17)은 게이트 구동기 회로(12)에 접속되고 신호선(18)은 게이트선이라고도 한다. 신호선(18)은 데이터선, 소스선 혹은 드레인선이라고도 한다.
화소셀에 인가되는 비디오 신호는 비디오 신호 처리회로(20)에 의해 액정판넬(10)의 디스플레이 패널(10)의 디스플레이 특성에 적합하게 처리된다. 비디오 신호 처리회로(20)는 외부로부터 입력된 비디오 신호에 대한 처리로 감마보정, 변경 및 증폭을 주로 수행한다. 처리된 비디오 신호는 신호선(18)을 통해 소스 구동기 회로(13)에서 화소 매트릭스 영역(11)으로 입력되고, 이에 따라 액정셀(15)의 화소전극에 인가된다. 액정셀(15) 내의 액정물질은 이에 인가된 전압에 따라 광투과율이 변한다. 광투과율 변화는 톤(tone)에 대응하며 이에 의해 전 액정셀(15)에 의해 이미지가 형성된다.
액정패널에 고품질의 디스플레이를 실현하기 위해서, 비디오 신호 처리회로(20)는 충실하게 신호파형을 증폭하기 위해 증폭기(21)(도 11b 참조)를 필요로 한다. 이것은 액정셀(15)의 화소전극에 인가되는 비디오 신호의 진폭 및 형태가 최종으로 결정되는 비디오 신호 처리회로(20)의 최종 출력 말단에 있기 때문이다. 결국, 증폭기(21)는 펄스신호 진폭 악화 및 펄스파형이 둥굴게 되는 것을 야기하지 말아야 한다.
증폭기(21)는 일반적으로 도 11c의 참조부호 1101로 도시한 바와 같이 주파수 특성을 갖는데, 도면에서 전압이득은 중간범위에서는 거의 일정하고 어떤 주파수를 넘는 범위에서는 일정한 비율로 감소한다. 감소율은 증폭기가 1단인 경우 -20dB/디케이드(-6dB/옥타브)이다. 높은 범위에서 이득이 감소되는 원인은 단일 증폭기에서 출력 임피던스가 증가하기 때문이다.
그러나, 액정 디스플레이에서는 증폭기(21)의 출력 말단 전압뿐만 아니라 화소전극에 최종 인가되는 전압을 고려해야 한다. 따라서, 비디오 신호 처리회로 내의 증폭기(21)의 주파수 특성에 대해서 단일 증폭기(21) 대신 증폭기(21)와 액정셀(15)간에 접속된 저항 RLC 및 용량 CLC도 고려할 필요성이 있다. 그래서, 도 11c의 참조부호 1102로 보인 바와 같이 액정셀(15)의 화소전극의 이득이 낮아지기 시작하는 주파수 범위는 액정 패널 저항 RLC 및 용량 CLC에 기인한 임피던스 감소에 의해 단일 증폭기(21)의 이득보다 낮은 측으로 옮겨진다.
액정 디스플레이 선명도의 증가는 화소 및 화소밀도 증가가 된다. 화소는 증가한다면 접속선 수를 증가시켜 액정 패널 저항 RLC을 증가시킨다. 밀도 증가는 화소 매트릭스 기생용량의 문제를 일으켜 용량 CLC이 증가하는 경향을 발생시킨다. 따라서, 선명도가 증가하면 증폭기(21)의 이득이 낮은 범위측 쪽으로 평탄하게 되는 주파수 범위가 옮겨지게 된다. 이득 감소를 회피하기 위해서, 저항 RLC을 감소시킬 수도 있다. 저항 RLC을 감소시키기 위해서, 상호접속 두께를 증가시킬 수 있다. 그러나, 상호접속 두께 증가는 상호접속 점유면적 증가로 되어 화소 축소라 하는 기술적인 개발 방향과 정반대로 간다.
선명도 증가는 또한 고주파 구동을 필요로 한다. HDTV 규격에서 비디오 신호 구동 주파수는 20 내지 30MHz의 높은 주파수를 필요로 한다. HDTV 규격의 디스플레이가 액정패널로 실현된다면, 비디오 신호 주파수 fvid는 전술한 액정 패널의 선명도 증가에 기인하여 화소전극의 이득이 감소되는 주파수 범위에 불가피하게 이르게 된다.
화소전극의 이득증가가 비디오 신호 주파수 fvid에서 일어난다면, 비디오 신호의 흑백 레벨이 감소되어, 이미지가 그레이(컬러 디스플레이에서 흐린 컬러)로 되어 디스플레이 품질이 저하된다.
고주파 구동은 천 미만의 수백개의 화소를 갖는 VGA 혹은 SVAG 규격의 액정 패널에 대해서는 불필요하였다. 결국, 화소전극에 인가된 전압 이득이 고주파측에서 감소하였어도, 이득이 평탄한 주파수에서 증폭기(21)를 사용할 수도 있었을 것이다. 주파수에 관한 이등감소 문제는 전혀 인식되지 않았다.
본 발명의 목적은 화소 매트릭스 영역의 화소전극에 인가되는 비디오 신호에 대해 고주파수 범위에서 이득감소를 보상하여 디스플레이 장치의 선명도를 증가시켜 전술한 문제를 제거하는, 고품질로 디스플레이할 수 있는 액정 디스플레이 장치를 제공하는 것이다.
도 1은 본 발명에 따른 액정 디스플레이 장치의 구성을 도시한 블록도.
도 2는 반전처리 회로의 구성을 도시한 부분 블록도.
도 3은 도 2의 반전 처리회로 내의 증폭기의 주파수 특성을 도시한 도면.
도 4는 도 2의 수정예로서, 반전 처리회로의 구성을 도시한 부분 블록도.
도 5는 실시예 1의 액정 디스플레이 장치의 구성을 도시한 블록도.
도 6은 실시예 1의 소스 구동기 회로 및 화소 매트릭스 영역을 포함하는 부분 블록.
도 7은 실시예 1의 동기신호, 극성 반전신호, 입력 비디오 신호와 제1 및 제2 교류전류 비디오 신호를 도시한 신호 파형도.
도 8은 실시예 1의 소스 구동기 회로의 신호에 대한 타이밍도.
도 9는 실시예 3의 소스 구동기 회로 및 화소 매트릭스 영역을 포함하는 부분 블록도.
도 10은 실시예 4의 리어 투사기형 디스플레이 장치의 개략적인 구조도.
도 11a, 11b 및 11c는 종래 기술 설명도.
<도면의 주요 부분에 대한 부호의 설명>
100, 300 : 액정패널 101, 301 : 화소 매트릭스 영역
103, 305 : 소스 구동기 회로 104, 302 : 주사선
105, 304 : 게이트 구동기 회로 106, 306 : TFT
107, 307 : 액정셀 110, 310 : 비디오 신호 처리회로
111, 311 : A/D 변환기 112, 312: 보정회로
113, 313, 314 : D/A 변환기 114 : 반전 처리회로
117 : 피킹 처리회로 120, 320 : 제어회로
200 : 동기신호 600 : 본체
603, 604 : 거울 605 : 스크린
610 : 액정 디스플레이 패널
본 발명의 구성에 따라, 액정 디스플레이 장치는 적어도, 각각의 화소전극에 대해 스위칭 소자를 갖는 화소 매트릭스 영역; 상기 화소 매트릭스 영역의 주사선에 접속된 제1 구동기 회로; 상기 화소 매트릭스 영역의 신호선에 접속된 제2 구동기 회로; 비디오 신호를 교류화하고 복수의 교류전류 비디오 신호를 상기 제1 구동기 회로에 출력하는 비디오 신호 처리회로; 및 상기 제1 구동기 회로, 상기 제2 구동기 회로 및 상기 비디오 신호 처리회로에 대한 구동을 제어하는 제어신호를 생성하는 제어회로를 포함하며, 상기 비디오 신호 처리회로는 교류전류 비디오 신호를 출력하는 각각의 출력단자에 가장 가까운 곳에 놓인 증폭기의 출력에 접속된 피킹(peaking) 처리를 행하는 회로를 갖는다.
본 발명의 다른 구성에 따라, 비디오 신호 처리회로는 비디오 신호를 교류전류 비디오 신호로 변환하여 이 교류전류 비디오 신호를 제1 구동기 회로에 출력한다. 교류전류 신호는 서로 반전된 관계에 있는 2종류의 교류전류 신호로 구성된다. 비디오 신호 처리회로는 교류전류 비디오 신호를 출력하는 각각의 출력단자에 가장 가까운 곳에 놓인 증폭기의 출력에 접속된 피킹처리를 행하는 회로를 갖는다.
본 발명의 액정 디스플레이 장치에서, 피킹 처리회로는 비디오 신호를 출력하는 출력단자에 가장 가까운 곳에 놓인 증폭기의 출력에 접속된다. 이것은 증폭기에 부과된 임피던스, 즉 화소 매트릭스 영역 혹은 구동기 회로의 임피던스 감소에 기인하여 화소전극의 전압이득을 보상함으로써 고선명도 디스플레이로 디스플레이하는 것을 가능하게 한다.
도 1 내지 도 4를 참조하여 본 발명을 설명한다.
먼저 도 1은 액정 디스플레이 장치는 이미지를 디스플레이하는 액정패널(100), 입력된 비디오 신호를 교류전류로 되게 하는 비디오 신호 처리회로(110), 및 액정 패널(100) 및 비디오 신호 동작 타이밍을 제어하는 제어회로(120)를 포함한다.
액정 패널(100)에서, 화소 매트릭스 영역(101)은 서로 병렬로 수직으로 확장하는 복수의 신호선(102)을 통해 소스 구동기 회로(신호선 구동기회로)(103)와, 서로 병렬로 수평으로 확장하는 복수의 주사선(104)을 통해 게이트 구동기 회로(주사선 구동기 회로)(105)에 접속된다.
화소 매트릭스 영역(101)은 신호선(102)과 주사선(104)의 교점에 가깝게 각각 배열된 TFT(박막 트랜지스터)(106)와 이 TFT(106)에 접속된 액정셀(107)로 화소단위로 형성된다. 주사선(104)은 이 일단이, 대응하는 TFT의 게이트 전극에 접속되며, 신호선(102)은 그 일단이 TFT의 소스전극 혹은 드레인 전극에 접속된다. 액정셀(107)은 화소전극, 대향전극 및 화소전극과 대향전극간에 개재된 액정 물질에 의한 캐패시터로 형성된다. 대향전극은 모든 액정셀(107)에 대해 공통으로 만들어지며 그 전위는 공통전위(중심 전위)로 유지된다.
구동기 회로(103, 105)는 TFT 등에 의해 형성된다. 전계효과 이동도 면에서 구동기 회로(103, 105)의 TFT와 TFT(106)용으로 비정질 실리콘막으로부터 결정화된 다결정 실리콘막이 적합하게 사용된다. 비정질 실리콘-게르마늄막으로부터 결정화된 막을 사용하는 것 또한 가능하다.
비디오 신호 처리회로(110), 제어회로(120) 등은 액정패널(100)과는 다른 기판, 예를 들면 다른 인쇄기판 상에 탑재된다. 기판 및 액정 패널(100) 상의 회로는 케이블, 가요성 회로보드 등을 통해 접속된다. 덧붙여 집적도 면에서 액정 패널과 동일한 기판에 비디오 신호 처리회로(110) 및 제어회로(120)를 포함하는 주변회로 일부 또는 전체를 배열하는 것이 바람직한 것은 말할 나위도 없다.
비디오 신호 처리회로(110)는 A/D(아날로그/디지털) 변환기(111), 보정회로(112), D/A(디지털/아날로그) 변환기(113) 및 반전 처리회로(114)를 갖는다. 제어회로(120)는 동기신호(200)에 기초하여 소스 구동기 회로(103), 게이트 구동기 회로(105), 비디오 신호 처리회로(110)를 동작시키는 타이밍을 제어하기 위해서 펄스(시작펄스, 클록펄스, 동기신호, 극성반전신호, 등)를 생성하는 회로이다.
소스 구동기 회로(103)에는 비디오 신호 처리회로(110)에 의해 교류전류 형태로 된 비디오 신호, 제어회로(120)로부터의 시작 펄스 신호, 클록신호, 수평 동기신호, 등이 입력된다. 본 실시예에서 액정 디스플레이 장치의 동작을 이하 설명한다.
제어회로(120)는 기준으로서 입력 동기신호(200)에 기초하여, 위상이 동기된 발진기로부터 출력된 소스 발진으로서 동기된 발진 클록신호(OSC)로, 사전에 설정된 카운트수(주파수 분주비)로 클록을 카운트하는 동작(주파수 분주)을 반복한다. 이러한 주파수 분주와 동시에, 클록을 카운트하여 스크린 방향의 시작펄스(SPD)(201), 스크린 수직방향의 시작펄스(SPS)(202), 스크린 수평방향의 클록펄스(CLD)(204), 스크린 수직방향의 클록펄스(CLS)(204), 및 극성 반전 신호(FRP)(205)를 생성한다. 더욱이, 수평 동기신호(HSY) 및 수직 동기신호(VSY)를 생성하는 경우가 있으며, HSY 및 VSY는 스크린에 문자를 디스플레이하기 위해 수평 혹은 수평방향의 기준으로서 사용된다.
디스플레이 장치의 외부로부터 입력되는 입력 비디오 신호(210)는 각각의 화소단위에 대한 적색(R), 녹색(G) 및 청색(B)의 비디오 데이터 쌍을 갖는 RGB 아날로그 신호이며, 이것은 매 단위시간마다 비디오 신호 처리회로(110)로 전송된다. 입력 비디오 신호(210)는 수직 라인수가 연속한 연속신호인데, 이것은 한 스크린(한 프레임)의 비디오 신호를 수직방향으로 라인수로 나눈 것이다.
입력 비디오 신호(210)에 대응하여, 화소 매트릭스 영역(101)은 수평방향으로 적색, 녹색 및 청색의 상이한 세가지 색에 대응하여 순서대로 반복하여 놓인 R, G, B 화소를 가지며, 그럼으로써 수직으로 화소 어레이를 구성한다. 예를 들면, 화소 매트릭스 영역(101)을 수평으로 1024 화소 및 수직으로 768 화소로 구성하는 것을 고찰하면, 수직 라인수(768 컬럼)에서 수평의 1024 화소 정보 신호를 각각 포함하는 수평라인을 갖는 연속한 신호로 형성된다. 통상의 경우, 입력 비디오 신호(210)는 CRT에 대응하는 신호이나, 액정 패널에는 적합하지 않다. 이 때문에, 비디오 신호 처리회로(110)는 입력 비디오 신호(210)에 대해 여러 가지 신호처리를 수행한다.
비디오 신호 처리회로(110)에서, 입력 비디오 신호(210)는 A/D 변환기(110)에 의해 디지털 RGB 신호로 변환되어 보정회로(112)로 출력된다. 보정회로(112)에서, 액정 물질의 특성에 관한 감마보정 등이 디지털 신호 형태의 비디오 신호에 행해져 이에 따라 톤 특성이 개선된다. 보정된 비디오 신호는 다시 D/A 변환기(113)에 의해 아날로그 RGB 신호로 변환된다.
A/D 변환기(111)에 의해 비디오 신호(210)를 디지털화하는 것은 보정회로(112)에 의해 보정을 쉽고 정확하게 할 수 있기 때문이다. A/D 변환기(111)는 입력 비디오 신호(210)가 디지털 신호인 경우 생략될 수 있음에 유의한다.
보정된 비디오 신호는 이어서 반전 처리회로(114)에 의해 액정패널에 적합한 전위(일반적으로, -5V 내지 5V)로 증폭된다. 즉, 보정된 비디오 신호는 제어회로(120)에서 반전 처리회로(114)로 입력된 극성 반전 신호(FRP)(205)의 펄스 전위로 극성을 반전함으로서 교류전류 형태로 만들어진다.
액정 패널(100)용 소스 구동기 회로(103)에는 교류전류 형태의 비디오 신호(211)와 더불어, 제어회로(120)에 의해 생성된 SPD(201) 및 CLD(203)가 입력된다. SPD(201)는 1수평 시간 주기 디스플레이의 어느 타이밍에서 시작해야 하는지를 정하는 펄스신호이다. CLD(203)는 수평방향으로 각각의 화소에 대응하는 펄스신호이다. 이 신호에 따라, 소스 구동기 회로(103)는 교류전류 형태로 비디오 신호(211)에 대해 샘플링을 수행하여 각각의 화소에 대응하는 전압(비디오 신호)을 비디오 라인(102)에 출력한다.
게이트 구동기 회로(105)에는 제어회로(120)에 의해 생성된 SPS(202) 및 CLS(204)가 입력된다. SPS(202)는 1수직 시간 주기의 어느 타이밍에서 시작해야 하는지 정하는 펄스신호이다. CLS(204)는 수직방향으로 각각의 화소에 대응하는 펄스신호이다. 게이트 구동기 회로(105)는 매 한 수평 주기마다 상기한 순서로 화소 매트릭스 영역(101)에 대해 주사선(104)을 선택하여 이미지를 디스플레이한다.
비디오 신호 처리회로(110)의 반전 처리회로(104)는 증폭 및 반전처리를 수행하는 회로로서 기본적으로 증폭기로 구성된다. 종래의 예(도 11c 참조)에서 보인 바와 같이, 증폭기는 높은 범위 측에서 전압이득이 주파수가 증가함에 따라 감소하는 특성을 갖는다. 처리될 비디오 신호의 주파수 fvid가 20MHz 이상이면, 반전 처리회로(114)의 증폭기에서 이득이 일정한 주파수에서도 액정셀(107)의 화소전극에 인가되는 신호 이득이 감소된다. 왜냐하면 반전 처리회로(114)의 출력에 접속된 액정패널(100)에 저항기 또는 캐패시터가 존재하기 때문이다. 이것은 보정회로(112)에 의해 보정된 디지털 비디오 신호의 데이터를 충실하게 화소전극에 인가하는 것을 불가능하게 한다.
고품질의 디스플레이에 있어서, 액정셀(107)의 화소전극에 인가된 교류전류 비디오 신호(211)는 입력된 비디오 신호(210)를 충실하게 재생되어야 한다. 또한, 교류전류 비디오 신호(211)는 소스 구동기 회로(103)에 입력된다면 신호선(102)에 의해 분할되기 때문에, 전체 교류전류 비디오 신호(211)에 대한 보정은 비디오 신호 처리회로(110)에 의해 수행된다. 결국, 화소전극에서 전압이득에 대한 보정은 소스 구동기 회로(103)의 앞 단인 비디오 신호 처리회로(110)에 의해 행해진다. 비디오 신호 처리회로(110)에서, 액정셀(107)에 가능한 한 가까운 회로에 의해 화소전극에 인가되는 전압의 전압이득 감소를 보상하는 것이 바람직하다. 본 발명에서, 액정 패널에 최종으로 입력되는 반전 처리회로(114)의 출력신호는 비디오 신호(211)이며, 따라서 반전 처리회로(114)는 교류전류 비디오 신호(211)의 출력 말단에 가장 가까운 증폭기이다.
액정셀(107)에서 이득감소를 보상하기 위해서, 도 2에 도시한 바와 같이 피킹(peaking) 처리를 수행하기 위해서 반전 처리회로(114)의 증폭기(115)의 출력에 피킹 처리회로(117)가 접속된다. 도 3은 화소전극에 인가된 교류전류 비디오 신호에 관한 주파수와 전압간 관계를 도시한 것이다. 도 3의 참조부호 31로 보인 바와 같이 피킹 처리회로(117)가 접속되어 있지 않은 경우, 액정셀(107)의 화소전극에 인가되는 비디오 신호 주파수 fvid에서 신호의 전압이득은 감소된다. 피킹 처리회로(117)가 도 3의 참조부호 32로 보인 바와 같이 증폭기(115)의 출력에 접속된 경우, 화소전극에 인가되는 비디오 신호 주파수 fvid에서 신호의 전압이득은 중간범위(이득이 일정한 주파수 범위)에서의 이득까지 증가된다. 덧붙여, 피킹 처리회로(117)의 특성은 증폭기(115)에 의해 부하 임피던스(액정 패널(100)에 의해 처리된 임피던스)에 기인한 전압의 감소를 보상하도록 결정되었다.
피킹 처리회로(117)는 액정 패널(100)의 특성을 보상하는 수단으로서 비디오 신호 처리회로(110)의 출력 단자에 가장 가깝게 위치한 증폭기(115)에 이를 접속하는 것이 가장 중요하다. 피킹 처리회로(117)를 증폭기(115)의 출력에 접속함으로써, 피킹 처리회로(117)에 의해 접속된 교류전류 비디오 신호는 될 수 있는 한 감소된 교란으로 소스 구동기 회로(113)에 입력될 수 있다. 이 때문에, 보정회로(112)에 의해 결정된 전위로부터 재생된 교류전류 비디오 신호(211)를 액정셀(107)의 화소전극에 충실하게 인가하는 것이 가능하게 된다.
또한, 도 4에 도시한 바와 같이 반전 처리회로(124)의 증폭기(125)의 출력에 피드백 회로가 설치되고 피킹 처리회로에 의해 피드백 회로가 구성되어도, 도 2의 반전 처리회로(114)와 동일한 효과를 얻을 수 있다. 도 4에서 동일한 참조부호는 동일한 구성요소를 나타낸다. 도 4는 도 2의 반전 처리회로(114)의 수정예이다.
화소전극에 인가된 전압의 높은 범위측에서 이득감소를 개선하기 위해서, 액정패널(100) 내의 저항이나 용량을 감소시키는 것이 안출되어야 한다. 그러나, 수직으로 천개를 넘는 화소를 갖는 고선명 패널에서 패널 설계 혹은 제조기술을 통해 이득감소를 개선하기는 매우 어렵다. 상호접속에 저저항 물질을 선택, 상호접속 폭 증가 등을 해야 하나, 전술한 바와 같은 화소 축소 및 처리문제에 기인하여 실제적으로 적용하기가 어려워 디스플레이 특성이 악화된다. 따라서, 이득감소 문제는 액정패널 설계 혹은 처리기술 개선에 의해 제거하기란 매우 어렵다. 한편, 이득감소 문제는 본 발명의 피킹 처리회로(117)에 의해 쉽게 해결될 수 있다.
비디오 신호의 이득감소는 피킹 처리 회로(117)를 비디오 신호 처리회로(110)의 출력단자에 접속함으로써 개선되었다. 증폭 감소 및 펄스파형이 둥글게 되는 것은 액정 패널 특성에 기인한 시작펄스 혹은 클록 펄스 신호에서 야기된다. 이러한 진폭감소 및 펄스신호의 펄스파형이 둥글게 되는 것은 도 2 및 도 4에 도시한 바와 같이, 피킹 처리회로를 또한 제어회로(120)의 액정패널(100)의 출력 말단에 접속된 증폭기 혹은 시작펄스 신호(202, 201) 혹은 클록펄스 신호(203, 204)의 출력 말단에 가장 가까운 증폭기에 접속함으로써 방지될 수 있다.
예를 들면, 액정패널(110)에서 화소 매트릭스 영역(101)에 대한 화소 TFT(106)에서 화소마다 임계전압이 다른 경우, 화소 TFT(106)들은 턴온 전압이 다르다. 펄스파형이 둥글게 되면, 신호파형의 상승부에서 경사가 발생된다. 따라서, 임계전압에 변화가 있다면, TFT를 턴온시키는 타이밍이 벗어나게 되어 이미지 디스플레이 타이밍이 어긋나게 된다.
한편, 펄스신호가 직사각형이면, TFT는 TFT 임계전압에 다소 변화기 있어도 턴온 타이밍이 일치하게 된다. 피킹 처리회로(117)를 제공하여 펄스파형이 둥글게 되는 것을 방지함으로써, 액정 패널(100) 내 TFT에 필요한 임계전압 특성이 완화(relax)되므로 상태가 나쁜 액정 패널 수를 감소시킬 수 있다.
도 5 내지 도 10을 사용하여 본 발명의 실시예를 설명한다.
<실시예 1>
도 5는 본 실시예에 따른 액정 디스플레이 장치의 구성을 도시한 블록도이다. 액정 디스플레이 장치는 주변 구동기 회로, 비디오 신호 처리회로(310) 및 제어회로(320)가 일체화된 형태의 액정 패널(300)을 포함한다.
여기서, 비디오 신호 처리회로(310), 제어회로(320) 등은 액정 패널(300)과 다른 기판, 예를 들면 인쇄기판에 탑재된다. 상이한 기판 및 액정패널(300)은 케이블, 가요성 회로보드 등으로 접속된다. 더붙여, 말할나위도 없이, 집적도 관점에서 비디오 신호 처리회로(310) 및 제어회로(320)를 포함하는 주변회로 일부 혹은 전체를 액정패널과 동일한 기판에 구성하는 것이 바람직하다.
액정패널(300)은 서로 병렬로 수평으로 확장하는 복수의 주사선(302) 및 서로 병렬로 수직으로 확장하며 주사선(302)에 수직한 복수의 신호선(303)을 갖는 화소 매트릭스 영역(301)을 갖는다. 주사선(302)은 게이트 구동기 회로(304)에 접속되며, 신호선(303)은 소스 구동기 회로(305)에 접속된다.
화소 매트릭스 영역(301)은 박막 트랜지스터로(206)로 화소단위로 형성된다. 박막 트랜지스터(306) 각각은 주사선(302) 및 신호선(303)의 교점과 박막트랜지스터(306) 각각에 접속된 액정셀(307)에 가깝게 배열된다. 박막트랜지스터(306)는 스위치 소자로서 이용된다. 게이트 구동기 회로(304) 및 소스 구동기 회로(305)는 박막트랜지스터를 포함한다. 화소 매트릭스 영역(301), 게이트 구동기 회로(303) 및 소스 구동기 회로(305)를 구성하는 박막트랜지스터는 반도체 물질로서 다결정 실리콘막 등을 사용하여 형성된다. 다결정 실리콘막은 참고로 여기 포함시킨 일본 공개특허 공보 제8-78329(공개일은 1996년 3월 22일)에 기술된 기술에 따라, 비정질 실리콘의 결정화를 촉진할 목적으로 니켈이 첨가된 석영기판 상에 형성된 비정질 실리콘막을 가열함으로써 얻어졌다. 따라서, 박막트랜지스터는 특허공보의 기술에 기초하여 형성되었다. 반도체 물질은 결정성 및 양호한 전계효과 이동도를 갖는다면 특별한 제한은 없다. 비정질 게르마늄 실리콘막을 결정화함으로써 얻어진 막을 사용하는 것이 가능하다.
액정셀(307)은 TFT(306)의 드레인(혹은 소스)에 접속된 화소전극, 대향전극 및 화소전극과 대향전극 사이에 개재된 액정물질로 형성된 캐패시터 구조를 갖는다. 대향전극은 모든 화소의 액정셀에 공통이며 공통전위(중심 전위)를 갖는다.
주사선(302)의 일 단부는 대응하는 TFT의 게이트 전극에 접속되며 타단부는 게이트 구동기 회로(304)에 접속된다. 또한, 신호선(303)의 일단부는 TFT의 소스전극에 접속되며 타단부는 소스 구동기 회로(305)에 접속된다.
도 5에서 신호선(303) 몇 개를 도시하였으나 이들은 실제로는 화소 매트릭스 영역(301)의 수평방향으로 화소전극 수와 동일한 수임에 유의한다. 마찬가지로, 주사선(302)은 화소 매트릭스 영역(301)의 수직방향으로 화소전극 수와 동일한 수이다.
제어회로(320)는 입력 동기신호(400)에 기초하여 액정패널을 구동하는데 필요한 펄스신호(시작펄스, 클록펄스, 동기신호, 극성반전신호, 등)를 생성하여 출력한다. 소스 구동기 회로(305)에는 제1 및 제2 SPD(401, 402)와 제1 및 제2 CLD(403, 404)가 입력된다. 비디오 신호 처리회로(310)에는 FRP(407)가 입력된다.
비디오 신호 처리회로(310)는 입력된 비디오신호(410)를 처리하여 제1 교류전류 비디오 신호(411) 및 제2 교류전류 비디오 신호(412)를 소스 구동기 회로(305)로 출력한다. 입력 비디오 신호(410), 동기신호(400), 극성반전신호(410), 제1 교류전류 비디오 신호(411) 및 제2 교류전류 비디오 신호(412)의 예로서의 신호파형을 도 7에 도시하였다.
이 실시예에서 비디오 신호 처리회로(310)는 A/D 변환기(311) 및 보정회로(312)를 갖는다. 보정회로(312)는 출력 신호선이 각각 D/A 변환기(313, 314)에 접속되는 비디오 신호 출력선이 2개인 2선 시스템을 갖는다. D/A 변환기(313, 314)의 출력은 각각 증폭회로(315, 316)에 접속된다.
비디오 신호 처리회로(310)에는 RGB의 아날로그 신호인 입력 비디오 신호(410)가 입력된다. A/D 변환기(311)에서, 입력 비디오 신호(410)는 신호보정을 수행하기 쉬운 디지털 신호로 변환된다. 입력 비디오 신호로서 아날로그 RGB 신호 대신 디지털 RFB 신호를 채용할 수도 있다. 이러한 경우, A/D 변환기(311)은 필요없다.
디지털화된 비디오 신호는 보정회로(312)에 입력된다. 보정회로(312)에서, 입력 비디오 신호(디지털 신호)는 산술연산에 의해 여러 가지 보정이 된다. 주로 액정패널에 디스플레이하는데 적합한 신호로 변환하기 위해 감마보정이 수행된다. 감마보정된 신호는 제1 및 제2 보정된 신호(413, 414)인 2개의 디지털 신호로 나누어져 출력된다.
제1 및 제2 보정된 신호(413, 414)가 아날로그 신호로 변환될 때, 제1 및 제2 보정된 신호(413, 414)는 이들이 극성이 반전된 관계를 갖는 교류전류 신호로 되도록 생성된다. 신호를 교류전류 신호로 변환하는 것은 제어회로(320)에 의해 생성된 FRP(407)의 타이밍에 기초하여 수행된다. 한편, 입력 신호를 일시 기억하기 위한 메모리 회로 및 2개의 신호로 분할함으로써 야기된 위상 시프트를 보정하는 신호 지연회로를 구비하여 보정회로(312)를 구성하는 것이 좋다.
보정회로(312)로부터 출력된 보정된 신호(413, 414)는 각각 D/A 변환기(313, 314)에 입력되어 아날로그 신호로 변환된다. 이들 아날로그 신호는 교류전류 형태로 되고 극성이 서로 역인 관계에 있다. 이들 2개의 신호는 D/A 변환기(313, 314)의 출력 아날로그 신호는 극성이 반전된 관계에 있도록 보정회로(312)에 의해 생성된다.
보정회로(312)로부터 출력된 제1 보정된 신호(413) 및 제2 보정된 신호(414)는 대응하는 D/A 변환기(313, 314)에 의해 각각 아날로그 신호로 변환된다. D/A 변환기(313, 314)로부터 출력된 아날로그 신호는 증폭회로(315, 316)로 입력된다. 증폭회로(315,316)에서, 입력 아날로그 신호는 액정패널에 적합한 크기(-5V 내지 5V)로 전압값이 증폭되어 소스 구동기 회로(305)에 제1 및 제2 교류전류 비디오 신호(411, 412)로서 출력된다.
신호 처리회로(310)에서, 2개의 증폭회로(315, 316)는 소스 구동기 회로(305)의 최종 출력단에 있다. 도 2와 마찬가지로, 이 실시예에서, 각각의 피킹 처리회로는 증폭회로(315, 316)의 출력단자에 접속된다. 이러한 구조에 의해서, 보정회로(312)에 의해 보정된 신호는 아날로그 신호로서 제1 및 제2 교류전류 비디오 신호(411, 412)로 충실하게 재생될 수 있어 가능한 고품질 및 고화질의 디스플레이를 제공한다. 덧붙여, 피드백 회로는 도 4에 도시한 바와 같이 피킹 처리회로에 의해 피드백 회로를 구성하도록 증폭회로(315, 316)의 출력에 접속될 수도 있다.
본 실시예에서, 제1 교류전류 비디오 신호(411)와 제2 교류전류 비디오 신호(412)간 위상 시프트 발생을 방지하기 위해서 2개의 신호선에 대응하는 개수로 2개의 D/A 변환기 및 2개의 증폭 회로가 사용되었다. 그러나, D/A 변환기 및 증폭회로 수는 회로 구성이 허용하는 한 2n(n은 양수)일 될 수 있다.
이와 같이 하여 얻어진 2개의 교류전류 비디오 신호(411, 412)는 소스 구동기 회로에 입력된다. 이것은 소스 구동기 회로에 하나의 신호를 입력하는 경우에 비해서 시프트 레지스터의 동작 주파수를 반으로 감소시키는 것을 가능하게 한다.
본 실시예에서, 도 2에 도시한 증폭회로(315, 316)에서, 피킹 처리회로는 그 출력단자에 가장 가까운 증폭기에 접속된다. 이러한 구성에 의해서, 화소전극에 교류전류 비디오 신호(411, 412)에서 이득감소를 보상하는 것이 가능하다. 또한, 동일한 이미지 정보를 갖고 있고 극성이 반전된 관계에 있는 2개의 교류전류 비디오 신호(411, 412)를 소스 구동기 회로(305)에 입력함으로써, 교류전류 비디오 신호(411, 412)에서 반전된 주기가 감소될 수 있고 비디오 신호(411, 412)가 위상 시프트 혹은 잡음을 야기하는 것이 방지될 수 있어 고품질의 디스플레이를 할 수 있게 된다.
액정패널을 구동하는 방법을 도 8 및 도 5를 사용하여 이하 설명한다.
게이트 구동기 회로(304)는 주사방향을 제어할 수 있는 수직 시프트 레지스터, 시프트 레지스터의 출력신호를 필요한 전압으로 변환하는 레벨 시프터, 출력 버퍼회로 등을 포함한다. 본 실시예에서 출력 버퍼회로는 보유하고 있는 전압을 증폭하거나 임피던스 변환하여 이를 디스플레이부로 인가하는 회로이다. 전형적인 구성으로서 인버터를 포함하는 여러 가지 회로가 고려될 수 있다.
소스 구동기 회로(305)는 화소부를 구동하기 위해 주사방향을 제어할 수 있는 2상 수평 시프트 레지스터 및 비디오 신호를 샘플링하는 샘플링 회로를 포함한다. 샘플링 회로는 복수의 스위칭 TFT 및 캐패시터로 구성된다. 도 6은 소스 구동기 회로(305) 및 화소 매트릭스 영역의 회로도를 도시한 것이다.
도 6에 도시한 바와 같이, 소스 구동기 회로(305)는 시프트 레지스터, 레벨 시프터, 스위치, 인버터, 출력 버퍼회로 등의 전형적인 구성을 포함하는 여러 가지 회로로 구성될 수 있다. 이것은 디스플레이부에 비디오 신호를 샘플하여 인가하는 회로이면 본 실시예 구성으로 제한되지 않는다. 신호선은 액정패널의 수평 화소전극 수와 동일함에 유념한다. 마찬가지로, 주사선 수는 수직 화소전극 수와 동일하다.
도 7은 비디오 신호 처리회로(310)의 출력으로서, 동기신호(400), FRP(407), 입력 비디오 신호(410)와 제1 및 제2 교류전류 비디오 신호(411, 412)의 신호파형을 도시한 것이다.
도 8은 소스 구동기 회로(305)에 대한 타이밍도를 도시한 것이다. 소스 구동기 회로(305)에는 비디오 신호 처리회로(310)로부터 2개의 비디오 신호, 및 제어회로(320)로부터 시작펄스 신호, 클록신호, 수평동기 신호 등이 입력된다.
입력 비디오 신호(410)는 비디오 신호 처리회로(310)에서 여러 가지 보정처리되어(액정 디스플레이 감마보정, 카메라 감마보정, 사용자 요구에 적합한 보정 등), 교류전류 비디오 신호(411, 412)를 출력한다. 도 7에 도시한 바와 같이, FRP(407)는 매 프레임마다 극성이 반전된다. 교류전류 비디오 신호(411, 412)는 기준으로서 중심 전위를 갖는 교류전류 신호이며, 이것은 FRP(407)로서 매 1프레임의 동일한 반전주기를 갖는다. 교류전류 비디오 신호(411, 412)는 중심 전위에 관하여 대칭된 각각의 전위를 가지며 서로 극성이 반대인 관계에 있는 신호이다.
입력 비디오 신호(410)는 실제적으로 여기서 비디오 신호 처리회로(310)의 보정회로에 의해 교류전류 형태로 만들어졌다. 즉, 교류전류 형태로 만드는 것은 디지털 신호를 처리하여 행해졌다. 2개의 교류전류 비디오 신호(411, 412)는 D/A 변환기(313, 314)에 의해 아날로그로 반전된 뒤에 교류전류 형태로 만듦으로서 서로 극성이 반전된 관계에 있을 수 있음을 쉽게 알 수 있다. 디지털 신호를 교류 전류 형태로 만드는 것은 아날로그 신호를 교류전류 형태로 만드는 것에 비해 증폭회로(415, 416)에 부담을 줄일 수 있다.
제1 및 제2 교류전류 비디오 신호(411, 412)는 소스 구동기 회로(305)의 샘플링 회로에 각각 입력된다. 제1 시프트 레지스터부에서, 샘플링 회로에 의해서 샘플된 제1 교류전류 비디오 신호(411)는 CLD(403) 및 SPD(401)에 따라 기수번호의 신호선으로 출력된다. 샘플링 회로에 의해 샘플된 제2 교류전류 비디오 신호(412)에서, 샘플링 회로에 의해 샘플된 제2 교류전류 비디오 신호(412)는 입력된 제2 SPD(402) 및 제2 CLD(404)에 따라 우수번호 신호선에 출력된다.
2상 시프트 레지스터부(308, 309)를 제공하는 경우, 시프트 레지스터 동작 주파수는 도 7의 파형도로부터 명백한 바와 같이 시프트 레지스터 중 단지 하나만을 사용한 경우에 비해 반(1/2)으로 감소될 수 있다.
본 발명에서 아날로그 비디오 신호가 2개로 분할된 예를 보였으나, n으로 분할되어도(n은 우수) 그 신호는 본 발명에 적용될 수 있다. 이러한 구성에 의해서, 비디오 신호의 주파수는 더 감소될 수 있다. 교류전류 신호가 n으로 분할된 경우, n상 시프트 레지스터가 채용될 수 있다. 이에 따라 시프트 레지스터 중 단지 하나만을 사용하는 경우에 비해 1/n로 시프트 레지스터 동작 주파수가 감소된다.
제1 및 제2 교류전류 비디오 신호(411, 412)에 의해 인가된 화소의 동작에 대해 소스 구동기 회로(305)의 주변회로의 한 예를 보인 도 6을 참조하여 설명한다.
신호전압이 주사선에만 인가되면(교점에 가까운 TFT가 턴온됨), 화소 TFT가 턴온된다. 제1 교류전류 비디오 신호(411)는 주사신호에 동기하여 신호선(1)에 인가된다. 기수번호의 신호선(1)에 접속된 화소전극(A1)에 정 신호가 인가된다.
마찬가지로, 제2 교류전류 비디오 신호(412)가 이어서 주사신호에 동기하여 신호선(2)에 인가된다. 부 신호는 우수번호의 신호선(2)에 접속된 화소전극(A2)에 인가된다.
이 동작을 반복함으로서, 정 신호는 화소전극(A1, B1, C1 및 A3, B3, C3) 순서대로 인가되며, 부 신호는 화소전극(A2, B2, C2 및 A4, B4, C4)에 인가된다.
1프레임 주기후에, 신호전압이 다시 주사선 A에 인가될 때(교점에 가까운 TFT가 턴온됨), 제1 교류전류 비디오 신호(412)가 도 7에 도시한 바와 같이 극성이 반전되고, 화소전극에 인가된 신호의 극성이 반전된다. 동작을 반복함으로써, 액정을 통하는 투과광량은 화소전극의 전위에 따라 변하여 화소 전체가 이미지를 디스플레이한다.
이러한 식으로, 소스선 반전 구동이 행해진다. 매 스크린에서만 극성이 반전되는 비디오 신호를 사용함으로써 교류 구동(소스선 반전)이 수행될 수 있다. 즉, 본 실시예에서 교류구동 방법으로, 소스선 반전 구동 디스플레이에서 비디오 신호의 반전된 주기는 종래의 한 화소 기입 주기에서 1스크린 기입 주기로 크게 증가된다. 이 때문에, 신호 처리회로 및 소스 구동기 회로의 전력소비가 감소되고 위상 시프트 및 잡음문제가 감소된다.
1024 x 1890 화소를 갖는 HDTV 명세에 의해 구성된 본 실시예의 액정 디스플레이 장치에서(실시예 4에서 나중에 기술되는 리어 투사 액정 디스플레이 장치), TV선 수는 본 실시예의 피킹 처리회로에 의해 테스트-챠트 수평 방향으로 증가되었다. 피킹 처리회로가 접속되지 않은 경우, TV의 수평의 선 개수는 600개였다. 그러나, 이것은 800까지 증가될 수도 있을 것이다. 흑백 줄무늬가 디스플레이되는 경우, 흑백 줄무늬는 18 MHz까지 수평 구동 주파수가 증가되어도 인지될 수도 있을 것이다.
<실시예 2>
실시예 1에서 비디오 신호 반전주기의 1프레임 주기로 소스선 반전구동이 행해졌다. 본 실시예에서, 장치의 구성은 실시예 1과 같다. 다음은 비디오 신호 반전주기에 대해 주어진 1수평 주사 주기로 도트반전이 수행된 한 예이다.
도트반전은 비디오 전압의 극성이 인접 화소간에 반전 상태에 있어 플리커가 최소한으로 보이는 장점을 갖는 대안 구동방법이다.
도트반전 구동은 인가될 비디오 신호전압의 극성이 프레임 내에서 수직으로 인접한 화소전극과 수평으로 인접한 화소전극간에 반전된 관계가 확실한 특성을 갖는다.
본 실시예에서 구동전압 반전주기가 1수평 주사 주기였으나, 이 이외의 다른 반전주기를 사용할 수도 있다. 예를 들면, 2 수평 주사 주기 혹은 3 수평 주사 주기일 수 있다.
종래의 예에서, 도트반전은 각각의 화소에 대해 비디오 신호 극성 반전을 필요로 했었다. 그러나, 도트반전 구동은 매 1수평 주사 주기마다 극성이 반전되고, 실시예 1의 구성과 유사한 장치 구성을 사용하여 패널에 복수의 비디오 신호(상호 반전된 관계에 있는)를 입력함으로써 가능하다.
즉, 본 실시예에서 도트 반전 구동은 각 화소에 대해 극성 반전되는 종래의 예에 비해 극성반전 회수(매 1수평 주사 주기마다 극성이 반전되는)가 덜한 비디오 신호로 구현된다. 따라서, 정확한 교번 구동이 가능하여 패널 신뢰성이 개선되었다.
이에 의해서, 본 실시예는 실시예 1에 비해 플리커가 덜한 고화질 및 고선명도의 디스플레이를 제공할 수 있다. 더욱이, 종래에 비해, 실시예 1과 같이 전력소비가 크게 감소될 수 있다.
<실시예 3>
실시예 1 및 2에서 2상 시프트 레지스터를 사용하는 예를 보였으나, 이 실시예는 1상 시프트 레지스터를 사용하는 응용예를 보인다. 도 9는 본 실시예에 따른 소스 구동기 회로 및 화소 매트릭스 회로의 부분 회로도를 도시한 것이다.
도 9에서, 501은 클록신호, 502는 시작펄스, 503은 시프트 레지스터, 529는 제1 아날로그 비디오 신호, 530은 제2 아날로그 비디오 신호이다. 실시예 1 혹은 2(매 프레임 혹은 1수평 주사 주기의 극성 반전주기)에 보였던 바와 같은 비디오 신호를 사용하여, 도 9의 소스 구동기 회로는 소스선 반전 혹은 도트반전 구동을 야기할 수 있다. 이러한 구성에 의해서, 구동회로에 대한 집적화를 달성할 수 있다.
<실시예 4>
도 10a는 3판 광학 시스템을 사용하는 투사형 이미지 디스플레이 기기(리어 투사기)를 개략적으로 도시한 것이다. 참조부호 600은 본체, 603 및 604는 거울 605는 스크린을 나타낸다. 도 10b는 점선으로 둘러싼 부분(602)을 확대하여 도시한 것이다. 이 실시예의 투사기에서, 광원(601)으로부터 투사된 투사광은 광학 시스템(613)에 의해서 3개의 원색 R, G, B로 분리되어 거울(614)을 통해 3개의 액정 디스플레이 패널(610)에 안내되어 각각의 컬러 이미지를 디스플레이한다. 액정 디스플레이 패널(610) 각각은 박막트랜지스터로 구성된다. 액정 디스플레이 패널에 의해 변조된 각각의 광 성분은 광학 시스템(616)에 의해 혼합되어 스크린(605)에 컬러 이미지로서 투사된다. 더붙여, 615는 편광판이다.
각각의 컬러에 대해 비디오 신호 처리회로가 액정 디스플레이 감마보정, 카메라 감마보정, 사람이 보기에 적합한 보정, 관측자의 요구에 충족하는 보정 등을 수행한다면 넓은 감마특성 자유도를 갖는 이미지를 얻을 수 있다. 그러므로, 본 리어 투사기를 사용함으로써 선호하는 톤 균형, 휴 및 분해능의 이미지를 디스플레이할 수 있다.
한편, 본 발명은 구동기 회로가 일체로 된 액정 디스플레이 장치로 한정되는 것이 아니라, 액정패널과는 다른 기판에 형성된 구동기 회로를 갖는 소위 외장형 디스플레이 장치에 적용할 수 잇다.
예를 들면 실시예 1 내지 3에 도시한 시프트 레지스터 회로, 버퍼회로, 샘플링 회로, 메모리 회로의 구성은 단지 하나의 예임에 유념한다. 말할 나위도 없이 이들은 유사한 기능이 제공된다면 적합하게 수정될 수 있다.
본 발명에서 비디오 신호 처리회로는 액정패널의 출력 말단에 접속된 증폭기의 출력에 접속된 피킹 처리회로를 갖고 있어, 액정패널 임피던스 특성에 기인하여 화소전극에 대한 전압이득이 개선되었다. 이것은 증가된 화소 및 고주파 구동의 액정 디스플레이에 있어서 그레이 이미지(컬러가 흐린)를 감소시키고 고선명도로 디스플레이하는 것을 가능하게 한다. 본 발명은 이를테면 HDTV, XGA 혹은 SXGA 규격에서 천개 이상의 수평 화소를 갖는 고선명도 형태의 액정 디스플레이 장치에 특히 유효하다.

Claims (18)

  1. 액정 디스플레이 장치에 있어서,
    각각의 화소전극에 대해 스위칭 소자를 갖는 화소 매트릭스 영역;
    상기 화소 매트릭스 영역의 주사선에 접속된 제1 구동기 회로;
    상기 화소 매트릭스 영역의 신호선에 접속된 제2 구동기 회로;
    비디오 신호를 교류화하고 복수의 교류전류 비디오 신호를 상기 제1 구동기 회로에 출력하는 비디오 신호 처리회로; 및
    상기 제1 구동기 회로, 상기 제2 구동기 회로 및 상기 비디오 신호 처리회로에 대한 구동을 제어하는 제어신호를 생성하는 제어회로를 포함하며,
    상기 비디오 신호 처리회로는 증폭기 및 상기 증폭기의 출력에 접속된 피킹(peaking) 처리를 행하는 회로를 포함하는 액정 디스플레이 장치.
  2. 제 1 항에 있어서, 상기 증폭기 및 상기 피킹 처리를 행하는 상기 회로는 교류전류 비디오 신호를 출력하는 반전 처리회로를 구성하는 액정 디스플레이 장치.
  3. 제 1 항에 있어서, 상기 피킹처리를 행하는 상기 회로는 상기 증폭기의 피드백 회로인 액정 디스플레이 장치.
  4. 제 1 항에 있어서, 상기 제어신호 중 하나는 상기 증폭기 및 상기 피킹 처리를 행하는 상기 회로를 포함하는 반전 처리회로에 입력되는 액정 디스플레이 장치.
  5. 액정 디스플레이 장치에 있어서,
    각각의 화소전극에 대한 스위칭 소자를 갖는 화소 매트릭스 영역;
    상기 화소 매트릭스 영역의 주사선에 접속된 제1 구동기 회로;
    상기 화소 매트릭스 영역의 신호선에 접속된 제2 구동기 회로;
    비디오 신호를 교류화하고 복수의 교류전류 비디오 신호를 상기 제1 구동기 회로에 출력하는 비디오 신호 처리회로; 및
    상기 제1 구동기 회로, 상기 제2 구동기 회로 및 상기 비디오 신호 처리회로에 대한 구동을 제어하는 제어신호를 생성하는 제어회로를 포함하며,
    상기 교류전류 신호는 서로 반전된 관계에 있는 2개의 교류전류 신호를 포함하며, 상기 비디오 신호 처리 회로는 증폭기 및 상기 증폭기의 출력에 접속된 피킹처리를 행하는 회로를 포함하는 액정 디스플레이 장치.
  6. 제 5 항에 있어서, 상기 증폭기 및 상기 피킹 처리를 행하는 상기 회로는 교류전류 비디오 신호를 출력하는 반전 처리회로를 구성하는 액정 디스플레이 장치.
  7. 제 5 항에 있어서, 상기 피킹처리를 행하는 상기 회로는 상기 증폭기의 피드백 회로인 액정 디스플레이 장치.
  8. 제 5 항에 있어서, 상기 제어신호 중 하나는 상기 증폭기 및 상기 피킹 처리를 행하는 상기 회로를 포함하는 반전 처리회로에 입력되는 액정 디스플레이 장치.
  9. 제 5 항에 있어서, 상기 2개의 교류전류 신호는 각각 상기 제1 구동기 회로의 매 1수평 주사 주기마다 극성이 반전되는 액정 디스플레이 장치.
  10. 투사형 이미지 디스플레이 기기에 있어서,
    각각의 화소전극에 대해 스위칭 소자를 갖는 화소 매트릭스 영역;
    상기 화소 매트릭스 영역의 주사선에 접속된 제1 구동기 회로;
    상기 화소 매트릭스 영역의 신호선에 접속된 제2 구동기 회로;
    비디오 신호를 교류화하고 복수의 교류전류 비디오 신호를 상기 제1 구동기 회로에 출력하는 비디오 신호 처리회로; 및
    상기 제1 구동기 회로, 상기 제2 구동기 회로 및 상기 비디오 신호 처리회로에 대한 구동을 제어하는 제어신호를 생성하는 제어회로를 포함하며,
    상기 비디오 신호 처리회로는 증폭기 및 상기 증폭기의 출력에 접속된 피킹처리를 행하는 회로를 포함하는 투사형 이미지 디스플레이 장치.
  11. 제 10 항에 있어서, 상기 증폭기 및 상기 피킹 처리를 행하는 상기 회로는 교류전류 비디오 신호를 출력하는 반전 처리회로를 구성하는 투사형 이미지 디스플레이 장치.
  12. 제 10 항에 있어서, 상기 피킹처리를 행하는 상기 회로는 상기 증폭기의 피드백 회로인 투사형 이미지 디스플레이 장치.
  13. 제 10 항에 있어서, 상기 제어신호 중 하나는 상기 증폭기 및 상기 피킹 처리를 행하는 상기 회로를 포함하는 반전 처리회로에 입력되는 투사형 이미지 디스플레이 장치.
  14. 투사형 이미지 디스플레이 장치에 있어서,
    각각의 화소전극에 대한 스위칭 소자를 갖는 화소 매트릭스 영역;
    상기 화소 매트릭스 영역의 주사선에 접속된 제1 구동기 회로;
    상기 화소 매트릭스 영역의 신호선에 접속된 제2 구동기 회로;
    비디오 신호를 교류화하고 복수의 교류전류 비디오 신호를 상기 제1 구동기 회로에 출력하는 비디오 신호 처리회로; 및
    상기 제1 구동기 회로, 상기 제2 구동기 회로 및 상기 비디오 신호 처리회로에 대한 구동을 제어하는 제어신호를 생성하는 제어회로를 포함하며,
    상기 교류전류 신호는 서로 반전된 관계에 있는 2개의 교류전류 신호를 포함하며, 상기 비디오 신호 처리 회로는 증폭기 및 상기 증폭기의 출력에 접속된 피킹처리를 행하는 회로를 포함하는 투사형 이미지 디스플레이 장치.
  15. 제 14 항에 있어서, 상기 증폭기 및 상기 피킹 처리를 행하는 상기 회로는 교류전류 비디오 신호를 출력하는 반전 처리회로를 구성하는 투사형 이미지 디스플레이 장치.
  16. 제 14 항에 있어서, 상기 피킹처리를 행하는 상기 회로는 상기 증폭기의 피드백 회로인 투사형 이미지 디스플레이 장치.
  17. 제 14 항에 있어서, 상기 제어 신호들 중 하나의 제어 신호는 상기 증폭기 및 상기 피킹 처리를 행하는 상기 회로를 포함하는 반전 처리회로에 입력되는 투사형 이미지 디스플레이 장치.
  18. 제 14 항에 있어서, 상기 2개의 교류전류 신호들 각각은 상기 제1 구동기 회로의 매 하나의 수평 주사 주기 마다 극성이 반전되는 투사형 이미지 디스플레이 장치.
KR1019990014577A 1998-04-23 1999-04-23 액정 디스플레이 장치, 투사형 이미지 디스플레이 유닛 및 능동 매트릭스 디스플레이 장치 KR100649902B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10129488A JPH11305743A (ja) 1998-04-23 1998-04-23 液晶表示装置
JP98-129488 1998-04-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020060066232A Division KR100752070B1 (ko) 1998-04-23 2006-07-14 액정 디스플레이 장치, 투사형 이미지 디스플레이 유닛 및능동 매트릭스 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR19990083431A true KR19990083431A (ko) 1999-11-25
KR100649902B1 KR100649902B1 (ko) 2006-11-27

Family

ID=15010728

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019990014577A KR100649902B1 (ko) 1998-04-23 1999-04-23 액정 디스플레이 장치, 투사형 이미지 디스플레이 유닛 및 능동 매트릭스 디스플레이 장치
KR1020060066232A KR100752070B1 (ko) 1998-04-23 2006-07-14 액정 디스플레이 장치, 투사형 이미지 디스플레이 유닛 및능동 매트릭스 디스플레이 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020060066232A KR100752070B1 (ko) 1998-04-23 2006-07-14 액정 디스플레이 장치, 투사형 이미지 디스플레이 유닛 및능동 매트릭스 디스플레이 장치

Country Status (4)

Country Link
US (1) US6771238B1 (ko)
JP (1) JPH11305743A (ko)
KR (2) KR100649902B1 (ko)
TW (1) TWI221541B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI257601B (en) 1997-11-17 2006-07-01 Semiconductor Energy Lab Picture display device and method of driving the same
US6670938B1 (en) * 1999-02-16 2003-12-30 Canon Kabushiki Kaisha Electronic circuit and liquid crystal display apparatus including same
JP4201070B2 (ja) * 2000-06-28 2008-12-24 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置のガンマ電圧の修正装置および方法
JP4789369B2 (ja) 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
WO2008075480A1 (ja) * 2006-12-20 2008-06-26 Sharp Kabushiki Kaisha 表示ドライバおよび表示ドライバユニットならびに表示装置
KR101441954B1 (ko) * 2007-11-27 2014-09-18 엘지디스플레이 주식회사 액정표시장치의 라인 딤 개선 장치
TWI678923B (zh) 2018-05-25 2019-12-01 友達光電股份有限公司 具雜訊抑制設計的顯示面板

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180813A (en) 1977-07-26 1979-12-25 Hitachi, Ltd. Liquid crystal display device using signal converter of digital type
US4263616A (en) * 1979-12-03 1981-04-21 Zenith Radio Corporation Signal peaking method and apparatus
DE3026392C2 (de) 1980-02-26 1985-08-22 Sharp K.K., Osaka Anzeigevorrichtung mit einem elektrolumineszenten Dünnschichtelement zur Bilddarstellung
US4296435A (en) * 1980-08-18 1981-10-20 Zenith Radio Corporation Luminance signal processing circuit
US4437092A (en) 1981-08-12 1984-03-13 International Business Machines Corporation Color video display system having programmable border color
DE3223580A1 (de) 1982-06-24 1983-12-29 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum erhoehen der schaerfe von farbkanten
JPS59138184A (ja) 1983-01-28 1984-08-08 Citizen Watch Co Ltd マトリクスカラ−テレビパネル駆動回路
US4593310A (en) 1983-09-22 1986-06-03 High Resolution Television, Inc Video chroma controller gating chrominance signals by the luminance signal
JPS628221A (ja) 1985-07-04 1987-01-16 Matsushita Electric Ind Co Ltd 画像信号処理装置
US4698666A (en) 1985-07-12 1987-10-06 The Grass Valley Group, Inc. Video key glow and border generator
JPS6273294A (ja) 1985-09-27 1987-04-03 カシオ計算機株式会社 画像表示装置
JPS62144235A (ja) 1985-12-18 1987-06-27 Mitsubishi Electric Corp ハ−ドコピ−方式
FR2595891B1 (fr) 1986-03-11 1988-06-10 Labo Electronique Physique Procede de renforcement des contours de signaux numeriques et dispositif de traitement pour la mise en oeuvre dudit procede
JPS6314577A (ja) 1986-07-07 1988-01-21 Toshiba Corp 画質改善回路
US4766430A (en) 1986-12-19 1988-08-23 General Electric Company Display device drive circuit
DE3884442T2 (de) 1987-04-15 1994-02-17 Sharp Kk Flüssigkristallanzeigegerät.
JPH0750389B2 (ja) 1987-06-04 1995-05-31 セイコーエプソン株式会社 液晶パネルの駆動回路
US5157386A (en) 1987-06-04 1992-10-20 Seiko Epson Corporation Circuit for driving a liquid crystal display panel
JP2798925B2 (ja) 1987-12-18 1998-09-17 株式会社日立製作所 局所画像処理方法
JPH01234889A (ja) 1988-03-15 1989-09-20 Matsushita Electric Ind Co Ltd カラー表示信号のモノクローム表示信号化処理方法
JP2653099B2 (ja) 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
US5153568A (en) 1988-07-21 1992-10-06 Proxima Corporation Liquid crystal display panel system and method of using same
JP2969626B2 (ja) 1988-08-18 1999-11-02 ソニー株式会社 カラーテレビジョン表示装置
JPH073635B2 (ja) 1988-12-21 1995-01-18 富士通株式会社 白抜き文字の作成方法
JPH0744671B2 (ja) * 1989-01-12 1995-05-15 松下電器産業株式会社 液晶表示装置
JPH0318176A (ja) 1989-06-15 1991-01-25 Toshiba Corp カラー画像処理装置
JP2512562B2 (ja) 1989-10-12 1996-07-03 松下電器産業株式会社 階調補正装置
JPH02168788A (ja) 1989-10-30 1990-06-28 Canon Inc カラー画像処理装置
JPH02177679A (ja) * 1989-11-13 1990-07-10 Seiko Epson Corp 液晶表示装置
JPH03223894A (ja) 1990-01-30 1991-10-02 Yokogawa Electric Corp 画像処理回路
US5140315A (en) 1990-04-16 1992-08-18 Analog Devices, Inc. Antialiased pixel based display system for lines and solids
EP0457427B1 (en) 1990-04-26 1995-12-06 Scitex Corporation Ltd. Apparatus for sharpening a colour image
US5168270A (en) 1990-05-16 1992-12-01 Nippon Telegraph And Telephone Corporation Liquid crystal display device capable of selecting display definition modes, and driving method therefor
KR920008630B1 (ko) 1990-09-28 1992-10-02 삼성전자 주식회사 수평윤곽 보상회로
JP2852390B2 (ja) 1991-02-16 1999-02-03 株式会社半導体エネルギー研究所 表示装置
US5406304A (en) 1991-08-28 1995-04-11 Nec Corporation Full color liquid crystal driver
US5237414A (en) 1992-03-02 1993-08-17 Faroudja Y C Video enhancer with separate processing of high and low level transitions
US5598180A (en) 1992-03-05 1997-01-28 Kabushiki Kaisha Toshiba Active matrix type display apparatus
US5638087A (en) * 1993-01-11 1997-06-10 Sanyo Electric Co., Ltd. Dot matrix type liquid crystal display apparatus
JP2994169B2 (ja) 1993-04-09 1999-12-27 日本電気株式会社 アクティブマトリックス型液晶表示装置
US5440428A (en) * 1993-09-30 1995-08-08 Hughes Aircraft Company Automotive instrument 3-D virtual image display
JP3202450B2 (ja) 1993-10-20 2001-08-27 日本電気株式会社 液晶表示装置
US5734366A (en) * 1993-12-09 1998-03-31 Sharp Kabushiki Kaisha Signal amplifier, signal amplifier circuit, signal line drive circuit and image display device
US6097352A (en) 1994-03-23 2000-08-01 Kopin Corporation Color sequential display panels
JP2743841B2 (ja) 1994-07-28 1998-04-22 日本電気株式会社 液晶表示装置
JPH0851584A (ja) 1994-08-09 1996-02-20 Toshiba Corp 液晶駆動回路
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP0718816B1 (en) 1994-12-20 2003-08-06 Seiko Epson Corporation Image display device
US5748164A (en) 1994-12-22 1998-05-05 Displaytech, Inc. Active matrix liquid crystal image generator
JPH08186778A (ja) * 1994-12-28 1996-07-16 Casio Comput Co Ltd 表示制御回路及び液晶テレビジョン
JP3208299B2 (ja) * 1995-02-20 2001-09-10 シャープ株式会社 アクティブマトリクス方式液晶駆動回路
US5600345A (en) * 1995-03-06 1997-02-04 Thomson Consumer Electronics, S.A. Amplifier with pixel voltage compensation for a display
WO1996036107A1 (fr) * 1995-05-10 1996-11-14 International Business Machines Corporation Amplificateur-tampon pour affichage a cristaux liquides
JP3244618B2 (ja) * 1995-07-10 2002-01-07 株式会社日立製作所 液晶パネル及びそれを用いた投射型画像表示装置
JPH09139952A (ja) * 1995-11-14 1997-05-27 Sony Corp カラービューファインダ
KR970057466A (ko) * 1995-12-22 1997-07-31 구자홍 엘씨디 프로젝터의 영상신호 이득 자동 조정 장치
JP3332737B2 (ja) * 1996-01-31 2002-10-07 キヤノン株式会社 信号処理回路及び液晶表示装置
JPH08248929A (ja) * 1996-02-08 1996-09-27 Sanyo Electric Co Ltd 液晶表示装置
JP3417514B2 (ja) 1996-04-09 2003-06-16 株式会社日立製作所 液晶表示装置
JPH10153986A (ja) 1996-09-25 1998-06-09 Toshiba Corp 表示装置
TWI257601B (en) 1997-11-17 2006-07-01 Semiconductor Energy Lab Picture display device and method of driving the same

Also Published As

Publication number Publication date
KR100752070B1 (ko) 2007-08-27
US6771238B1 (en) 2004-08-03
KR20060088867A (ko) 2006-08-07
KR100649902B1 (ko) 2006-11-27
JPH11305743A (ja) 1999-11-05
TWI221541B (en) 2004-10-01

Similar Documents

Publication Publication Date Title
US20040095304A1 (en) Picture display device and method of driving the same
JP3199978B2 (ja) 液晶表示装置
US6873312B2 (en) Liquid crystal display apparatus, driving method therefor, and display system
US8102343B2 (en) Liquid crystal device, driving circuit for liquid crystal device, method of driving liquid crystal device, and electronic apparatus
US7598969B2 (en) Electro-optical-device driving method, image processing circuit, electronic apparatus, and correction-data generating method
TW561442B (en) LCD panel driving circuit
KR100752070B1 (ko) 액정 디스플레이 장치, 투사형 이미지 디스플레이 유닛 및능동 매트릭스 디스플레이 장치
US7903077B2 (en) Image display device
TW201344667A (zh) 可消除閃爍之顯示面板的驅動電路
JPH07134572A (ja) アクティブマトリクス型液晶表示装置の駆動回路
KR100317823B1 (ko) 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법
JPH11337975A (ja) 液晶表示装置およびアクティブマトリクス型液晶表示装置およびその駆動方法
JPH11231822A (ja) 画像表示装置およびその駆動方法
US6215465B1 (en) Apparatus and method of displaying image by liquid crystal display device
JP2001027887A (ja) 平面表示装置の駆動方法
JPH08106268A (ja) 信号処理装置
JPH09270977A (ja) 液晶表示装置
JPH10214066A (ja) 液晶画像表示装置
JPH09270976A (ja) 液晶表示装置
JP2001356748A (ja) 液晶表示装置
JP2000172234A (ja) 電気光学装置の駆動回路及び電気光学装置並びに電気光学装置の駆動方法
KR20050045097A (ko) 액정 표시 장치의 구동 장치
JPH10268840A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
A107 Divisional application of patent
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 10