JP2000172234A - 電気光学装置の駆動回路及び電気光学装置並びに電気光学装置の駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 高精細な液晶パネル等の電気光学装置におけ
る書込み不良を防止する電気光学装置の駆動回路及びそ
の駆動方法を提供する。 【解決手段】 サンプリング用スイッチング素子を多値
電圧で開閉制御してプッシュダウン電圧を調整する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶等の電気光学
物質を有する電気光学装置の駆動回路及び駆動回路を備
えた電気光学装置、並びに電気光学装置の駆動方法に関
する。

【０００２】

【従来の技術】従来のアクティブマトリクス型液晶表示
体を用いた液晶表示装置は、図８に示すように、マトリ
クス状に配置された液晶画素ＬＣ（ＬＣ１１〜ＬＣｍ
ｎ)と、個々の液晶画素を駆動するための画素制御用薄
膜トランジスタＴ(Ｔ１１〜Ｔｍｎ）と、行状のゲート
線Ｙ（Ｙ１〜Ｙｍ）と、列状のソース線Ｘ（Ｘ１〜Ｘ
ｎ）と、行制御回路１と、列制御回路２から構成されて
いる。

【０００３】以下、図９を用いて具体的な動作を説明す
る。行制御回路１は、外部制御回路から供給されるスタ
ート信号ＤＸと、基準クロックＣＬＹに基づいて各ゲー
ト線Ｘを線順次走査し一水平期間（１Ｈ）毎に一行分の
液晶画素ＬＣを選択する。列制御回路２は、外部制御回
路から供給されるスタート信号ＤＸと、基準クロックＣ
ＬＸに基づいて、サンプリング用薄膜トランジスタＴＳ
（ＴＳ１〜ＴＳｎ）にサンプリング信号Ｓ（Ｓ１〜Ｓ
ｎ）を出力し、画像信号ＶＳＩＧを各ソース線Ｘに順次
サンプリングし、選択された一行分の液晶画素ＬＣに点
順次で画像信号ＶＳＩＧの書き込みを行う。この際、ソ
ース線Ｘ及び液晶画素ＬＣへの画像信号ＶＳＩＧの書き
込みを補うため、１Ｈ期間の始めに画像信号の書き込み
に先立って、予備書き込み用薄膜トランジスタＴＰによ
って、全ソース線Ｘ及び選択されている一行分の液晶画
素ＬＣに対して、予備書き込み制御信号ＰＣの出力に応
じて予備書き込み電圧ＶＰを書き込む予備書き込み動作
を行ってもよい。液晶画素ＬＣに書き込まれた所定のレ
ベルの画像信号は対向電極電位ＶＣとの間で一定期間保
持される。

【０００４】

【発明が解決しようとする課題】サンプリング用薄膜ト
ランジスタＴＳは、短時間で画像信号ＶＳＩＧをソース
線Ｘにサンプリングする必要があるため、トランジスタ
サイズを大きくしてオン抵抗を低く抑えている。そのた
め、トランジスタのゲート−ソース間容量、ゲート−ド
レイン間容量が大きく、サンプリング用トランジスタＴ
Ｓがオフする際、サンプリング信号Ｓのレベル変化がゲ
ート−ソース間容量、もしくはゲート−ドレイン間容量
を通じてソース線Ｘの電位を低下させる、いわゆるプッ
シュダウンが顕著に起こる。

【０００５】プッシュダウン電圧は、液晶画素ＬＣが対
向電極電位ＶＣに対して正極性に書き込まれる時も、負
極性に書き込まれる時も、常に一方向のオフセット電圧
として作用し、その程度も画像信号ＶＳＩＧの電圧レベ
ルやサンプリング信号Ｓの波形歪み等によっても変化す
るため、単に、対向電極電位ＶＣを調整しても相殺する
ことができない。

【０００６】これにより、液晶画素に書き込まれる電位
に偏りが生じ、フリッカや焼付きといった画質課題を生
じる。

【０００７】

【課題を解決するための手段】請求項１記載の電気光学
装置の駆動回路は、互いに交差する複数の行ライン及び
複数の列ラインと、該行ラインと該列ラインに各々接続
される複数の画素とを有し、該各画素は画素制御用スイ
ッチング素子と電気光学物質とが電気的に直列接続され
てなる電気光学装置の駆動回路において、前記行ライン
を選択する行制御回路と、前記列ラインの各々に接続さ
れたサンプリング用スイッチング素子と、前記サンプリ
ング用スイッチング素子を多値電圧を用いて開閉制御す
る機能を有し、前記行ラインが選択される一水平走査期
間毎に、前記サンプリング用スイッチング素子を介して
画像信号を出力し、前記選択された行ラインに接続され
る前記画素に前記画像信号を供給する列制御回路とを備
えたことを特徴とする。

【０００８】上記構成によれば、サンプリング用スイッ
チング素子を多値電圧を用いて開閉制御することで閉状
態の導通抵抗値を変化させることができるため、サンプ
リング開始時に急激に列ラインをチャージすることによ
るノイズの発生、基準電位の変動を抑制すると共に、サ
ンプリング用スイッチング素子の寄生容量に起因するサ
ンプル終了時に生じる列ラインの電位変動を抑制すると
いう効果を有する。

【０００９】請求項２記載の電気光学装置の駆動方法
は、互いに交差する複数の行ライン及び複数の列ライン
と、該行ラインと該列ラインに各々接続される複数の画
素とを有し、該各画素は画素制御用スイッチング素子と
電気光学物質とが電気的に直列接続されてなる電気光学
装置の駆動回路において、前記複数の行ラインを順次選
択し、前記列ラインに接続したサンプリング用スイッチ
ング素子を多値電圧を用いて開閉制御し、前記行ライン
が選択される一水平走査期間毎に、前記サンプリング用
スイッチング素子を介して画像信号を出力し、前記選択
された行ラインに接続される前記画素に前記画像信号を
供給することを特徴とする。

【００１０】上記構成によれば、サンプリング用スイッ
チング素子を多値電圧を用いて開閉制御することで閉状
態の導通抵抗値を変化させることができるため、サンプ
ル開始時に急激に列ラインをチャージすることによるノ
イズの発生、基準電位の変動を抑制すると共に、サンプ
リング用スイッチング素子の寄生容量に起因するサンプ
ル終了時に生じる列ラインの電位変動を抑制するという
効果を有する。

【００１１】請求項３記載の電気光学装置の駆動回路
は、互いに交差する複数の行ライン及び複数の列ライン
と、該行ラインと該列ラインに各々接続される複数の画
素とを有し、該各画素は画素制御用スイッチング素子と
電気光学物質とが電気的に直列接続されてなるアクティ
ブマトリクス型の電気光学装置の駆動回路において、前
記行ラインを選択する行制御回路と、前記列ラインの各
々に接続されたサンプリング用スイッチング素子と、前
記サンプリング用スイッチング素子を多値電圧を用いて
開閉制御すると共に、前記開閉制御のための制御電圧及
び該制御電圧の印加タイミングを前記列ライン毎に独立
に設定する機能を有し、前記行ラインが選択される一水
平走査期間毎に、前記サンプリング用スイッチング素子
を介して画像信号を出力し、前記選択された行ラインに
接続される前記画素に前記画像信号を供給する列制御回
路とを備えたことを特徴とする。

【００１２】上記構成によれば、画像信号をソース線Ｘ
にサンプルする際、まずサンプリング用スイッチング素
子を所定の順序で複数の制御電圧を印加して閉状態とす
ることで、サンプル開始時に急激に列ラインをチャージ
することによるノイズの発生、基準電位の変動を抑制す
ると共に、サンプリングを終了する際には、各列ライン
毎に設定した順序、及びタイミングでサンプリング用ス
イッチング素子を開状態とすることで、サンプリング用
スイッチング素子の寄生容量に起因する列ラインの電位
変動を制御し、画素制御用薄膜トランジスタの寄生容量
に起因する行ライン切替時に生じる画素電位変動と相殺
させ、ムラやフリッカを抑制するという効果を有する。

【００１３】請求項４記載の電気光学装置の駆動方法
は、互いに交差する複数の行ライン及び複数の列ライン
と、該行ラインと該列ラインに各々接続される複数の画
素とを有し、該各画素は画素制御用スイッチング素子と
電気光学物質とが電気的に直列接続されてなる電気光学
装置の駆動方法において、前記複数の行ラインを順次選
択し、前記列ラインに接続したサンプリング用スイッチ
ング素子を多値電圧を用いて開閉制御すると共に、前記
開閉御のための制御電圧及び該制御電圧の印加タイミン
グを前記列ライン毎に独立に設定し、前記行ラインが選
択される一水平走査期間毎に、前記サンプリング用スイ
ッチング素子介して画像信号を出力して前記選択された
行ラインに接続される前記画素に前記画像信号を供給す
ることを特徴とする。

【００１４】上記構成によれば、画像信号をソース線Ｘ
にサンプルする際、まずサンプリング用スイッチング素
子を所定の順序で複数の制御電圧を印加して閉状態とす
ることで、サンプル開始時に急激に列ラインをチャージ
することによるノイズの発生、基準電位の変動を抑制す
ると共に、サンプルを終了する際には、各列ライン毎に
設定した順序、及びタイミングでサンプリング用スイッ
チング素子を開状態とすることで、サンプリング用スイ
ッチング素子の寄生容量に起因する列ラインの電位変動
を制御し、画素制御用薄膜トランジスタの寄生容量に起
因する行ライン切替時に生じる画素電位変動と相殺さ
せ、ムラやフリッカを抑制するという効果を有する。

【００１５】請求項５に記載の電気光学装置の駆動回路
は、互いに交差する複数の行ライン及び複数の列ライン
と、該行ラインと該列ラインに各々接続される複数の画
素とを有し、該各画素は画素制御用スイッチング素子と
電気光学物質とが電気的に直列接続されてなる電気光学
装置の駆動回路において、前記列ラインの各々に接続さ
れたサンプリング用スイッチング素子と、前記サンプリ
ング用スイッチング素子を多値電圧を用いて開閉制御す
ると共に、前記行制御回路に近い画素制御用スイッチン
グ素子に接続されるサンプリング用スイッチング素子に
供給される制御電圧の電圧波形は、前記行制御回路に遠
い画素制御用スイッチング素子に接続されるサンプリン
グ用スイッチング素子に供給される制御電圧の電圧波形
よりも遷移を大きくなまらせることを特徴とする。

【００１６】一般に、行制御回路から遠ざかる画素制御
用スイッチング素子ほど、行制御回路から供給される走
査信号の波形がなまる。そのため、サンプリング用スイ
ッチング素子におけるプッシュダウン電圧も行制御回路
から遠ざかるほど減少する。そこで、例えば、行制御回
路に近い画素制御用薄膜トランジスタに接続されるサン
プリング用スイッチング素子のゲート電極に入力される
制御信号の遷移のなまりを大きくし、行制御回路から遠
い画素制御用薄膜トランジスタに接続されるサンプリン
グ用スイッチング素子のゲート電極に入力される制御信
号の遷移のなまりを小さくする、あるいはなまりをなく
すことにより、プッシュダウン電圧を加算した値を行制
御回路からの距離とは無関係に均一にすることができ
る。その結果、表示画像の輝度むらを軽減することがで
きる。

【００１７】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。

【００１８】（実施例１）図１は、発明にかかるアクテ
ィブマトリクス表示装置の第１の実施例のブロック図を
示す。図１に示されるように、本アクティブマトリクス
表示装置は行状のゲート線Ｙ１、Ｙ２、…、Ｙｍと列状
のソース線Ｘ１、Ｘ２、…、Ｘｎと両者の各交差部に対
応して配された行列状の液晶画素ＬＣ１１、ＬＣ１２、
…、ＬＣｍｎを備えている。本実施例では電気光学物質
として液晶を利用した画素を備えているが、本発明はこ
れに限られるものではなく他の電気光学物質を用いても
良い。個々の液晶画素ＬＣに対応して画素制御用薄膜ト
ランジスタＴ１１、Ｔ１２、…、Ｔｍｎが設けられてい
る。画素制御用薄膜トランジスタＴのゲート電極は対応
するゲート線Ｙに接続され、ソース線は対応するソース
線Ｘに接続され、ドレイン電極は対応する液晶画素ＬＣ
に接続されている。

【００１９】行制御回路１が設けられており、各ゲート
線Ｙを線順次走査し一水平期間毎に一行分の液晶画素Ｌ
Ｃを選択する。具体的には、行制御回路１は、シフトレ
ジスタの機能を有し、行クロック信号ＣＬＹに同期して
行スタート信号ＤＹを順次転送し、選択パルスを各ゲー
ト線Ｙに出力する。これにより、画素制御用薄膜トラン
ジスタＴが開閉制御される。

【００２０】また、列制御回路２を備えており、サンプ
リング用スイッチング素子として、サンプリング用薄膜
トランジスタＴＳを開閉制御することで一水平期間内で
画像信号ＶＳＩＧを各ソース線Ｘに順次サンプリング
し、選択された一行分の液晶画素ＬＣに点順次で画像信
号ＶＳＩＧの書込みを行う。具体的にはソース線Ｘ１、
Ｘ２、…、Ｘｎの一端にはサンプリング用薄膜トランジ
スタがＴＳ１、ＴＳ２、…、ＴＳｎが設けられており、
画像信号ＶＳＩＧの供給を受ける。 シフトレジスタ３
は列クロック信号ＣＬＸに同期して列スタート信号ＤＸ
を順次転送し、その出力を波形整形回路４に出力する。
波形整形回路４は、シフトレジスタから受けた信号に従
い、サンプリング信号Ｓ１、Ｓ２、…、Ｓｎを出力す
る。これらのサンプリング信号Ｓは対応するサンプリン
グ用薄膜トランジスタＴＳ１、ＴＳ２、…、ＴＳｎを多
値電圧で開閉制御し、個々のソース線Ｘに画像信号ＶＳ
ＩＧをサンプリングする。

【００２１】更に、各ソース線Ｘに対する画像信号ＶＳ
ＩＧの順次サンプリングに先行して、予備書き込み電圧
ＶＰを各ソース線Ｘ及び選択された液晶画素ＬＣに同時
に供給する予備書き込み動作を行い、画像信号ＶＳＩＧ
のサンプリング時に生じる各ソース線Ｘへの充放電電流
を抑制する。具体的には、個々のソース線Ｘの端部に接
続した予備書き込み用薄膜トランジスタＴＰ１、ＴＰ
２，…、ＴＰｎを予備書き込み制御信号ＰＣによって開
閉制御している。

【００２２】次に、図２、３を参照して図１に示したア
クティブマトリクス表示装置の駆動方法を詳細に説明す
る。図２は、図１の構成のタイミングチャートであり、
図３は薄膜トランジスタの動作を説明する図である。

【００２３】図２に示されるように、行制御回路１は、
行スタート信号ＤＹが入力されると、行クロック信号Ｃ
ＬＹに同期して、パルス幅が１Ｈの行選択信号を順次出
力する。尚、図２では、任意の行であるＹi-1、Ｙi 、
Ｙi+1が順次出力された状態を示している。

【００２４】行選択信号が出力され、行方向の各画素制
御用薄膜トランジスタＴがオン状態になると、まず、予
備書き込み制御信号ＰＣが出力されて予備書き込み用薄
膜トランジスタＴＰ１、ＴＰ２、…、ＴＰｎがオンし、
予備書き込み電圧ＶＰが各ソース線Ｘおよび選択された
液晶画素ＬＣに書き込まれる。

【００２５】列制御回路２は、列スタート信号ＤＸが入
力されると、列クロック信号ＣＬＸに同期したサンプリ
ング基準信号Ｒ１、Ｒ２、…，Ｒｎを生成し、更にこれ
を基準にサンプリング信号Ｓ１、Ｓ２、…、Ｓｎを出力
する。

【００２６】例えばサンプリング基準信号Ｒ１が出力さ
れた場合、サンプリング信号Ｓ１は図３に示すように出
力され、サンプリング用薄膜トランジスタＴＳ１がオフ
状態からオン状態に移行する第１期間、オン状態の第２
期間、 オン状態からオフ状態へ移行する第３期間を生
成し、この間に画像信号ＶＳＩＧをソース線Ｘ１へサン
プルする。同期間が終了すると、ソース線Ｘ１はサンプ
ルした電位をホールドし、一水平期間が終了するまでの
残りの期間で選択されている液晶画素ＬＣへホールドし
た電位を書き込む。

【００２７】第１期間では、サンプリング用薄膜トラン
ジスタＴＳ１が徐々にオン状態に移行するため、サンプ
リング開始時に急激にソース線Ｘをチャージすることが
なく、ノイズの発生、基準電位の変動を抑制できる。ま
た、第２期間では、所定のゲート電圧を印加したオン状
態になるため、短時間でソースラインを画像信号ＶＳＩ
Ｇの電位レベルまでチャージする事ができる。第３期間
では、徐々にオフ状態としていくため、プッシュダウン
電圧を抑制することが出来る。また、上述のようにサン
プリング信号Ｓの立ち上がりと立ち下がりをなまらせ
る、つまり遷移をなまらせることにより、サンプリング
信号Ｓの信号成分をノイズとして画像信号に書き込むこ
とを防止できる。

【００２８】尚、サンプリング開始時のノイズ等が問題
にならない場合は、図４に示すように第１期間を省略し
ても構わない。

【００２９】更に、サンプリング用薄膜トランジスタＴ
Ｓは、Ｎチャンネルタイプ、Ｐチャンネルタイプのどち
らでも構わず、両者を組み合わせて使用しても構わな
い。

【００３０】（実施例２）図５は、発明にかかるアクテ
ィブマトリクス表示装置の第２の実施例のブロック図を
示す。尚、行制御回路１、行列状の液晶画素ＬＣ１１、
ＬＣ１２、…、ＬＣｍｎ、画素制御用薄膜トランジスタ
Ｔ１１、Ｔ１２、…、Ｔｍ、及び予備書込み用薄膜トラ
ンジスタＴＰ１、ＴＰ２，…、ＴＰｎの構成、動作は実
施例１で説明した通りである。

【００３１】列制御回路２は、シフトレジスタ３、可変
波形整形回路５から構成されている。

【００３２】シフトレジスタ３は、列スタート信号ＤＸ
が入力されると、列クロック信号ＣＬＸに同期したサン
プリング基準信号Ｒ１、Ｒ２、…，Ｒｎを生成し、可変
波形整形回路５に入力する。可変波形整形回路５では、
波形補正信号ＷＦＣに従って各サンプリング信号Ｓのオ
ンからオフへ移行する期間（第３期間）の波形を整形し
て出力し、対応するサンプリング用薄膜トランジスタＴ
Ｓ１、ＴＳ２、…、ＴＳｎを多値レベルで開閉制御し、
個々のソース線Ｘに画像信号ＶＳＩＧをサンプリングす
る。

【００３３】次に、図６、７を参照して、具体的な動作
を説明する。

【００３４】図６では、波形補正信号ＷＦＣが徐々に減
少するように与えてあり、これに伴って第３期間は短く
なり、プッシュダウン電圧の改善効果が減少する。

【００３５】一般に、ゲート線Ｙには抵抗成分、容量成
分が配線全体にわたって分布しているため、行制御回路
１から遠ざかるにつれてゲート波形がなまり、画素制御
用薄膜トランジスタＴにおけるプッシュダウン電圧が図
７に示すように減少する。尚、図７では、ゲート線Ｙ１
に接続される画素制御用薄膜トランジスタＴ１１、Ｔ１
２、…、Ｔ１ｎを例にした。従って、波形補正信号ＷＦ
Ｃを図６に示したように波形補正信号ＷＦＣを徐々に減
少さするように入力することで、サンプリング用薄膜ト
ランジスタＴＳ１、ＴＳ２、…ＴＳｎのうち行制御回路
１から遠ざかる画素制御用スイッチング素子に接続され
たサンプリング用薄膜トランジスタのゲート電極に入力
される制御信号の波形のなまりは少なくなる。すなわ
ち、行制御回路１に接続される画素制御用薄膜トランジ
スタのうち、行制御回路１に近い画素制御用薄膜トラン
ジスタに接続されるサンプリング用薄膜トランジスタの
ゲート電極に入力される制御信号の遷移のなまりを大き
くし、行制御回路１から遠い画素制御用薄膜トランジス
タに接続されるサンプリング用薄膜トランジスタのゲー
ト電極に入力される制御信号の遷移のなまりを小さくす
る、あるいはなまりがないようにする。そのため、サン
プリング用薄膜トランジスタＴＳで生じるプッシュダウ
ン電圧と、画素制御用薄膜トランジスタＴで生じるプッ
シュダウン電圧を加算した値を行制御回路１からの距離
とは無関係に均一にすることができ、表示画面内の輝度
むらを軽減することができる。

【００３６】尚、本実施例では、波形補正信号ＷＦＣの
電圧値の減少に伴い、第３期間が短くなるようにしてあ
るが、これとは逆に、波形補正信号ＷＦＣの電圧値が上
昇すると第３期間が短くなるようにしても良い。また、
波形補正信号ＷＦＣをアナログ値で示したが、デジタル
値で入力するように可変波形整形回路５を構成してもよ
い。更に、可変波形整形回路５にメモリ機能を持たせ、
波形補正信号ＷＦＣを用いて波形補正情報を格納しても
よい。

【００３７】次に、波形整形回路４の具体的な構成につ
いて、いくつかの例を挙げる。

【００３８】［第１の構成例］図１５は波形整形回路の
一構成例を示す図である。ａ１はコンデンサ、ａ２は抵
抗である。ＣＲ積分回路ａ３はコンデンサａ１と抵抗ａ
２とで構成されている。図１５に示されるように、サン
プリング基準信号Ｒｉ（ｉ=１、２、…ｎ）のそれぞれ
に対して、ＣＲ積分回路ａ３が設けられ、サンプリング
基準信号Ｒｉを入力とし、サンプリング信号Ｓｉ（ｉ=
１、２、…ｎ）が出力される。

【００３９】次に動作を説明する。ここで、便宜上サン
プリング基準信号Ｒｉは、任意の基準電位と単位をとっ
て、電圧０と電圧１からなるものとする。

【００４０】まず、サンプリング基準信号Ｒｉが電圧０
から電圧１に瞬時に変化する場合を説明する。この場
合、サンプリング信号Ｓｉも電圧０から電圧１に変化す
る。この時の電圧変化は瞬時には変化せず、電圧０から
指数関数的に変化して最終的に電圧１になる。即ち、コ
ンデンサａ１の容量をｃ、抵抗ａ２の抵抗値をｒとした
時、時定数τ＝ｃｒが定義され、電圧変化は次式で表さ
れる。

【００４１】１−Exp[−ｔ/τ] 但しｔは、サンプリング基準信号Ｒｉが電圧０から電圧
１に瞬時に変化した時からの経過時間である。

【００４２】同様に、まず、サンプリング基準信号Ｒｉ
が電圧１から電圧０に瞬時に変化する場合は、サンプリ
ング信号Ｓｉは、電圧１から指数関数的に変化して最終
的に電圧０になる。この時の、電圧変化は次式で表され
る。

【００４３】Exp[−ｔ/τ] 但し今度のｔは、サンプリング基準信号Ｒｉが電圧１か
ら電圧０に瞬時に変化した時からの経過時間である。

【００４４】以上のように、波形整形回路４は第１の構
成例により容易に具現化できる。

【００４５】なお、本構成の場合にサンプリング信号Ｓ
ｉの終わりと隣接するサンプリング信号Ｓｉ+１の始ま
りで両方が電圧０でない状態、即ち重なりが生じるが、
これが不都合な場合には、サンプリング基準信号Ｒｉの
終わりを早めるように信号を加工してやればよい。

【００４６】［第２の構成例］図１６は他の波形整形回
路４の一構成例を示す図である。図１６の構成は、論理
積回路を設ける点以外は図１５で示した構成と同じで同
一番号を付し説明を省略する。

【００４７】ｂ１、ｂ２…ｂｎは論理積回路で、サンプ
リング基準信号Ｒｉの各々と第３の期間だけ非能動とな
る制御信号Ｓｄｉｓの論理積をとり、その出力をＣＲ積
分回路ａ３の入力とする。以上の構成となっているの
で、制御信号Ｓｄｉｓの非能動となる時間を適宜設定す
ることによって、あるサンプリング信号Ｓｉが電圧０に
なった後に、次のサンプリング信号Ｓｉ+１が電圧０か
ら立ち上がるので、サンプリング信号の重なりが防げ
る。

【００４８】さらに、図１５ないし図１６の構成では抵
抗Ｒを固定抵抗としてあるが、これを外部から供給する
電圧や電流で抵抗値を変えることの出来る電子ボリウム
(これは電界効果型トランジスタ等で構成することがで
きる)で置き換えることができる。即ち、第１の期間と
第３の期間で、例えば波形補正信号ＷＦＣ等でこの電子
ボリウムの抵抗値を変化させることによって、サンプリ
ング信号Ｓｉの変化の仕方を変えることが出来る。

【００４９】［第３の構成例］図１７は更に他の波形整
形回路４の一構成例を示す図である。

【００５０】ｃ１は加算減算計数回路、ｃ２はＤＡコン
バータである。これらは各サンプリング基準信号Ｒｉに
対応して設けられている。加算減算計数回路ｃ１は、外
部から入力信号として、クロック信号ＣＫ、第１期間を
示す信号Ｓｔ１、第３期間を示す信号Ｓｔ３、そしてサ
ンプリング基準信号Ｒｉが供給されている。そして、加
算減算計数回路ｃ１は、サンプリング基準信号Ｒｉが電
圧１をとり、かつ、信号Ｓｔ１が能動の場合にクロック
信号ＣＫに同期して加算計数を行い、サンプリング基準
信号Ｒｉが電圧１をとり、かつ、信号Ｓｔ３が能動の場
合にクロック信号ＣＫに同期して減算計数を行い、他の
状態では変化しないように、構成されている。

【００５１】ＤＡコンバータｃ２は計数回路ｃ１の示す
数値に応じた電圧を出力するが、出力範囲は電圧０から
電圧１の間が出力され、このＤＡコンバータｃ２の出力
が各サンプリング信号Ｓｉとなる。

【００５２】ここで動作を説明する。あるサンプリング
基準信号Ｒｉが電圧１になる時、これに同期して、信号
Ｓｔ１を能動にすることにより、クロック信号ＣＫに同
期して計数回路ｃ１の示す数値が増加し、ＤＡコンバー
タｃ２の出力電圧、即ち、サンプリング信号Ｓｉが電圧
０であった状態から増加していく。そして電圧１まで達
した時、言い換えれば第１期間の終わりになった時に、
信号Ｓｔ１を非能動にする。すると、計数回路ｃ１の計
数動作が停止し、ＤＡコンバータｃ２の出力電圧は電圧
１のままになる。この状態を第２期間の終わりまで続け
る。そして、第３期間の開始時に信号Ｓｔ３を能動にす
ることにより、クロック信号ＣＫに同期して計数回路ｃ
１の示す数値が減少し、ＤＡコンバータｃ２の出力電
圧、即ち、サンプリング信号Ｓｉが電圧１であった状態
から減少していき、電圧０まで達した時、言い換えれば
第３期間の終わりになった時に、信号Ｓｔ３を非能動に
する。この時同時にサンプリング基準信号Ｒｉが電圧０
になって、当該サンプリング基準信号Ｒｉに関する動作
が終了する。そして、次のサンプリング基準信号Ｒｉ+
１に関して、同様の動作が開始し、これが繰り返され
る。

【００５３】ここで、クロック信号ＣＫの周波数を高く
すれば、サンプリング信号Ｓｉの電圧変化を速くするこ
とが出来、低くすれば遅く出来る。

【００５４】よって例えば、入力電圧に応じて周波数を
変化させることの出来る、所謂、電圧制御発振回路を用
意し、この入力電圧として波形補正信号ＷＦＣを用い
て、この発信回路の出力をクロック信号ＣＫとすること
によって、サンプリング信号Ｓｉの電圧変化の仕方を波
形補正信号ＷＦＣで制御することが可能である。

【００５５】［第４の構成例］図１８は更に他の波形整
形回路４の一構成例を示す図である。

【００５６】ｄ１は極性反転回路、ｄ２は選択回路、ｄ
３積分回路、ｄ４は選択切り替え回路、ｄ５は波高制限
回路である。これらは、各サンプリング基準信号Ｒｉに
対応して設けられている。

【００５７】極性反転回路ｄ１は、サンプリング基準信
号Ｒｉを反転する回路、即ちサンプリング基準信号Ｒｉ
が電圧１をとる時には電圧−１を出力し、電圧０をとる
時には電圧０を出力する回路であり、例えば演算増幅器
を用いれば容易に構成できる。図１９は極性反転回路ｄ
１の具体的な一構成例を示す図である。図１９で、ｅ１
は演算増幅器で、反転及び非反転入力と出力端子を持
つ。ｅ２とｅ３は抵抗である。そして、サンプリング基
準信号Ｒｉと演算増幅器ｅ１の反転入力を抵抗ｅ２を介
して接続し、演算増幅回路の反転入力と出力を同じ抵抗
値を持つ抵抗ｅ３を介して接続し、非反転入力を電圧０
と接続した構成となっている。以上の構成において、サ
ンプリング基準信号Ｒｉの極性を反転した電圧を出力す
る。この出力信号を反転基準信号ＲＲｉとする。

【００５８】図１８の選択回路ｄ２は、入力される切り
替え信号ｓｅｌが能動の時にサンプリング基準信号Ｒｉ
を、非能動の時に反転基準信号ＲＲｉを選択して出力す
る回路である。

【００５９】積分回路ｄ３は、選択回路ｄ２が出力する
電圧が電圧−１の時に増加、電圧１の時に減少、電圧０
の時に無変化となる積分回路である。これも演算増幅器
等で容易に具現化できる。図２０は積分回路ｄ３の具体
的な一構成例を示す図である。ｆ１は演算増幅器で、反
転及び非反転入力と出力端子を持つ。ｆ２は抵抗、ｆ３
はコンデンサである。

【００６０】選択回路ｄ２の出力と演算増幅回路の反転
入力を抵抗ｆ２を介して接続し、演算増幅回路の反転入
力と出力をコンデンサｆ３を介して接続し、非反転入力
を電圧０と接続した構成になっている。このような構成
となっているので、選択回路ｄ２の出力電圧を抵抗ｆ２
の抵抗値で除した電流値でコンデンサｆ３を充電する時
の電圧変化が演算増幅回路の出力として得られる。

【００６１】図２１は図１８の構成例における選択切り
替え回路ｄ４の具体的な一構成例を示す図である。図２
１でｇ１、ｇ２はそれぞれ第１、２の比較回路、ｇ３は
ＳＲラッチ回路である。

【００６２】第１の電圧比較回路ｇ１は積分回路ｄ３が
出力する電圧がある基準電圧Ｖｒｅｆ以上になった時
に、出力信号として信号ｓｅｔを能動とする。第２の電
圧比較回路ｇ２は積分回路ｄ３が出力する電圧が電圧０
以下になった時に、出力信号として信号ｒｅｓｅｔを能
動とする。そして、ＳＲラッチ回路ｇ３は出力信号とし
て信号ｓｅｌを出力するが、入力される信号ｓｅｔが能
動になると、信号ｓｅｌを能動とし、その後信号ｓｅｔ
が非能動となっても、信号ｒｅｓｅｔが非能動である限
り、信号ｓｅｌを能動のまま維持し、同様に入力される
信号ｒｅｓｅｔが能動になると、信号ｓｅｌを非能動と
し、その後信号ｒｅｓｅｔが非能動となっても、信号ｓ
ｅｔが非能動である限り、信号ｓｅｌを非能動のまま維
持するラッチ動作をする。

【００６３】以上の構成となっているので、積分回路ｄ
３が出力する電圧がある基準電圧Ｖｒｅｆ以上になった
時に出力信号として信号ｓｅｌを能動とし、そしてその
状態を積分回路ｄ３が出力する電圧が電圧０になるまで
維持し、次に電圧０になると信号ｓｅｌを非能動とし、
そしてその状態を積分回路ｄ３が出力する電圧が基準電
圧Ｖｒｅｆになるまで維持する動作をする。

【００６４】波高制限回路ｄ５は、積分回路ｄ３の出力
する電圧が電圧１を超える場合に、電圧１より高い電圧
にならないように制限を加え、サンプリング信号Ｓｉと
して出力する回路である。

【００６５】図２２は、波高制限回路ｄ５の具体的な一
構成例を示す図である。ｈ１は抵抗、ｈ２は定電圧ダイ
オードである。積分回路ｄ３の出力とサンプリング信号
Ｓｉとの間に抵抗ｈ１が挿入され、この抵抗ｈ１のサン
プリング信号Ｓｉ側と電圧０との間に定電圧ダイオード
ｈ２を逆バイアス状態になるように接続されている。こ
れにより、積分回路ｄ３の出力が所定の電圧、例えば電
圧１を超える電圧になると、定電圧ダイオードｈ２が導
通し、抵抗ｈ１で電圧降下が生じ出力電圧は電圧１に制
限される。

【００６６】以上の構成により、積分回路ｄ３が出力す
る電圧が基準電圧Ｖｒｅｆに達するまで、信号ｓｅｌは
非能動となり、従って選択回路ｄ２は反転基準信号ＲＲ
ｉを積分回路ｄ３に出力し、積分回路ｄ３の出力は一定
の割合で増加し続ける。そして、積分回路ｄ３の出力電
圧が基準電圧Ｖｒｅｆに達すると、第１の電圧比較回路
ｄ４１は信号ｓｅｔを能動とする。即ち、ＳＲラッチ回
路ｄ４３は信号ｓｅｌを能動とする。よって、選択回路
ｄ２はサンプリング基準信号Ｒｉを積分回路ｄ３に出力
し、積分回路ｄ３の出力は減少し始める。すると、積分
回路ｄ３の出力電圧がある基準電圧Ｖｒｅｆより低くな
って、第１の電圧比較回路ｄ４１の信号ｓｅｔは非能動
となるが、一度能動となった、ＳＲラッチ回路ｄ４３の
信号ｓｅｌは能動となったままである。従って、積分回
路ｄ３の出力は電圧０まで一定の割合で減少しつづけ
る。そして、電圧０に達すると、第２の電圧比較回路ｄ
４２は信号ｒｅｓｅｔを能動とする。即ち、ＳＲラッチ
回路ｄ４３は信号ｓｅｌを非能動とする。よって、選択
回路ｄ２は反転基準信号ＲＲｉを積分回路ｄ３に出力
し、積分回路ｄ３の出力は再び一定の割合で増加し始め
る。

【００６７】以上が繰り返されるので、積分回路ｄ３の
出力は電圧Ｖｒｅｆを上限、電圧０を下限とする三角波
形となる。しかし、積分回路ｄ３の出力は波高制限回路
ｄ５で、上限は電圧１に制限されてサンプリング信号Ｓ
iとなる。即ち、サンプリング信号Ｓｉは、電圧０から
電圧１まで一定の割合で増加し電圧１に達すると、即
ち、第１期間が終わって第２期間が開始すると、その電
圧が第２期間中維持される。その後、積分回路ｄ３の出
力が電圧１より小さくなると、即ち第３期間に入ると、
電圧１から電圧０まで一定の割合で減少することにな
る。

【００６８】なお、積分回路ｄ３が、図２０で例示した
構成になっている場合に抵抗ｆ２を電子ボリウムで置き
換え、波形補正信号ＷＦＣでこの電子ボリウムの抵抗値
を変化させることにより、任意の電圧変化率を任意のタ
イミングで作ることが出来る

【００６９】［第５の構成例］図１５から図１８では、
各サンプリング基準信号に対応して、個々に波形整形を
行った例を示したが、これによると各サンプリング基準
信号の数だけ波形整形回路を具備しなくてはならず、装
置が複雑化し、また波形整形回路間の特性にばらつきが
生じやすくこれが元になった表示むらが発生する危険性
も生じる。本構成例はこれを回避できる。

【００７０】図２２は更に他の波形整形回路４の構成例
である。

【００７１】ｉ１は、参照波形整形回路であり、図１５
から図１８等で示した個々の波形整形回路４と同等のも
のである。ｉ２は薄膜トランジスタ等によるスイッチ素
子で、各サンプリング基準信号Ｒｉに対応して設けら
れ、入力は参照波形整形回路ｉ１の出力、出力は各サン
プリング信号Ｓｉｉとなり、各サンプリング基準信号Ｒ
ｉが電圧１になった時のみに導通状態となる。

【００７２】以上のような構成となっているので、ある
サンプリング信号Ｓｉとして所望する電圧波形を参照波
形整形回路ｉ１で出力し、当該サンプリング基準信号Ｒ
ｉを電圧１とすることによって、図１５から図１８と同
じ電圧波形を得ることが出来る。なお、サンプリング基
準信号Ｒｉ及びサンプリング信号Ｓｉを複数のブロック
毎に分け、これに対応するように複数の参照波形整形回
路ｉ１を用意しても良い。

【００７３】（アクティブマトリクス表示装置の全体構
成）以上のように構成されたアクティブマトリクス表示
装置の各実施形態の全体構成を図１０及び図１１を参照
して説明する。尚、図１０は、ＴＦＴアレイ基板１０を
その上に形成された各構成要素と共に対向基板２０の側
から見た平面図であり、図１１は、対向基板２０を含め
て示す図１０のＨ−Ｈ’断面図である。

【００７４】図１０において、ＴＦＴアレイ基板１０の
上には、シール材５２がその縁に沿って設けられてお
り、その内側に並行して、周辺見切りとしての遮光膜５
３が設けられている。シール材５２の外側の領域には、
列制御回路２及び実装端子１０２がＴＦＴアレイ基板１
０の一辺に沿って設けられており、行制御回路１が、こ
の一辺に隣接する２辺に沿って設けられている。ゲート
線Ｙに供給される走査信号遅延が問題にならないのなら
ば、行制御回路２は片側だけでも良いことは言うまでも
ない。また、列制御回路２を画像表示領域の辺に沿って
両側に配列してもよい。例えば奇数列のソース線は画像
表示領域の一方の辺に沿って配設された列制御回路から
画像信号を供給し、偶数列のソース線は前記画像表示領
域の反対側の辺に沿って配設された列制御回路から画像
信号を供給するようにしてもよい。この様にソース線Ｘ
を櫛歯状に駆動するようにすれば、列制御回路２の占有
面積を拡張することができるため、複雑な回路を構成す
ることが可能となる。更にＴＦＴアレイ基板１０の残る
一辺には、画像表示領域の両側に設けられた行制御回路
１間をつなぐための複数の配線１０５が設けられてい
る。また、対向基板２０のコーナー部の少なくとも１箇
所においては、ＴＦＴアレイ基板１０と対向基板２０と
の間で電気的導通をとるための上下導通材１０６が設け
られている。そして、図１１に示すように、図１０に示
したシール材５２とほぼ同じ輪郭を持つ対向基板２０が
当該シール材５２によりＴＦＴアレイ基板１０に固着さ
れており、ＴＦＴアレイ基板１０と対向基板２０により
電気光学物質層５０が封入されたアクティブマトリクス
表示装置が構成されている。また、対向基板２０の電気
光学物質層５０に面する側には、各画素の開口領域を規
定し、コントラスト比の向上や隣接画素間における混色
の防止のための一般にブラックマスク又はブラックマト
リクスと称される遮光膜２２が設けられている。

【００７５】（電子機器）次に、以上詳細に説明したア
クティブマトリクス表示装置１００を備えた電子機器の
実施の形態について図１２から図１４を参照して説明す
る。

【００７６】先ず図１２に、このようにアクティブマト
リクス表示装置１００を備えた電子機器の概略構成を示
す。

【００７７】図１２において、電子機器は、表示情報出
力源１０００、表示情報処理回路１００２、駆動回路１
００４、アクティブマトリクス表示装置１００、クロッ
ク発生回路１００８並びに電源回路１０１０を備えて構
成されている。表示情報出力源１０００は、ＲＯＭ（Re
ad Only Memory）、ＲＡＭ（Random Access Memory）、
光ディスク装置などのメモリ、画像信号を同調して出力
する同調回路等を含み、クロック発生回路１００８から
のクロック信号に基づいて、所定フォーマットの画像信
号などの表示情報を表示情報処理回路１００２に出力す
る。表示情報処理回路１００２は、増幅・極性反転回
路、シリアル−パラレル変換回路、ローテーション回
路、ガンマ補正回路、クランプ回路等の周知の各種処理
回路を含んで構成されており、クロック信号に基づいて
入力された表示情報からデジタル信号を順次生成し、ク
ロック信号CLKと共に駆動回路１００４に出力する。駆
動回路１００４は、アクティブマトリクス表示装置１０
０を駆動する。電源回路１０１０は、上述の各回路に所
定電源を供給する。尚、アクティブマトリクス表示装置
１００を構成するＴＦＴアレイ基板の上に、駆動回路１
００４を搭載してもよく、これに加えて表示情報処理回
路１００２を搭載してもよい。

【００７８】次に図１３から図１４に、このように構成
された電子機器の具体例を各々示す。

【００７９】図１３において、電子機器の一例たる液晶
プロジェクタ１１００は、上述した駆動回路１００４が
ＴＦＴアレイ基板上に搭載されたアクティブマトリクス
表示装置１００を含む液晶表示モジュールを３個用意
し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及
び１００Ｂとして用いたプロジェクタとして構成されて
いる。液晶プロジェクタ１１００では、メタルハライド
ランプ等の白色光源のランプユニット１１０２から投射
光が発せられると、３枚のミラー１１０６及び２枚のダ
イクロイックミラー１１０８によって、ＲＧＢの３原色
に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応す
るライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに各々
導かれる。この際特にＢ光は、長い光路による光損失を
防ぐために、入射レンズ１１２２、リレーレンズ１１２
３及び出射レンズ１１２４からなるリレーレンズ系１１
２１を介して導かれる。そして、ライトバルブ１００
Ｒ、１００Ｇ及び１００Ｂにより各々変調された３原色
に対応する光成分は、ダイクロイックプリズム１１１２
により再度合成された後、投射レンズ１１１４を介して
スクリーン１１２０にカラー画像として投射される。

【００８０】図１４において、電子機器の他の例たるマ
ルチメディア対応のラップトップ型のパーソナルコンピ
ュータ（ＰＣ）１２００は、上述したアクティブマトリ
クス表示装置１００がトップカバーケース内に設けられ
ており、更にＣＰＵ、メモリ、モデム等を収容すると共
にキーボード１２０２が組み込まれた本体１２０４を備
えている。

【００８１】以上図１３から図１４を参照して説明した
電子機器の他にも、液晶テレビ、ビューファインダ型又
はモニタ直視型のビデオテープレコーダ、カーナビゲー
ション装置、電子手帳、電卓、ワードプロセッサ、エン
ジニアリング・ワークステーション（ＥＷＳ）、携帯電
話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装
置等などが図１２に示した電子機器の例として挙げられ
る。

【００８２】以上説明したように、本実施の形態によれ
ば、製造効率が高く高品位の画像表示が可能なアクティ
ブマトリクス表示装置を備えた各種の電子機器を実現で
きる。

【図面の簡単な説明】

【図１】 実施例１に示した本発明の構成ブロック図で
ある。

【図２】 図１に示した構成の全体動作を説明するため
の各種信号のタイミングチャートである。

【図３】 図１に示した薄膜トランジスタＴＳの動作例
を示す図である。

【図４】 図１に示した薄膜トランジスタＴＳの動作例
を示す図である。

【図５】 実施例２に示した本発明の構成ブロック図で
ある。

【図６】 図５に示した構成の全体動作を説明するため
の各種信号のタイミングチャートである。

【図７】 プッシュダウン電圧分布を示す図である。

【図８】 従来例の構成ブロック図である。

【図９】 従来例の全体動作を説明するための各種信号
のタイミングチャートである。

【図１０】 アクティブマトリクス表示装置の各実施形
態におけるＴＦＴアレイ基板をその上に形成された各構
成要素と共に対向基板の側から見た平面図である。

【図１１】 図１１のＨ−Ｈ’断面図である。

【図１２】 本発明による電子機器の実施の形態の概略
構成を示すブロック図である。

【図１３】 電子機器の一例として液晶プロジェクタを
示す断面図である。

【図１４】 電子機器の他の例としてのパーソナルコン
ピュータを示す正面図である。

【図１５】 波形整形回路の第１構成例を示す図であ
る。

【図１６】 波形整形回路の第２構成例を示す図であ
る。

【図１７】 波形整形回路の第３構成例を示す図であ
る。

【図１８】 波形整形回路の第４構成例を示す図であ
る。

【図１９】 図１８に示す第４構成例の極性反転回路の
構成を示す図である。

【図２０】 図１８に示す第４構成例の積分回路の構成
を示す図である。

【図２１】 図１８に示す第４構成例の選択切り替え回
路の構成を示す図である。

【図２２】 図１８に示す第４構成例の波高制限回路の
構成を示す図である。

【図２３】 波形整形回路の第５構成例を示す図であ
る。

【符号の説明】

１ 行制御回路 ２ 列制御回路 ３ シフトレジスタ ４ 波形整形回路 ５ 可変波形整形回路

Claims (6)

【特許請求の範囲】
1. 【請求項１】 互いに交差する複数の行ライン及び複数
   の列ラインと、該行ラインと該列ラインに各々接続され
   る複数の画素とを有し、該各画素は画素制御用スイッチ
   ング素子と電気光学物質とが電気的に直列接続されてな
   る電気光学装置の駆動回路において、前記行ラインを選
   択する行制御回路と、前記列ラインの各々に接続された
   サンプリング用スイッチング素子と、前記サンプリング
   用スイッチング素子を多値電圧を用いて開閉制御する機
   能を有し、前記行ラインが選択される一水平走査期間毎
   に、前記サンプリング用スイッチング素子を介して画像
   信号を出力し、前記選択された行ラインに接続される前
   記画素に前記画像信号を供給する列制御回路とを備えた
   ことを特徴とする電気光学装置の駆動回路。
2. 【請求項２】 互いに交差する複数の行ライン及び複数
   の列ラインと、該行ラインと該列ラインに各々接続され
   る複数の画素とを有し、該各画素は画素制御用スイッチ
   ング素子と電気光学物質とが電気的に直列接続されてな
   る電気光学装置の駆動方法において、前記複数の行ライ
   ンを順次選択し、前記列ラインに接続したサンプリング
   用スイッチング素子を多値電圧を用いて開閉制御し、前
   記行ラインが選択される一水平走査期間毎に、前記サン
   プリング用スイッチング素子を介して画像信号を出力
   し、前記選択された行ラインに接続される前記画素に前
   記画像信号を供給することを特徴とする電気光学装置の
   駆動方法。
3. 【請求項３】 互いに交差する複数の行ライン及び複数
   の列ラインと、該行ラインと該列ラインに各々接続され
   る複数の画素とを有し、該各画素は画素制御用スイッチ
   ング素子と電気光学物質とが電気的に直列接続されてな
   る電気光学装置の駆動回路において、前記行ラインを選
   択する行制御回路と、前記列ラインの各々に接続された
   サンプリング用スイッチング素子と、前記サンプリング
   用スイッチング素子を多値電圧を用いて開閉制御すると
   共に、前記開閉制御のための制御電圧及び該制御電圧の
   印加タイミングを前記列ライン毎に独立に設定する機能
   を有し、前記行ラインが選択される一水平走査期間毎
   に、前記サンプリング用スイッチング素子を介して画像
   信号を出力し、前記選択された行ラインに接続される前
   記画素に前記画像信号を供給する列制御回路とを備えた
   ことを特徴とする電気光学装置の駆動回路。
4. 【請求項４】 互いに交差する複数の行ライン及び複数
   の列ラインと、該行ラインと該列ラインに各々接続され
   る複数の画素とを有し、該各画素は画素制御用スイッチ
   ング素子と電気光学物質とが電気的に直列接続されてな
   る電気光学装置の駆動方法において、前記複数の行ライ
   ンを順次選択し、前記列ラインに接続したサンプリング
   用スイッチング素子を多値電圧を用いて開閉制御すると
   共に、前記開閉御のための制御電圧及び該制御電圧の印
   加タイミングを前記列ライン毎に独立に設定し、前記行
   ラインが選択される一水平走査期間毎に、前記サンプリ
   ング用スイッチング素子介して画像信号を出力して前記
   選択された行ラインに接続される前記画素に前記画像信
   号を供給することを特徴とする電気光学装置の駆動方
   法。
5. 【請求項５】 互いに交差する複数の行ライン及び複数
   の列ラインと、該行ラインと該列ラインに各々接続され
   る複数の画素とを有し、該各画素は画素制御用スイッチ
   ング素子と電気光学物質とが電気的に直列接続されてな
   る電気光学装置の駆動回路において、前記列ラインの各
   々に接続されたサンプリング用スイッチング素子と、前
   記サンプリング用スイッチング素子を多値電圧を用いて
   開閉制御すると共に、行制御回路に近い画素制御用薄膜
   トランジスタに接続されるサンプリング用薄膜トランジ
   スタのゲート電極に入力される制御信号の遷移のなまり
   よりも行制御回路から遠い画素制御用薄膜トランジスタ
   に接続されるサンプリング用スイッチング素子のゲート
   電極に入力される制御信号の遷移のなまりを小さくする
   ことを特徴とする電気光学装置の駆動回路。
6. 【請求項６】 請求項１、請求項３、請求項５のいずれ
   か一項に記載の電気光学装置の駆動回路を備えたことを
   特徴とする電気光学装置。